JPH10301146A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置の作製工程の簡略化を実現するた
めの技術を提供する。 【解決手段】 珪素を含む非晶質膜１０２上に開口部１
０４、１０５を有した絶縁膜１０３を形成する。次に開
口部から触媒元素を導入して結晶化を行う。結晶化後、
絶縁膜１０３に開口部１１１を形成し、Ｐイオンを添加
する。この工程により触媒元素をゲッタリングさせるた
めの領域１１２、１１３と後に補助容量の下部電極とし
て機能する領域１１４とを同時に形成することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は半導体薄膜を利用し
た半導体装置およびその作製方法に関する技術であり、
特に珪素を含む結晶性膜を利用した薄膜トランジスタ
（Thin Film Transistor：ＴＦＴ）に関する。

【０００２】なお、本明細書において、半導体装置とは
半導体を利用して機能する装置全般を指すものであり、
ＴＦＴ、ＭＯＳＦＥＴ（ＩＧＦＥＴ）の如き半導体素子
のみならず、電気光学装置（液晶表示装置等）やそれを
搭載した応用製品（電子デバイス等）も半導体装置の範
疇に含まれるものとする。本明細書中では区別を明確に
するため、適宜半導体素子、表示装置等と記載する。

【０００３】

【従来の技術】近年、基板上に形成した薄膜トランジス
タ（ＴＦＴ）で半導体回路を形成する技術の進歩が著し
い。特に、薄膜半導体として結晶性珪素膜（ポリシリコ
ン膜等）を用い、同一基板上に周辺回路と画素マトリク
ス回路とを搭載したアクティブマトリクス型表示装置が
実用化レベルに達している。

【０００４】中でもアクティブマトリクス型液晶表示装
置（以下、ＡＭ−ＬＣＤと呼ぶ）はノートパソコン、プ
ロジェクター、携帯機器等のディスプレイ用として活発
に開発が進められている。ＡＭ−ＬＣＤはその動作モー
ドによって透過型ＬＣＤと反射型ＬＣＤとに大別され
る。

【０００５】また現在、高精細かつ明るい液晶表示装置
の開発が急がれ、ＸＧＡ（1024×768 画素）やＳＸＧＡ
（1280×1024画素）の様に各画素が30μｍ角以下の極め
て微細なものとなる構造が開発されている。

【０００６】上述の様なＡＭ−ＬＣＤは液晶層に印加し
た電圧によって液晶層の光学応答特性を変化させ、光の
オン／オフ制御を行う。また、通常は液晶層に保持した
電荷の漏れを補うため、補助容量を各画素に設ける構成
となる。

【０００７】ところで、本発明者らは珪素を含む結晶性
膜の形成方法として、結晶化を助長する触媒元素（代表
的にはニッケル）を利用して結晶性膜を得る方法を開示
している（特開平7-130652号公報参照）。

【０００８】同公報では触媒元素を直接添加して結晶化
させた領域（以下、縦成長領域と呼ぶ）と、触媒元素を
添加した領域の周囲に形成される結晶化領域（以下、横
成長領域と呼ぶ）とを形成する技術が開示されている。

【０００９】しかしながら、触媒元素は殆どが金属元素
であるため、結晶化後に残存するとＴＦＴの信頼性を損
ねる恐れがあり好ましくない。

【００１０】

【発明が解決しようとする課題】本願発明は、上記触媒
元素を効果的に除去または低減する工程を有する半導体
装置の作製方法において、製造工程を簡略化するための
技術を提供することを課題とする。

【００１１】

【課題を解決するための手段】本明細書で開示する発明
の構成は、珪素を含む非晶質膜の全部または一部に対し
て該珪素の結晶化を助長する触媒元素を保持または添加
する工程と、加熱処理により前記珪素を含む非晶質膜の
素子形成部を結晶化させる工程と、前記素子形成部に隣
接する領域および補助容量の下部電極となる領域に対し
て１５族から選ばれた元素を同時に添加する工程と、加
熱処理により前記１５族から選ばれた元素を添加した領
域に前記触媒元素をゲッタリングさせる工程と、を有す
ることを特徴とする。

【００１２】本発明の基本的な目的は、珪素を含む非晶
質膜の結晶化に使用した触媒元素を形成後の結晶性膜中
からゲッタリングする作製方法において、その工程を簡
略化することにある。

【００１３】ここで上記触媒元素のゲッタリング方法に
ついて簡単に説明する。本頑発明の構成の一つに、１５
族から選ばれた元素によるゲッタリング効果を利用する
特徴がある。

【００１４】上記触媒元素としてはＮｉ（ニッケル）、
Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウム）、
Ｐｔ（白金）、Ｃｕ（銅）、Ａｕ（金）が代表的であ
る。本発明者らの実験では、ニッケルが最も適した元素
であることが判明している。

【００１５】また、上記触媒元素をゲッタリングする１
５族元素としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（砒
素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）が挙げら
れるが、特に顕著な作用効果を示すのはリンである。

【００１６】典型的な例としては、触媒元素としてニッ
ケル、ゲッタリング元素（１５族元素）としてリンを使
用した場合、６００℃前後の加熱処理によってリンとニ
ッケルが安定な結合状態を示す。この時、Ｎｉ₃ Ｐ、Ｎ
ｉ₅ Ｐ₂ 、Ｎｉ₂ Ｐ、Ｎｉ₃Ｐ₂ 、Ｎｉ₂ Ｐ₃ 、ＮｉＰ₂
、ＮｉＰ₃ という結合状態をとりうる。

【００１７】以上の様に、珪素を含む非晶質膜の結晶化
を助長する触媒元素としてニッケルを使用した場合、１
５族から選ばれた元素のゲッタリング作用により結晶性
膜中から除去または低減することができる。

【００１８】

【実施例】

〔実施例１〕本発明を利用して反射型液晶表示装置を作
製する例について図１を用いて説明する。本実施例では
周辺回路を構成する基本回路であるＣＭＯＳ回路と画素
マトリクス回路とを同一基板上に形成する工程について
説明する。

【００１９】なお、図面作成の都合上、周辺回路と画素
マトリクス回路の縮尺比は対応しておらず、画素マトリ
クス回路部を大きめに記載している。

【００２０】また、周辺回路はシフトレジスト等に代表
されるドライバー回路だけでなく、その他の信号処理を
行うロジック回路も含まれる。例えば、メモリ、Ｄ／Ａ
コンバータ、オペアンプ、パルスジェネレータなどがロ
ジック回路に含まれる。

【００２１】まず、絶縁表面を有する基板１０１として
下地膜として酸化珪素膜等を堆積したガラス基板を用意
する。また、ガラス基板の代わりに石英基板、シリコン
基板、セラミックス基板等を用いても良い。

【００２２】次に、非晶質珪素膜１０２をプラズマＣＶ
Ｄ法または減圧ＣＶＤ法を用いて10〜75nm（好ましくは
15〜45nm）の厚さに形成する。なお、非晶質珪素膜以外
にも珪素を含む非晶質半導体膜、例えばＳｉ_X Ｇｅ_1-X
（０＜Ｘ＜１）を用いることもできる。

【００２３】次に、非晶質珪素膜１０２を特開平8-7832
9 号公報記載の技術を適用して結晶化する。同公報の特
徴は、非晶質珪素膜に対して触媒元素を選択的に添加
し、基板と概略平行に結晶成長した領域（横成長領域）
を得ることにある。

【００２４】まず、非晶質珪素膜１０２上に酸化珪素膜
でなるマスク絶縁膜１０３を50〜150 nmの厚さに形成す
る。そして、マスク絶縁膜１０３をパターニングしてニ
ッケルを添加する領域に第１の開口部１０４、１０５を
設ける。

【００２５】この第１の開口部１０４、１０５は後に半
導体素子（本実施例ではＴＦＴ）を形成する領域（素子
形成部）の近傍が露出する様に形成する。即ち、横成長
領域がちょうど素子形成部に形成される様に設計してお
く。

【００２６】次に、薄い酸化膜（図示せず）を露出した
非晶質珪素膜の表面に形成する。この工程は酸素雰囲気
中でのＵＶ光照射などで良い。この酸化膜は次の溶液塗
布工程で濡れ性を改善する効果を有する。

【００２７】次に、珪素の結晶化を助長する触媒元素
（本明細書ではニッケルを例にする）を重量換算で100p
pm含んだ溶液（例えば酢酸ニッケル塩溶液、硝酸ニッケ
ル塩溶液等）を非晶質珪素膜１０２およびマスク絶縁膜
１０３上に塗布し、スピンコート法によりニッケル含有
層１０６を形成する。（図１（Ａ））

【００２８】同公報記載の技術を用いると、マスク絶縁
膜に形成された第１の開口部１０４、１０５で露出した
非晶質珪素膜の表面には、約 2×10¹⁴atoms/cm² のニッ
ケルが保持される。

【００２９】この状態で結晶化のための加熱処理を行
う。この加熱処理は 500〜700 ℃（代表的には 550〜65
0 ℃）の温度で行い、処理時間は 4〜24時間（代表的に
は 8〜15時間）とする。この処理によりニッケルが膜内
部へと拡散して結晶化し、結晶性珪素膜１０７〜１１０
が形成される。（図１（Ｂ））

【００３０】ここで１０７、１０８はニッケルを添加し
た領域であり、非常に高濃度にニッケルを含有してい
る。また、１０９、１１０は横方向に結晶化が進行した
横成長領域であり、 5×10¹⁸〜 1×10¹⁹atoms/cm³ 程度
のニッケルを含む。また、結晶化に至らなかった領域は
非晶質のまま残存する。

【００３１】この横成長領域は特定の方向に規則性をも
って並んだ針状または柱状結晶が集合した結晶構造とな
っている。また、各針状結晶は互いに概略平行に、巨視
的には同一の方向に向かって成長しているという特徴が
ある。

【００３２】次に、上記マスク絶縁膜１０３を再びパタ
ーニングして後に補助容量となる電極部（下部電極部）
を形成するための第２の開口部１１１を形成する。な
お、マスク絶縁膜１０３を完全に除去した後に、開口部
を有するレジストマスクを新たに設ける構成とすること
も可能である。

【００３３】そして、その状態でイオンプランテーショ
ン法またはプラズマドーピング法によりＰ（リン）イオ
ンを添加する。Ｐイオンの代わりにＡｓ（砒素）イオン
を用いても有効である。（図１（Ｃ））

【００３４】本実施例のイオン注入工程は加速電圧を 5
〜25ｋＶとし、ドーズ量を 1×10¹³〜 8×10¹⁵atoms/cm
² （好ましくは 5×10¹³〜 1×10¹⁵atoms/cm² ）とす
る。この様な設定とすることで、露出した非晶質珪素膜
中には 5×10¹⁹〜 2×10²¹atoms/cm³ の濃度でＰイオン
が添加される。

【００３５】本実施例の特徴は、まずニッケル添加領域
として機能した第１の開口部１０４、１０５がリンを添
加する領域としても機能する点である。第１の開口部１
０４、１０５の下に形成されたリン添加領域１１２、１
１３はニッケルを集めるゲッタリング領域として機能す
る。

【００３６】また、第２の開口部１１１の下に形成され
たリン添加領域１１４は、Ｎ型導電性を有する補助容量
の下部電極となる。そして、同時にニッケルを集めるゲ
ッタリング領域としても機能する。

【００３７】この様に、ゲッタリング領域を形成する目
的でＰイオンを添加する工程が、補助容量の下部電極を
形成する工程を兼ねている点が本願発明の最も重要な構
成の一つである。

【００３８】Ｐイオンの添加工程が終了したら、マスク
絶縁膜１０３を除去した後、窒素雰囲気中で 400〜700
℃（代表的には 550〜600 ℃）、 2〜24時間（代表的に
は 8〜12時間）の加熱処理を行い、横成長領域１０９、
１１０に存在するニッケルをリン添加領域１１２〜１１
４の方へと移動させる。（図２（Ａ））

【００３９】なお、この工程はマスク絶縁膜１０３を除
去する前に行っても構わない。また、加熱処理の前にレ
ーザーアニール等の処理を行い、珪素膜中のリンを分散
させておくことも有効である。このレーザーアニールを
行う場合、マスク絶縁膜１０３を除去した後にレーザー
アニールを施した方が効果的である。なお、レーザー光
としてはＫｒＦ、ＡｒＦ、ＸｅＣｌ等を励起ガスとする
エキシマレーザー、ＣＯ₂ レーザーおよびＹＡＧレーザ
ー等を利用することができる。

【００４０】こうして横成長領域１０９、１１０に残留
していたニッケルはリン添加領域１１２〜１１４にゲッ
タリングされ、ニッケルが低減された横成長領域１１
５、１１６が得られる。なお、リン元素によるゲッタリ
ング工程については本発明者らが特願平9-94607 号で開
示している。（図２（Ａ））

【００４１】また、リン添加領域１１２〜１１４はＰイ
オンを添加する工程で非晶質化するが、この加熱処理工
程で再び結晶化する。

【００４２】なお、本発明者らがＳＩＭＳ（質量二次イ
オン分析）で確認した結果、図２（Ａ）に示す工程の後
に横成長領域１１５、１１６に含まれるニッケル濃度
は、少なくとも 5×10¹⁷atoms/cm³ 以下（これ以下は検
出下限となって測定不能）にまで低減されていることが
判明した。

【００４３】そして、この時、リン添加領域１１２〜１
１４はニッケルがゲッタリングされて集まるため高濃度
にニッケルを含有する領域となる。ＳＩＭＳによる分析
では1×10¹⁸〜 1×10²⁰atoms/cm² の濃度でニッケルの
存在が確認されている。

【００４４】ただし、後に補助容量の下部電極として機
能するリン添加領域１１４はニッケルが残存していたと
しても電極として機能すれば問題はない。また、リン添
加領域１１２、１１３は少なくともチャネル形成領域に
は使用しない（ソース／ドレイン領域としては使用でき
る）。従って、基本的には活性層を形成する時点で除去
するのでニッケルの有無は問題ではない。

【００４５】こうして図２（Ａ）の状態が得られたら、
珪素膜をパターニングして活性層１１７〜１１９を形成
する。なお、活性層１１７、１１８はそれぞれ主に周辺
回路を構成するＣＭＯＳ回路のＮ型ＴＦＴ、Ｐ型ＴＦＴ
となる。また、活性層１１９は画素マトリクス回路を構
成する画素ＴＦＴ（本実施例ではＮ型ＴＦＴとする）と
なる。

【００４６】次に、珪素膜表面に形成された酸化物（図
示せず）を除去する。この様な表面酸化物は珪素膜中の
汚染物等を取り込んでいるため、除去することで清浄な
珪素膜表面を得ることができる。

【００４７】そして、ただちにゲイト絶縁膜となる酸化
珪素膜１２０をプラズマＣＶＤ法を用いて10〜150 nmの
厚さに形成する。勿論、減圧熱ＣＶＤ法、スパッタ法を
用いることもできる。ＥＣＲプラズマＣＶＤ法や高密度
プラズマＣＶＤ法でも効果的である。（図２（Ｂ））

【００４８】次に、アルミニウムまたはアルミニウムを
主成分とする材料でなる電極パターン１２１〜１２４を
形成する。電極パターン１２１〜１２４はそれぞれＣＭ
ＯＳ回路または画素ＴＦＴを構成するゲイト電極の原型
である。また、電極パターン１２４は補助容量の上部電
極の原型である。

【００４９】なお、本実施例では画素ＴＦＴとしてトリ
プルゲイト型ＴＦＴを採用するため、電極パターン１２
３を三つに分けて記載するが実際には全て繋がった同一
電極である。

【００５０】こうして図３（Ａ）の状態が得られたら、
次に２回の陽極酸化工程を行う。なお、以下に記載する
陽極酸化工程からイオン注入（リン（Ｐ）またはボロン
（Ｂ））に至るまでの工程は、本発明者らによる特開平
7-135318号公報記載の技術によるものである。従って、
詳細な条件等は同公報を参考にすると良い。

【００５１】電極パターン１２１〜１２４を形成した
後、まず、３％シュウ酸水溶液中で陽極酸化を行い、多
孔質状の陽極酸化膜１２５〜１２８を形成する。次に、
３％酒石酸を混合したエチレングリコール溶液中で陽極
酸化を行い、無孔質状の陽極酸化膜１２９〜１３２を形
成する。また、これら２回の陽極酸化工程の後、ゲイト
電極１３３〜１３５、補助容量の上部電極１３６が画定
する。

【００５２】こうして図３（Ｂ）に示す状態が得られた
ら、ゲイト電極および多孔質状の陽極酸化膜をマスクと
してゲイト絶縁膜１２０のドライエッチングを行う。こ
の工程より１３７〜１４０で示される様なゲイト絶縁膜
が形成される。なお、ゲイト絶縁膜１４０は補助容量の
キャパシタ絶縁膜として機能する。（図３（Ｃ））

【００５３】次に、図３（Ｄ）に示す様に多孔質状の陽
極酸化膜１２５〜１２８を除去し、高加速Ｐイオン注入
及び低加速Ｐイオン注入を行う。この工程によってＮ型
ＴＦＴのソース領域１４１、ドレイン領域１４２、一対
の低濃度不純物領域（ＬＤＤ領域とも呼ばれる）１４
３、チャネル形成領域１４４が形成される。

【００５４】また、本実施例では画素ＴＦＴをＮ型ＴＦ
Ｔで構成するため、画素ＴＦＴのソース領域１４５、ド
レイン領域１４６、一対の低濃度不純物領域１４７〜１
４９、チャネル形成領域１５０〜１５２が形成される。

【００５５】なお、この時Ｐ型ＴＦＴの活性層にもＰイ
オンが添加されて前述のソース／ドレイン領域と同濃度
のＰイオンを含んだ領域１５３、１５４及び前述の低濃
度不純物領域と同濃度のＰイオンを含んだ領域１５５が
形成される。また、１５６で示される領域にはＰイオン
は全く添加されず、予め添加したＰイオン濃度が保たれ
るが、実質的に画素ＴＦＴとドレイン領域１４６と一体
化してしまう。

【００５６】次に、Ｐ型ＴＦＴのみが露出する様にレジ
ストマスク１５７を設け、高加速Ｂイオン注入及び低加
速Ｂイオン注入を行う。この工程によって図３（Ｄ）に
おけるＰイオンを含んだ領域１５３〜１５５は全てＰ型
に反転してＰ型ＴＦＴのソース領域１５８、ドレイン領
域１５９、一対の低濃度不純物領域１６０、チャネル形
成領域１６１が形成される。（図４（Ａ））

【００５７】以上の様なイオン注入工程を利用すると、
１回のパターニング工程のみでＮ型ＴＦＴとＰ型ＴＦＴ
のソース／ドレイン領域を形成することができる。

【００５８】次に、レジストマスク１５７を除去した状
態でファーネスアニール、レーザーアニール、ランプア
ニールのいずれかの手段またはそれらを併用した手段に
よって注入したＰイオンおよびＢイオンの活性化を行
う。また、これと同時にイオン注入により崩れた活性層
の結晶性を修復する。

【００５９】次に、第１の層間絶縁膜１６２として酸化
珪素膜及び窒化珪素膜でなる積層膜を形成する。そし
て、コンタクトホールを形成した後、ソース電極１６３
〜１６５及びドレイン電極１６６、１６７を形成する。
（図４（Ｂ））

【００６０】次に、第２の層間絶縁膜１６８として有機
性樹脂膜（ポリイミド、ポリアミド、ポリイミドアミ
ド、アクリル等）を 0.5〜3 μｍ（好ましくは 1.5〜2.
5 μｍ）の厚さに形成する。有機性樹脂膜の最も大きな
特徴は比誘電率が低い（2.0 〜3.4 程度）ことであり、
これにより配線間の寄生容量を大幅に低減することがで
きる。即ち、ロジック回路など高周波駆動を必要とする
回路を構成する際に動作速度の低下を効果的に抑制する
ことができる。

【００６１】次に、第２の層間絶縁膜１６８にコンタク
トホールを形成して、画素電極１６９を形成する。な
お、本実施例では画素電極１６９をアルミニウムまたは
アルミニウムを主成分とする材料で構成する。

【００６２】最後に、得られたＴＦＴ全体を水素雰囲気
において加熱処理して水素化を行い、活性層中のダング
リングボンドの低減を図る。こうして、図４（Ｃ）に示
す様な、ＣＭＯＳ回路および画素ＴＦＴが同一基板上に
一体形成されたアクティブマトリクス基板が完成する。

【００６３】この後は、公知のセル組み工程によって上
記アクティブマトリクス基板と対向基板との間に液晶層
を挟持すれば反射型液晶表示装置が完成する。

【００６４】液晶材料の種類、セルギャップ等の設計事
項は実施者が適宜決定すれば良い。また、本実施例では
ブラックマスクを対向側に設ける構成としているが、ア
クティブマトリクス基板側の必要箇所に設ける構成とし
ても良い。

【００６５】〔実施例２〕本実施例では実施例１とは異
なる手段で結晶性珪素膜を形成する例について説明す
る。なお、基本的に異なる工程は実施例１の図１
（Ａ）、（Ｂ）、（Ｃ）に対応する工程（リン元素によ
るゲッタリング工程の手前の工程）だけなので、これら
の工程についてのみ説明することとする。

【００６６】本実施例では、非晶質珪素膜を結晶化する
手段として特開平7-130625号公報記載の技術の縦成長領
域の形成方法を利用する。

【００６７】図５（Ａ）において、５０１は基板、５０
２は非晶質珪素膜である。縦成長領域を形成する場合、
実施例１の様なマスク絶縁膜は必要なく、非晶質珪素膜
５０２の全面に対してニッケル含有層５０３を形成すれ
ば良い。

【００６８】この時、ニッケルを含有した溶液内のニッ
ケル濃度は重量換算で10ppm （非晶質珪素膜の表面で約
3×10¹³atoms/cm² ）で良い。

【００６９】この状態で結晶化のための加熱処理を行
う。本実施例では600 ℃4 時間とする。この加熱処理に
より非晶質珪素膜５０２は全面が結晶化し、縦成長領域
と呼ばれる結晶性珪素膜５０４が得られる。（図５
（Ｂ））

【００７０】次に、レジストマスク５０５を形成する。
レジストマスク５０５にはＰイオンを添加するための開
口部５０６〜５０８が形成される。そして、開口部５０
６〜５０８を形成したら、Ｐイオンの注入工程を行い、
リン添加領域５０９〜５１１を形成する。（図５
（Ｃ））

【００７１】この時、開口部５０６、５０７からＰイオ
ンが添加された領域５０９、５１０はニッケルを集める
ゲッタリング領域として機能する。このゲッタリング領
域の形成箇所は、素子形成部から離れすぎるとゲッタリ
ング効果が小さくなるので素子形成部に隣接する領域が
好ましい。

【００７２】また、開口部５０８からＰイオンが添加さ
れた領域５１１は補助容量の下部電極として機能する。
勿論、下部電極としての機能に加えてゲッタリング領域
としての機能も兼ねている。

【００７３】以上の様な工程で図５（Ｃ）に示す状態が
得られる。この後は実施例１と同様の工程に従って半導
体装置を作製すれば良い。

【００７４】〔実施例３〕本実施例では同一基板上で縦
成長領域と横成長領域とを使い分けて半導体装置を作製
する例について説明する。なお、基本的にはリン元素に
よるゲッタリング工程までが異なるのみで、実施例１や
実施例２と類似の工程であるので必要な部分のみを説明
することにする。

【００７５】図６（Ａ）において、６０１は基板、６０
２は非晶質珪素膜である。本実施例では周辺回路を横成
長領域で形成し、画素マトリクス回路を縦成長領域で形
成する構成とする。そのため、マスク絶縁膜６０３は画
素マトリクス回路となる領域には形成しない様にし、周
辺回路となる領域では必要箇所に開口部６０４を設け
る。

【００７６】そして、ニッケルを含有した溶液を塗布
し、スピンコートすることによりニッケル含有層６０５
を形成する。この時、溶液内のニッケル濃度は実施例１
と同様に重量換算で100ppmとすれば良い。これ以下の濃
度では横成長領域の成長距離が所望の長さにまで達しな
い恐れがある。（図６（Ａ））

【００７７】この状態で結晶化のための加熱処理を行
う。本実施例では横成長を十分に行わすために600 ℃8
時間とする。この加熱処理により周辺回路となる領域で
はニッケル添加領域（縦成長領域とも言える）６０６、
横成長領域６０７が形成される。また、画素マトリクス
回路となる領域では非晶質珪素膜６０２の全面が結晶化
し、縦成長領域６０８が形成される。（図６（Ｂ））

【００７８】そして、マスク絶縁膜６０３を除去した
後、開口部６１０〜６１２を設けたレジストマスク６０
９を形成し、Ｐイオンの注入工程を行ってリン添加領域
６１３〜６１５を形成する。（図６（Ｃ））

【００７９】本実施例でも実施例１、実施例２と同様
に、リン添加領域６１３、６１４はニッケルを集めるゲ
ッタリング領域として機能し、リン添加領域６１５は補
助容量の下部電極として機能する。勿論、下部電極とし
ての機能に加えてゲッタリング領域としての機能も兼ね
ている。

【００８０】以上の様な工程で図６（Ｃ）に示す状態が
得られる。この後は実施例１と同様の工程に従って半導
体装置を作製すれば良い。

【００８１】〔実施例４〕本実施例では実施例３とは異
なる構成で縦成長領域と横成長領域とを使い分ける例に
ついて説明する。なお、本実施例もリン元素によるゲッ
タリング工程までを説明するにとどめる。

【００８２】図７（Ａ）において、７０１は基板、７０
２は非晶質珪素膜である。本実施例では周辺回路を縦成
長領域で形成し、画素マトリクス回路を横成長領域で形
成する構成とする。そのため、マスク絶縁膜７０３は周
辺回路となる領域には形成しない様にし、画素マトリク
ス回路となる領域では必要箇所に開口部７０４を設け
る。

【００８３】そして、ニッケルを含有した溶液を塗布
し、スピンコートすることによりニッケル含有層７０５
を形成する。この時、溶液内のニッケル濃度は実施例３
と同様に重量換算で100ppmとすれば良い。（図７
（Ａ））

【００８４】この状態で結晶化のための加熱処理を行
う。本実施例では横成長を十分に行わすために600 ℃8
時間とする。この加熱処理により画素マトリクス回路と
なる領域ではニッケル添加による縦成長領域７０６、横
成長領域７０７が形成される。また、周辺回路となる領
域では非晶質珪素膜７０２の全面が結晶化し、縦成長領
域７０８が形成される。（図７（Ｂ））

【００８５】そして、マスク絶縁膜７０３を除去した
後、開口部７１０〜７１２を設けたレジストマスク７０
９を形成し、Ｐイオンの注入工程を行ってリン添加領域
７１３〜７１５を形成する。（図７（Ｃ））

【００８６】本実施例でも実施例１乃至実施例３と同様
に、リン添加領域７１３、７１４はニッケルを集めるゲ
ッタリング領域として機能し、リン添加領域７１５は補
助容量の下部電極として機能する。勿論、下部電極とし
ての機能に加えてゲッタリング領域としての機能も兼ね
ている。

【００８７】以上の様な工程で図７（Ｃ）に示す状態が
得られる。この後は実施例１と同様の工程に従って半導
体装置を作製すれば良い。

【００８８】〔実施例５〕本実施例では、補助容量の下
部電極を構成する領域をニッケル添加領域として活用す
る場合の例について説明する。なお、本実施例もリン元
素によるゲッタリング工程までを説明するにとどめる。

【００８９】図８（Ａ）において、８０１は基板、８０
２は非晶質珪素膜である。その上にマスク絶縁膜８０３
を形成し、マスク絶縁膜８０３には開口部８０４、８０
５を形成する。この時、開口部８０５は後に補助容量の
下部電極となる領域に形成する点に本実施例の特徴があ
る。

【００９０】そして、ニッケルを含有した溶液を塗布
し、スピンコートすることによりニッケル含有層８０６
を形成する。この時、溶液内のニッケル濃度は実施例３
および実施例４と同様に重量換算で100ppmとすれば良
い。（図８（Ａ））

【００９１】この状態で結晶化のための加熱処理を行
う。本実施例ではこの加熱処理を570℃ 14 時間とす
る。この様に結晶化温度を560 ℃まで下げることで自然
核発生による結晶化を十分に防ぐことができる。自然核
発生が生じるとそこで横方向への結晶成長が止まってし
まうことが起こりうるので好ましくない。

【００９２】この加熱処理により周辺回路となる領域で
はニッケル添加による縦成長領域８０７、横成長領域８
０８が形成される。また、画素マトリクス回路となる領
域ではニッケル添加による縦成長領域８０９、横成長領
域８１０が形成される。（図８（Ｂ））

【００９３】そして、図８（Ｃ）に示す様にマスク絶縁
膜８０３をそのままマスクとしてＰイオンの注入工程を
行い、リン添加領域８１１、８１２を形成する。この後
は実施例１と同様の工程に従って半導体装置を作製すれ
ば良い。

【００９４】本実施例の場合、ニッケルの添加工程に用
いたマスク絶縁膜８０３をそのままリン添加工程のマス
クとして用いることができるため、製造工程が簡略化さ
れるという利点がある。

【００９５】〔実施例６〕本実施例では画素マトリクス
回路に全くニッケルを添加しない構成とする例について
説明する。なお、この構成では周辺回路を縦成長領域で
構成しても横成長領域で構成しても良いが、本実施例で
は周辺回路を横成長領域で形成する例について説明す
る。

【００９６】図９（Ａ）において、９０１は基板、９０
２は非晶質珪素膜、９０３はマスク絶縁膜である。本実
施例の場合、周辺回路となる領域においてマスク絶縁膜
６０３に開口部９０４を形成する。画素マトリクス回路
となる領域には開口部は形成しない。

【００９７】そして、ニッケルを含有した溶液を塗布
し、スピンコートすることによりニッケル含有層９０５
を形成する。この時、溶液内のニッケル濃度は重量換算
で100ppmとすれば良い。（図９（Ａ））

【００９８】この状態で結晶化のための加熱処理を行
う。本実施例では560 ℃20時間で結晶化工程を行う。こ
の加熱処理により周辺回路となる領域ではニッケル添加
による縦成長領域９０６、横成長領域９０７が形成され
る。また、画素マトリクス回路となる領域ではニッケル
が全く添加されないので非晶質領域９０８が残存する。
（図９（Ｂ））

【００９９】そして、マスク絶縁膜９０３を除去した
後、開口部９１０、９１１を設けたレジストマスク９０
９を形成し、Ｐイオンの注入工程を行ってリン添加領域
９１２、９１３を形成する。なお、この時点でリン添加
領域９１２、９１３は一旦非晶質化する。（図９
（Ｃ））

【０１００】次に、600 ℃24時間程度の加熱処理を行
い、リン元素によるゲッタリング工程を行う。この工程
により横成長領域９１４に含まれるニッケルは、リン添
加領域９１５へとゲッタリングされる。（図１０
（Ａ））

【０１０１】また、ゲッタリング領域となったリン添加
領域９１５はこの加熱処理により再結晶化する。さら
に、後に補助容量の下部電極として機能するリン添加領
域９１６もこの加熱処理により再結晶化する。

【０１０２】そして、前述の非晶質領域９０８も自然核
発生による結晶化が進行し、結晶領域９１７となる。こ
の場合、後に補助容量の下部電極となるリン添加領域９
１６はゲッタリング領域として機能しないのでニッケル
は殆ど含まれない。

【０１０３】そして、図１０（Ａ）の状態が得られた
ら、必要箇所をパターニングにより残して活性層９１８
〜９２０を形成する。そして、実施例１の工程に従って
ゲイト絶縁膜９２１を形成する。

【０１０４】以上の様な工程で図１０（Ｂ）に示す状態
が得られる。この後は実施例１と同様の工程に従って半
導体装置を作製すれば良い。

【０１０５】〔実施例７〕本実施例では図２（Ａ）に示
したリン元素によるゲッタリング工程の加熱方法として
ランプアニールを用いる例を示す。

【０１０６】ランプアニールによる加熱処理としてはＲ
ＴＡ（ラピッド・サーマル・アニール）が知られてい
る。これはハロゲンランプ等を用いた赤外光を試料に対
して照射し、薄膜を加熱する技術である。

【０１０７】ゲッタリング工程における加熱処理として
ＲＴＡを利用すると、 700〜1100℃という高温アニール
処理を数秒から数分と短い時間で処理することができ
る。従って、ファーネスアニールよりも高温処理ができ
るので触媒元素のゲッタリング効果が向上する。また、
処理時間もはるかに短いのでスループットも大幅に向上
する。

【０１０８】さらに、 700〜1100℃という高い温度によ
る加熱処理によって結晶性珪素膜の結晶粒界付近に存在
する珪素原子の再配列がなされ、結晶粒界の不活性化が
促進する。即ち、不対結合手の如き結晶欠陥が大幅に減
少してキャリアが捕獲される可能性が低くなり、全体的
な結晶性が著しく改善される。

【０１０９】〔実施例８〕本発明では、触媒元素（代表
的にはニッケル）の添加方法としてイオンプランテーシ
ョン法を用いることもできる。この場合、ドーズ量は
0.5×10¹³〜 1×10¹⁵atoms/cm² （好ましくは 2×10¹³
〜 2×10¹⁴atoms/cm² ）となる様に調節することが好ま
しい。

【０１１０】本実施例の様にイオンプランテーション法
で触媒元素を添加する場合、マスク絶縁膜に設ける開口
部の幅（短辺）は0.01〜5 μｍ（代表的には0.25〜2 μ
ｍ）程度で良い。即ち、微細なパターンに形成された開
口部に対しても十分な量のニッケルを添加することが可
能である。

【０１１１】従って、回路設計の段階においてデッドス
ペースとなる触媒元素の添加領域の占有面積を大幅に低
減することができるため、回路設計の自由度が向上する
という利点が得られる。

【０１１２】〔実施例９〕実施例１ではゲイト電極とし
てアルミニウムまたはアルミニウムを主成分とする材料
を用いたが、本発明はゲイト電極として一導電性を有す
る結晶性珪素膜を用いることも可能である。

【０１１３】また、チタン、タンタル、タングステン、
モリブデン等の金属材料やそれら金属材料と珪素との化
合物でなる金属シリサイド等をゲイト電極として用いる
こともできる。

【０１１４】〔実施例１０〕実施例１乃至実施例９では
代表的なＴＦＴ構造の一例としてプレーナ型ＴＦＴの例
を示しているが、他にも逆スタガ型ＴＦＴなどのボトム
ゲイト型ＴＦＴを本発明に適用することも可能である。

【０１１５】また、ＴＦＴに限らず、シリコンウェハー
上に形成されたＭＯＳＦＥＴに対して適用することも可
能である。

【０１１６】この様に、本願発明は半導体素子（半導体
装置）の構造によらず適用することが可能であり、特定
構造の半導体素子に限定されるものではない。

【０１１７】〔実施例１１〕本実施例では画素マトリク
ス回路を構成する画素構成の一例を図１１に示す。ただ
し、構造を簡略化するため画素電極は省略してある。

【０１１８】図１１において１１は活性層であり、図２
（Ｃ）の活性層１１９に対応する。本実施例では活性層
１１のドレイン側を、画素内いっぱいに広がる様に形成
してあり、補助容量の下部電極１２を兼ねる点に特徴が
ある。

【０１１９】その上方にはゲイト絶縁膜を介してゲイト
線１３が配置されている。ゲイト線１３は図３（Ｂ）の
ゲイト電極１３５に対応する。また、ゲイト線１３とは
別に補助容量の上部電極１４が形成される。この上部電
極１４は図３（Ｂ）の上部電極１３６に対応する。

【０１２０】この場合、上部電極１４は下部電極となる
活性層とほぼ一致する様な形状に設けられており、ほぼ
画素の占有面積の相当する補助容量を形成する。また、
隣接する画素間で上部電極１４は電気的に接続されてい
る（ゲイト線とクロスしない様にゲイト線と平行に接続
する）。即ち、全ての画素において補助容量の上部電極
は同電位に保たれる。

【０１２１】次に、ゲイト線１３及び補助容量の上部電
極１４の上には第１の層間絶縁膜を介してソース電極
（ソース線）１５及びドレイン電極１６が形成される。
これらの電極はそれぞれは図４（Ｂ）のソース電極１６
５とドレイン電極１６７に対応する。

【０１２２】そして、図示していないが、後は図４
（Ｃ）に示す様に層間絶縁膜１６８と画素電極１６９を
形成して、公知のセル組み工程を行えば反射型液晶表示
装置が完成する。本実施例の様な構造とすると、画素面
積が小さくなってもその面積を最大限に生かして補助容
量を確保することが可能である。

【０１２３】〔実施例１２〕本発明は透過型液晶表示装
置に適用することもできる。なお、ＴＦＴの作製工程は
基本的に実施例１で説明した通りなので、詳細な説明は
省略する。

【０１２４】実施例１では画素電極としてアルミニウム
を主成分とする材料を用いているが、本実施例では透明
導電膜としてＩＴＯ膜を用いる。また、透過型では開口
率を大きくとることが重要な課題となるので、電界遮蔽
膜やブラックマスク等は必要な箇所に最小限の大きさで
設ければ良い。

【０１２５】ここで、本実施例の透過型液晶表示装置を
上面から見た図を図１２に示す。なお、特定の構造を分
かり易く説明するためにソース／ドレイン電極を形成し
た状態の上面図を説明する。従って、画素電極、電界遮
蔽膜、ブラックマスク等の記載は省略する。

【０１２６】図１２において、２１は活性層であり、そ
の一部（ドレイン領域側）には補助容量の下部電極部２
２が形成されている。また、活性層２１の上にはゲイト
電極（ゲイト線）２３が配置され、下部電極２２の上に
は補助容量の上部電極２４が配置される。なお、下部電
極２２は上部電極２４によって覆われてしまうので図１
２では点線で示している。勿論、下部電極２２と上部電
極２４との間にはゲイト絶縁膜が挟持されて補助容量を
形成している。

【０１２７】そして、ゲイト電極２３、上部電極２４と
交差する様にしてソース電極（ソース線）２５が形成さ
れる。このソース電極２５はコンタクト部２６で活性層
２１のソース領域と電気的に接続している。

【０１２８】実際には、活性層や各配線を遮蔽する様に
ブラックマスクが設けられたり、上下配線間に電界遮蔽
膜が設けられたりする。そして、図示しない画素電極が
コンタクト部２７で活性層２１のドレイン領域と電気的
に接続する。

【０１２９】以上の様な構造とすれば、透過型液晶表示
装置を作製することができる。なお、本発明は図１２に
示した装置構造に限定されないことは言うまでもない。

【０１３０】〔実施例１３〕実施例１で説明した反射型
液晶表示装置を簡略化した断面図を図１３に示す。な
お、アクティブマトリクス基板の説明は実施例１で既に
行ったので、ここではそれ以外の構造について説明す
る。

【０１３１】図１３において、３１は透光性を有する基
板、３０２は透明導電膜である。ここでは省略している
が、透光性基板３１の上には他にもカラーフィルター、
配向膜、ブラックマスク等が設けられる場合がある。ま
た、そして、これらをまとめて対向基板と呼ぶ。

【０１３２】対向基板とアクティブマトリクス基板との
間では封止材３３に囲まれて液晶層３４が挟持されてい
る。本発明はＥＣＢモード、ゲストホストモード等のあ
らゆるモードに対応可能であるので、それに応じて液晶
材料を変更すれば良い。また、この様な駆動モードによ
ってカラーフィルターが必要になる場合もある。さら
に、液晶表示装置の駆動モードによっては偏光板を用い
ることもある。

【０１３３】なお、本実施例では周辺回路の上方には液
晶層を配置しない構成とし、周辺回路と対向側の透明導
電膜３２との間に寄生容量が形成されるのを防いでい
る。勿論、基板全面に液晶層が配置される様な構成でも
構わない。

【０１３４】また、図１４にアクティブマトリクス基板
上に配置される各回路の配置構成の一例を示す。図１４
において、４１は基板、４２は下地膜、４３は画素マト
リクス回路、４４はソースドライバー回路、４５はゲイ
トドライバー回路、４６はロジック回路である。

【０１３５】以上は反射型液晶表示装置の概略である
が、透過型液晶表示装置でも基本的な構成は変わらな
い。この様に、本発明はどの様な構造の液晶表示装置に
対しても適用することが可能である。

【０１３６】〔実施例１４〕本発明は液晶表示装置以外
の電気光学装置に対して適用することもできる。その様
な電気光学装置としては、ＥＬ（エレクトロルミネッセ
ンス）表示装置、ＥＣ（エレクトロクロミクス）表示装
置等が挙げられる。

【０１３７】、〔実施例１５〕本実施例では、本発明を
利用した電気光学装置を利用する応用製品（電子デバイ
ス）の一例を図１５に示す。本発明を利用した応用製品
としてはビデオカメラ、スチルカメラ、プロジェクタ
ー、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ、携帯情報端末（モバイル
コンピュータ、携帯電話等）などが挙げられる。

【０１３８】図１５（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
装置２００４、操作スイッチ２００５、アンテナ２００
６で構成される。本発明は表示装置２００４に適用する
ことができる。

【０１３９】図１５（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本発明は表示装置２１０２に適用す
ることができる。

【０１４０】図１５（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本発明は表示装置２２０
５に適用できる。

【０１４１】図１５（Ｄ）はヘッドマウントディスプレ
イであり、本体２３０１、表示装置２３０２、バンド部
２３０３で構成される。本発明は表示装置２３０２に適
用することができる。

【０１４２】図１５（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。

【０１４３】図１５（Ｆ）はフロント型プロジェクター
であり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に適用することができ
る。

【０１４４】以上の様に、本発明の応用範囲は極めて広
く、あらゆる分野の表示媒体に適用することが可能であ
る。特に、液晶表示装置をプロジェクターの様な投射型
表示装置に用いる場合には、非常に高い解像度が要求さ
れる。その様な場合において、本発明は非常に有効な技
術である。

【０１４５】

【発明の効果】触媒元素をゲッタリングするための領域
を形成する工程と、補助容量の下部電極を形成する工程
とを共通化することで製造プロセスが簡略化される。そ
のため、スループット、歩留り等が向上し、経済的に有
益である。

【０１４６】さらに、本発明を用いて得られた結晶性膜
は触媒元素の効果により結晶性が非常に優れ、かつ、ゲ
ッタリング処理によりその触媒元素が除去または低減さ
れている。そのため、半導体装置の活性層として利用し
た場合、優れた電気特性と高い信頼性とを備えた半導体
装置を得ることができる。

【図面の簡単な説明】

【図１】 半導体装置の作製工程を示す図。

【図２】 半導体装置の作製工程を示す図。

【図３】 半導体装置の作製工程を示す図。

【図４】 半導体装置の作製工程を示す図。

【図５】 半導体装置の作製工程を示す図。

【図６】 半導体装置の作製工程を示す図。

【図７】 半導体装置の作製工程を示す図。

【図８】 半導体装置の作製工程を示す図。

【図９】 半導体装置の作製工程を示す図。

【図１０】 半導体装置の作製工程を示す図。

【図１１】 画素領域を上面から見た図。

【図１２】 画素領域を上面から見た図。

【図１３】 液晶表示装置の断面を示す図。

【図１４】 アクティブマトリクス基板の概略を示す
図。

【図１５】 応用製品の一例を示す図。

【符号の説明】

１０１ 石英基板 １０２ 非晶質珪素膜 １０３ マスク絶縁膜 １０４、１０５ 開口部 １０６ ニッケル含有層 １０７、１０８ ニッケル添加領域 １０９、１１０ 横成長領域 １１１ 開口部 １１２、１１３ リン添加領域（ゲッタリングサイ
ト） １１４ リン添加領域（補助容量の下部電
極） １１５、１１６ 横成長領域 １１７〜１１９ 活性層 １２０ ゲイト絶縁膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大谷 久 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (20)

【特許請求の範囲】
1. 【請求項１】画素マトリクス回路を構成する複数の画素
   領域のそれぞれに少なくとも一つの半導体素子及び補助
   容量を有する半導体装置であって、 前記補助容量を構成する一対の電極の少なくとも一方
   は、１５族から選ばれた元素により導電性を与えられた
   珪素を含む半導体膜で構成され、 前記珪素を含む半導体膜には珪素の結晶化を助長する触
   媒元素が存在することを特徴とする半導体装置。
2. 【請求項２】画素マトリクス回路を構成する複数の画素
   領域のそれぞれに少なくとも一つの半導体素子及び補助
   容量を有する半導体装置であって、 前記半導体素子の活性層及び前記補助容量を構成する一
   対の電極の少なくとも一方は、珪素を含む半導体膜で構
   成され、 前記補助容量を構成する一対の電極の一方は、１５族か
   ら選ばれた元素と珪素の結晶化を助長する触媒元素とを
   含み、 前記触媒元素の濃度は前記活性層の少なくともチャネル
   形成領域に含まれる触媒元素の濃度よりも高いことを特
   徴とする半導体装置。
3. 【請求項３】珪素を含む半導体膜で形成された半導体素
   子で構成される周辺回路及び画素マトリクス回路を有す
   る半導体装置において、 前記画素マトリクス回路を構成する複数の画素領域のそ
   れぞれは少なくとも一つの補助容量を有し、 前記補助容量を構成する一対の電極の少なくとも一方
   は、１５族から選ばれた元素を含む前記半導体膜で構成
   され、 前記補助容量を構成する一対の電極の一方は、珪素の結
   晶化を助長する触媒元素を含み、 前記触媒元素の濃度は前記半導体素子の少なくともチャ
   ネル形成領域に含まれる触媒元素の濃度よりも高いこと
   を特徴とする半導体装置。
4. 【請求項４】請求項１乃至２において、珪素を含む半導
   体膜は特定の方向に規則性をもって並んだ針状または柱
   状結晶が複数集合してなる結晶構造を有していることを
   特徴とする半導体装置。
5. 【請求項５】請求項１乃至３において、補助容量を構成
   する一対の電極の一方には、前記触媒元素が 1×10¹⁸〜
   1×10²⁰atoms/cm³ の濃度で含まれることを特徴とする
   半導体装置。
6. 【請求項６】請求項１乃至３または５において、触媒元
   素とはＮｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから
   選ばれた少なくとも一つの元素であることを特徴とする
   半導体装置。
7. 【請求項７】請求項１乃至３において、１５族から選ば
   れた元素とはＰ、Ａｓ、Ｓｂ、Ｂｉから選ばれた少なく
   とも一つの元素であることを特徴とする半導体装置。
8. 【請求項８】珪素を含む非晶質膜の全部または一部に対
   して該珪素の結晶化を助長する触媒元素を保持または添
   加する工程と、 加熱処理により前記珪素を含む非晶質膜の素子形成部を
   結晶化させる工程と、 前記素子形成部に隣接する領域および補助容量の下部電
   極となる領域に対して１５族から選ばれた元素を同時に
   添加する工程と、 加熱処理により前記１５族から選ばれた元素を添加した
   領域に前記触媒元素をゲッタリングさせる工程と、 を有することを特徴とする半導体装置の作製方法。
9. 【請求項９】珪素を含む非晶質膜上に第１の開口部を有
   する絶縁膜を形成する工程と、 前記絶縁膜をマスクとして前記珪素を含む非晶質膜に対
   して該珪素の結晶化を助長する触媒元素を保持または添
   加する工程と、 加熱処理により前記非晶質膜の素子形成部を結晶化させ
   る工程と、 前記絶縁膜に第２の開口部を形成する工程と、 前記結晶化工程で得られた珪素を含む膜のうち、第１及
   び第２の開口部の底部に露出した領域に対して１５族か
   ら選ばれた元素を同時に添加する工程と、 加熱処理により前記１５族から選ばれた元素を添加した
   領域に前記触媒元素をゲッタリングさせる工程と、 を有することを特徴とする半導体装置の作製方法。
10. 【請求項１０】請求項９において、第２の開口部は補助
    容量の下部電極となる領域上に形成されることを特徴と
    する半導体装置の作製方法。
11. 【請求項１１】同一基板上に周辺回路と画素マトリクス
    回路とを有する半導体装置の作製方法において、 珪素を含む非晶質膜上の前記画素マトリクス回路となる
    領域のみに絶縁膜を形成する工程と、 前記絶縁膜に開口部を形成する工程と、 前記絶縁膜をマスクとして前記珪素を含む非晶質膜に対
    して該珪素の結晶化を助長する触媒元素を保持または添
    加する工程と、 加熱処理により前記珪素を含む非晶質膜の素子形成部を
    結晶化させる工程と、 前記素子形成部に隣接する領域および補助容量の下部電
    極となる領域に１５族から選ばれた元素を同時に添加す
    る工程と、 加熱処理により前記１５族から選ばれた元素を添加した
    領域に前記触媒元素をゲッタリングさせる工程と、 を有することを特徴とする半導体装置の作製方法。
12. 【請求項１２】同一基板上に周辺回路と画素マトリクス
    回路とを有する半導体装置の作製方法において、 珪素を含む非晶質膜上の前記周辺回路となる領域のみに
    絶縁膜を形成する工程と、 前記絶縁膜に開口部を形成する工程と、 前記絶縁膜をマスクとして前記珪素を含む非晶質膜に対
    して該珪素の結晶化を助長する触媒元素を保持または添
    加する工程と、 加熱処理により前記珪素を含む非晶質膜の素子形成部を
    結晶化させる工程と、 前記素子形成部に隣接する領域および補助容量の下部電
    極となる領域に１５族から選ばれた元素を同時に添加す
    る工程と、 加熱処理により前記１５族から選ばれた元素を添加した
    領域に前記触媒元素をゲッタリングさせる工程と、 を有することを特徴とする半導体装置の作製方法。
13. 【請求項１３】同一基板上に周辺回路と画素マトリクス
    回路とを有する半導体装置の作製方法において、 珪素を含む非晶質膜のうち、前記周辺回路となる領域の
    全部または一部のみに対して該珪素の結晶化を助長する
    触媒元素を保持または添加する工程と、 加熱処理により前記周辺回路となる領域の素子形成部を
    結晶化させる工程と、 前記素子形成部に隣接する領域および補助容量の下部電
    極となる領域に１５族から選ばれた元素を同時に添加す
    る工程と、 加熱処理により前記１５族から選ばれた元素を添加した
    領域に前記触媒元素をゲッタリングさせる工程と、 を有することを特徴とする半導体装置の作製方法。
14. 【請求項１４】請求項８、９、１１、１２または１３に
    おいて、前記１５族から選ばれた元素を添加する工程は
    ゲッタリング領域を形成する工程と補助容量の下部電極
    を形成する工程とを兼ねることを特徴とする半導体装置
    の作製方法。
15. 【請求項１５】請求項８、９、１１、１２または１３に
    おいて、触媒元素としてＮｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐ
    ｔ、Ｃｕ、Ａｕから選ばれた少なくとも一つの元素が用
    いられることを特徴とする半導体装置の作製方法。
16. 【請求項１６】請求項８、９、１１、１２または１３に
    おいて、触媒元素はイオンプランテーション法により添
    加されることを特徴とする半導体装置の作製方法。
17. 【請求項１７】請求項８、９、１１、１２または１３に
    おいて、１５族から選ばれた元素としてＰ、ＡｓＳｂ、
    Ｂｉから選ばれた少なくとも一つの元素が用いられるこ
    とを特徴とする半導体装置の作製方法。
18. 【請求項１８】請求項８、９、１１、１２または１３に
    おいて、１５族から選ばれた元素を添加する工程は、イ
    オンプランテーション法またはプラズマドーピング法で
    行われることを特徴とする半導体装置の作製方法。
19. 【請求項１９】請求項８、９、１１、１２または１３に
    おいて、１５族から選ばれた元素を添加する工程は 1×
    10¹³〜 8×10¹⁵atoms/cm² のドーズ量で行われることを
    特徴とする半導体装置の作製方法。
20. 【請求項２０】請求項８、９、１１、１２または１３に
    おいて、１５族から選ばれた元素によるゲッタリング工
    程は５００〜７００℃で行われることを特徴とする半導
    体装置の作製方法。