JPH10293778A - Printed circuit board wiring device - Google Patents

Printed circuit board wiring device

Info

Publication number
JPH10293778A
JPH10293778A JP9103409A JP10340997A JPH10293778A JP H10293778 A JPH10293778 A JP H10293778A JP 9103409 A JP9103409 A JP 9103409A JP 10340997 A JP10340997 A JP 10340997A JP H10293778 A JPH10293778 A JP H10293778A
Authority
JP
Japan
Prior art keywords
net
wiring
sensitive
crosstalk
rule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9103409A
Other languages
Japanese (ja)
Inventor
Hideshi Osaki
秀史 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9103409A priority Critical patent/JPH10293778A/en
Publication of JPH10293778A publication Critical patent/JPH10293778A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a printed circuit wiring board device which detects the effect of crosstalk that occurs when a circuit actually operates before wiring and also reduces crosstalk with circuit wiring in high density. SOLUTION: A sensitive time setting part 14 sets a time zone (sensitive time) that becomes a circuit operational problem because the effect of crosstalk occurs due to the drive of an adjacent net before and after timing when an optional object net is driven according to a logical simulation result 12, and a sensitive net extracting part 15 a net (sensitive net) that drives within the sensitive time. A DRC rule setting part 3 sets a DRC rule (wiring interval rule) which is different from a net where crosstalk is acceptable with an extracted sensitive net as a net where crosstalk is not acceptable. A DRC executing part 5 carries out DRC according to the two kinds of DRC rules.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、プリント基板上
の配線をクロストークの影響を考慮しながら設計できる
プリント基板配線装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board wiring apparatus capable of designing wiring on a printed circuit board while considering the influence of crosstalk.

【0002】[0002]

【従来の技術】近年、プリント基板の配線設計が高密度
化、高速化するにしたがって、回路のあるネットに信号
を駆動すると隣接ネットにノイズが発生するというクロ
ストークの問題が深刻になっている。図6は、従来のプ
リント基板配線装置を示すブロック図である。図におい
て、1はプリント基板の配置や配線等のレイアウト設計
を行って基板レイアウト情報2を作成する基板レイアウ
ト部である。3はプリント基板レイアウトの配線間隔等
の物理的制約条件(以下DRCルールと呼ぶ)を設定す
るDRCルール設定部で、4はそのDRCルール情報で
ある。5はDRCルール情報4をもとに、基板レイアフ
ウト情報2がDRCルールを守っているかのチェック
(以下単にDRCと呼ぶ)を行うDRC実行部で、この
チェックで検出されたエラーはDRCエラー情報6とし
て格納し、またDRCエラー表示部7に出力する。ま
た、8は基板レイアウト情報を用いて伝送線路シミュレ
ーションを実行する伝送線路シミュレーション部で、そ
のシミュレーションにより得られたクロストーク情報9
は、基板レイアウト部1における配線設計に考慮され
る。
2. Description of the Related Art In recent years, as the wiring design of printed circuit boards has become higher in density and higher in speed, when a signal is driven to a net having a circuit, the problem of crosstalk that noise is generated in an adjacent net has become more serious. . FIG. 6 is a block diagram showing a conventional printed circuit board wiring device. In the drawing, reference numeral 1 denotes a board layout unit that creates a board layout information 2 by performing layout design such as arrangement and wiring of a printed board. Reference numeral 3 denotes a DRC rule setting unit for setting physical constraint conditions (hereinafter referred to as DRC rules) such as wiring intervals of a printed circuit board layout, and reference numeral 4 denotes the DRC rule information. Reference numeral 5 denotes a DRC execution unit for checking (hereinafter, simply referred to as DRC) whether or not the board layout information 2 satisfies the DRC rule based on the DRC rule information 4. The error detected by this check is DRC error information 6. And outputs it to the DRC error display unit 7. Reference numeral 8 denotes a transmission line simulation unit for executing a transmission line simulation using the board layout information, and crosstalk information 9 obtained by the simulation.
Are considered in the wiring design in the board layout unit 1.

【0003】このような従来のプリント基板配線装置に
おいては、DRC実行部5は、基板レイアウト部1にお
いて作成された基板レイアウト情報2を、予めDRCル
ール設定部3において設定されたDRCルール情報4に
したがってDRCを実行する。そして、その結果、DR
Cルールを守っていない配線については、DRCエラー
として出力する。また、伝送線路シミュレーション部8
で伝送線路シミュレーションを行うことによりクロスト
ーク情報9を求めて、その結果を基板レイアウト部1に
取り込むようにする。基板レイアウト部1では、取り込
んだクロストーク情報9をもとに、ネット間の配線間隔
を離すなどのレイアウト変更を行うことにより、クロス
トークに対処している。
In such a conventional printed circuit board wiring apparatus, the DRC execution unit 5 converts the board layout information 2 created in the board layout unit 1 into the DRC rule information 4 previously set in the DRC rule setting unit 3. Therefore, DRC is performed. And, as a result, DR
The wiring that does not observe the C rule is output as a DRC error. The transmission line simulation unit 8
The crosstalk information 9 is obtained by performing a transmission line simulation in step (1), and the result is taken into the board layout unit 1. In the board layout unit 1, crosstalk is dealt with by changing the layout such as increasing the wiring interval between nets based on the acquired crosstalk information 9.

【0004】[0004]

【発明が解決しようとする課題】上記のような従来のプ
リント基板配線装置では、一度レイアウトした配線をク
ロストークを考慮して変更するので、他の配線を動かし
たり経路を変更する必要が生じ、配線設計が高速に行え
ないといった問題点があった。また、初めから単なる物
理的制約条件でなくクロストークを考慮したDRCルー
ルに基づいて設計すると、本来クロストークの少ないネ
ットに対しても配線間隔が広くなり、高密度な配線がで
きないといった課題があった。
In the conventional printed circuit board wiring apparatus as described above, the wiring once laid out is changed in consideration of the crosstalk, so that it is necessary to move other wiring and change the route. There is a problem that wiring design cannot be performed at high speed. In addition, when designing based on DRC rules that take into account crosstalk rather than merely physical constraints from the beginning, there is a problem in that wiring intervals are widened even for nets with low crosstalk, and high-density wiring cannot be performed. Was.

【0005】この発明は、上述のような課題を解決する
ためになされたもので、第1の目的は、配線前に、実際
に回路が動作した場合に生じるクロストークの影響を検
出することができるプリント基板配線装置を得るもので
ある。また、第2の目的は、基板配線を高密度なままで
クロストークを少なくできるプリント基板配線装置を得
るものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. A first object of the present invention is to detect the influence of crosstalk generated when a circuit actually operates before wiring. The present invention provides a printed circuit board wiring device that can be used. A second object of the present invention is to provide a printed circuit board wiring device capable of reducing crosstalk while maintaining a high density of board wiring.

【0006】[0006]

【課題を解決するための手段】この発明に係るプリント
基板配線装置においては、ネットリストを用いて論理シ
ミュレーションを行う手段と、上記ネットリスト内の任
意の対象ネットに対してセンシティブ時間を設定する手
段と、上記論理シミュレーションの結果より、上記対象
ネットのセンシティブネットを抽出する手段とを備える
ものである。
In a printed circuit board wiring apparatus according to the present invention, means for performing a logic simulation using a netlist and means for setting a sensitive time for an arbitrary target net in the netlist. And means for extracting a sensitive net of the target net from the result of the logic simulation.

【0007】また、抽出されたセンシティブネットと対
象ネットとの配線間隔ルール、および上記センシティブ
ネット以外のネットと上記対象ネットとの配線間隔ルー
ルの2種類の配線間隔ルールを保持する手段とを備える
ものである。
In addition, there is provided means for holding two types of wiring interval rules, that is, a wiring interval rule between the extracted sensitive net and the target net, and a wiring interval rule between the net other than the sensitive net and the target net. It is.

【0008】また、センシティブネットと対象ネット間
の最大許容クロストーク値を設定する手段と、伝送線路
シミュレーションを用いて、上記センシティブネットと
上記対象ネットとの配線間隔を変化させながらそのクロ
ストーク値を求める手段とを備えるものである。
[0008] Further, means for setting a maximum allowable crosstalk value between the sensitive net and the target net, and using a transmission line simulation to change the crosstalk value while changing the wiring interval between the sensitive net and the target net. Means for seeking.

【0009】[0009]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.図1はこの発明の実施の一形態例である
プリント基板配線装置を示すもので、図中1〜7は、図
6に示した従来装置のものと同一または相当部分であ
る。10は論理シミュレーション部11用の回路接続情
報を記したネットリストで、論理シミュレーション結果
12は論理シミュレーション結果表示部13に出力す
る。14は隣接ネットの駆動によりクロストークの影響
が生じて回路動作上問題となる時間帯(センシティブ時
間)を設定するセンシティブ時間設定部、15は対象ネ
ット選択部16で選択された対象ネットに対して、その
駆動タイミングの前後センシティブ時間以内に駆動する
ネット(センシティブネット)をすべて抽出するセンシ
ティブネット抽出部である。17はその抽出されたセン
シティブネット情報である。DRCルール設定部3で
は、従来からの配線間隔であるルールを設定するととも
に、クロストークが起きると回路動作上問題となるセン
シティブネット情報13を入力して、対象ネットとクロ
ストーク不可のセンシティブネットとの配線間隔ルール
を新たに設定する。
Embodiment 1 FIG. FIG. 1 shows a printed circuit board wiring apparatus according to an embodiment of the present invention. In the figure, reference numerals 1 to 7 denote the same or corresponding parts as those of the conventional apparatus shown in FIG. Reference numeral 10 denotes a netlist in which circuit connection information for the logic simulation unit 11 is described, and a logic simulation result 12 is output to a logic simulation result display unit 13. Reference numeral 14 denotes a sensitive time setting unit that sets a time zone (sensitive time) in which the influence of crosstalk occurs due to driving of adjacent nets and causes a problem in circuit operation. Reference numeral 15 denotes a target net selected by the target net selector 16. And a sensitive net extraction unit for extracting all nets (sensitive nets) driven within a sensitive time before and after the drive timing. 17 is the extracted sensitive net information. The DRC rule setting unit 3 sets a rule that is a conventional wiring interval, and inputs sensitive net information 13 that causes a problem in circuit operation when crosstalk occurs, and sets a sensitive net that cannot crosstalk with the target net. A new wiring interval rule is set.

【0010】このように構成されたプリント基板配線装
置における動作について、図2のフローチャートを参照
しながら説明する。まず、ネットリスト10をもとに論
理シミュレーションを実行し(S1)、論理シミュレー
ション結果12を保持する(S2)。また、論理シミュ
レーション結果表示部13に、シミュレーション結果を
波形表示する(S3)。一方、対象ネット選択部16に
より、配線の際クロストークの注意を要する対象ネット
を選択し(S4)、その対象ネットのセンシティブ時間
を設定する(S5)。次に、論理シミュレーション結果
12から、対象ネットが駆動するすべてのタイミングの
前後のセンシティブ時間内で駆動する対象ネットA以外
のすべてのネットを抽出する(S6)。抽出されたネッ
トをセンシティブネットとして保持し(S7)、そのセ
ンシティブネットが対象ネットに隣接して配線された場
合の配線間のスペーシングルールを規定したDRCルー
ルを設定する(S8)。
The operation of the printed circuit board wiring apparatus thus configured will be described with reference to the flowchart of FIG. First, a logic simulation is performed based on the netlist 10 (S1), and a logic simulation result 12 is held (S2). Further, the simulation result is displayed on the logic simulation result display section 13 as a waveform (S3). On the other hand, the target net selector 16 selects a target net that requires attention to crosstalk during wiring (S4), and sets a sensitive time of the target net (S5). Next, all the nets other than the target net A driven within the sensitive time before and after all the timings at which the target net is driven are extracted from the logic simulation result 12 (S6). The extracted net is held as a sensitive net (S7), and a DRC rule that defines a spacing rule between wires when the sensitive net is routed adjacent to the target net is set (S8).

【0011】例えば、図3に示すように、対象ネットで
あるネットAに対して、ネットAに伝播する信号Aの駆
動タイミングの前後に、隣接ネットの駆動によりクロス
トークが起きると回路動作上問題となるセンシティブ時
間を設定するのである。この例では、ネットBに伝播す
る信号Bはクロストーク可能であるが、ネットCに伝播
する信号Cはセンシティブ時間内に駆動するためクロス
トーク不可となり、センシティブネットとしてネットC
が抽出される。これにより、ネットBには従来と同様の
スペーシングルール1が設定され、センシティブネット
であるネットCには、新たにスペーシングルール2が設
定される。各ネットに対してDRCルールを保持し(S
9)、基板レイアウトに違反がないかをチェックするD
RCを実行する(S10)。違反があれば、そのDRC
エラー情報を保持して(S11)、DRC表示部に出力
する(S12)。以上のように、論理シミューション結
果からクロストーク不可のセンシティブネットを抽出し
てそれに対するスペーシングルールを設定することによ
り、実際に回路が駆動した場合にクロストークの影響が
生じるネットを配線前に検出でき、クロストークの影響
が少なく、かつ高密度なプリント基板配線設計が、効率
良く行える。
For example, as shown in FIG. 3, if a crosstalk occurs due to the driving of an adjacent net before and after the driving timing of the signal A propagating to the net A, which is the target net, there is a problem in circuit operation. The sensitive time is set as follows. In this example, the signal B propagating to the net B is capable of crosstalk, but the signal C propagating to the net C is driven within a sensitive time, so that crosstalk is not possible.
Is extracted. As a result, the same spacing rule 1 as before is set for the net B, and a new spacing rule 2 is set for the net C which is a sensitive net. DRC rules are held for each net (S
9), D for checking whether there is any violation in the board layout
Execute RC (S10). If there is a violation, its DRC
The error information is held (S11) and output to the DRC display unit (S12). As described above, a crosstalk-insensitive net is extracted from the result of the logic simulation, and a spacing rule is set for the net. And the effect of crosstalk is small and high-density printed circuit board wiring design can be performed efficiently.

【0012】実施の形態2.なお、上記実施の形態1に
おいて、センシティブネットに対するDRCルールを設
定する際に、センシティブネットと対象ネットとの配線
間隔を変化させながら伝送線路シミュレーションを実行
し、その結果から得られるクロストーク値が許容クロス
トーク値の範囲内となるような配線間隔を求め、その最
小値を上記DRCルールとすることにより、より高密度
な配線が実現できる。図4は、図1のDRCルール設定
部3の詳細な機能をブロック化した図である。図におい
て、2,4,8,9,17は、図6で示した従来のも
の、または図1のものと同一または相当部分である。1
8は伝送線路シミュレーションに使用するドライバ/レ
シーバのモデル、19はクロストーク値を計算するとき
に仮想的に配線幅および配線間隔を設定する仮想配線幅
・間隔設定部、20は配線間の平行部分の長さを設定す
る仮想平行線長設定部である。21は上記配線幅・間
隔、平行線長等のシミュレーション条件を伝送線路シミ
ュレーション部8に入力する伝送線路シミュレータコン
トロール部である。22は伝送線路シミュレーション結
果からクロストーク情報を入力し、最大許容クロストー
ク値設定部23で設定された値と比較しながら、配線間
隔を決定するスペーシングルール決定部である。
Embodiment 2 FIG. In the first embodiment, when setting the DRC rule for the sensitive net, the transmission line simulation is performed while changing the wiring interval between the sensitive net and the target net, and the crosstalk value obtained from the result is acceptable. A higher-density wiring can be realized by obtaining a wiring interval that falls within the range of the crosstalk value and setting the minimum value as the DRC rule. FIG. 4 is a block diagram showing detailed functions of the DRC rule setting unit 3 in FIG. In the figure, 2, 4, 8, 9, and 17 are the same or corresponding parts as those of the conventional one shown in FIG. 1
8 is a driver / receiver model used for transmission line simulation, 19 is a virtual wiring width / interval setting unit for virtually setting wiring width and wiring interval when calculating a crosstalk value, and 20 is a parallel portion between wirings. Is an imaginary parallel line length setting unit for setting the length. Reference numeral 21 denotes a transmission line simulator control unit that inputs simulation conditions such as the wiring width / interval and parallel line length to the transmission line simulation unit 8. Reference numeral 22 denotes a spacing rule determining unit that inputs crosstalk information from a transmission line simulation result and determines a wiring interval while comparing the value with a value set by a maximum allowable crosstalk value setting unit 23.

【0013】次に、本実施の形態2による動作につい
て、図5のフローチャートを参照しながら説明する。ま
ず、伝送線路シミュレータコントロール部21は、セン
シティブネット情報17、基板レイアウト情報2、およ
び配線に信号を駆動するドライバと信号を受け取るレシ
ーバとのシミュレーションモデルを読み込む(T1〜T
3)。続いて、仮想的に配線幅・間隔および配線間の平
行線長を設定する(T4〜T5)。さらに、許容範囲で
あるクロストーク値の最大値を設定しておく(T6)。
伝送線路シミュレータコントロール部21に入力された
各シミュレーション条件は伝送線路シミュレーション部
8に伝えられ、伝送線路シミュレーションが実行される
(T7)。シミュレーションによりクロストーク値を求
め、クロストーク情報として保持する(T8)。ここ
で、シミュレーションにより得られたクロストーク値が
上記T6で設定していた最大許容クロストーク値よりも
大きければ(T9でNOのとき)、上記T4で仮想的に
設定した配線間隔を微小間隔だけ増加させて(T1
0)、T7にもどる。配線間隔を増加させてシミュレー
ションを再実行することにより得られたクロストーク値
が、最大許容クロストーク値以下になった場合には(T
9でYESのとき)、その時に設定されている配線間隔
を最小スペーシングとして決定し(T11)、DRCル
ール情報として保持する(T12)。以上により、クロ
ストークの影響が少ないままで、より高密度な配線設計
が行える。
Next, the operation according to the second embodiment will be described with reference to the flowchart of FIG. First, the transmission line simulator control unit 21 reads the sensitive net information 17, the board layout information 2, and a simulation model of a driver for driving a signal to a wiring and a receiver for receiving a signal (T1 to T1).
3). Subsequently, the wiring width / interval and the parallel line length between the wirings are virtually set (T4 to T5). Further, the maximum value of the crosstalk value that is an allowable range is set (T6).
Each simulation condition input to the transmission line simulator control unit 21 is transmitted to the transmission line simulation unit 8, and a transmission line simulation is executed (T7). A crosstalk value is obtained by simulation and held as crosstalk information (T8). Here, if the crosstalk value obtained by the simulation is larger than the maximum allowable crosstalk value set at T6 (NO at T9), the wiring interval virtually set at T4 is set to a small interval. Increase (T1
0), return to T7. If the crosstalk value obtained by re-executing the simulation while increasing the wiring interval falls below the maximum allowable crosstalk value, (T
9 (YES), the wiring spacing set at that time is determined as the minimum spacing (T11), and held as DRC rule information (T12). As described above, higher-density wiring design can be performed while the influence of crosstalk is small.

【0014】[0014]

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
Since the present invention is configured as described above, it has the following effects.

【0015】論理シミュレーションの結果より、対象ネ
ットの駆動するタイミングの前後のセンシティブ時間内
に駆動するクロストーク不可のセンシティブネットを検
出するので、実際に回路が駆動した場合にクロストーク
の影響を及ぼすネットを確実に抽出できる。
From the result of the logic simulation, a sensitive net in which crosstalk is impossible to be driven within a sensitive time before and after the timing of driving the target net is detected. Therefore, when a circuit is actually driven, a net having an influence of crosstalk is detected. Can be reliably extracted.

【0016】また、抽出されたクロストーク不可のセン
シティブネットに対しては、クロストーク可のネットと
は別の配線間隔ルールを設定するようにしたので、クロ
ストークの少ない配線が効率良く行える。
Further, for the extracted sensitive net in which crosstalk is not possible, a wiring interval rule different from that of the net in which crosstalk is possible is set, so that wiring with less crosstalk can be efficiently performed.

【0017】また、センシティブネットに対する配線間
隔ルールを設定する際には、配線間隔を変化させながら
伝送線路シミュレーションを実行し、その結果得られる
クロストーク値が最大許容クロストーク値を超えない時
の最小の配線間隔を上記配線間隔ルールとして設定する
ので、クロストークの影響が少ないままで、より高密度
な配線設計が行える。
Further, when setting a wiring interval rule for a sensitive net, a transmission line simulation is performed while changing the wiring interval, and a minimum value when the resulting crosstalk value does not exceed the maximum allowable crosstalk value. Is set as the above-described wiring interval rule, so that higher-density wiring design can be performed with little influence of crosstalk.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1によるプリント基板
配線装置を示す機能構成図である。
FIG. 1 is a functional configuration diagram showing a printed circuit board wiring device according to a first embodiment of the present invention.

【図2】 図1によるプリント基板配線装置の処理の流
れを示すフローチャートである。
FIG. 2 is a flowchart showing a processing flow of the printed circuit board wiring apparatus shown in FIG. 1;

【図3】 センシティブネットを説明する図である。FIG. 3 is a diagram illustrating a sensitive net.

【図4】 この発明の実施の形態2によるプリント基板
配線装置において、DRCルール設定の詳細機能を示す
構成図である。
FIG. 4 is a configuration diagram showing a detailed function of setting a DRC rule in a printed circuit board wiring device according to a second embodiment of the present invention;

【図5】 図4によるDRCルール設定の処理の流れを
示すフローチャートである。
FIG. 5 is a flowchart showing a flow of a DRC rule setting process according to FIG. 4;

【図6】 従来のプリント基板配線装置を示す機能構成
図である。
FIG. 6 is a functional configuration diagram showing a conventional printed circuit board wiring device.

【符号の説明】[Explanation of symbols]

1 基板レイアウト部、3 DRCルール設定部、4
DRCルール情報、5 DRC実行部、6 DRCエラ
ー情報、8 伝送線路シミュレーション部、9 クロス
トーク情報、10 ネットリスト、11 論理シミュレ
ーション部、14 センシティブ時間設定部、15 セ
ンシティブネット抽出部、16 対象ネット選択部、1
7 センシティブネット情報、18 ドライバ/レシー
バのモデル、19 仮想配線幅・間隔設定部、20 仮
想平行線長設定部、22 スペーシングルール決定部、
23 最大許容クロストーク値設定部。
1 board layout section, 3 DRC rule setting section, 4
DRC rule information, 5 DRC execution section, 6 DRC error information, 8 transmission line simulation section, 9 crosstalk information, 10 netlist, 11 logic simulation section, 14 sensitive time setting section, 15 sensitive net extraction section, 16 target net selection Part 1
7 Sensitive net information, 18 Driver / receiver model, 19 Virtual wiring width / spacing setting unit, 20 Virtual parallel line length setting unit, 22 Spacing rule determining unit,
23 Maximum allowable crosstalk value setting section.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 プリント基板の配線を予め定められた配
線間隔ルールに基づいてレイアウトするプリント基板配
線装置において、 配線対象回路の接続情報(以下ネットリストという)を
用いて論理シミュレーションを行う手段と、上記ネット
リスト内の任意の対象ネットに対して、上記対象ネット
が駆動するタイミングの前後で、隣接ネットの駆動によ
りクロストークの影響が生じて回路動作上問題となる時
間帯(以下センシティブ時間という)を設定する手段
と、上記論理シミュレーションの結果より、上記対象ネ
ットの駆動タイミングの上記センシティブ時間内に駆動
するすべてのネット(センシティブネット)を抽出する
手段とを備え、この抽出されたセンシティブネットの配
線を予め定められた配線間隔ルールに基づいてレイアウ
トすることを特徴とするプリント基板配線装置。
A means for performing a logic simulation using connection information of a circuit to be wired (hereinafter referred to as a netlist) in a printed circuit board wiring apparatus for laying out wiring of a printed circuit board based on a predetermined wiring interval rule; A time zone (hereinafter referred to as a sensitive time) in which an influence of crosstalk occurs due to driving of an adjacent net before and after a timing at which the target net is driven with respect to an arbitrary target net in the netlist, and a problem occurs in circuit operation. And a means for extracting, from the result of the logical simulation, all nets (sensitive nets) driven within the sensitive time of the drive timing of the target net, and wiring the extracted sensitive nets Layout based on predetermined wiring spacing rules PCB wiring apparatus according to claim Rukoto.
【請求項2】 抽出されたセンシティブネットと対象ネ
ットとの配線間隔ルール、および上記センシティブネッ
ト以外のネットと上記対象ネットとの配線間隔ルールの
2種類の配線間隔ルールを保持する手段とを備え、各ネ
ットの配線をそれぞれの配線間隔ルールに基づいてレイ
アウトすることを特徴とする請求項1記載のプリント基
板配線装置。
2. A means for holding two types of wiring interval rules, that is, a wiring interval rule between an extracted sensitive net and a target net, and a wiring interval rule between a net other than the sensitive net and the target net, 2. The printed circuit board wiring device according to claim 1, wherein the wiring of each net is laid out based on a rule of each wiring interval.
【請求項3】 センシティブネットと対象ネット間の最
大許容クロストーク値を設定する手段と、伝送線路シミ
ュレーションを用いて、上記センシティブネットと上記
対象ネットとの配線間隔を変化させながらそのクロスト
ーク値を求める手段とを備え、求めたクロストーク値が
上記最大許容クロストーク値を超えない最小の配線間隔
を上記センシティブネットと上記対象ネットとの配線間
隔ルールとすることを特徴とする請求項2記載のプリン
ト基板配線装置。
3. A means for setting a maximum allowable crosstalk value between a sensitive net and a target net, and using a transmission line simulation to change the crosstalk value while changing the wiring interval between the sensitive net and the target net. 3. A wiring interval rule between the sensitive net and the target net, wherein a minimum wiring interval in which the obtained crosstalk value does not exceed the maximum allowable crosstalk value is provided. Printed circuit board wiring device.
JP9103409A 1997-04-21 1997-04-21 Printed circuit board wiring device Pending JPH10293778A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9103409A JPH10293778A (en) 1997-04-21 1997-04-21 Printed circuit board wiring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9103409A JPH10293778A (en) 1997-04-21 1997-04-21 Printed circuit board wiring device

Publications (1)

Publication Number Publication Date
JPH10293778A true JPH10293778A (en) 1998-11-04

Family

ID=14353263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9103409A Pending JPH10293778A (en) 1997-04-21 1997-04-21 Printed circuit board wiring device

Country Status (1)

Country Link
JP (1) JPH10293778A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005043420A1 (en) * 2003-11-04 2007-05-10 富士通株式会社 Electronic circuit design program, electronic circuit design method, and electronic circuit design apparatus
JP2008009563A (en) * 2006-06-27 2008-01-17 Fujitsu Ltd Design data creation method, design data creation device, and design data creation program
CN102799718A (en) * 2012-06-29 2012-11-28 浪潮电子信息产业股份有限公司 Differentiated simulation design method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005043420A1 (en) * 2003-11-04 2007-05-10 富士通株式会社 Electronic circuit design program, electronic circuit design method, and electronic circuit design apparatus
JP2008009563A (en) * 2006-06-27 2008-01-17 Fujitsu Ltd Design data creation method, design data creation device, and design data creation program
CN102799718A (en) * 2012-06-29 2012-11-28 浪潮电子信息产业股份有限公司 Differentiated simulation design method

Similar Documents

Publication Publication Date Title
US6543041B1 (en) Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement
JPH01166261A (en) Design system for semiconductor integrated circuit
JP2003122809A (en) Design support device for circuit including directional coupler, design support tool therefor, circuit design method and circuit board
JPH10293778A (en) Printed circuit board wiring device
JPH09274623A (en) Transmission line simulation system and transmission line simulation method using the same
JPS5824925A (en) Controlling system for bidirectional bus
JP2735083B2 (en) Interactive repositioning method
JPWO2009037738A1 (en) Drawer wiring method, drawer wiring program, and drawer wiring apparatus
JP4205525B2 (en) Parallel simulation apparatus and parallel simulation method
JP3466842B2 (en) Integrated circuit layout method and apparatus
JP2002259488A (en) Method for verifying clock skew
JPH09305649A (en) Logical simulation device
JPH08288395A (en) Method and equipment for layout processing
JP3265384B2 (en) Logic simulation method and logic simulation device used therefor
JPH0962727A (en) Crosstalk error detecting device
JP2646830B2 (en) Interactive repositioning method
JP2000348076A (en) Method and device for simulation and recording medium
JP2007272649A (en) Device and program for designing printed circuit board pattern
JP4008643B2 (en) Method of operating printed circuit board design apparatus
JPS6362073A (en) Delay observing device
JP3318205B2 (en) Setting method of wiring length restriction for heterogeneous nets in printed circuit board design system
JPH0540802A (en) Arrangement design system
JPH05174093A (en) Delay calculating device for logic circuit
JPS6091455A (en) Simulation system of logical circuit
JPH0581368A (en) Mode verification method for bidirectional terminal in scan path