JP2007272649A - Device and program for designing printed circuit board pattern - Google Patents

Device and program for designing printed circuit board pattern Download PDF

Info

Publication number
JP2007272649A
JP2007272649A JP2006098614A JP2006098614A JP2007272649A JP 2007272649 A JP2007272649 A JP 2007272649A JP 2006098614 A JP2006098614 A JP 2006098614A JP 2006098614 A JP2006098614 A JP 2006098614A JP 2007272649 A JP2007272649 A JP 2007272649A
Authority
JP
Japan
Prior art keywords
circuit
logic element
partial
template
constraint condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006098614A
Other languages
Japanese (ja)
Other versions
JP4648865B2 (en
Inventor
Haruhiko Arakawa
治彦 荒川
Junichi Kigoshi
純一 木越
Atsushi Yamane
敦 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006098614A priority Critical patent/JP4648865B2/en
Publication of JP2007272649A publication Critical patent/JP2007272649A/en
Application granted granted Critical
Publication of JP4648865B2 publication Critical patent/JP4648865B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce man-hours in a work with control conditions, such as wire length, delay time and a connection sequence. <P>SOLUTION: In partial circuit extraction processing 28, a partial circuit which is the same as or similar to a model circuit with the control conditions is extracted among circuits to be subjected to pattern designing, and in condition copying processing 36, control conditions being the same as the control conditions imparted to the model circuit are given to the extracted partial circuit. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は個々の配線に対して制約条件を付してパターン設計を行うプリント基板パターン設計装置およびそれをコンピュータに実現させるプログラムに関する。   The present invention relates to a printed circuit board pattern design apparatus that performs pattern design with constraint conditions applied to individual wirings, and a program that causes a computer to realize the pattern design apparatus.

プリント基板のパターン設計において、高速に動作する回路では個々の配線に対して線長、接続順序などの制約条件のものでパターン設計を行う必要がある。そのため、従来では個々の配線や配線の束に対して１つ１つ制約条件を設定する作業が必要となり、このような作業は大規模な回路では多大な工数を必要とすることになる。   In the pattern design of a printed circuit board, a circuit that operates at high speed needs to perform pattern design under the constraint conditions such as line length and connection order for each wiring. For this reason, conventionally, it is necessary to set individual constraint conditions for individual wires or bundles of wires, and such operations require a large amount of man-hours in a large-scale circuit.

下記特許文献１には、制約条件を満たした部分回路のパターン設計を行い、これを１つの階層構造の回路の中で繰り返し用いることで設計工数を削減することが記載されている。   Japanese Patent Application Laid-Open No. 2004-228688 describes that design of a partial circuit that satisfies a constraint condition is performed, and the design man-hours are reduced by repeatedly using this in a circuit having a single hierarchical structure.

しかしながらこの手法は、既に回路が作成済のものに制約条件を付与する場合の解決策にはならない。   However, this method is not a solution when a constraint condition is given to a circuit that has already been created.

特開２００２−１５０１６号公報JP 200215016 A 特許第２７３５１８７号Japanese Patent No. 2735187

したがって本発明の目的は、プリント基板のパターン設計において、制約条件の付与に要する工数を削減することにある。   Accordingly, an object of the present invention is to reduce the number of man-hours required to give a constraint condition in pattern design of a printed circuit board.

本発明によれば、雛型回路を指定する手段と、パターン設計すべき回路の中で部分回路を特定する手段と、特定された部分回路の中で前記雛型回路と、少なくとも論理上、同一であるものを抽出する手段と、抽出された部分回路に対して、雛型回路に与えられる制約条件と同じ制約条件を付与する手段とを具備するプリント基板パターン設計装置が提供される。   According to the present invention, means for designating a template circuit, means for specifying a partial circuit in a circuit to be pattern designed, and at least logically the same as the template circuit in the specified partial circuit There is provided a printed circuit board pattern design apparatus comprising: means for extracting the above-described ones; and means for providing the extracted partial circuit with the same constraint condition as the constraint condition given to the template circuit.

前記雛型回路および前記部分回路は、例えば第１の論理素子から該第１の論理素子が出力する論理値が入力される第２の論理素子までの回路であり、前記特定手段は該第１の論理素子を基準として部分回路を特定する。   The template circuit and the partial circuit are circuits from, for example, a first logic element to a second logic element to which a logic value output from the first logic element is input, and the specifying means includes the first logic element. The partial circuit is specified based on the logic element.

前記制約条件は、例えば、前記第１の論理素子と前記第２の論理素子との間の配線に対する制約条件である。   The constraint condition is, for example, a constraint condition for wiring between the first logic element and the second logic element.

本発明によれば、前述のプリント基板パターン設計装置をコンピュータに実現させるプログラムもまた提供される。   According to the present invention, there is also provided a program for causing a computer to realize the above-described printed circuit board pattern design apparatus.

雛型回路と少なくとも論理上同一と判断される部分回路に対して雛型回路に与えられる制約条件と同じ制約条件が付与されるので、設計工数が削減される。   Since the same constraint condition as the constraint condition given to the template circuit is given to the partial circuit determined to be at least logically identical to the template circuit, the design man-hour is reduced.

図１は本発明の一実施例に係るプリント基板パターン設計装置１０の構成を示す図である。このプリント基板パターン設計装置１０は、例えば、コンピュータと、以下に説明する処理をコンピュータに指示するプログラムとにより実現される。図１には、本発明の制約条件の付与に関連する構成部分のみが示されている。   FIG. 1 is a diagram showing the configuration of a printed circuit board pattern design apparatus 10 according to an embodiment of the present invention. The printed circuit board pattern design apparatus 10 is realized by, for example, a computer and a program that instructs the computer to perform processing described below. FIG. 1 shows only the components related to the application of the constraint condition of the present invention.

図１において、入力処理部１２に含まれる雛型選択処理１４では、キーボードなどの入力装置１３からの入力に従って、予め記憶されている複数の雛型回路から選択するか、またはパターン設計する回路に含まれる部分回路の１つを雛型回路として選択する。   In FIG. 1, a template selection process 14 included in the input processing unit 12 selects from a plurality of template circuits stored in advance according to an input from an input device 13 such as a keyboard, or a circuit for pattern design. One of the included partial circuits is selected as a template circuit.

ここで雛型回路および部分回路とは、例えば図２に示すように、１つの論理素子４０（またはコネクタ）から論理素子４０が出力する論理値を入力する少なくとも１つの論理素子４２，４４，４６，４８またはコネクタ４９までの回路である。雛型回路の出力論理素子４０から入力論理素子４２，４４，４８またはコネクタ４９までの配線に対しては、線長、複数の入力論理素子にわたる配線の場合の接続の順序、などの制約条件が予め設定されている。図２中のダンピング抵抗５０、スイッチ５２、終端抵抗５４は信号の論理値とは無関係なので論理素子には含まれない。また便宜上、本明細書では「論理素子」という場合にそれにコネクタが含まれる場合もあるものとする。   Here, the template circuit and the partial circuit are, for example, as shown in FIG. 2, at least one logic element 42, 44, 46 for inputting a logical value output from the logic element 40 from one logic element 40 (or connector). , 48 or a connector 49. For the wiring from the output logic element 40 of the template circuit to the input logic elements 42, 44, 48 or the connector 49, there are constraints such as the line length and the order of connection in the case of wiring extending over a plurality of input logic elements. It is set in advance. The damping resistor 50, the switch 52, and the termination resistor 54 in FIG. 2 are not included in the logic elements because they are irrelevant to the logic value of the signal. For convenience, in this specification, the term “logic element” may include a connector.

本明細書において雛型回路または部分回路における出力論理素子をドライバ、入力論理素子をレシーバと呼ぶことがあるが、これらは信号伝送のためのいわゆるラインドライバ、ラインレシーバであることもあれば、一般の論理素子（含むコネクタ）であることもある。   In this specification, an output logic element in a template circuit or a partial circuit is sometimes called a driver, and an input logic element is called a receiver. These may be so-called line drivers and line receivers for signal transmission, or general logic. It may be an element (including a connector).

図１に戻って、入力処理部１２の検索方法指示部１６は、入力装置１３からの入力に従って、回路内で雛型回路と同じ制約条件を付すべき部分回路を検索するときの、後述する様々な検索オプションを設定する。   Returning to FIG. 1, the search method instruction unit 16 of the input processing unit 12 searches various partial circuits to be described later when searching for a partial circuit to which the same constraint condition as that of the template circuit is to be applied in the circuit according to the input from the input device 13. Set advanced search options.

記憶装置１８に格納される回路データファイル２０は例えば図３に示す構成を有している。部品情報６０は、回路内の個々の部品に関する情報であり、表１に示すように個々の部品のピン数、ＩＣ、抵抗、スイッチなどの部品種別などを含み、個々の部品にはユニークな整数値のＩＤが付されている。   The circuit data file 20 stored in the storage device 18 has a configuration shown in FIG. 3, for example. The component information 60 is information related to individual components in the circuit, and includes the number of pins of each component, component type such as IC, resistor, switch, etc. as shown in Table 1, and each component has a unique arrangement. A numerical ID is attached.

Figure 2007272649
Figure 2007272649

部品ピン情報６２は個々の部品の個々のピンに関する情報であり、表２に示すように、個々のピンが属する部品のＩＤ、後述するネット情報のＩＤ、入出力の区別などを含み、個々のピンにはユニークな整数値のＩＤが付されている。   The component pin information 62 is information related to individual pins of individual components. As shown in Table 2, each component pin information 62 includes an ID of a component to which each pin belongs, an ID of net information described later, an input / output distinction, etc. Each pin has a unique integer ID.

Figure 2007272649
Figure 2007272649

ネット情報６４はピンとピンを接続する個々の結線に関する情報であり、表３に示すように、接続されるピンのＩＤ、電源、アース、その他の一般結線などのネット種別を含んでおり、個々の結線にもユニークな整数値のＩＤが付されている。   The net information 64 is information related to individual connections for connecting pins, and as shown in Table 3, includes net types such as ID of connected pins, power source, ground, and other general connections. The connection is also given a unique integer ID.

Figure 2007272649
Figure 2007272649

図１に戻って、類似回路自動抽出処理部２２の論理透過判断処理２４とは、図２を参照して説明したように論理に無関係なダンピング抵抗５０、スイッチ５２、終端抵抗５４などの部品を特定し、部分回路の範囲を適切に特定するための処理である。すなわち、ダンピング抵抗５０、スイッチ５２、終端抵抗５４を論理に無関係な部品と特定することにより、論理素子４０をドライバとする部分回路の範囲はダンピング抵抗５０、スイッチ５２、終端抵抗５４までではなく論理素子４４、論理素子４６、論理素子４８を含む範囲となる。   Returning to FIG. 1, the logic transparency determination processing 24 of the similar circuit automatic extraction processing unit 22 is performed by adding components such as the damping resistor 50, the switch 52, and the termination resistor 54 that are not related to the logic as described with reference to FIG. 2. This is a process for specifying and appropriately specifying the range of the partial circuit. That is, by specifying the damping resistor 50, the switch 52, and the termination resistor 54 as components not related to logic, the range of the partial circuit using the logic element 40 as a driver is not limited to the damping resistor 50, the switch 52, and the termination resistor 54. The range includes the element 44, the logic element 46, and the logic element 48.

信号の流れ判断処理２６とは、図４に示すように信号の流れ方向を特定することによりドライバとなる論理素子を特定し、部分回路の抽出を効率的にする処理である。すなわち、ネット情報６４に基づき相互に接続されるピンの中で部品ピン情報６２の情報に基いて１つの出力ピンを決定することによりドライバを決定する。図４の例では、記号“Ｏ”で示す出力ピンを有する論理素子は論理素子６６のみであるから、論理素子６６がドライバとなる。出力ピンが２つ以上の場合、最初に見つかったピンを有する論理素子がドライバとなる。出力ピンが無く入出力ピンが１つの場合、その入出力ピンを出力ピンとみなす。出力ピンが無く入出力ピンが２つ以上の場合、最初に見つかった入出力ピンを有する論理素子がドライバとなる。出口ピン、入出力ピンが無い場合でコネクタ端子がある場合、そのコネクタ端子を出力ピンとみなす。上記以外で、未決定のピンが１つでそれ以外のすべてが入力ピンの場合、未決定のピンを出力ピンとみなす。これら以外の場合、相互に接続されるピンの中で最初に見つかったピンを出力ピンとみなす。   The signal flow determination process 26 is a process for efficiently extracting a partial circuit by specifying a logic element serving as a driver by specifying a signal flow direction as shown in FIG. That is, the driver is determined by determining one output pin based on the information of the component pin information 62 among the pins connected to each other based on the net information 64. In the example of FIG. 4, the logic element 66 is the only logic element having an output pin indicated by the symbol “O”. When there are two or more output pins, the logic element having the first pin found is the driver. When there is no output pin and there is one input / output pin, the input / output pin is regarded as an output pin. When there are no output pins and there are two or more input / output pins, the logic element having the input / output pin that is found first is the driver. If there is no exit pin or input / output pin and there is a connector terminal, the connector terminal is regarded as an output pin. Other than the above, if there is one undetermined pin and all other pins are input pins, the undetermined pin is regarded as an output pin. Otherwise, the first pin found among the pins connected to each other is regarded as an output pin.

この様にして決定されたドライバを基準にして部分回路を抽出することにより、精度良く部分回路の抽出をすることができる。   By extracting the partial circuit with reference to the driver determined in this manner, the partial circuit can be extracted with high accuracy.

部分回路抽出処理２８では、検索方法指示部１６において設定されたオプション（後述）に従って、これからパターン設計をしようとする回路の中から雛型回路に一致または類似する部分回路を抽出する。この際に信号の流れ判断処理２６において決定されたドライバを基準として部分回路を検索・抽出することにより、雛型回路と同一または類似する部分回路を精度良く効率的に抽出することができる。   In the partial circuit extraction process 28, a partial circuit that matches or is similar to the template circuit is extracted from the circuits to be pattern designed from now on according to the options (described later) set in the search method instruction unit 16. At this time, by searching and extracting the partial circuit with reference to the driver determined in the signal flow determination process 26, the partial circuit that is the same as or similar to the template circuit can be extracted with high accuracy and efficiency.

抽出された部分回路のリストは表示処理部３０の表示データ読み出し処理３１および抽出口回路一覧作成処理３２において、表示装置３４に表示される。リストの或る行を選択した時、それに対応する部分回路が回路図の表示の中で強調表示されるようにしても良い。   The extracted partial circuit list is displayed on the display device 34 in the display data reading process 31 and the extraction port circuit list creation process 32 of the display processing unit 30. When a certain row in the list is selected, a corresponding partial circuit may be highlighted in the circuit diagram display.

類似回路自動抽出処理部２２の条件複写処理３６については、雛型回路と同一または類似していると判断された部分回路に対して、雛型回路に与えられた制約条件と同じ制約条件が与えられる。制約条件には例えば、線長が１０cm±５mm、遅延時間が１０ms以内、３つ以上の素子を接続する場合の接続の順序（Ａ−Ｂ−ＣとするかＡ−Ｃ−Ｂとするかなど）などがある。抽出後自動的に制約条件をコピーするのでなく、表示装置３４に表示された抽出結果をユーザが確認した上で、ユーザの指示に従ってコピーするようにしても良い。   Regarding the condition copying process 36 of the similar circuit automatic extraction processing unit 22, the same constraint condition as the constraint condition given to the template circuit is given to the partial circuit determined to be the same or similar to the template circuit. It is done. For example, the constraint condition is a line length of 10 cm ± 5 mm, a delay time of 10 ms or less, and the order of connection when three or more elements are connected (A-B-C or A-C-B). )and so on. Instead of automatically copying the constraint condition after extraction, the user may confirm the extraction result displayed on the display device 34 and then copy it according to the user's instruction.

抽出した部分回路に制約条件を付した後、雛型回路の制約条件が変更されると同時に部分回路の制約条件も自動的に変更されるのが原則であるが、変更する／しないの動作を任意に選択できるようにしても良い。   In principle, after the constraint condition is added to the extracted partial circuit, the constraint condition of the partial circuit is automatically changed at the same time as the constraint condition of the template circuit is changed. It may be arbitrarily selectable.

類似部分回路の抽出のための検索オプションとしては例えば次のものがある。
１．部品数の相違を無視する。
２．ダンピング抵抗の有無を無視する。
３．スイッチの有無を無視する。
４．終端抵抗の有無を無視する。
５．部品の属性の相違を無視する。
６．ネットの属性の相違を無視する。 Examples of search options for extracting similar subcircuits include the following.
1. Ignore the difference in the number of parts.
2. Ignore the presence or absence of damping resistance.
3. Ignore the presence or absence of the switch.
4). Ignore the presence or absence of termination resistors.
5). Ignore differences in component attributes.
6). Ignore differences in net attributes.

１．の「部品数の相違を無視する」オプションが選択された場合には、図５に示すように、雛型回路に２個のレシーバがあり、部分回路に１個のレシーバがあって部品の数が相違する場合でも類似しているとして抽出される。   1. If the “Ignore differences in number of parts” option is selected, as shown in FIG. 5, there are two receivers in the template circuit, one receiver in the partial circuit, and the number of parts. Are extracted as similar even if they are different.

２．の「ダンピング抵抗の有無を無視する」オプションが選択された場合には、図６に示すように、ダンピング抵抗がない、という点で雛型回路と相違している部分回路も類似するものとして抽出される。３．の「スイッチの有無を無視する」のオプションおよび４．の「終端抵抗を無視する」のオプションについても同様である。   2. When the “ignore presence / absence of damping resistor” option is selected, as shown in FIG. 6, the partial circuit that is different from the template circuit in that there is no damping resistor is extracted as similar. Is done. 3. 3. “Ignore switch presence” option and The same applies to the “ignore terminal resistance” option.

５．の「部品の属性」とは、メーカ名、コスト、重量、耐熱温度、抵抗値、容量値、クロック周波数などであり、このオプションが選択されているときは、これら部品の属性の相異を無視して類似部分回路が検索される。   5. "Part attributes" includes manufacturer name, cost, weight, heat-resistant temperature, resistance value, capacitance value, clock frequency, etc. When this option is selected, the differences in these component attributes are ignored. Thus, similar partial circuits are searched.

６．の「ネットの属性」とは、電源線であるか、アース線であるか、一般の信号線であるかの属性であり、このオプションが選択されているときは、ネットの属性の違いを無視して類似部分回路の検索が行なわれる。   6). The "net attribute" of the network is an attribute indicating whether it is a power line, a ground line, or a general signal line. When this option is selected, the difference in net attributes is ignored. Then, similar partial circuits are searched.

上記の検索オプションは複数選択することができる。複数のオプションが選択されているときはそれらがすべて適用されて類似部分回路の検索を行なう場合（ＡＮＤ検索）と、いずれか１つのみ適用された検索結果の論理和とする検索（ＯＲ検索）との間で選択可能としても良い。   Multiple search options can be selected. When a plurality of options are selected, all of them are applied and a similar partial circuit is searched (AND search), and a search that is the logical sum of the search results applied to any one of them (OR search) It is good also as being selectable between.

図７はこれまでに説明した類似回路自動抽出処理部２２および表示処理部３０内の各処理２４，２６，２８，３６，３１，３２の処理の順序を図示するフローチャートである。   FIG. 7 is a flowchart illustrating the processing sequence of the processes 24, 26, 28, 36, 31, 32 in the similar circuit automatic extraction processing unit 22 and the display processing unit 30 described so far.

まず論理透過判断処理２４において論理に無関係なダンピング抵抗、スイッチ、終端抵抗などの部品を特定して、これらをスキップすることにより部分回路の範囲を適切に定めることを可能にし、信号の流れ判断処理２６において、部分回路抽出の基準となるドライバ素子を特定する。   First, in the logic transparency determination process 24, components such as a damping resistor, a switch, and a termination resistor which are not related to the logic are specified, and by skipping these, it is possible to appropriately determine the range of the partial circuit, and the signal flow determination process In 26, a driver element that is a reference for partial circuit extraction is specified.

部分回路抽出処理２８においては、ドライバ素子を基準として類似判断の対象となる部分回路の範囲を順次特定し、特定された部分回路が雛型回路と類似していれば抽出回路一覧作成処理３２において抽出された部分回路のリストに追加する。これらの処理がすべてのドライバ素子について繰り返して実行される、類似の判断は、設定された検索オプションに従って実行される。   In the partial circuit extraction process 28, a range of partial circuits to be subjected to similarity determination is sequentially specified with reference to the driver element. If the specified partial circuit is similar to the template circuit, an extraction circuit list creation process 32 Add to the list of extracted subcircuits. Similar determinations in which these processes are repeated for all driver elements are performed according to the set search options.

すべてのドライバ素子についての処理が終了したら、表示データ読み出し処理３１において抽出された部分回路のリストが表示され、自動的にもしくはユーザの指示に従って、条件複写処理３６において、雛型回路に設定されている制約条件が複写される。図示していないが雛型回路が複数の場合には、各雛型回路について上記の処理が繰り返される。   When the processing for all the driver elements is completed, a list of partial circuits extracted in the display data reading process 31 is displayed and set in the template circuit in the condition copying process 36 automatically or in accordance with a user instruction. The constraints that are present are duplicated. Although not shown, when there are a plurality of template circuits, the above processing is repeated for each template circuit.

本発明の一実施形態に係るプリント基板設計装置の構成を示すブロック図である。It is a block diagram which shows the structure of the printed circuit board design apparatus which concerns on one Embodiment of this invention. 雛型回路および部分回路の範囲を説明するための図である。It is a figure for demonstrating the range of a model circuit and a partial circuit. 回路データファイルの構成を示す図である。It is a figure which shows the structure of a circuit data file. 信号の流れ判断処理を説明するための図である。It is a figure for demonstrating a signal flow judgment process. 部品数の違いを無視するオプションを説明する図である。It is a figure explaining the option which disregards the difference in the number of parts. ダンピング抵抗の有無を無視するオプションを説明する図である。It is a figure explaining the option which disregards the presence or absence of a damping resistance. 類似回路自動抽出処理部および表示処理部における各処理の順序を図示するフローチャートである。It is a flowchart which illustrates the order of each process in a similar circuit automatic extraction process part and a display process part.

Claims (4)

雛型回路を指定する手段と、
パターン設計すべき回路の中で部分回路を特定する手段と、
特定された部分回路の中で前記雛型回路と、少なくとも論理上、同一であるものを抽出する手段と、
抽出された部分回路に対して、雛型回路に与えられる制約条件と同じ制約条件を付与する手段とを具備するプリント基板パターン設計装置。 Means for specifying a template circuit;
A means for specifying a partial circuit in a circuit to be pattern-designed;
Means for extracting one of the identified partial circuits that is at least logically identical to the template circuit;
A printed circuit board pattern design apparatus comprising means for giving the same constraint condition as the constraint condition given to the template circuit to the extracted partial circuit. 前記雛型回路および前記部分回路は、第１の論理素子から該第１の論理素子が出力する論理値が入力される第２の論理素子までの回路であり、前記特定手段は該第１の論理素子を基準として部分回路を特定する請求項１記載のプリント基板パターン設計装置。   The template circuit and the partial circuit are circuits from a first logic element to a second logic element to which a logic value output from the first logic element is input, and the specifying means includes the first logic element The printed circuit board pattern design apparatus according to claim 1, wherein the partial circuit is specified based on the logic element. 前記制約条件は、前記第１の論理素子と前記第２の論理素子との間の配線に対する制約条件である請求項２記載のプリント基板パターン設計装置。   The printed circuit board pattern design apparatus according to claim 2, wherein the constraint condition is a constraint condition for wiring between the first logic element and the second logic element. 請求項１〜３のいずれか１項記載のプリント基板パターン設計装置をコンピュータに実現させるプログラム。   The program which makes a computer implement | achieve the printed circuit board pattern design apparatus of any one of Claims 1-3.
JP2006098614A 2006-03-31 2006-03-31 Printed circuit board pattern design apparatus and program Expired - Fee Related JP4648865B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006098614A JP4648865B2 (en) 2006-03-31 2006-03-31 Printed circuit board pattern design apparatus and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006098614A JP4648865B2 (en) 2006-03-31 2006-03-31 Printed circuit board pattern design apparatus and program

Publications (2)

Publication Number Publication Date
JP2007272649A true JP2007272649A (en) 2007-10-18
JP4648865B2 JP4648865B2 (en) 2011-03-09

Family

ID=38675376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006098614A Expired - Fee Related JP4648865B2 (en) 2006-03-31 2006-03-31 Printed circuit board pattern design apparatus and program

Country Status (1)

Country Link
JP (1) JP4648865B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009223684A (en) * 2008-03-17 2009-10-01 Fujitsu Ltd Circuit design support apparatus and circuit design support method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389535A (en) * 1989-08-31 1991-04-15 Fujitsu Ltd Semiconductor verifying device
JPH05151317A (en) * 1991-11-27 1993-06-18 Hokuriku Nippon Denki Software Kk Designated length wiring path searching system
JP2001256264A (en) * 2000-03-10 2001-09-21 Mitsubishi Electric Corp Device and method for supporting substrate design
JP2003256486A (en) * 2002-02-27 2003-09-12 Mitsubishi Electric Corp Device for designing printed wiring board
JP2004295690A (en) * 2003-03-27 2004-10-21 Fujitsu Ltd Device for automatically generating electric circuit diagram

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389535A (en) * 1989-08-31 1991-04-15 Fujitsu Ltd Semiconductor verifying device
JPH05151317A (en) * 1991-11-27 1993-06-18 Hokuriku Nippon Denki Software Kk Designated length wiring path searching system
JP2001256264A (en) * 2000-03-10 2001-09-21 Mitsubishi Electric Corp Device and method for supporting substrate design
JP2003256486A (en) * 2002-02-27 2003-09-12 Mitsubishi Electric Corp Device for designing printed wiring board
JP2004295690A (en) * 2003-03-27 2004-10-21 Fujitsu Ltd Device for automatically generating electric circuit diagram

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009223684A (en) * 2008-03-17 2009-10-01 Fujitsu Ltd Circuit design support apparatus and circuit design support method

Also Published As

Publication number Publication date
JP4648865B2 (en) 2011-03-09

Similar Documents

Publication Publication Date Title
US7315990B2 (en) Method and system for creating, viewing, editing, and sharing output from a design checking system
US10831939B2 (en) Printed circuit board design
JPH0618635A (en) Method of forming functional test for printed circuit board based on pattern matching of model
US8347256B2 (en) System and method of assisting circuit design
US7657853B2 (en) Verification apparatus, design verification method, and computer aided design apparatus
US7370297B2 (en) Method, system, and computer program for validating correspondence information between behavior and lower level description of a circuit design
JP5691743B2 (en) Mounting design support program, method and apparatus
JP6433159B2 (en) Information processing apparatus, method, and program
JP4648865B2 (en) Printed circuit board pattern design apparatus and program
US20090064079A1 (en) Apparatus and method for circuit layout
US20010032222A1 (en) System, method and computer accessible storage medium, for creating and editing structured parts list
US8612913B1 (en) Automated approach to planning critical signals and busses
JP2000195960A (en) Device and method for calculating delays in semiconductor integrated circuit and device and method for verifying timing
CN104462681B (en) The method for aiding in interference checking
JP4350789B2 (en) Automatic electrical circuit diagram generator
JP2010157194A (en) Simulating netlist generation device
JPH11175580A (en) Integrated circuit designing device
JP2004295690A (en) Device for automatically generating electric circuit diagram
JPH06251108A (en) Designing method for substrate wiring pattern by computer support
JP4008643B2 (en) Method of operating printed circuit board design apparatus
JPH10283378A (en) Automatic component arranging method
JPH06162127A (en) Verifying device for cad data
JP3206239B2 (en) Ground loop component group search method and device and automatic placement method and device
TWI416358B (en) Printed circuit board layout system and method for splitting inner layer of printed circuit board
JP2004309498A (en) Trouble analyzer for printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4648865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees