JPH10290270A

JPH10290270A - シリアルデータ転送システム

Info

Publication number: JPH10290270A
Application number: JP9108308A
Authority: JP
Inventors: Hiroshi Kubo; 博司久保
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1997-04-11
Filing date: 1997-04-11
Publication date: 1998-10-27

Abstract

(57)【要約】【課題】シリアル転送装置にもＣＲＣコードの生成・
チェックの機能を設けることにより，上位装置あるいは
シリアル転送装置の生成・チェック機能を選択的に切り
換え可能にし，無駄な転送を排除し，転送効率を向上さ
せること。【解決手段】データをシリアルで送信する場合，識別
ビットを付加して送信するシリアルデータ送信部１０３
〜１０４と，送信データを識別ビットでチェックするシ
リアルデータ受信部１０５〜１０６とを有したシリアル
転送装置１０１〜１０２と，該装置１０１〜１０２に自
データの転送要求を行う上位装置１０７〜１０８と，を
備え，上位装置１０７〜１０８が，シリアルデータ送信
部１０３〜１０４がデータエラー等をチェックするため
のＣＲＣコードを転送データに付加するか，シリアルデ
ータ受信部１０５〜１０６がＣＲＣコードのチェック結
果を記憶するか，を指定・選択するモード選択レジスタ
１１３〜１１４を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は，上位装置およびシ
リアル転送装置の両方にＣＲＣコードの生成・チェック
の機能をもたせ，上位装置あるいはシリアル転送装置の
機能を使うかの切り換えを行って，効率的なシリアルデ
ータの転送を実現するシリアルデータ転送システムに関
する。

【０００２】

【従来の技術】従来より，ファイバー・チャネルをはじ
めとするシリアル転送方式では，転送データの最後に必
ずＣＲＣコード（後述する）と呼ばれるコードを付加し
て転送を行っている。図１２は，ファイバー・チャネル
の２ノード間でのデータ転送時における転送データのフ
レーム・フォーマットを示す説明図である。このフレー
ムとは，１転送データ列であり，図１のＳＯＦ，ＥＯＦ
はそれぞれフレームの先頭，終了を示す９ビット４個の
データ列，ＤＡＴＡＦＩＥＬＤは転送対象のデータ，
ＣＲＣはＣＲＣコードである。

【０００３】ここで，上記ＣＲＣコードについて説明す
る。ＣＲＣコードとはＣｙｃｌｉｃＲｅｄｕｎｄａｎｃ
ｙＣｈｅｃｋＣｏｄｅの略であり，送信側で転送デ
ータの最後に付加され，受信側で受信データにデータ化
けなどのエラーがないかを，チェックするために用いら
れる。

【０００４】送信側で送信データを入力として，ＸＯＲ
と左シフトを組み合わせたある定められた演算を実行
し，全データに対する演算を終了した後，その演算結果
のビット反転した値を，ＣＲＣコードと呼び，転送対象
のデータの最後に付加して送信する。受信側では受信デ
ータとＣＲＣコードを入力として上記と同様の演算を実
行する。この演算結果は受信データにエラーがなけれ
ば，データの内容にかかわらず常に一定値になる。も
し，異なる場合はデータエラーが発生したことが分か
る。

【０００５】ファイバー・チャネルでは，ＳＯＦおよび
ＥＯＦを表すために特殊文字を使用する。この特殊文字
を表すために各８ビットデータに，１ビットの識別ビッ
トを付加し，そのビットが，１のときは特殊文字を，０
のときはデータを表すようになっている。このＳＯＦお
よびＥＯＦの一例を下記に示す。それぞれ９ビット４個
を使って表され，最初の９ビットが特殊文字である。な
お，記号ｈはＨｅｘデータである。ＳＯＦ：ｈ１０５，ｈ０ｂ５，ｈ０１７，ｈ０１７ＥＯＦ：ｈ１０５，ｈ０９５，ｈ０９５，ｈ０９５なお，このフォーマットではＣＲＣコードの識別ビット
も０であり，データとＣＲＣコードとで区別がない。

【０００６】図１３は，従来におけるシリアルデータ転
送システムの構成を示すブロック図である。図におい
て，１および２はシリアル転送装置である。このシリア
ル転送装置１および２は，ＣＲＣ演算・生成機能を含む
シリアルデータ送信部３〜４と，ＣＲＣ演算・チェック
機能を含むシリアルデータ受信部５〜６と，を有してい
る。

【０００７】また，７はシリアル転送装置１に対し，自
データのシリアル転送を要求する上位装置，８はシリア
ル転送装置２に対し，自データのシリアル転送を要求す
る上位装置である。この上位装置７〜８は，ＣＲＣコー
ドの演算および生成を行う演算・生成部９〜１０と，Ｃ
ＲＣコードの演算およびチェックを行う演算・チェック
部１１〜１２と，を備えている。

【０００８】また，図示のＡは上位装置７〜８からそれ
ぞれシリアル転送装置１〜２に送信データの取り込みを
指示するための信号，Ｂはシリアル転送装置１〜２から
それぞれ上位装置７〜８に受信データの取り込みを指示
するための信号である。なお，その他の矢印はデータを
示している。

【０００９】

【発明が解決しようとする課題】しかしながら，上記に
示されるような従来のシリアルデータ転送システムにあ
っては，上位装置がＣＲＣコードの生成・チェックを行
って，上位装置とシリアル転送装置間でＣＲＣコードの
転送が必要となるため，その分の転送時間がかかり転送
効率を向上させることができないという問題点があっ
た。

【００１０】本発明は，上記に鑑みてなされたものであ
って，シリアル転送装置にもＣＲＣコードの生成・チェ
ックの機能を設けることにより，上位装置あるいはシリ
アル転送装置の生成・チェック機能を選択的に切り換え
可能にし，無駄な転送を排除し，転送効率を向上させる
ことを目的とする。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに，請求項１に係るシリアルデータ転送システムにあ
っては，送信対象のデータをシリアル列で送信する場合
に，該シリアル列に識別ビットを付加して送信する送信
手段と，前記送信手段により送信されたデータを前記識
別ビットを用いてチェックする受信手段と，を有したシ
リアル転送装置と，前記シリアル転送装置に対し，自デ
ータの転送要求を行う上位装置と，を備えたシリアルデ
ータ転送システムであって，前記上位装置が，前記送信
手段がシリアル列にデータエラー等をチェックするため
のＣＲＣコードを転送データに付加するか否か，前記受
信手段が前記ＣＲＣコードのチェック結果を記憶する
か，を選択・指示する選択・指示手段を備えたものであ
る。

【００１２】すなわち，シリアル転送装置の送信手段お
よび受信手段は共に上位装置からの指示信号により，Ｃ
ＲＣコードを付加するか否かを切り換えるようになって
いるので，上位装置が自身でＣＲＣコードの生成・チェ
ックを行う場合には，シリアル転送装置のＣＲＣコード
の転送を禁止するため，無駄な転送を行う必要がなくな
る。

【００１３】また，請求項２に係るシリアルデータ転送
システムにあっては，前記送信手段は，前記選択・指示
手段の指示に基づいて前記ＣＲＣコードを前記シリアル
列に付加するか否かを選択する機能と，前記識別ビット
の値を，転送対象のデータと前記ＣＲＣコードとで異な
る値にセットする機能とを備え，前記受信手段は，前記
セットされた識別コードの値を用いて前記ＣＲＣコード
が付加されているか否かを判断し，前記ＣＲＣコードの
結果を記憶するか否かを選択する機能を備えたものであ
る。

【００１４】すなわち，シリアル転送装置の送信手段は
上位装置からの指示に基づいて，モード切り換えを行
い，ＣＲＣコードのビットを転送データとは異なる値に
セットして送信し，また，受信手段は前記セットされた
ビットをモニターし，ＣＲＣコードが付加されているか
否かを判断するようにしたので，モード切り換えを確実
に行うことができると共に，請求項１と同様に上位装置
が自身でＣＲＣコードの生成・チェックを行う場合に
は，シリアリ転送装置のＣＲＣコードの転送を禁止する
ため，無駄な転送が回避される。

【００１５】また，請求項３に係るシリアルデータ転送
システムにあっては，前記送信手段は，前記選択・指示
手段の指示に基づいて前記ＣＲＣコードを送信する前
に，特定のコードを送信し，前記ＣＲＣコードの識別ビ
ットを転送対象のデータの識別ビットと同じ値にセット
して送信し，前記受信手段は，前記特定のコードを検出
したか否かに基づいて，前記ＣＲＣコードのチェック結
果を記憶するか否かを選択するものである。

【００１６】すなわち，送信手段は上位装置からの指示
に基づいて，モード切り換えを行い，ＣＲＣコードのビ
ットを転送データと同じ値にセットする代わりに，ＣＲ
Ｃコードの前に特定のコードを送信し，また，受信手段
は上記特定のコードを検出したか否かの結果に基づい
て，ＣＲＣコードが付加されているか否かを判断するよ
うにしたので，モード切り換えを確実に行うことができ
ると共に，請求項１と同様に上位装置が自身でＣＲＣコ
ードの生成・チェックを行う場合には，シリアリ転送装
置のＣＲＣコードの転送を禁止するため，無駄な転送が
回避される。

【００１７】

【発明の実施の形態】以下，本発明のシリアルデータ転
送システムについて添付図面を参照し，詳細に説明す
る。

【００１８】〔システムの構成・動作〕図１は，各実施
の形態に係るシリアルデータ転送システムの構成を示す
ブロック図である。図において，１０１および１０２は
シリアル転送装置である。このシリアル転送装置１０１
および１０２は，ＣＲＣ演算・生成機能を含むシリアル
データ送信部１０３〜１０４と，ＣＲＣ演算・チェック
機能およびＣＲＣステータスレジスタを含むシリアルデ
ータ受信部１０５〜１０６とを有している。

【００１９】また，１０７はシリアル転送装置１０１に
対し，自データのシリアル転送を要求する上位装置，１
０８はシリアル転送装置１０２に対し，自データのシリ
アル転送を要求する上位装置である。この上位装置１０
７〜１０８は，ＣＲＣコードの演算および生成を行う演
算・生成部１０９〜１１０と，ＣＲＣコードの演算およ
びチェックを行う演算・チェック部１１１〜１１２と，
上位装置１０７〜１０８におけるＣＲＣコードの生成・
チェック機能の使用可否を選択・指示する信号を出力す
る選択・指示手段としてのモード選択レジスタ１１３〜
１１４と，を備えている。

【００２０】また，図示のＡは上位装置１０７〜１０８
からそれぞれシリアル転送装置１０１〜１０２に送信デ
ータの取り込みを指示するための信号，Ｂはシリアル転
送装置１０１〜１０２からそれぞれ上位装置１０７〜１
０８に受信データの取り込みを指示するための信号，Ｃ
はモード選択レジスタ１１３〜１１４の出力信号，Ｄは
シリアルデータ受信部１０５〜１０６内のＣＲＣステー
タスレジスタの読み出しを指示するための信号，をそれ
ぞれ示している。なお，その他の矢印はデータを示して
いる。

【００２１】以上のように構成されたシリアルデータ転
送システムにおいて，モード選択レジスタ１１３〜１１
４で上位装置１０７〜１０８のＣＲＣ生成・チェック機
能の使用を選択した場合，信号Ｃによりそれぞれシリア
ル転送装置１０１〜１０２のシリアルデータ送信部１０
３〜１０４に対し，ＣＲＣコードを付加しないように指
示する。一方，上位装置１０７〜１０８のＣＲＣ生成・
チェック機能の使用しないモードを選択した場合，信号
Ｃによりそれぞれシリアル転送装置１０１〜１０２のシ
リアルデータ送信部１０３〜１０４に対し，ＣＲＣコー
ドを付加するように指示する。

【００２２】このとき，シリアル転送装置１０１〜１０
２のシリアルデータ送信部１０３〜１０４は，対応する
シリアルデータ受信部１０５〜１０６でデータ中のＣＲ
Ｃコードを検知できるように，何らかの識別子を付加し
てシリアルデータの転送を実行する。シリアルデータ受
信部１０５〜１０６では，ＣＲＣコードが付加されてい
る場合にのみ，ＣＲＣ演算・チェックを実行し，その結
果をシリアルデータ受信部１０５〜１０６内のステータ
ス・フラッグに反映する。

【００２３】次に，上記シリアルデータ転送システムに
おける基本的な構成・動作を踏まえ，以下，実施の形態
ごとの構成・動作について説明する。

【００２４】〔実施の形態１〕（シリアルデータ送信部１０３〜１０４の構成）図２
は，実施の形態１に係るシリアルデータ送信部１０３〜
１０４の内部構成を示すブロック図である。図におい
て，２０１は基準周波数入力端子ＦＲＥＦと帰還周波数
入力端子ＦＦＢとをもつＰＬＬ（ＰｈａｓｅＬｏｃｋ
ｅｄＬｏｏｐ），２０２はＰＬＬ２０１の発振出力Ｆ
ＶＣＯの周波数を１０分の１に分周する分周器，２０３
はＳＥＮ０〜７とＸＳＯＬＯＵＴを入力する入力レジス
タ，２０４はＣＲＣ演算部，２０５は後述する選択信号
に基づいて，入力レジスタ２０３およびＣＲＣ演算部２
０４からの入力を選択するマルチプレクサ，２０６は外
部信号Ｃを入力とし，マルチプレクサ２０５の選択を指
定するための制御回路である。

【００２５】また，２０７は８ビット入力データと識別
ビット２ビットとを合わせ，シリアルに１ビットずつ出
力するためのパラレル・シリアルレジスタである。図示
のパラレル・シリアルレジスタ２０７のＰ／Ｓは，１の
ときにクロック入力の立ち上がりに同期してパラレルに
入力を取り込み，０のときにクロック入力の立ち上がり
に同期して１ビットずつデータをシフトするための信号
を示している。また，２０８は図４に示す回路ブロッ
ク，２０９および２１０は差動出力バッファである。

【００２６】図４は，図２における回路ブロック２０８
の内部構成を示す回路図である。図において，４０１お
よび４０２はＸＯＲ（排他的論理和回路），４０３およ
び４０４はフリップフロップ（以下，ＤＦＦという）。
ここで，ＤＦＦ４０３はパラレル・シリアルレジスタ２
０７からのデータを受けてシリアルに出力し，ＤＦＦ４
０４はストローブ信号（ＳＴＲＢＯ）を出力する。

【００２７】（シリアルデータ受信部１０５〜１０６の
構成）図３は，実施の形態１に係るシリアルデータ受信
部１０５〜１０６の内部構成を示すブロック図である。
図において，３０１および３０２は差動入力バッファ，
３０３はＸＯＲ（排他的論理和回路），３０４は５分の
１の分周を行う分周器，３０５はＸＯＲ３０３の出力の
立ち上がりに同期してデータを取り込む５ビットのシフ
トレジスタ，３０６はＸＯＲ３０３の出力の立ち下がり
に同期してデータを取り込む５ビットのシフトレジス
タ，３０７はシフトレジスタ３０５〜３０６のデータを
読み込むための回路ブロック（図５参照）である。

【００２８】また，３０８はＯＥ入力により出力が許可
／禁止される受信データの出力レジスタ，３０９は回路
ブロック３０７の出力からＸＳＯＬＩＮに相当するコー
ドを検出し，ＸＳＯＬＩＮ信号を出力する出力回路，３
１０は回路ブロック３０７の出力を入力とし，ＣＲＣ演
算を行う演算部，３１１は演算部３１０におけるＣＲＣ
コード・チェック結果を記憶するためのフラッグ，３１
２はＮＯＴ回路である。

【００２９】図５は，図３における回路ブロック３０７
の内部構成を示す回路図である。図において，５０１お
よび５０２はそれぞれ５ビットのデータレジスタ，５０
３はＫコードを検出するためのデコーダ，５０４はその
出力が分周器３０４のリセット信号であるＤＦＦであ
る。なお，図示のクロックは分周器３０４の出力，クロ
ック１は図６のクロック１と同一である。ここで，デコ
ーダ５０３はデータレジスタ５０１〜５０２の出力をデ
コードし，Ｋコードが検出されれば，ＤＦＦ５０４の出
力がアクティブになり，分周器３０４がリセットされ
る。

【００３０】（実施の形態１の動作）次に，以上に構成
における動作について説明する。図７は，上記シリアル
転送装置１０１〜１０２において使用される転送データ
のフレーム・フォーマットを示す説明図であり，（ａ）
がＣＲＣコードがある場合，（ｂ）がＣＲＣコードがな
い場合を示している。

【００３１】図８は，シリアルデータの転送タイミング
を示すタイミングチャートである。なお，図示の左端の
各信号名については，前述の図２〜図５で示した信号と
同じ符号は同一の信号を示している。まず，入力データ
のないときは，シリアル出力ＳＤＯからＫコードＨｅｘ
２００が出力される。シリアル受信部１０５〜１０６の
回路ブロック３０７は上記コードを検出すると，分周器
３０４をリセットする。このように，上記コードはシリ
アル受信部１０５〜１０６が１０ビット毎のデータ境界
を認識するための同期用コードであり，このコードに引
き続いてデータの転送が行われる。

【００３２】また，ＸＳＯＬＯＵＴはＬのとき，データ
の先頭を表し，入力レジスタ２０３がＸＳＯＬＯＵＴの
Ｌを読み込むと，Ｈｅｘ２ＦＦをマルチプレクサ２０５
に対して出力する。また，ストローブＸＤＳはＬのと
き，入力データが有効であることを示す。このとき，入
力レジスタ２０３はクロックＣＬＫＯＵＴの立ち上がり
に同期し，データＡ１〜Ａｎを読み込み，ビット９，８
と１も付加し，出力する。

【００３３】制御回路２０６は，信号Ｃが１でＣＲＣコ
ードを付加するモードのときで，かつデータ転送が終了
する場合，マルチプレクサ２０５がＣＲＣ演算部２０４
の出力を選択するように，また，それ以外は入力レジス
タ２０３の出力を選択するように制御する。

【００３４】マルチプレクサ２０５を通った１０ビット
のデータは，上位９ビットがパラレル・シリアルレジス
タ２０７にロードされ，下位の１ビットの回路ブロック
２０８のＤＦＦ４０３にロードされた後，１ビットずつ
シフトされ，転送が行われる。図８において，信号Ｃが
０のとき，データ転送終了後すぐにＫコードが転送され
る。なお，ＣＲＣコードのビット９，８の値はデータの
と同じであり，ＣＲＣコードとデータは区別されない。

【００３５】図６は，図４において，データとしてＨｅ
ｘ３８Ｄを転送する場合の動作を示すタイミングチャー
トである。図６に示すように，ストローブ出力ＳＴＲＢ
Ｏは，データ出力ＳＤＯが１つ前のビットと同じ値を出
力する場合にのみ，変化する。また，シリアルデータ受
信部１０５〜１０６のＸＯＲ３０３の出力は，図６に示
すクロック１のようになり，クロック１の立ち上がりで
データの偶数ビットを，立ち下がりでデータの奇数ビッ
トを，それぞれシフトレジスタ３０５〜３０６が読み込
む。

【００３６】シフトレジスタ３０５〜３０６に読み込ま
れたデータは，５クロック１毎に回路ブロック３０７に
取り込まれる。出力回路３０７はＨｅｘ２ＦＦを検出す
ると，出力ＸＳＯＬＩＮにＬを出力する。演算部３１０
はＣＲＣ演算・チェックを行い，その結果を出力する。
フラッグ３１１は，信号Ｃが１でＣＲＣコードを付加す
るモードのときで，かつＣＲＣコードを含めた転送が終
了する場合に，ＣＲＣ演算・チェックの結果を読み込
む。

【００３７】したがって，この実施の形態１ではシリア
ルデータ送信部１０３〜１０４，シリアルデータ受信部
１０５〜１０６は共に上位装置１０７〜１０８からの信
号Ｃにより，ＣＲＣコードを付加するか否かを切り換え
るようになっているので，上位装置１０７〜１０８が自
身でＣＲＣコードの生成・チェックを行う場合には，シ
リアル転送装置１０１〜１０２のＣＲＣコードの転送を
禁止するため，無駄な転送を行う必要がなくなる。

【００３８】〔実施の形態２〕さて，上記実施の形態で
はシリアルデータ受信部１０５〜１０６も上位装置１０
７〜１０８からの指示により，モードの切り換えを行っ
ているが，この実施の形態２では，シリアルデータ送信
部１０３〜１０４だけが上位装置１０７〜１０８からの
指示により，モード切り換えを行い，シリアルデータ受
信部１０５〜１０６は転送データを見て，ＣＲＣコード
が付加されているか否かを判断する。以下，詳述する。

【００３９】図９は，実施の形態２に係るシリアルデー
タ受信部１０５〜１０６の内部構成を示すブロック図で
ある。この実施の形態２のシリアルデータ受信部１０５
〜１０６は，前述した実施の形態１の図３の構成に対
し，回路ブロック３０７の代わりに回路ブロック９０１
（図１０参照）を設け，その出力をフラッグ３１１に入
力する構成とする。したがって，他の構成要素およびそ
の機能は実施の形態１と同様であるため，図３と同一符
号を付し，その説明は省略する。

【００４０】図１０は，図９における回路ブロック９０
１の内部構成を示す回路図である。回路ブロック９０１
では，前述した図３の回路ブロック３０７に対し，デー
タレジスタ５０１〜５０２の出力をデコードし，ＣＲＣ
コードを検出するデコーダ１００２と，デコーダ５０３
およびデコーダ１００１の両出力によるＡＮＤ論理処理
を行うＡＮＤ回路１００２と，を付加した構成となって
いる。

【００４１】すなわち，ＣＲＣ演算部２０４からＣＲＣ
コードを出力するとき，ビット９，８に０１をセットし
て転送する。この場合，ＣＲＣコード４バイトのうち，
１バイトがＨｅｘ００であると，図１１に示すように，
誤ってＫコードであると認識され分周器３０４をリセッ
トしてしまうため，この実施の形態２の回路ブロック９
０１は，ビット９，８が０１のときは分周器３０４に対
するリセット信号を非アクティブにするように構成され
ている。

【００４２】図１０の構成において，デコーダ５０３は
データレジスタ５０１〜５０２の出力をデコードし，Ｋ
コードが検出されれば，ＤＦＦ５０４の出力がアクティ
ブとなって，分周器３０４がリセットされるが，ビット
９，８が０１であればデコーダ１００１の出力がアクテ
ィブになるため，ＤＦＦ５０４の出力はアクティブにな
らない。また，フラッグ３１１はＣＲＣコードが検出さ
れた場合にのみ，ＣＲＣ演算・チェックの結果を読み込
む。

【００４３】したがって，シリアルデータ送信部１０３
〜１０４は上位装置１０７〜１０８からの指示に基づい
て，モード切り換えを行い，ＣＲＣコードのビット９，
８をデータとは異なる値にセットして送信する。また，
シリアルデータ受信部１０５〜１０６はビット９，８を
モニターし，ＣＲＣコードが付加されているか否かを判
断するようにしたので，モード切り換えを確実に行うこ
とができると共に，実施の形態１と同様に上位装置１０
７〜１０８が自身でＣＲＣコードの生成・チェックを行
う場合には，シリアリ転送装置１０１〜１０２のＣＲＣ
コードの転送を禁止するため，無駄な転送が回避され
る。

【００４４】〔実施の形態３〕この実施の形態３では，
上記実施の形態２と同様にシリアルデータ受信部１０５
〜１０６は転送データをチェックし，ＣＲＣコードが付
加されているか否かを判断するが，このとき，実施の形
態２とは異なる方法で判断する例について説明する。

【００４５】図７において，ＣＲＣコード４バイトの前
に，特定のコードを挿入する。たとえば，その特定コー
ドをＨｅｘ２ＡＡとすると，シリアルデータ受信部１０
５〜１０６は特定コードＨｅｘ２ＡＡを検出した場合に
のみ，それに続く４バイトをＣＲＣコードであると認識
し，ＣＲＣ演算・チェックの結果をフラッグ３１１にセ
ットする。

【００４６】すなわち，シリアルデータ送信部１０３〜
１０４およびシリアルデータ受信部１０５〜１０６の回
路構成は前述と同様であるが，シリアルデータ送信部１
０３〜１０４ではＣＲＣ演算部２０４がＨｅｘ２ａａを
ＣＲＣコードの前に出力する。また，シリアルデータ受
信部１０５〜１０６の回路ブロック９０１はＨｅｘ２Ａ
Ａを検出すると，その４バイト後にフラッグ３１１に演
算部３１０の結果を取り込むように指示する。

【００４７】したがって，シリアルデータ送信部１０３
〜１０４は上位装置１０７〜１０８からの指示に基づい
て，モード切り換えを行い，ＣＲＣコードのビット９，
８をデータと同じ値にセットする代わりに，ＣＲＣコー
ドの前に特定のコードを送信する。また，シリアルデー
タ受信部１０５〜１０６は上記特定のコードを検出した
か否かの結果に基づいて，ＣＲＣコードが付加されてい
るか否かを判断するようにしたので，モード切り換えを
確実に行うことができると共に，実施の形態１と同様に
上位装置１０７〜１０８が自身でＣＲＣコードの生成・
チェックを行う場合には，シリアリ転送装置１０１〜１
０２のＣＲＣコードの転送を禁止するため，無駄な転送
が回避される。

【００４８】

【発明の効果】以上説明したように，本発明に係るシリ
アルデータ転送システム（請求項１）によれば，シリア
ル転送装置の送信手段および受信手段は共に上位装置か
らの指示信号により，ＣＲＣコードを付加するか否かを
切り換えるようになっているので，上位装置が自身でＣ
ＲＣコードの生成・チェックを行う場合には，シリアル
転送装置のＣＲＣコードの転送を禁止するため，上位装
置あるいはシリアル転送装置の生成・チェック機能を選
択的に切り換えることが可能となると共に，無駄な転送
が排除されるので，転送効率を向上させることができ
る。

【００４９】また，本発明に係るシリアルデータ転送シ
ステム（請求項２）によれば，シリアル転送装置の送信
手段は上位装置からの指示に基づいて，モード切り換え
を行い，ＣＲＣコードのビットを転送データとは異なる
値にセットして送信し，また，受信手段は前記セットさ
れたビットをモニターし，ＣＲＣコードが付加されてい
るか否かを判断するようにしたので，モード切り換えを
確実に行うことができると共に，請求項１と同様に上位
装置が自身でＣＲＣコードの生成・チェックを行う場合
には，シリアリ転送装置のＣＲＣコードの転送を禁止す
るため，上位装置あるいはシリアル転送装置の生成・チ
ェック機能を選択的に切り換えることが可能となると共
に，無駄な転送が排除されるので，転送効率を向上させ
ることができる。

【００５０】また，本発明に係るシリアルデータ転送シ
ステム（請求項３）によれば，送信手段は上位装置から
の指示に基づいて，モード切り換えを行い，ＣＲＣコー
ドのビットを転送データと同じ値にセットする代わり
に，ＣＲＣコードの前に特定のコードを送信し，また，
受信手段は上記特定のコードを検出したか否かの結果に
基づいて，ＣＲＣコードが付加されているか否かを判断
するようにしたので，モード切り換えを確実に行うこと
ができると共に，請求項１と同様に上位装置が自身でＣ
ＲＣコードの生成・チェックを行う場合には，シリアリ
転送装置のＣＲＣコードの転送を禁止するため，上位装
置あるいはシリアル転送装置の生成・チェック機能を選
択的に切り換えることが可能となると共に，無駄な転送
が排除されるので，転送効率を向上させることができ
る。

【図面の簡単な説明】

【図１】実施の形態に係るシリアルデータ転送システム
の構成を示すブロック図である。

【図２】実施の形態１に係るシリアルデータ送信部の内
部構成を示すブロック図である。

【図３】実施の形態１に係るシリアルデータ受信部の内
部構成を示すブロック図である。

【図４】図２における回路ブロックの内部構成を示す回
路図である。

【図５】図３における回路ブロックの内部構成を示す回
路図である。

【図６】図４におけるデータとしてＨｅｘ３８Ｄを転送
する場合の動作を示すタイミングチャートである。

【図７】シリアル転送装置において使用される転送デー
タのフレーム・フォーマットを示す説明図である。

【図８】シリアルデータの転送タイミングを示すタイミ
ングチャートである。

【図９】実施の形態２に係るシリアルデータ受信部の内
部構成を示すブロック図である。

【図１０】図９における回路ブロックの内部構成を示す
回路図である。

【図１１】シリアルデータ列の一例を示す説明図であ
る。

【図１２】ファイバー・チャネルの２ノード間でのデー
タ転送時における転送データのフレーム・フォーマット
を示す説明図である。

【図１３】従来におけるシリアルデータ転送システムの
構成を示すブロック図である。

【符号の説明】

１０１，１０２シリアル転送装置１０３，１０４シリアルデータ送信部１０５，１０６シリアルデータ受信部１０７，１０８上位装置１０９，１１０演算・生成部１１１，１１２演算・チェック部１１３，１１４モード選択レジスタ２０４ＣＲＣ演算部２０６制御回路２０８，３０７，９０１回路ブロック３１０演算部３１１フラッグ５０３，１００１デコーダ

Claims

【特許請求の範囲】

【請求項１】送信対象のデータをシリアル列で送信す
る場合に，該シリアル列に識別ビットを付加して送信す
る送信手段と，前記送信手段により送信されたデータを
前記識別ビットを用いてチェックする受信手段と，を有
したシリアル転送装置と，前記シリアル転送装置に対
し，自データの転送要求を行う上位装置と，を備えたシ
リアルデータ転送システムであって，前記上位装置が，
前記送信手段がシリアル列にデータエラー等をチェック
するためのＣＲＣコードを転送データに付加するか否
か，前記受信手段が前記ＣＲＣコードのチェック結果を
記憶するか，を選択・指示する選択・指示手段を備えた
ことを特徴とするシリアルデータ転送システム。
【請求項２】前記送信手段は，前記選択・指示手段の
指示に基づいて前記ＣＲＣコードを前記シリアル列に付
加するか否かを選択する機能と，前記識別ビットの値
を，転送対象のデータと前記ＣＲＣコードとで異なる値
にセットする機能とを備え，前記受信手段は，前記セッ
トされた識別コードの値を用いて前記ＣＲＣコードが付
加されているか否かを判断し，前記ＣＲＣコードの結果
を記憶するか否かを選択する機能を備えたことを特徴と
する請求項１に記載のシリアルデータ転送システム。
【請求項３】前記送信手段は，前記選択・指示手段の
指示に基づいて前記ＣＲＣコードを送信する前に，特定
のコードを送信し，前記ＣＲＣコードの識別ビットを転
送対象のデータの識別ビットと同じ値にセットして送信
し，前記受信手段は，前記特定のコードを検出したか否
かに基づいて，前記ＣＲＣコードのチェック結果を記憶
するか否かを選択することを特徴とする請求項２に記載
のシリアルデータ転送システム。