JPH10290133A

JPH10290133A - 信号増幅回路

Info

Publication number: JPH10290133A
Application number: JP9709297A
Authority: JP
Inventors: Kenichi Mano; 憲一真野; Junichi Nakamura; 順一中村; Yoshihisa Ooo; 桂久大尾; Takeshi Yuwaki; 武志湯脇
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-04-15
Filing date: 1997-04-15
Publication date: 1998-10-27

Abstract

(57)【要約】【課題】出力段におけるバイポーラ・トランジスタの
アーリー効果の影響を受けない回路構成にすることで、
信号増幅回路の歪特性を良好にする。【解決手段】信号増幅回路１において、相信号生成部
２により入力信号の正相成分及び逆相成分を取り出し、
後段の差信号生成部３で各相成分を示す電流の差電流を
生成した後、バイポーラ・トランジスタを介して反転増
幅部４に出力する。反転増幅部４を、所定の電圧値にバ
イアスされた演算増幅器を用いて構成し、これによって
バイポーラ・トランジスタのアーリー効果の影響による
コレクタ電流の変動及びこれに起因する歪み特性の悪化
を防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、自動利得制御等に
用られる信号増幅回路においてアーリー効果の影響を受
けることがないように出力段に演算増幅器からなる反転
増幅回路を設けることで歪特性を改善することを目的と
する信号増幅回路に関するものである。

【０００２】

【従来の技術】自動利得制御（例えば、カラーテレビジ
ョン受像機における色飽和度を一定に保つ制御等。）た
めの回路として利得可変型の信号増幅回路が用いられ
る。

【０００３】図３はそのような回路の一例として、所謂
ギルバート型増幅回路の構成例ａを簡略的に示したもの
である。

【０００４】入力信号（これを「Ｖ_I」と記す。）は、
第１の差動増幅回路ｂに入力された後、第２の差動増幅
回路ｃに送出される。尚、第１の差動増幅回路ｂには電
流値「Ｉ₁」の定電流源が設けられ、また、第２の差動
増幅回路ｃには電流値「２・Ｉ₂」の定電流源が設けら
れており、両回路ｂ、ｃには電源端子ｄから所定の電圧
（これを「＋Ｖｃｃ」と記す。）が供給されている。

【０００５】第２の差動増幅回路ｃの一方の出力は、Ｐ
ＮＰトランジスタＰ１、Ｐ２からなるカレントミラー回
路ｅに送出され、また、他方の出力はカレントミラー回
路ｆを介してその出力段のＮＰＮトランジスタＱに送出
される。

【０００６】第２の差動増幅回路ｃ内に設けられたトラ
ンジスタの差動対（図示せず。）に流れる電流値を「Δ
ｉ₂」としたとき、差動対の一方のトランジスタのコレ
クタ電流がカレントミラー回路ｅでの折り返しによりト
ランジスタＰ２のコレクタ電流「Ｉ₂＋Δｉ₂」として取
り出され、また、差動対の他方のトランジスタのコレク
タ電流がカレントミラー回路ｆを介してその出力のトラ
ンジスタＱのコレクタ電流「Ｉ₂−Δｉ₂」として取り出
される。

【０００７】そして、トランジスタＰ２とＱとの接続点
Ａにおける減算により得られる電流値「２・Δｉ₂」が
バッファｇを介して電圧変換されて出力端子から出力さ
れる（出力電圧を「ｖｏ」と記す。）。尚、バッファｇ
の入力端子には所定のバイアス電圧（これを「Ｖ_out」
と記す。）が抵抗ｈを介して供給されている。

【０００８】この回路ａにあっては、入力信号Ｖ_Iの交
流成分を「ｖｉｎ」とするとき、出力電圧ｖｏが下式に
示すようになる。

【０００９】

【数１】

【００１０】尚、上式中の「Ｋ」は電流比「Ｉ₂／Ｉ₁」
に比例する係数であり、回路ａではＩ₂やＩ₁を可変設定
することで利得制御が可能となる。

【００１１】

【発明が解決しようとする課題】ところで、上記したよ
うな構成において、各素子の理想的な特性が実現される
ときには歪特性が本来良いはずであるが、トランジスタ
Ｐ２のアーリー効果の影響によって歪特性が悪化してし
まうという問題がある。尚、アーリー効果とは、トラン
ジスタのコレクタ電圧を変化させると、これにつれて空
乏層の厚さが変化して実効的なベース幅が変化し、その
結果コレクタからエミッタへの電圧帰還及びコレクタ出
力抵抗の減少という効果となって現れる現象である。

【００１２】そして、一般に下式［数２］に示す関係式
が成立するため、図３のＡ点の電位によりトランジスタ
Ｐ２のコレクタ電流が変動すると、これに伴って増幅回
路の歪特性が悪化してしまう虞がある。

【００１３】

【数２】

【００１４】尚、上式中、「Ｉ_C」はコレクタ電流、
「Ｉ_s」は逆方向飽和電流、「Ｖ_CE」はコレクタ−エミ
ッタ間電圧、「Ｖ_BE」はベース−エミッタ間電圧、「Ｖ
_A」はアーリー電圧（Ｖ_BEあるいはＩ_B（ベース電流）を
パラメータとしたＩ_C−Ｖ_CB特性（「Ｖ_CB」はコレクタ
−ベース間電圧）を延長したときのＶ_CB軸との交点にお
ける電圧）を表しており、また、「Ｖ_T＝ｋ・Ｔ／ｑ」
（ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：キャリア電
荷）であり、「ｅｘｐ（Ｘ）」は指数関数である。

【００１５】本発明は、出力段におけるバイポーラ・ト
ランジスタのアーリー効果の影響を受けない回路構成に
することで、信号増幅回路の歪特性を良好にすることを
課題とする。

【００１６】

【課題を解決するための手段】本発明は上記した課題を
解決するために、入力信号についての正相成分及び逆相
成分を取り出す相信号生成部と、該相信号生成部によっ
て得られた各相成分を示す信号の差信号を生成した後バ
イポーラ・トランジスタを介して出力する差信号生成部
と、該差信号生成部の後段に配置されかつ所定の電圧値
にバイアスされた演算増幅器からなる反転増幅部とを備
えたものである。

【００１７】従って、本発明によれば、差信号生成部の
後段に演算増幅器からなる反転増幅部を設けることによ
って、バイポーラ・トランジスタのアーリー効果の影響
を被ることがなくなる。

【００１８】

【発明の実施の形態】図１は本発明信号増幅回路の基本
構成を示すものであり、信号増幅回路１は、相信号生成
部２、差信号生成部３、反転増幅部４から構成されてい
る。

【００１９】入力信号（これを「Ｓ_I」と記す。）は、
先ず、相信号生成部２に入力される。該相信号生成部２
は、入力信号（信号電流等。）についての正相成分及び
逆相成分を取り出すものであり、例えば、入力信号Ｓ_I
の交流成分を「ｖｉｎ」とし、係数を「ｋ」とすると
き、「±ｋ・ｖｉｎ」、あるいはこれに所定のバイアス
成分「Ｂ」を加えた「Ｂ±ｋ・ｖｉｎ」を得て、これを
後段の差信号生成部３に送出する。

【００２０】差信号生成部３は、相信号生成部２によっ
て得られた各相成分を示す信号の差信号（差電流等。）
を生成した後バイポーラ・トランジスタを介してこれを
後段の反転増幅部４に出力する。

【００２１】尚、図示するように利得制御信号（これを
「Ｓ_C」と記す。）を、相信号生成部２又は差信号生成
部３、あるいは両者に送出することによって信号増幅回
路１の利得を制御することができ、例えば、ビデオ信号
のように信号処理を正確に行う必要がある場合に、利得
制御によって信号の大きさを調整することができる（Ａ
ＧＣ（自動利得制御）回路等。）。また、利得制御信号
Ｓ_Cを用いることなく、利得を固定した構成とすること
も本発明の技術的範囲に含まれる。

【００２２】反転増幅部４は、所定の電圧値にバイアス
された演算増幅器１４を用いて構成されており、その出
力端子から信号（これを「Ｓ_O」と記す。）を出力す
る。例えば、バイアス電圧を「Ｖｂ」とし、信号増幅回
路１の利得係数を「Ｋ」とするとき、信号Ｓ_Oの電圧と
して「Ｖｂ−Ｋ・ｖｉｎ」を出力する。

【００２３】尚、演算増幅器１４を用いる理由は、差信
号生成部３のバイポーラ・トランジスタのアーリー効果
の影響を受けないようにするために、演算増幅器１４の
入力段でのイマジナリショート（理想演算増幅器では開
ループの利得が無限大であり、２つの入力端子間が仮想
的なショート状態とみなせること。）が必要となるから
である。

【００２４】信号増幅回路１には、例えば、ギルバート
型増幅回路の構成を採ることができ、この場合には、相
信号生成部２や差信号生成部３がトランジスタにより構
成される差動対と定電流源をそれぞれ有しており、定電
流源の電流値を制御することで利得制御が行われる。
尚、この構成に限らず、掛け算器型の回路としたり、ま
た、ＮＰＮトランジスタ構成若しくはＰＮＰトランジス
タ構成とする等、各種の実施形態が可能である。

【００２５】

【実施例】以下に、本発明をギルバート型増幅回路に適
用した実施例について図２に従って説明する。

【００２６】増幅回路５において、定電圧源６（電圧値
を「Ｖｉ」と記す。）によって直流バイアスされた交流
信号源７（電圧値を「ｖｉｎ」と記す。）で表される入
力信号は、初段の差動対８を構成するＮＰＮトランジス
タＴ１及びＴ２に入力される。

【００２７】ＮＰＮトランジスタＴ１のエミッタとＮＰ
ＮトランジスタＴ２のエミッタとの間には抵抗Ｒ₁が介
挿されており、トランジスタＴ１、Ｔ２のエミッタは電
流値「Ｉ₁」の定電流源９、９をそれぞれ介して接地さ
れている。そして、トランジスタＴ１、Ｔ２の各コレク
タは、ＮＰＮトランジスタＱ１、Ｑ２をそれぞれ介して
電源端子１０（所定の電源電圧「＋Ｖｃｃ」が供給され
る。）に接続されている。

【００２８】つまり、トランジスタＱ１、Ｑ２はそれら
のコレクタが電源端子１０に接続されるとともに、それ
らのベースが共通化されて所定の電圧「Ｖｒ」（図では
定電圧源の記号で示す。）が供給されており、トランジ
スタＱ１のエミッタがトランジスタＴ１のコレクタに接
続され、トランジスタＱ２のエミッタがトランジスタＴ
２のコレクタに接続されている。

【００２９】トランジスタＱ３及びＱ４は差動対１１を
構成しており、ＮＰＮトランジスタＱ３のベースがトラ
ンジスタＴ１のコレクタに接続され、ＮＰＮトランジス
タＱ４のベースがトランジスタＴ２のコレクタに接続さ
れている。そして、トランジスタＱ３、Ｑ４はそれらの
エミッタ同士が接続されて電流値「２・Ｉ₂」の定電流
源１２を介して接地されている。

【００３０】トランジスタＱ３のコレクタは、ＰＮＰト
ランジスタＰ３のコレクタに接続され、該トランジスタ
Ｐ３のエミッタが抵抗を介して電源端子１０に接続され
ている。また、トランジスタＱ４のコレクタは、ＰＮＰ
トランジスタＰ１のコレクタに接続され、該トランジス
タＰ１のエミッタが抵抗を介して電源端子１０に接続さ
れている。尚、トランジスタＰ３はそのベースとエミッ
タが接続され、同様にトランジスタＰ１はそのベースと
エミッタが接続されている。

【００３１】ＰＮＰトランジスタＰ４は、上記トランジ
スタＰ３とともにカレントミラー回路を構成し、該トラ
ンジスタＰ４のエミッタが抵抗を介して電源端子１０に
接続されている。

【００３２】また、ＰＮＰトランジスタＰ２は、上記ト
ランジスタＰ１とともにカレントミラー回路を構成し、
該トランジスタＰ２のエミッタが抵抗を介して電源端子
１０に接続されている。

【００３３】トランジスタＰ４、Ｐ２のそれぞれのコレ
クタは、カレントミラー回路を構成するＮＰＮトランジ
スタＱ５、Ｑ６のコレクタにそれぞれ接続されている。
即ち、トランジスタＱ５とＱ６は、それらのベース同士
が接続されており、該ベース及び上記トランジスタＰ４
のコレクタにトランジスタＱ５のコレクタが接続されて
いる。そして、トランジスタＱ５のエミッタが抵抗を介
して接地され、また、トランジスタＱ６のコレクタが上
記トランジスタＰ２のコレクタに接続されるとともに該
トランジスタＱ６のエミッタが抵抗を介して接地されて
いる。

【００３４】出力段に設けられた反転増幅回路１３は演
算増幅器１４を用いた負帰還の構成とされており、演算
増幅器１４の反転入力端子が帰還抵抗Ｒ₂を介して演算
増幅器１４の出力端子１５（出力電圧を「ｖｏ」とす
る。）に接続されるとともに、該反転入力端子が上記ト
ランジスタＰ２のコレクタに接続されている（この接続
点を「Ａ点」とする。）。また、演算増幅器１４の非反
転入力端子には定電圧源１６で示す所定のバイアス電圧
（これを「Ｖ_out」と記す。）が供給されている。こ
の回路では定電流源９、１２の電流値Ｉ₁又はＩ₂、ある
いはその両方の値を制御することによって利得を変化さ
せることができる。尚、トランジスタＴ１、Ｔ２とＱ１
及びＱ２若しくはＱ１乃至Ｑ４を含む回路部が上記相信
号生成部２に相当し、トランジスタＱ３乃至Ｑ６、Ｐ１
乃至Ｐ４を含む回路が上記差信号生成部３に相当する。

【００３５】しかして、回路において、抵抗Ｒ₁、Ｒ₂の
抵抗値をそれぞれ「Ｒ₁」、「Ｒ₂」とし、差動対８に流
れる電流を「Δｉ₁」、差動対１１に流れる電流「Δ
ｉ₂」とし、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のベ
ース−エミッタ間電圧をそれぞれＶ_BEQ1、Ｖ_BEQ2、Ｖ
_BEQ3、Ｖ_BEQ4としたとき下式に示す関係が成立する。

【００３６】

【数３】

【００３７】尚、上式の第１式は、トランジスタＱ１と
Ｑ３並びにＱ２とＱ４のベース−エミッタ間電圧につい
ての等電位関係（Ｑ１、Ｑ２のベース電位及びＱ３、Ｑ
４のエミッタ電位を参照。）に基づいている。また、第
３式は、トランジスタＱ３のコレクタ電流がトランジス
タＰ３、Ｐ４のカレントミラー回路により折り返されて
得られる電流値「Ｉ₂−Δｉ₂」がトランジスタＱ５、Ｑ
６によるカレントミラー回路によりさらに折り返される
こと及びこの電流値が、Ａ点において、トランジスタＰ
１、Ｐ２のカレントミラー回路により折り返されて得ら
れるトランジスタＱ４のコレクタ電流値「Ｉ₂＋Δｉ₂」
から差し引かれることによって電流値２・Δｉ₂が得ら
れ、これが反転増幅回路１３により電圧変換されること
に基づいている。

【００３８】ベース−エミッタ間電圧とコレクタ電流と
の関係式に基づき［数３］式の第１式を変形すると、下
式［数４］（式中の「ｌｎ」は自然対数関数を示す。）
及びその変形後の［数５］式が得られる。

【００３９】

【数４】

【００４０】

【数５】

【００４１】よって、［数５］式と上記［数３］式から
下式［数６］が得られる。

【００４２】

【数６】

【００４３】しかして、増幅回路５においては電流２・
Δｉ₂の電圧変換時に演算増幅器１４を用いた反転増幅
を行っており、演算増幅器１４の入力段におけるイマジ
ナリショートによりＡ点の電位がバイアス電圧Ｖ_outに
等しくなるため、トランジスタＰ２についてのアーリー
効果の影響が現れず、「（トランジスタＰ１のコレクタ
電流）＝（トランジスタＰ２のコレクタ電流）」という
関係が常に成立する。従って、歪特性の良好な利得制御
型増幅回路を得ることができる。

【００４４】尚、増幅回路５では信号の入力段でＮＰＮ
トランジスタＴ１、Ｔ２からなる差動対８のエミッタに
抵抗Ｒ₁を介挿した構成としたが、入力信号に比例した
変化電流を得ることができる構成であれば、その回路形
式の如何は問わない。

【００４５】

【発明の効果】以上に記載したところから明らかなよう
に、請求項１に係る発明によれば、差信号生成部の後段
に演算増幅器からなる反転増幅部を設けることによっ
て、バイポーラ・トランジスタのアーリー効果の影響を
被ることがなくなり、これによって、歪特性を良好にす
ることができる。

【００４６】また、請求項２に係る発明によれば、相信
号生成部又は差信号生成部がトランジスタにより構成さ
れる差動対と定電流源を有する回路において、構成の著
しい複雑化を伴うことなく、出力段に演算増幅器からな
る反転増幅部を設けるだけで歪特性の改善を図ることが
できる。

【図面の簡単な説明】

【図１】本発明に係る信号増幅回路の基本構成を示す図
である。

【図２】本発明をギルバート型増幅回路の適用した構成
例を示す回路図である。

【図３】従来の構成例を示す回路図である。

【符号の説明】

１…信号増幅回路、２…相信号生成部、３…差信号生成
部、４…反転増幅部、８、１１…差動対、９、１２…定
電流源、１４…演算増幅器

フロントページの続き (72)発明者湯脇武志鹿児島県国分市野口北５番１号ソニー国分株式会社内

Claims

【特許請求の範囲】

【請求項１】入力信号に対して所定若しくは所望の利
得をもって信号増幅した後出力する信号増幅回路におい
て、入力信号についての正相成分及び逆相成分を取り出す相
信号生成部と、該相信号生成部によって得られた各相成分を示す信号の
差信号を生成した後バイポーラ・トランジスタを介して
出力する差信号生成部と、該差信号生成部の後段に配置されかつ所定の電圧値にバ
イアスされた演算増幅器からなる反転増幅部とを備えた
ことを特徴とする信号増幅回路。
【請求項２】請求項１に記載の信号増幅回路におい
て、相信号生成部又は差信号生成部がトランジスタにより構
成される差動対と定電流源を有しており、定電流源の電
流値を制御することで利得制御が行われることを特徴と
する信号増幅回路。