JPH10284708A - 固体撮像素子と補正方法及び補正装置 - Google Patents

Abstract

(57)【要約】 【課題】 製造がなされた固体撮像素子の出力リニアリ
ティ特性およびドリフト特性を効果的な補正方法および
補正装置を提供する。 【解決手段】 ＭＯＳ型電界効果トランジスタで構成さ
れ、感度ムラ或いは出力リニアリティ不良がある画素を
有する固体撮像素子に適用される補正方法であって、出
力電圧の不均一部分を検査し（ステップＳ１）、感度ム
ラ或いは出力リニアリティ不良がある各画素があれば
（ステップＳ２）、チャネルホットキャリア注入が発生
するバイアス電圧を順次印加し（ステップＳ３）、バイ
アス電圧印加は、各画素内での局所的しきい値電圧のば
らつきが所定の範囲内になるまで継続される（ステップ
Ｓ４）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子の補
正方法および補正装置、さらに補正が施された固体撮像
素子に関し、とりわけＭＯＳ型電界効果（ＦＥＴ）フォ
トトランジスタから構成される固体撮像素子の補正方法
および補正装置、さらに補正が施された固体撮像素子に
関するものである。

【０００２】

【従来の技術】従来の電流増幅型のフォトトランジスタ
は、ベース領域への光照射により生じた光電流をエミッ
タ〜コレクタ間で電流増幅する構造となっている。すな
わち、ベース領域に光が照射されると格子に結合されて
いた電子が励起されて自由電子やホールが生成され、こ
れら電子やホールは空乏領域へ移動し、光起電力効果に
よってエミッタ〜コレクタ間に光量に比例した電流が流
れ、電流増幅されるものである。

【０００３】一方、ＭＯＳ型電界効果（ＦＥＴ）フォト
トランジスタは、ソースとドレイン間に設けられたゲー
ト領域が光照射されると、ゲート領域内のｎｐｎ接合あ
るいはｐｎｐ接合で構成された部分が光電変換作用を行
うことで入射光の強弱に比例した電荷が発生し、ｐｎ接
合部分に蓄積される。このように蓄積された電荷は、容
量負荷動作によって電圧として取り出される。

【０００４】光電変換の長波長限界λＭは、ｃ、ｈ、Ｅ
ｇをそれぞれ光速度、プランク定数、半導体のエネルギ
ーバンドギャップとすると、 λＭ＝ｃｈ／Ｅｇ となる。例えばシリコン基板のＭＯＳ・ＦＥＴフォトト
ランジスタの場合、シリコンのＥｇは１．１ｅＶである
から、λＭ＝１．１３μｍ以下の光について受光感度を
有する。

【０００５】このようなＭＯＳ・ＦＥＴ型のフォトトラ
ンジスタから成る固体撮像素子の画素部分の構成例を、
図１５に平面図として示す。同図に示されるように、画
素部分（以下、単に画素と記載する）はｐ型シリコン基
板の表面にそれぞれ形成されたソース領域１（電導型：
ｎ⁺ ）、ゲート領域２（電導型：ｐ）、ドレイン領域３
（電導型：ｎ⁺ ）から構成されている。ソース領域１は
各画素の中心部に円状に形成され、このソース領域１の
外側に、ゲート領域２が環状に形成され、このゲート領
域２の外側がドレイン領域３となっている。

【０００６】環状のゲート領域２の上方、すなわち同図
の垂直上方には、ゲート領域２表面に接して図示されな
いゲート酸化膜（ＳｉＯ₂ 膜）が形成され、さらにこの
ゲート酸化膜上には、例えば高濃度にドープされたポリ
Ｓｉ膜のゲート電極（不図示）が形成されている。照射
光はこれらポリＳｉ膜およびゲート酸化膜を透過してゲ
ート領域２内に入射する。

【０００７】ゲート電極２には正のゲート電圧Ｖｇが印
加され、ゲート電圧Ｖｇがしきい値電圧Ｖｔｈより高い
際に、ゲート領域２表面にｎチャネルが表面チャネルと
して形成される。このｎチャネル形成により、ソース１
〜ドレイン３間が導通してユニポーラ型ダイオードが構
成される。したがってチャネルの導電率はゲート電圧Ｖ
ｇによって変化する。

【０００８】一方、ゲート領域２内に入射した照射光
は、ゲート領域２内で光電変換によるキャリア、すなわ
ちエレクトロンとホールを発生させ、発生したエレクト
ロンは表面チャネル側に移動し、ホールはゲート領域２
内の深い側に移動する。ここで、発生し蓄積されるキャ
リア量は、照射光の光量が増大するにつれ増加する傾向
にあるが、このキャリア量に比例する電位を、容量負荷
動作に基づいて電圧出力として取り出すことにより、セ
ンサー出力としている。

【０００９】図１７は、出力電圧（Ｖｓｎ）の照射光量
（Ｌｍ）依存性を示す線図であり、印加されるゲート電
圧（ｖｇ）をパラメータとして表示している。同図に基
づき、同一の照射光量Ｌｍｅの条件下で、印加されるゲ
ート電圧の変化による出力電圧Ｖｓｎの変化につき説明
する。ゲート電極に印加されるゲート電圧Ｖｇが、しき
い値電圧Ｖｔｈよりも低い場合、すなわち ゲート電圧Ｖｇ＝Ｖｇ１（Ｖｇ１＜Ｖｔｈ） のときは、ゲート領域２に表面チャネルが形成されな
い。したがって、ソース電極から取り出される出力電圧
Ｖｓｎはゼロであり、特性曲線４９は図示されるように
横軸に重なる。

【００１０】このような表面チャネルが形成されない状
態、すなわちゲート電圧Ｖｇがしきい値電圧Ｖｔｈより
も低い状態から、ゲート電圧Ｖｇを徐々に上げ、 ゲート電圧Ｖｇ＝Ｖｇ２（Ｖｇ２＞Ｖｔｈ） となって、ゲート電圧Ｖｇがそのゲート固有のしきい値
電圧Ｖｔｈを越えると、ソース〜ドレイン間に表面チャ
ネルが形成され、特性曲線５０に示されるように、照射
光量に比例した出力電圧が出力されるようになる。この
結果、照射光量Ｌｍｅのとき、出力電圧Ｖｓｎ２が得ら
れる。

【００１１】さらにゲート電圧Ｖｇを高く、 ゲート電圧Ｖｇ＝Ｖｇ３（Ｖｇ３＞Ｖｇ２） にすると、増加率が大になって出力電圧が増加する。す
なわち照射光量Ｌｍｅのとき、出力電圧Ｖｓｎ３が得ら
れ、これは前記出力電圧Ｖｓｎ２よりも大きい。さらに
飽和特性も変動して飽和値も増加する。

【００１２】一方、前記のしきい値電圧Ｖｔｈは基板に
注入されるドーパント濃度によって変動することが確認
されている。したがって、ドーパント濃度が高く、ゲー
ト領域内での活性化されたドーパント原子数が多いほ
ど、チャネルが形成されやすくなり、よってしきい値電
圧が下がることになる。このような、しきい値電圧が下
がってＶｔｈ’（Ｖｔｈ’＜Ｖｔｈ）となり、感度過敏
となった画素に元のしきい値電圧Ｖｔｈを印加すると、
図１７から明らかなように出力電圧Ｖｓｎが増大するこ
とになる。

【００１３】ところで、Ｖ族原子がドープされたｐ型Ｓ
ｉ半導体によってゲート領域が形成される従来のデバイ
スにあっては、製造過程にあって何らかの原因で発生す
る統計的ゆらぎで、ドーパント原子濃度がゲート領域内
で空間的に不均一になることにより、特性が局所的に不
均一となることがこれまで頻繁に発生していた。

【００１４】このような、ゲート領域内の局所的な部分
のしきい値電圧を、前記のゲート領域全体のしきい値電
圧Ｖｔｈとは異なる値として、局所的しきい値電圧ＬＶ
ｔｈと定義することにする。この結果、ゲート領域内で
Ｖ族原子の濃度が不均一であると、ゲート領域内の位置
や部分によって、局所的しきい値電圧ＬＶｔｈが異なる
ようになる。

【００１５】したがって図１５で、ゲート領域２内に発
生した、局所的しきい値電圧ＬＶｔｈが低い扇状の領域
Ｂ、あるいはＤでは、ドーパント原子の数が他の領域内
のドーパント原子の数よりも量的に多く、あるいは活性
化ポイントの数が多くなり、領域Ｂ、Ｄの局所的しきい
値電圧ＬＶｔｈ４は、ゲート領域２内の他の領域の局所
的なしきい値電圧ＬＶｔｈ２よりも低く現れる。

【００１６】

【発明が解決しようとする課題】この結果、ひとつの画
素において、同じゲート電圧が印加されているにも拘わ
らず、局所的な領域４からの出力電圧は、図１７に示し
た原理で他の領域からの出力電圧よりも高くなり、よっ
てこの画素からの出力電圧は、例えば全ゲート領域のし
きい値電圧がＬＶｔｈ２である他の画素の出力電圧と比
較して高くなる。このように、ゲート領域内で局所的な
しきい値電圧ＬＶｔｈが不均一となることによって、そ
のデバイスの出力リニアリティ特性が劣化するという不
都合が生じていた。

【００１７】さらに、ゲート領域内において、ポテンシ
ャル電位の差による電荷の移動によって起きる問題も生
じていた。例えば、図１５および図１６において、ゲー
ト領域２内の部分Ａ、Ｃ、Ｅについてはドーパント濃度
が平均値を示し、一方、部分Ｂ、Ｄではドーパント濃度
が高い場合、表面チャネル側のポテンシャル曲線４８が
示すように、部分Ｂ、Ｄに相当する表面チャネル側のポ
テンシャルφｃｏｎは、隣接する部分Ａ、Ｃ、Ｅに相当
する表面チャネル側のポテンシャルφｄｅｎよりも高く
なる。

【００１８】また同様に、センサ側のポテンシャル曲線
４７が示すように、部分Ｂ、Ｄに相当する表面チャネル
側のポテンシャルは、隣接する部分Ａ、Ｃ、Ｅに相当す
る表面チャネル側のポテンシャルよりも高くなる。

【００１９】この結果、センサ側の電荷の高ポテンシャ
ル位置から低ポテンシャル位置への移動が生じ、このよ
うにして生起されたドリフト電流が雑音成分となって出
力電圧にゆらぎを与え、よって安定した出力を妨げると
いう不都合の生じるおそれがあった。

【００２０】しかも、前記の問題は、固体撮像素子の製
造完了後の検査時において漸く確認できる性質のもので
あり、よって製造後の固体撮像素子に補正加工を加える
必要があるが、従来技術では、このような補正加工のた
めの効果的な方途がないという状態にあった。

【００２１】本発明は、前記のような従来技術における
問題点を解決するためなされたもので、製造がなされた
固体撮像素子の出力リニアリティ特性およびドリフト特
性を効果的に補正する方法を提供することを目的とす
る。さらに、前記補正方法を自動化して実施可能な補正
装置を提供することを目的とする。さらに、補正加工に
よって出力リニアリティ特性およびドリフト特性が改善
された固体撮像素子を提供することを目的とする。

【００２２】

【課題を解決するための手段】以下、本発明の原理を説
明し、ついで本発明の手段を説明する。一般的に、不純
物（ドーパント）がドープされた半導体基板に比較的高
い電圧を印加すると、基板内部に形成された電界によっ
てキャリアが加速され、運動エネルギーを得て所謂ホッ
トキャリアが生成される。ホットキャリアは、電子とホ
ールの総称であり、とりわけＭＯＳ・ＦＥＴフォトセン
サでは、Ｓｉゲート領域に形成された表面チャネル内に
集まる高エネルギーの電子、すなわちチャネルホットエ
レクトロンの作用が重要となる。

【００２３】チャネルホットエレクトロンとは、チャネ
ルにそった方向（水平方向）の電界からエネルギーを得
て、高エネルギー（ホット）になった状態の、チャネル
内の電子を示す。このホットエレクトロンが、チャネル
〜ゲート酸化膜の界面、すなわちＳｉ−ＳｉＯ₂ 界面の
エネルギー障壁の高さよりも大きなエネルギーをもつに
いたると、エネルギー障壁を越えてゲート酸化膜中に注
入される。

【００２４】ゲート酸化膜中に注入されたホットエレク
トロンは、酸化膜中や界面に作用して変化を生じさせ、
この結果、チャネルホットエレクトロンによってデバイ
ス特性に変動がもたらされる。例えば、しきい値電圧Ｖ
ｔｈおよびサブスレッショルド係数Ｓが増加し、あるい
は相互コンダクタンスｇｍが減少するといった、持続的
な特性変化が発生する。

【００２５】以上は、電界からエネルギーを得てホット
になった電子が、そのまま酸化膜中に注入される場合で
あったが、このような電界加速によるホットエレクトロ
ン以外にも、衝突電離またはアバランシェ増倍で発生し
た電子が、ホットエレクトロンとして酸化膜中に注入さ
れることが確認された報告がある。

【００２６】これによると、ドレイン近傍の大きな水平
方向電界によって高いエネルギーを得たチャネル電子
が、格子との衝突電離またはアバランシェ増倍によって
電子−正孔対を生成し、この電子または正孔、またはそ
の両方がホットになって酸化膜中に注入されることにな
る。このようなホットキャリアは、ドレインアバランシ
ェホットキャリア（ＤＡＨＣ）と呼ばれる。

【００２７】さらに、このようなホットキャリアは、ゲ
ート酸化膜を薄くしたデバイス構成であると、チャネル
領域の不純物イオン打ち込み量が増加することによって
チャネル水平方向電界が増加するから、ドレインアバラ
ンシェホットキャリアによるゲート電流も増加すること
が確認されている。また、実際の素子におけるストレス
試験では、最も顕著な特性変化がドレインアバランシェ
ホットキャリアが生じるようなストレス条件で起こるこ
とが確認されている。

【００２８】この他、ドレイン近傍での衝突電離または
アバランシェ増倍によるホットキャリアとしては、前記
のドレインアバランシェホットキャリア以外にも２次衝
突電離によって発生したホットエレクトロン（ＳＧＨ
Ｅ）がある。この２次電離衝突ホットエレクトロンは、
ドレイン近傍で発生して基板電流となる正孔がドレイン
近傍の空乏層を横切って基板に注入されるときに、空乏
層中で電界からエネルギーを得てホットになり電子−正
孔対を発生させ、このうちの電子の一部が空乏層を横切
って酸化膜中へと注入される現象である。

【００２９】しかしながら、前記の２次衝突電離ホット
エレクトロンによるしきい値電圧の変動は、通常、ドレ
インアバランシェホットキャリアによるしきい値電圧の
変動に比べてかなり小さい。したがって、２次衝突電離
ホットエレクトロンは、素子特性の変化に大きく影響す
る要因にはならない。

【００３０】以上から、デバイス特性変化に寄与するも
のは主として電界加速によるホットエレクトロンおよ
び、ドレインアバランシェホットキャリア（とりわけア
バランシェ・ホットエレクトロン）であると理解でき
る。

【００３１】次に、デバイス特性変化のメカニズムは以
下のように説明される。第１に、ホットエレクトロンの
一部が酸化膜中にトラップされて、その部分のポテンシ
ャルを下げる。第２に、ホットエレクトロンの一部がＳ
ｉ−ＳｉＯ₂ 界面に界面準位を発生させ、エネルギー障
壁を増大させる。これによれば、ホットエレクトロンに
よって素子特性が変化するためには、ゲート酸化膜中に
注入されたホットエレクトロンがＳｉ−ＳｉＯ₂ 界面近
傍の酸化膜中にトラップされるか、またはホットエレク
トロンによって界面準位が発生する必要がある。

【００３２】このようなトラップや界面準位の発生は、
ＭＯＳトランジスタにおいてはドレイン近傍のＳｉ−Ｓ
ｉＯ₂ 界面や、ゲート酸化膜中という非常に局部的な領
域で起こり、しかもこれはストレス電位以上のゲート電
圧領域において発生する。このストレスゲート電圧領域
では、しきい値電圧Ｖｔｈには増加がみられ、このＶｔ
ｈ増加はホットエレクトロンを捕獲して負に帯電したト
ラップによると見做し得ることから、素子特性の変化
は、界面準位の発生よりもトラップに捕獲された負電荷
によって引き起こされるという説が提案されている。

【００３３】すなわち、ホットホールを注入（第１スト
レス期間）した後、ホットエレクトロンを注入（第２ス
トレス期間）すると、しきい値電圧の変化ΔＶｔｈは著
しく増加するが、その後再びホットホールを注入（第３
ストレス期間）すると、ΔＶｔｈは略もとの値近くまで
回復する。これは、ホットホールによって発生した中性
トラップがホットエレクトロンを捕獲して負に帯電し、
負に帯電した中性トラップがホットホールによって再び
中和されるものと理解される。

【００３４】また前記の素子特性変化のメカニズムのう
ち、界面準位の発生については、二つの説が提案されて
いる。その第一は、ホットホールによって界面準位が発
生し、これによって素子特性が変化するという説であ
り、その第二は、ホットホールとホットエレクトロン両
方が、その共調効果によって素子特性の変化が促進され
るといる説である。

【００３５】前記第一のホットホール説では、正孔電流
である基板電流が最大となるようなゲート電圧での電圧
ストレスが最も大きな特性変化をもたらすということ
で、ホットホールが素子特性の変化に最も強く関係して
いるとする説である。また、素子特性変化が、Ｈ２介在
によって促進されることから、Ｓｉ−ＳｉＯ₂ 界面にお
けるホットホールのトラップとＨ２の解離を相関づけて
素子特性変化メカニズムに対するモデルが提案されてい
る。

【００３６】このモデルに従うと、酸化膜中に注入され
たホットホールは酸化膜中で電子と正孔の対からなるエ
キシトンを形成し、このエキシトンを形成する電子と正
孔が再結合したときに大きなエネルギー（約８〜９ｅ
Ｖ：ＳｉＯ₂ のバンドギャップエネルギー）を放出す
る。このエネルギーによって酸化膜中に存在するＨ２が
反応によって解離し（Ｈ−Ｈ結合のエネルギーは約４．
５ｅＶ）、この解離したＨ原子がＳｉ−ＳｉＯ₂ 界面で
反応して、Ｓｉ−ＳｉＯ₂ 界面における基板側のシリコ
ンに界面準位を発生させ、また一方、酸化膜中において
正孔トラップとなる、酸素と結合しているシリコンを発
生させることになる。

【００３７】ところで、実測では水素の影響が少ない場
合に基板電流が最大となるようなストレスゲート電圧で
界面準位の発生も最大となることから、前記のモデルに
よれば、素子特性の変化はホットホールによって発生し
た界面準位が支配的であると見做し得る。

【００３８】一方、実際に基板電流が最大となるゲート
電圧のあたりでは、ホットホールだけでなくホットエレ
クトロンも多量に、酸化膜中に注入されることが確認さ
れている。さらに、正孔注入によって正に帯電したトラ
ップがその後に注入された電子と再結合するときに、多
くの界面準位を発生させるという結果が得られている。
すなわち、ホットホールを注入した後、ホットエレクト
ロンを注入すると界面準位の発生が顕著になり素子特性
の変化が促進される。素子特性の変化がホットエレクト
ロンとホットホールの両方の効果によって引き起こされ
るという前記第二の説は、このような結果に基づいたも
のとされる。

【００３９】ところで、実測結果からは、基板電流が大
きいストレスゲート電圧領域でトラップに捕獲された電
子による負電荷が素子特性の変化に密接に関係している
と理解されるが、一方この領域ではストレス電圧印加後
に界面準位の発生が実際に確認されているので、よって
素子特性の変化にはトラップに捕獲された電子と、正孔
を捕獲したトラップが電子を捕獲するときに発生した界
面準位の両方が関係していると見做して差し支えない。

【００４０】このように、一般的にホットキャリアによ
る素子特性変化現象は、ホットエレクトロンがチャネル
電界からエネルギーを得てゲート酸化膜中へと注入され
る過程と、酸化膜中に注入されたホットエレクトロンが
トラップに捕獲されるか、それに伴って界面準位を発生
させる過程の二つの過程に大別できる。なおホットエレ
クトロンが酸化膜中に注入されるまでの過程について
は、これまでラッキーエレクトロンモデルと熱電子放出
モデルの二つのモデルが提案されている。酸化膜中の過
程については定性的なモデルが幾つか提案されている。

【００４１】以上、メカニズムについて提案されている
種々のモデルにつき簡単に述べたが、たとえ素子特性変
化のメカニズムが如何なるものにせよ、チャネルに電界
を与えて電子を加速し、エネルギーを与えることによっ
て、素子特性を変化させることが可能なことは明らかで
ある。

【００４２】そこで本発明は、チャネルに電界を与えて
ホットエレクトロンを発生させる構成と、ゲート領域内
の局所的しきい値電圧が低い部分の電導度が隣接する局
所的しきい値電圧が高い部分の電導度よりも大きく、し
たがってゲートに電圧を印加した際に、局所的しきい値
電圧が低い部分の側にチャネルが形成されやすい構成と
を利用して、適切なバイアス電圧をゲートに印加するこ
とにより、局所的しきい値電圧が低い部分に選択的にホ
ットエレクトロンを発生させ、このホットエレクトロン
の作用によって低い局所的しきい値電圧を高い局所的し
きい値電圧に補正する原理を以て第一の骨子とするもの
である。

【００４３】また本発明は、製造された固体撮像素子の
ゲート領域内の局所的しきい値電圧が低い部分が、ドー
パント活性度が局所的に高い部分であることに着目し、
この部分に選択的に、逆電導型のドーパント原子をイオ
ン打ち込みすることでドーパント活性度を下げ、よって
低い局所的しきい値電圧を高い局所的しきい値電圧に補
正する原理を以て第二の骨子とするものである。以下、
本発明に係る手段を述べる。

【００４４】前記原理に基づいて前記従来技術の課題を
解決するため、本発明に係る固体撮像素子の補正方法
は、ＭＯＳ型電界効果トランジスタで構成され、感度ム
ラ或いは出力リニアリティ不良がある画素を有する固体
撮像素子に適用される補正方法であって、前記感度ムラ
或いは出力リニアリティ不良がある各画素に、チャネル
ホットキャリア注入が発生するバイアス電圧を順次印加
し、前記バイアス電圧印加は、各画素内での局所的しき
い値電圧のばらつきが所定の範囲内になるまで継続され
ることを特徴とする。

【００４５】前記の構成を有する本発明にかかる固体撮
像素子の補正方法によれば、各画素を構成するゲート領
域内に局所的しきい値電圧が低い部分が存在すると、そ
の部分は電流が流れやすいから、バイアス電圧が印加さ
れると、こうした局所的しきい値電圧が低い部分に選択
的にチャネルホットキャリア注入がなされ、こうしたホ
ットキャリアにより、低い局所的しきい値電圧が高くな
るように補正される。

【００４６】そしてバイアス電圧印加は、画素内での局
所的しきい値電圧のばらつきが所定の範囲内になるまで
継続されることにより、当該する一個のゲート領域全体
のしきい値電圧のばらつきが小さくなり、しかも各画素
につき順次、ホットキャリア注入がなされるから、デバ
イス内の各画素間のしきい値電圧のばらつきも均一化が
なされる。

【００４７】あるいは、前記補正方法が、デバイスを構
成する前記全画素にバイアス電圧を一挙に印加し、しか
も前記バイアス電圧は、前記感度ムラ或いは出力リニア
リティ不良がある各画素にチャネルホットキャリアを発
生させるのに十分な電圧とし、前記バイアス電圧印加
は、前記感度ムラ或いは出力リニアリティ不良がある各
画素内での局所的しきい値電圧のばらつきが所定の範囲
内になるまで継続されるものである場合は、局所的しき
い値電圧が低い部分へのチャネルホットキャリア注入が
選択的になされ、こうしたホットキャリアにより、低い
局所的しきい値電圧が高く補正される。

【００４８】さらに、全画素にバイアス電圧が一挙に印
加されるから、各画素内のバラツキのある部分で一斉に
ホットキャリアが発生して作用することになり、同一時
間内に各画素の補正処理が同時に一斉に進行する。しか
も、バイアス電圧は、感度ムラ或いは出力リニアリティ
不良がある各画素、すなわち局所的しきい値電圧が低い
部分にチャネルホットキャリアを発生させるのに十分な
電圧とされるから、元来高い局所的しきい値電圧を有し
ている正常な部分ではホットキャリアの発生がなく、あ
るいは少なく、よって不良部分のみが選択的に、かつ時
間的に一斉に補正される。

【００４９】また、本発明に係る固体撮像素子の補正方
法は、ＭＯＳ型電界効果トランジスタで構成され、感度
ムラ或いは出力リニアリティ不良がある画素を有する固
体撮像素子に適用される補正方法であって、前記感度ム
ラ或いは出力リニアリティ不良がある各画素の、ドーパ
ント活性度が局所的に高い部分に選択的に、逆電導型の
ドーパント原子をイオン打ち込みすることを特徴とす
る。

【００５０】この補正方法によれば、ドーパント活性度
が局所的に高い、ムラがある部分に選択的に、逆電導型
のドーパント原子がイオン打ち込みされることにより、
局所的に高かったドーパント活性度が抑えられて均質化
され、各画素内の特性が揃えられる。さらにこの補正方
法が各画素につき実施されると、全画素間の特性が揃え
られる。

【００５１】本発明に係る固体撮像素子の補正装置は、
ＭＯＳ型電界効果トランジスタで構成され、感度ムラ或
いは出力リニアリティ不良がある画素を有する固体撮像
素子の補正に適用される補正装置であって、前記感度ム
ラ或いは出力リニアリティ不良がある各画素に、チャネ
ルホットキャリア注入が発生するバイアス電圧を順次印
加し、前記バイアス電圧印加は、各画素内での局所的し
きい値電圧のばらつきが所定の範囲内になるまで継続さ
れる構成とすることを特徴とする。

【００５２】前記の構成を有する本発明にかかる固体撮
像素子の補正装置によれば、各画素を構成するゲート領
域内に局所的しきい値電圧が低い部分が存在すると、そ
の部分は電流が流れやすいから、バイアス電圧が印加さ
れると、こうした局所的しきい値電圧が低い部分に選択
的にチャネルホットキャリア注入がなされ、こうしたホ
ットキャリアにより、低い局所的しきい値電圧が高く補
正される。

【００５３】そしてバイアス電圧印加は、画素内での局
所的しきい値電圧のばらつきが所定の範囲内になるまで
継続されることにより、当該する一個のゲート領域全体
のしきい値電圧のばらつきが小さくなり、しかも各画素
につき順次、ホットキャリア注入がなされるから、デバ
イス内の各画素間のしきい値電圧のばらつきも均一化が
なされる。

【００５４】あるいは、本発明にかかる固体撮像素子の
補正装置が、デバイスを構成する前記全画素にバイアス
電圧を一挙に印加し、しかも前記バイアス電圧は、前記
感度ムラ或いは出力リニアリティ不良がある各画素にチ
ャネルホットキャリアを発生させるのに十分な電圧と
し、前記バイアス電圧印加は、前記感度ムラ或いは出力
リニアリティ不良がある各画素内での局所的しきい値電
圧のばらつきが所定の範囲内になるまで継続されるもの
である場合は、局所的しきい値電圧が低い部分へのチャ
ネルホットキャリア注入が選択的になされ、こうしたホ
ットキャリアにより、低い局所的しきい値電圧が高く補
正される。

【００５５】さらに、全画素にバイアス電圧が一挙に印
加されるから、各画素内のバラツキのある部分で一斉に
ホットキャリアが発生して作用することになり、同一時
間内に各画素の補正処理が同時に一斉に進行する。しか
も、バイアス電圧は、感度ムラ或いは出力リニアリティ
不良がある各画素、すなわち局所的しきい値電圧が低い
部分にチャネルホットキャリアを発生させるのに十分な
電圧とされるから、元来高い局所的しきい値電圧を有し
ている正常な部分ではホットキャリアの発生がなく、あ
るいは少なく、よって不良部分のみが選択的に、かつ時
間的に一斉に補正される。

【００５６】また、本発明に係る固体撮像素子の補正装
置は、ＭＯＳ型電界効果トランジスタで構成され、感度
ムラ或いは出力リニアリティ不良がある画素を有する固
体撮像素子の補正に適用される補正装置であって、前記
感度ムラ或いは出力リニアリティ不良がある各画素の、
ドーパント活性度が局所的に高い部分に選択的に、逆電
導型のドーパント原子をイオン打ち込みすることを特徴
とする。

【００５７】この補正装置によれば、ドーパント活性度
が局所的に高い、ムラがある部分に選択的に、逆電導型
のドーパント原子がイオン打ち込みされることにより、
局所的に高かったドーパント活性度が抑えられて均質化
され、各画素内の特性が揃えられる。さらにこの補正が
各画素につき実施されると、全画素間の特性が揃えられ
る。

【００５８】本発明に係る固体撮像デバイスは、各画素
がＭＯＳ型電界効果トランジスタで構成され、製造後
に、感度ムラ或いは出力リニアリティ不良がある各画素
にホットキャリア発生による補正加工が施されたことを
特徴とする。このホットキャリアによる補正加工によっ
て、局所的しきい値電圧の低い部分が高い局所的しきい
値電圧へと改善がなされ、よって製造後に特性改善がな
された固体撮像デバイスが実現される。

【００５９】あるいは、本発明に係る固体撮像デバイス
は、画素がＭＯＳ型電界効果トランジスタで構成された
固体撮像デバイスであって、製造後に、各画素中の感度
ムラ或いは出力リニアリティ不良がある部分への、逆電
導型のドーパントイオン打ち込みによる補正加工が施さ
れたことを特徴とする。この逆電導型のドーパントイオ
ン打ち込みによる補正加工によって、局所的しきい値電
圧の低い部分が高い局所的しきい値電圧へと改善がなさ
れ、よって製造後に特性改善がなされた固体撮像デバイ
スが実現される。

【００６０】

【発明の実施の形態】以下、この発明の好適な実施形態
を添付図を参照して詳細に説明する。なお、以下に述べ
る実施形態は、この発明の好適な具現例の一部であり、
技術構成上好ましい種々の限定が付されているが、この
発明の範囲は、以下の説明において特にこの発明を限定
する旨の記載がない限り、これらの形態に限られるもの
ではない。

【００６１】図１は、本発明に係る固体撮像素子の補正
方法の一実施形態を示すフローチャートである。図２
は、感度ムラのある固体撮像素子で撮像された、一様な
照度の被写体の撮像例を示す正面図である。このよう
な、感度ムラのある固体撮像素子が、本発明に係る補正
方法の対象となる。図３は、本発明に係る補正方法の対
象となる、既に製造がなされた固体撮像素子の局所的し
きい値にバラツキがある画素部分を説明する拡大模式平
面図である。

【００６２】図４は、本発明に係る補正方法による一工
程で、バイアス電圧印加時のゲート領域に流れる電流を
説明する拡大模式平面図である。図５は、本発明に係る
補正方法によって補正がなされた撮像素子で撮像され
た、一様な照度の被写体の撮像例を示す正面図である。

【００６３】図６は、本発明に係る補正方法によって補
正がなされた固体撮像素子の、局所的しきい値が平坦化
されたゲート領域を説明する拡大模式平面図である。図
７は、本発明に係る補正方法によって補正がなされた固
体撮像素子の、図６に示されたゲート領域内の各位置に
おける、ポテンシャル電位を示す模式図である。図８
は、本発明に係る補正方法によって補正がなされた固体
撮像素子のリニアリティ特性を示す線図である。

【００６４】本発明に係る固体撮像素子の補正方法は、
ＭＯＳ型電界効果トランジスタで構成され、感度ムラ或
いは出力リニアリティ不良がある画素を有する固体撮像
素子に適用される。

【００６５】図１に示されるように、感度ムラ或いは出
力リニアリティ不良がある固体撮像素子を対象として、
同一の光照射量を与え、各画素の出力電圧の不均一を検
査する（ステップＳ１）。このような固体撮像素子の撮
像画像は、図２に示される画像ＩｓＯように、感度ムラ
が見られる。このような固体撮像素子には、図３に示さ
れるように、不均一のある画素ＰｘＯ内のゲート領域２
に局所的にしきい値電圧の低い、感度過敏の領域４が存
在している。

【００６６】ここで出力電圧の不均一があると（ステッ
プＳ２）、この出力電圧の不均一の画素につき、ゲート
〜ドレイン間に所定の電位差、すなわちバイアス電圧を
与えて、この画素内の低局所的しきい値電圧の部分にホ
ットキャリアを発生させる。このバイアス電圧の印加に
よる補正は、各画素内での局所的しきい値電圧のバラツ
キが所定の範囲内になるまで継続される。

【００６７】すなわち、図４の補正加工工程において、
ゲート〜ドレイン間に、しきい値よりも十分に高い適切
なバイアス電圧（Ｖｇ〜Ｖｄ：Ｖｇはゲート電位、Ｖｄ
はドレイン電位）を印加することによって、ローカル部
分である、局所的しきい値電圧が低い、したがって感度
過敏の領域４だけに（あるいは主として領域４に）電流
５が流れるようにできる。一方、その他の、局所的しき
い値電圧が正常の領域には電流が流れないか、殆ど流れ
ない。

【００６８】このようにゲート／ドレイン間に比較的高
いバイアス電圧を印加すると、ゲート領域２内に比較的
強い電界が発生し、キャリアがこの電界内で加速されて
運動エネルギーを得てホットキャリアとなり、しかも高
速で移動する。これらホットキャリアによって、エレク
トロントラップあるいは界面準位が形成され、領域４の
局所的しきい値電圧が上昇して、正常な局所的しきい値
電圧となる。

【００６９】このようにして、印加するバイアス電圧を
調節することにより、ホットキャリアの生じる位置およ
びホットキャリア量を制御して、低い局所的しきい値電
圧の部分を正常な局所的しきい値電圧とすることができ
る。これにより、画素内の感度が均一化され、電荷移動
を抑えてドリフト特性も改善される。

【００７０】このように、検出された、感度ムラ或いは
出力リニアリティ不良がある全画素の各々に、チャネル
ホットキャリアが発生するようなバイアス電圧を順次印
加し、前記補正を対象とする画素すべてにつき実施する
ことで（ステップＳ４）、画素間の感度のバラツキを抑
え、よって出力電圧の直線特性が改善される。

【００７１】前記のように、一個のゲート領域全体のし
きい値電圧のばらつきを小さくし、かつ対象とする各画
素につき順次ホットキャリア注入をさせることで、デバ
イス内の各画素間のしきい値電圧のばらつきも均一化
し、よって各画素内、全画素間の特性を揃えることがで
きる。すなわち本発明の補正方法によって、出力リニア
リティ特性を改善でき、かつドリフトがない安定した出
力の固体撮像素子に補正することができる。

【００７２】このようにして補正された固体撮像素子
で、一様な照度の被写体を撮像した画像は、図５に示さ
れるようなムラのない良好な画像ＩｓＮとなる。

【００７３】また、図６の拡大模式平面図に示されるよ
うに、本発明に係る補正方法によって補正がなされた固
体撮像素子の、補正された画素ＰｘＮのゲート領域２Ｎ
では、局所的しきい値が平坦化された、ムラがない領域
４Ｎに補正されることになる。これにより、図８の線図
に示されるように、リニアリティ特性が改善される。

【００７４】さらに、ゲート領域２Ｎ内の各位置では、
図７に示されるように、表面チャネルおよびセンサー部
分ともに平坦なポテンシャル電位が実現される。これに
より、電荷移動の推進力がなくなり、よってドリフト特
性が改善されることになる。

【００７５】本発明による補正のメカニズムを、前記の
ホットキャリア作用のメカニズムに準じて説明すると、
以下のようになる。ゲート領域内で、位置や部分によっ
て、しきい値Ｖｔｈが異なる場合、補正加工工程におい
て、ゲート〜ドレイン間にバイアス電圧を印加すると、
比較的強い電界が発生し、ローカル部分である、局所的
しきい値電圧が低い領域だけにホットキャリアが形成さ
れる。一方、その他の、局所的しきい値電圧が正常値の
領域にはホットキャリア形成がない。

【００７６】電界で加速され運動エネルギーを得たホッ
トキャリア、とりわけホットエレクトロンは高い運動エ
ネルギーを有してチャネル内を高速で移動し、さらにゲ
ート酸化膜を通過してゲート電極に至るが、ここでホッ
トエレクトロンは主としてゲート酸化膜中にエレクトロ
ントラップを形成する。

【００７７】ここで、ゲート／ドレイン間に印加される
前記の補正電位を制御することにより、前記のような、
ゲート領域内でとりわけ局所的にしきい値電圧が低かっ
た部分に対応した領域にだけホットエレクトロンは発生
させることが可能になり、よってゲート酸化膜中の、こ
の局所的領域に対応した部分にだけ、選択的にエレクト
ロントラップを形成させることができる。

【００７８】このようにしてゲート酸化膜中にエレクト
ロントラップが形成されると、補正加工工程の終了後に
も消滅することなく、ゲート酸化膜中のエレクトロント
ラップは保持される。したがって、補正加工後に固体撮
像素子を通常の動作条件で作動させた場合、前記のゲー
ト領域内でとりわけ局所的にしきい値電圧が低かった部
分に着目すると、ゲート電極に供給された正電位によっ
て移動する自由電子の一部が、前記の補正加工で形成さ
れているエレクトロントラップによって捕獲される。

【００７９】この結果、この局所的領域のソース／ドレ
イン間にチャネルを形成するには、補正工程前の局所的
しきい値電圧よりも高い電位を、ゲート電極に供給する
必要があることになる。前記のように、通常の動作時に
必要とされる高い電位が、他の正常領域の正常な局所的
しきい値電圧に等しくなるよう、エレクトロントラップ
形成量したがって補正加工におけるバイアス電圧を制御
することにより、この画素の全ゲート領域にわたって、
局所的しきい値電圧が等しくなるよう補正することがで
きる。

【００８０】以上は、エレクトロントラップが形成され
るモデルにしたがい説明したが、他のモデルである、界
面準位が形成される場合についても同様に説明すること
ができる。すなわち、局所的しきい値電圧が低い領域
に、ホットキャリアによって界面準位が形成されると、
これがポテンシャル障壁となって作用するから、動作時
においてこのポテンシャル障壁の分だけ更に高い電位を
与えないと、チャネルが形成されるに十分な電位が供給
されなくなる。

【００８１】この、必要とされる高い電位が他の領域の
局所的しきい値電圧と等しくなるよう、界面準位の形成
したがって補正加工の電位を制御することにより、この
画素の全ゲート領域にわたって、局所的しきい値電圧が
等しくなるよう補正することができる。

【００８２】前記のように、本発明は補正加工工程にお
いて、感度が異なる画素の各々についてホットキャリア
を意図的に発生させる処理を順次実行することにより、
エレクトロントラップあるいは界面準位を形成させ、こ
れによってゲート領域の局所的しきい値電圧を全ゲート
領域にわたって等しくする。これにより、各画素内のし
きい値電圧のバラツキが改善されて、画素内の感度が均
一化されるから、各画素について出力電圧の直線特性が
改善される。

【００８３】さらに前記のようなメカニズムによって、
ゲート領域内での局所的なしきい値電圧ＬＶｔｈの不均
一が解消され、各画素のしきい値電圧Ｖｔｈの平準化が
なされるとともに、画素間の感度のバラツキを抑えるこ
とができ、よって固体撮像素子全体の出力電圧の直線特
性が改善される。

【００８４】つぎに、本発明に係る固体撮像素子の補正
装置の実施形態を説明する。図９は、本発明に係る固体
撮像素子の補正装置の一実施形態のブロック構成図であ
る。また図１０は、図９に示された補正装置による工程
のフローチャートである。

【００８５】両図において、本発明に係る固体撮像素子
の補正装置Ａｐは、固体撮像素子ＳＤのセンスアンプ２
４の出力２４ａを受ける増幅器２５、増幅器２５の出力
２５ａと判定基準値Ｖｃｐとの比較出力をするコンパレ
ータ２６、固体撮像素子ＳＤのカラムデコーダ２２およ
びローデコーダ２３、センスアンプ２４に信号２７ｃ、
２７ｄ、２７ａそれぞれを送り、またコンパレータ２６
からの出力信号２６ａおよびタイマー２９からの経時信
号２９ａを受けて補正用電圧発生回路２８に制御信号２
７ｂを発信する制御回路２７、制御信号２７ｂを受けて
固体撮像素子ＳＤの画素のゲート電極およびドレイン電
極にバイアス電圧２８ａ、２８ｂを送る補正用電圧発生
回路２８、タイマー２９から構成されている。

【００８６】この補正装置Ａｐに接続され、補正加工さ
れる固体撮像素子ＳＤは、画素２１が複数個、マトリク
ス状に配列されたフォトセル２０と、カラムデコーダ２
２およびローデコーダ２３、さらにカラムデコーダ２２
に接続されたセンスアンプ２４からなり、カラムデコー
ダ２２およびローデコーダ２３で指定された画素２１の
出力がセンスアンプ２４を経てなされるものである。

【００８７】補正装置Ａｐの動作を、図１０のフローチ
ャートに基づき説明する。固体撮像素子の画素の感度の
バラツキを検査するため、フォトセル２０を一様光で照
射する（ステップＳ２０）。各画素から出力が出た状態
で、制御回路２７がフォトセル２０のカラム／ロー選択
信号２７ｃ、２７ｄを送る（ステップＳ２１）。これに
よって、画素２１が選択され（ステップＳ２２）、画素
２１によるセンス出力は、センスアンプ２４から電圧信
号２４ａで取り出される。

【００８８】電圧信号２４ａは増幅器２５で増幅され、
さらにコンパレータ２６で判定基準値Ｖｃｐと比較され
る（ステップＳ２３）。ここで画素出力が判定基準値Ｖ
ｃｐを超えると（ステップＳ２４）、この画素２１には
ゲート領域に不均一部分があると判定され、これ以降、
補正装置Ａｐは補正モードに移行する。

【００８９】また一方、ステップＳ２４で画素出力が判
定基準値Ｖｃｐを超えない場合は、この画素は正常と判
定され、ステップＳ２１に戻ってつぎの画素が検査され
る。

【００９０】補正モードに移行した補正装置Ａｐの制御
回路２７は、センスアンプ２４を停止させ（ステップＳ
２５）、ついで補正用電圧発生回路２８に指示して、こ
の画素２１のゲート〜ドレイン間にバイアス電圧２８
ａ、２８ｂを印加する（ステップＳ２６）。これによ
り、画素２１のゲート〜ドレイン間にバイアス電圧がか
かり、ゲート領域にホットキャリアが発生して、補正加
工が開始される。制御回路２７は、タイマー２９からの
経時信号２９ａに基づき計時し、所定の時間だけゲート
〜ドレイン間にバイアス電圧を印加し、所定の時間が過
ぎればこの画素への補正加工を終える（ステップＳ２
７）。

【００９１】ついで前記検査モードおよび補正モード
を、全画素について実行し、全画素が完了した時点で補
正加工を終了する。

【００９２】このように、本発明の補正装置Ａｐでは、
すべて自動的に進行するから、補正に手間がかかること
なく、しかも迅速な処理が可能になる。なお、画素感度
の検査結果等は、例えばモニターなどに表示して目視確
認することも可能であるが、本発明の補正装置Ａｐは前
記のように、目視確認を全く行わなくても自動操業が可
能であり、したがって生産性に優れる。

【００９３】また、前記実施形態では一つずつの画素に
つきバラツキを判定して、各画素に適するバイアス電圧
を調整することも可能となっているが、バラツキの程度
がある範囲内に常に収まるような同一ロットなどの場合
には、画素全数の検査を省略する構成も可能である。

【００９４】さらに、バイアス電圧を全画素に一挙に印
加して、補正を全画素一挙に実行する構成も可能であ
る。この場合、正常な感度の画素にはホットキャリアが
発生しないようバイアス電圧を制御する必要がある。

【００９５】さらに本発明の補正装置Ａｐでは、補正モ
ード終了の段階で、直ちに検査モードに戻って補正した
画素の特性を直ちに検査できるから、反復加工などが極
めて容易になり、生産性はさらに向上する。

【００９６】つぎに図１１は、本発明に係る補正方法の
他の実施形態のフローチャートである。また図１２は、
本発明に係る補正装置の他の実施形態における測定／ア
ドレス同定動作の説明図、図１３は図１２に続くイオン
打ち込み動作を説明する模式断面図、図１４は補正装置
により補正がなされた固体撮像素子による、ムラのない
撮像画面例を示す正面図である。

【００９７】本実施形態の補正方法は、画出し後の固体
撮像素子にイオン打ち込みをすることにより、感度ムラ
或いは出力リニアリティ不良を補正して、デバイスの出
力リニアリティ特性を改善するとともに、ドリフトがな
い安定した出力の固体撮像素子を得るものである。

【００９８】図１１に示されるように、感度ムラ或いは
出力リニアリティ不良がある固体撮像素子を対象とし
て、同一の光照射量を与え、各画素の出力電圧の不均一
部分の有無を観察検査する（ステップＳ１１）。ここで
出力電圧の不均一があると（ステップＳ１２）、図１２
に示されるように画像ＩｓＯ’にムラが観察されるか
ら、不均一部分の番地の同定がなされる。

【００９９】このようにして不均一部分の番地の同定が
なされると、画素内の不均一部分につき、逆導電型の元
素によるイオン注入を選択的に実施する（ステップＳ１
３）。イオン注入は例えば、図１３に示されるように、
着目部分以外をマスクＭｋで覆い、着目部分にイオンＩ
２を注入する。

【０１００】このように、検出された、感度ムラ或いは
出力リニアリティ不良がある全画素の各々に、逆導電型
の元素によるイオン注入を選択的に行い、前記補正を対
象とする画素すべてにつき実施することで（ステップＳ
１４）、画素間の感度のバラツキを抑え、よって出力電
圧の直線特性が改善される。

【０１０１】このようにして補正された固体撮像素子に
よって、一様な照度の被写体を撮像した画像は、図１４
に示されるようなムラのない良好な画像ＩｓＮ’とな
る。

【０１０２】

【発明の効果】以上詳述したように、本発明の請求項１
に係る固体撮像素子の補正方法は、ＭＯＳ型電界効果ト
ランジスタで構成され、感度ムラ或いは出力リニアリテ
ィ不良がある画素を有する固体撮像素子に適用され、感
度ムラ或いは出力リニアリティ不良がある各画素に、チ
ャネルホットキャリアが発生するようなバイアス電圧を
順次印加し、しかもバイアス電圧の印加による補正は、
各画素内での局所的しきい値電圧のばらつきが所定の範
囲内になるまで継続されるものである。

【０１０３】したがって、一個のゲート領域全体のしき
い値電圧のばらつきが小さくなり、しかも各画素につき
順次ホットキャリア注入をさせることで、デバイス内の
各画素間のしきい値電圧のばらつきも均一化でき、よっ
て各画素内、全画素間の特性を揃えることができるとい
う効果を奏する。すなわち補正加工によって、出力リニ
アリティ特性を改善でき、かつドリフトがない安定した
出力の固体撮像素子に補正することができる。

【０１０４】本発明の請求項２に係る固体撮像素子の補
正方法は、請求項１記載の方法において、前記全画素に
バイアス電圧を一挙に印加し、しかも前記バイアス電圧
は、前記感度ムラ或いは出力リニアリティ不良がある各
画素にチャネルホットキャリアを発生させるのに十分な
電圧とし、前記印加は、前記感度ムラ或いは出力リニア
リティ不良がある各画素内での局所的しきい値電圧のば
らつきが所定の範囲内になるまで継続されるものであ
る。

【０１０５】この結果、全画素にバイアス電圧を一挙に
印加することで、各画素内のバラツキを有する部分にお
いて一斉にホットキャリアが発生し、この作用で各画素
の補正処理が同一時間内に、同時に一斉に進行する。し
かもこの際、印加するバイアス電圧を、各画素内のバラ
ツキを有する部分すなわち局所的しきい値電圧が低い部
分にチャネルホットキャリアを発生させるのに十分な電
圧とするから、元来高い局所的しきい値電圧を有してい
る正常な部分ではホットキャリアの発生がなく、あるい
は少なく、よって不良部分のみを選択的に、かつ時間的
に一斉に補正することができる。このようにして全画素
にバイアス電圧を印加することによって、各画素内のＬ
Ｖｔｈのばらつきを補正し、出力電圧のドリフトの発生
を抑え、かつ全画素間の特性を揃えることができる。

【０１０６】本発明の請求項３に係る固体撮像素子の補
正方法は、ＭＯＳ型電界効果トランジスタで構成され、
感度ムラ或いは出力リニアリティ不良がある画素を有す
る、しかも製造済みの固体撮像素子に対して適用される
補正方法であり、前記感度ムラ或いは出力リニアリティ
不良がある各画素の、ドーパント活性度が局所的に高い
部分に選択的に、逆電導型のドーパント原子をイオン打
ち込みするものであるから、局所的に高かったドーパン
ト活性度を抑えて均質化でき、各画素内の特性を揃える
ことができる。さらにこの補正方法を各画素につき実施
することで、全画素間の特性を揃えることができ、よっ
て製造済みの固体撮像素子を補正加工することで、その
特性を改善することが可能になる。

【０１０７】本発明の請求項４に係る固体撮像素子の補
正装置は、ＭＯＳ型電界効果トランジスタで構成され、
感度ムラ或いは出力リニアリティ不良がある画素を有す
る固体撮像素子の補正に適用される補正装置であって、
前記感度ムラ或いは出力リニアリティ不良がある各画素
に、チャネルホットキャリア注入が発生するバイアス電
圧を順次印加し、前記印加は、各画素内での局所的しき
い値電圧のばらつきが所定の範囲内になるまで継続され
る構成とするものである。

【０１０８】この結果、各画素を構成するゲート領域内
に電流が流れやすい、局所的しきい値電圧が低い部分が
存在すると、印加されたバイアス電圧はその部分に集中
的に作用するから、このようにして局所的しきい値電圧
が低い部分に選択的にチャネルホットキャリアが発生
し、こうしたホットキャリアにより、低い局所的しきい
値電圧が補正される。

【０１０９】そしてバイアス電圧印加を、その画素内で
の局所的しきい値電圧のばらつきが所定の範囲内になる
まで継続することにより、一個のゲート領域全体のしき
い値電圧のばらつきを小さくできる。さらに本装置は各
画素を順次検査し、検査結果に基づき、補正が必要な画
素すべてを対象に順次、しかも一回毎にその画素だけに
バイアス電圧を印加してホットキャリアを発生させるか
ら、正常な画素をスキップすることで時間が節約される
とともに、正常な画素に余計なホットキャリアを発生さ
せることもなく、デバイス内の各画素間のしきい値電圧
のばらつきを均一化することができる。すなわち本装置
による補正加工によって、出力リニアリティ特性を改善
でき、かつドリフトがない安定した出力の固体撮像素子
に補正することができる。

【０１１０】本発明の請求項５に係る固体撮像素子の補
正装置は、請求項１記載の構成において全画素にバイア
ス電圧を一挙に印加し、しかもこのバイアス電圧は感度
ムラ或いは出力リニアリティ不良がある各画素にチャネ
ルホットキャリアを発生させるのに十分な電圧とし、感
度ムラ或いは出力リニアリティ不良がある各画素内での
局所的しきい値電圧のばらつきが所定の範囲内になるま
で印加が継続される構成とするものであるから、チャネ
ルホットキャリアを局所的しきい値電圧が低い部分へ選
択的に注入でき、こうしたホットキャリアの作用で低い
局所的しきい値電圧を高く補正することができる。

【０１１１】さらに、全画素にバイアス電圧を一挙に印
加することで、各画素内のバラツキのある部分で一斉に
ホットキャリアが発生して作用することになり、同一時
間内に複数個の画素の補正処理を同時に一斉に進行させ
ることができる。しかもバイアス電圧を、感度ムラ或い
は出力リニアリティ不良がある各画素、すなわち局所的
しきい値電圧の低い部分にチャネルホットキャリアを発
生させるのに十分な電圧とするから、元来高い局所的し
きい値電圧を有している正常な部分ではホットキャリア
の発生がなく、あるいは少なく、よって不良部分のみに
選択的に、かつ時間的に一斉に補正をかけることがで
き、補正に要する時間を短縮して補正工程の効率を向上
させることが可能になる。

【０１１２】本発明の請求項６に係る固体撮像素子の補
正装置は、ＭＯＳ型電界効果トランジスタで構成され、
感度ムラ或いは出力リニアリティ不良がある画素を有す
る固体撮像素子の補正に適用される補正装置であって、
感度ムラ或いは出力リニアリティ不良がある各画素の、
ドーパント活性度が局所的に高い部分に選択的に、逆電
導型のドーパント原子をイオン打ち込み処理するもので
あるから、この逆電導型のドーパント原子により、局所
的に高かったドーパント活性度が抑えられて均質化さ
れ、よって各画素内の特性を揃える補正処理をすること
ができる。さらにこの補正を各画素につき実施して、全
画素間の特性を揃える補正処理をすることができる。す
なわち本補正装置による補正加工によって、製造済みの
固体撮像素子の出力リニアリティ特性を改善でき、かつ
ドリフトがない安定した出力の固体撮像素子に補正する
ことができる。

【０１１３】本発明の請求項７に係る固体撮像デバイス
は、各画素がＭＯＳ型電界効果トランジスタで構成され
た固体撮像デバイスであって、製造後に、感度ムラ或い
は出力リニアリティ不良がある各画素にホットキャリア
発生による補正加工が施された構成とするものであるか
ら、製造後になされる補正加工によって出力リニアリテ
ィ特性ならびにドリフト特性が改善された固体撮像素子
を得ることが可能になる。

【０１１４】本発明の請求項８に係る固体撮像デバイス
は、画素がＭＯＳ型電界効果トランジスタで構成された
固体撮像デバイスであって、製造後に、各画素中の感度
ムラ或いは出力リニアリティ不良がある部分への、逆電
導型のドーパントイオン打ち込みによる補正加工が施さ
れるものであるから、製造後になされる補正加工によっ
て出力リニアリティ特性ならびにドリフト特性が改善さ
れた固体撮像素子を得ることが可能になる。

【０１１５】前記のように本発明は、光センサーがＭＯ
Ｓ型電界効果（ＦＥＴ）フォトトランジスタで構成され
ている増幅型の固体撮像素子の、センサー部を構成する
ゲート領域について、製造工程終了後の画出し検査の後
に感度ムラ、出力リニアリティ補正を行うことにより、
画素内で均一感度かつ、出力リニアリイティが良好でド
リフトが少ない安定した特性の固体撮像素子を提供する
ことを可能にする。

【図面の簡単な説明】

【図１】本発明に係る固体撮像素子の補正方法の一実施
形態を示すフローチャートである。

【図２】感度ムラのある撮像素子で撮像された、一様な
照度の被写体の撮像例を示す正面図である。

【図３】本発明に係る補正方法の対象となる、既に製造
がなされた固体撮像素子の局所的しきい値にバラツキが
ある画素部分を説明する拡大模式平面図である。

【図４】本発明に係る補正方法による一工程で、バイア
ス電圧印加時のゲート領域に流れる電流を説明する拡大
模式平面図である。

【図５】本発明に係る補正方法によって補正がなされた
撮像素子で撮像された、一様な照度の被写体の撮像例を
示す正面図である。

【図６】本発明に係る補正方法によって補正がなされた
固体撮像素子の、局所的しきい値が平坦化されたゲート
領域を説明する拡大模式平面図である。

【図７】本発明に係る補正方法によって補正がなされた
固体撮像素子の、図６に示されたゲート領域内の各位置
におけるポテンシャル電位を示す模式図である。

【図８】本発明に係る補正方法によって補正がなされた
固体撮像素子のリニアリティ特性を示す線図である。

【図９】本発明に係る補正装置の一実施形態のブロック
構成図である。

【図１０】図９に示された補正装置による工程のフロー
チャートである。

【図１１】本発明に係る補正方法の他の実施形態のフロ
ーチャートである。

【図１２】本発明に係る補正装置の他の実施形態におけ
る測定／アドレス同定動作の説明図である。

【図１３】本発明に係る補正装置の、図１２に続くイオ
ン打ち込み動作を説明する模式断面図である。

【図１４】本発明に係る補正装置により補正がなされた
固体撮像素子による、ムラのない撮像画面例を示す正面
図である。

【図１５】局所的しきい値にバラツキがある画素部分を
説明するための拡大模式平面図である。

【図１６】図１５に示されたゲート領域内の各位置にお
けるポテンシャル電位を示す模式図である。

【図１７】ゲート電圧をパラメータとした、出力電圧の
入射光量依存性の線図である。

【符号の説明】

Ｓ１……一様光照射時の不均一検査ステップ、Ｓ２……
不均一有無の判定ステップ、Ｓ３……ホットキャリア発
生ステップ、Ｓ４……全画素実施のためのループのステ
ップ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ＭＯＳ型電界効果トランジスタで構成さ
   れ、感度ムラ或いは出力リニアリティ不良がある画素を
   有する固体撮像素子に適用される補正方法であって、 前記感度ムラ或いは出力リニアリティ不良がある各画素
   に、チャネルホットキャリア注入が発生するバイアス電
   圧を順次印加し、前記バイアス電圧印加は、各画素内で
   の局所的しきい値電圧のばらつきが所定の範囲内になる
   まで継続されることを特徴とする固体撮像素子の補正方
   法。
2. 【請求項２】 前記全画素にバイアス電圧を一挙に印加
   し、しかも前記バイアス電圧は、前記感度ムラ或いは出
   力リニアリティ不良がある各画素にチャネルホットキャ
   リアを発生させるのに十分な電圧とし、前記バイアス電
   圧印加は、前記感度ムラ或いは出力リニアリティ不良が
   ある各画素内での局所的しきい値電圧のばらつきが所定
   の範囲内になるまで継続されることを特徴とする請求項
   １記載の固体撮像素子の補正方法。
3. 【請求項３】 ＭＯＳ型電界効果トランジスタで構成さ
   れ、感度ムラ或いは出力リニアリティ不良がある画素を
   有する固体撮像素子に適用される補正方法であって、 前記感度ムラ或いは出力リニアリティ不良がある各画素
   の、ドーパント活性度が局所的に高い部分に選択的に、
   逆電導型のドーパント原子をイオン打ち込みすることを
   特徴とする固体撮像素子の補正方法。
4. 【請求項４】 ＭＯＳ型電界効果トランジスタで構成さ
   れ、感度ムラ或いは出力リニアリティ不良がある画素を
   有する固体撮像素子の補正に適用される補正装置であっ
   て、 前記感度ムラ或いは出力リニアリティ不良がある各画素
   に、チャネルホットキャリア注入が発生するバイアス電
   圧を順次印加し、前記バイアス電圧印加は、各画素内で
   の局所的しきい値電圧のばらつきが所定の範囲内になる
   まで継続されることを特徴とする固体撮像素子の補正装
   置。
5. 【請求項５】 前記全画素にバイアス電圧を一挙に印加
   し、しかも前記バイアス電圧は、前記感度ムラ或いは出
   力リニアリティ不良がある各画素にチャネルホットキャ
   リアを発生させるのに十分な電圧とし、前記バイアス電
   圧印加は、前記感度ムラ或いは出力リニアリティ不良が
   ある各画素内での局所的しきい値電圧のばらつきが所定
   の範囲内になるまで継続されることを特徴とする請求項
   １記載の固体撮像素子の補正装置。
6. 【請求項６】 ＭＯＳ型電界効果トランジスタで構成さ
   れ、感度ムラ或いは出力リニアリティ不良がある画素を
   有する固体撮像素子の補正に適用される補正装置であっ
   て、 前記感度ムラ或いは出力リニアリティ不良がある各画素
   の、ドーパント活性度が局所的に高い部分に選択的に、
   逆電導型のドーパント原子をイオン打ち込みすることを
   特徴とする固体撮像素子の補正装置。
7. 【請求項７】 各画素がＭＯＳ型電界効果トランジスタ
   で構成された固体撮像デバイスであって、 製造後に、感度ムラ或いは出力リニアリティ不良がある
   各画素にホットキャリア発生による補正加工が施された
   ことを特徴とする固体撮像デバイス。
8. 【請求項８】 画素がＭＯＳ型電界効果トランジスタで
   構成された固体撮像デバイスであって、 製造後に、各画素中の感度ムラ或いは出力リニアリティ
   不良がある部分への、逆電導型のドーパントイオン打ち
   込みによる補正加工が施されたことを特徴とする固体撮
   像デバイス。