JPH10282240A - Waveform shaping circuit - Google Patents

Waveform shaping circuit

Info

Publication number
JPH10282240A
JPH10282240A JP9054697A JP9054697A JPH10282240A JP H10282240 A JPH10282240 A JP H10282240A JP 9054697 A JP9054697 A JP 9054697A JP 9054697 A JP9054697 A JP 9054697A JP H10282240 A JPH10282240 A JP H10282240A
Authority
JP
Japan
Prior art keywords
circuit
signal
sample
differential amplifier
crest
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9054697A
Other languages
Japanese (ja)
Inventor
Takao Minami
孝男 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENSHI ENG
Jeol Ltd
Jeol Engineering Co Ltd
Original Assignee
NIPPON DENSHI ENG
Jeol Ltd
Jeol Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENSHI ENG, Jeol Ltd, Jeol Engineering Co Ltd filed Critical NIPPON DENSHI ENG
Priority to JP9054697A priority Critical patent/JPH10282240A/en
Publication of JPH10282240A publication Critical patent/JPH10282240A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Measurement Of Radiation (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent fluctuation from occurring in crest and a baseline even when noise is superimposed on step form waves by providing a differential amplifier which receives the input of a signal delayed by holding a crest value just before the change of crest by a sample hold circuit and of a signal after the change of crest. SOLUTION: When the occurrence of radiation is detected at an event circuit, a sample hold circuit 5 is set to a hold mode during the period of the generation of pulses from a point of approximately 1/2 of the amount of delay of a delay line 1, and a level just before the change of step form waves is held in a capacitor CH. As a result of this, a pulse that a signal of the output end B of a differential amplifier 2 is deducted from a signal of the output end D of the sample hold circuit 5 occurs in the output end E of a differential amplifier 7. A smoothing circuit 3 smooths a step form output signal from a preamplifier with a low S/N ratio to remove noise and obtains the center of the crest. By this, the sample hold circuit 5 can hold the center of the crest and eliminate the fluctuation of output which occurs due to noise.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は放射線等の測定にお
いて、入力信号を所定の時間幅のパルス信号に成形する
ための波形成形方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform shaping method for shaping an input signal into a pulse signal having a predetermined time width in measuring radiation or the like.

【0002】[0002]

【従来の技術】図5に示すように、シリコンあるいはゲ
ルマニウム半導体検出器21を用いた高分解能の放射線
測定装置においては、光子のエネルギに比例した高さの
階段波を出力する前置増幅器22が使用される。前置増
幅器22の概要は、図示したようにオペアンプの入出力
間にコンデンサが接続された積分器で、放射線が検出さ
れるたびにコンデンサは電荷を蓄積するため出力は階段
波となる。この階段波出力は、回路が飽和する前にスイ
ッチで短期間コンデンサを短絡して電荷を放電すること
でリセットされる。図5に示した光帰還型前置増幅器の
リセットは、積分器出力と基準電圧を比較し、積分器出
力が基準電圧以上になると出力する弁別器によりLED
を点灯して積分器入力側のむき出しにされたFETのゲ
ートに照射してゲート・ソース間を短絡することで行わ
れる。
2. Description of the Related Art As shown in FIG. 5, in a high-resolution radiation measuring apparatus using a silicon or germanium semiconductor detector 21, a preamplifier 22 for outputting a step wave having a height proportional to the energy of photons is provided. used. The outline of the preamplifier 22 is an integrator in which a capacitor is connected between the input and output of the operational amplifier as shown in the figure. Each time radiation is detected, the capacitor accumulates an electric charge, so that the output becomes a step wave. This staircase output is reset by short-circuiting the capacitor with a switch for a short period of time before the circuit saturates to discharge the charge. The optical feedback type preamplifier shown in FIG. 5 is reset by comparing the integrator output with the reference voltage, and outputting a signal when the integrator output exceeds the reference voltage.
Is turned on to irradiate the exposed FET gate on the integrator input side to short-circuit the gate and source.

【0003】前置増幅器22の階段波出力は、図6に示
す主増幅器23で、個々の階段波の波高に比例した孤立
したパルスに変換されて計測される。主増幅器において
孤立したパルスに変換することを波形成形と言い、図7
に示すように、ガウス波成形(図7(a))、三角波成
形(図7(b))、台形波成形(図7(c))等様々な
成形が行われている。
The staircase wave output of the preamplifier 22 is measured by the main amplifier 23 shown in FIG. 6 after being converted into an isolated pulse proportional to the wave height of each staircase wave. The conversion into isolated pulses in the main amplifier is called waveform shaping,
As shown in FIG. 7, various shapes such as Gaussian wave shaping (FIG. 7A), triangular wave shaping (FIG. 7B), and trapezoidal wave shaping (FIG. 7C) are performed.

【0004】図8に示すように、一般的な波形成形回路
は、微分回路24と数段の低域通過フィルタ回路(図示
の例では低域通過フィルタ回路25〜27の3段)で構
成される。図8に示したように、ガウス波以外は各フィ
ルタ段の出力を加算器28で適当に加算することにより
目的とする成形波を得ることができる。
As shown in FIG. 8, a general waveform shaping circuit includes a differentiating circuit 24 and several stages of low-pass filter circuits (three stages of low-pass filter circuits 25 to 27 in the illustrated example). You. As shown in FIG. 8, a desired shaped wave can be obtained by appropriately adding the outputs of the respective filter stages by the adder 28 except for the Gaussian wave.

【0005】ところで、階段波を出力する前置増幅器の
主増幅器として、ディレー・クリッピングを使用したパ
ルス信号の生成方式がある(特公平4−79555号公
報)が、この方式を図9のブロック図、図10の波形図
により概略説明する。図示しない前置増幅器からの階段
波(a)は、差動増幅器32の一方の入力端子に加えら
れる。一方、差動増幅器32の出力は信号検出回路33
で検出され、検出信号(b)は、シングルショット回路
34、35のシングルショットパルス幅分だけ遅延を受
けてパルス信号(d)が生成される。階段波(a)が入
力される演算増幅器30は、スイッチ38を介して演算
増幅器31に接続され、これらでサンプル・ホールド回
路を構成している。サンプル・ホールド回路の出力は差
動増幅器32の他方の入力端子に加えられるようになっ
ている。そこで、スイッチ38を遅延パルス信号(d)
でオンして階段波の波高をサンプル・ホールドし、遅延
した階段波(e)を差動増幅器32の他方の入力端子に
加えると、階段波(a)と遅延した階段波(e)との差
信号(f)が得られ、この信号は個々の階段波の高さに
比例した孤立したパルスとなる。
As a main amplifier of a preamplifier for outputting a staircase wave, there is a method of generating a pulse signal using delay clipping (Japanese Patent Publication No. 4-79555). This method is shown in the block diagram of FIG. This will be schematically described with reference to the waveform diagram of FIG. A staircase wave (a) from a preamplifier (not shown) is applied to one input terminal of a differential amplifier 32. On the other hand, the output of the differential amplifier 32 is
The detection signal (b) is delayed by the single shot pulse width of the single shot circuits 34 and 35 to generate a pulse signal (d). The operational amplifier 30 to which the staircase wave (a) is input is connected to the operational amplifier 31 via the switch 38, and these constitute a sample and hold circuit. The output of the sample and hold circuit is applied to the other input terminal of the differential amplifier 32. Then, the switch 38 is set to the delay pulse signal (d).
And the sample height of the staircase wave is sampled and held, and the delayed staircase wave (e) is applied to the other input terminal of the differential amplifier 32. When the staircase wave (a) and the delayed staircase wave (e) A difference signal (f) is obtained, which is an isolated pulse proportional to the height of the individual step wave.

【0006】[0006]

【発明が解決しようとする課題】図9に示した方式は、
階段波の各段の波高が安定で、かつ雑音の無い場合に限
って階段波の波高に相当するパルス信号を生成すること
ができる。しかし、信号の遅延手段としてのサンプル・
ホールド回路は、入力信号のホールドにあたって、ホー
ルド・モードにされた瞬間の入力信号レベルを保持する
ため、図11に示すように入力信号(階段波)に雑音が
重畳されている場合にあっては、サンプル・ホールド回
路の出力(e)は最大の雑音の幅だけの揺らぎを生じ、
差動増幅回路32で原信号と遅延後の信号との差をとる
ことで生成されるパルス信号(f)の波高も、また、ベ
ースラインも同様に雑音の幅だけの揺らぎを生じること
になる。特公平4−79555号では、演算誤差検出回
路36でベースライン補正電圧を発生してチャージ・コ
ンデンサ37のベース側に加えているが、ここでの演算
誤差検出回路36は、一般的なベースライン安定化回路
と考えられ、直流誤差の補正がなされるだけであり、た
とえベース補正が施されても、直流レベルが変化するだ
けで雑音による揺らぎは除くことはできない。
The method shown in FIG. 9 is as follows.
A pulse signal corresponding to the height of the staircase wave can be generated only when the wave height of each stage of the staircase wave is stable and there is no noise. However, the sample
When holding the input signal, the hold circuit holds the input signal level at the moment when the hold mode is set. Therefore, when noise is superimposed on the input signal (staircase wave) as shown in FIG. , The output (e) of the sample and hold circuit fluctuates by the width of the maximum noise,
The pulse height of the pulse signal (f) generated by taking the difference between the original signal and the delayed signal in the differential amplifier circuit 32, and the base line also similarly fluctuates by the width of the noise. . In Japanese Patent Publication No. 4-79555, a baseline correction voltage is generated by an operation error detection circuit 36 and applied to the base side of the charge capacitor 37. However, the operation error detection circuit 36 here uses a general baseline. It is considered as a stabilization circuit, and only corrects a DC error. Even if a base correction is performed, fluctuations due to noise cannot be eliminated only by changing the DC level.

【0007】このように特公平4−79555号に述べ
られている波形成形方法で生成されたパルス信号は、同
じ放射線信号であっても重畳されている雑音のために成
形毎に異なる波高を持つことが考えられる。
The pulse signal generated by the waveform shaping method described in Japanese Patent Publication No. 4-79555 has a different wave height for each shaping due to superimposed noise even for the same radiation signal. It is possible.

【0008】本発明は上記課題を解決するためのもの
で、階段波に雑音が重畳されている場合にも、波高、ベ
ースラインとも揺らぎを生ずることがない波形成形回路
を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide a waveform shaping circuit that does not cause fluctuations in both the wave height and the baseline even when noise is superimposed on the staircase wave. I do.

【0009】[0009]

【課題を解決するための手段】本発明は、階段状に波高
が変化する信号が入力されるサンプル・ホールド回路
と、サンプル・ホールド回路により波高が変化する直前
の波高値をホールドして遅延させた信号と、波高が変化
した後の信号とが入力される差動増幅回路とを備えた波
形成形回路であって、サンプル・ホールド回路の入力側
に平滑回路を設けたことを特徴とする。また、本発明
は、差動増幅回路の出力側に積分回路を接続したことを
特徴とする。また、本発明は、平滑回路に平滑時定数を
切り替える手段を設けたことを特徴とする。
According to the present invention, there is provided a sample and hold circuit to which a signal whose wave height changes stepwise is input, and a sample and hold circuit for holding and delaying the wave height immediately before the wave height changes. And a differential amplifier circuit to which the signal after the change in the wave height is inputted, wherein a smoothing circuit is provided on the input side of the sample-and-hold circuit. Further, the present invention is characterized in that an integrating circuit is connected to the output side of the differential amplifier circuit. Further, the present invention is characterized in that a means for switching a smoothing time constant is provided in the smoothing circuit.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態を説明
する。図1は本発明の実施の形態の例を示す図、図2は
図1のタイミング波形を示す図である。図中、1は遅延
線、2はオペアンプ、3は平滑回路、4、6は半導体ス
イッチ、5はサンプル・ホールド回路、7は差動アンプ
である。図において、(A)には階段波を出力する前置
増幅器(図示せず)からの階段波信号が入力され、
(B)には遅延線1の遅延量だけ遅れた階段波信号が生
じる(図2(A)、(B))。イベント検出回路(図示
せず)で放射線の発生が検出されない状態では、サンプ
ル・ホールド回路5はサンプル・モードにあり、SW1
は開、SW2は閉の状態にある。この時、(B)(オペ
アンプ2の出力端)と(D)(サンプル・ホールド回路
5の出力端)には同一信号が生じるため、差動アンプ7
の出力端(E)ではゼロレベルとなるが、差動アンプ7
の+端子側は平滑回路3を通過して雑音が除去された
(D)の信号が入力され、差動アンプ7の−端子側は、
オペアンプ2の出力端(B)の雑音を含む信号が入力さ
れるため、雑音は相殺されずに出力されることになる
(図2(E))。
Embodiments of the present invention will be described below. FIG. 1 is a diagram showing an example of an embodiment of the present invention, and FIG. 2 is a diagram showing a timing waveform of FIG. In the figure, 1 is a delay line, 2 is an operational amplifier, 3 is a smoothing circuit, 4 and 6 are semiconductor switches, 5 is a sample and hold circuit, and 7 is a differential amplifier. In the figure, a staircase wave signal from a preamplifier (not shown) that outputs a staircase wave is input to (A),
In FIG. 2B, a staircase wave signal delayed by the delay amount of the delay line 1 is generated (FIGS. 2A and 2B). When no radiation is detected by an event detection circuit (not shown), the sample and hold circuit 5 is in the sample mode and SW1
Is open and SW2 is closed. At this time, since the same signal is generated at (B) (the output terminal of the operational amplifier 2) and (D) (the output terminal of the sample-and-hold circuit 5), the differential amplifier 7
At the output terminal (E) of the differential amplifier 7
The (D) signal from which noise has been removed through the smoothing circuit 3 is input to the + terminal side of the differential amplifier 7.
Since a signal including noise at the output terminal (B) of the operational amplifier 2 is input, the noise is output without being canceled out (FIG. 2E).

【0011】放射線の発生がイベント検出回路で検出さ
れるとサンプル・ホールド回路5は、遅延線1の遅延量
の約1/2の点からパルス生成の期間ホールド・モード
にされる。この時点から今まで閉となっていたSW2は
開となって、階段波が変化する直前のレベルがコンデン
サCH に保持される。この結果、差動アンプ7の出力端
(E)には、サンプル・ホールド回路出力端(D)の信
号から差動アンプ2の出力端(B)の信号が差し引かれ
たパルス信号が生じることにな。
When the occurrence of radiation is detected by the event detection circuit, the sample-and-hold circuit 5 is set to the hold mode during a period of pulse generation from a point of about 1/2 of the delay amount of the delay line 1. The SW2 had the closed far from this point in the open, the level immediately before the staircase is changed is held in the capacitor C H. As a result, a pulse signal is generated at the output terminal (E) of the differential amplifier 7 by subtracting the signal at the output terminal (B) of the differential amplifier 2 from the signal at the output terminal (D) of the sample and hold circuit. What.

【0012】平滑回路3はS/N比の悪い前置増幅器か
らの階段波出力信号を平滑化して雑音を除去すると共
に、波高の中心を求めるものである。これにより、サン
プル・ホールド回路5は波高の中心をホールドし、雑音
のために生じる出力の揺らぎをなくすことができる。
The smoothing circuit 3 smoothes the staircase output signal from the preamplifier having a poor S / N ratio to remove noise and obtain the center of the wave height. As a result, the sample and hold circuit 5 holds the center of the wave height, and can eliminate output fluctuations caused by noise.

【0013】半導体スイッチ4(SW1)は平滑回路3
のセットリング時間を短縮するものである。すなわち、
(B)における階段波の波高が変化した場合の平滑回路
3出力端(C)の信号は(図2(C))、平滑時定数に
比例して指数間接的に変化するため安定した波高値にな
るまで長時間を要することになり、成形間隔は平滑時定
数で制限されることになる。しかし、サンプル・ホール
ド回路5がホールド・モード(SW2開)になった直
後、SW1を直ちに閉にして平滑抵抗RS を短絡し、平
滑時定数を極めて小さくすれば平滑回路3の出力は入力
信号レベルに素早く追従するため、成形間隔が平滑時定
数によって制限されることはなくなる。この場合SW1
の短絡時間が長いと平滑化に影響を与えるため、短絡時
間は可能な限り短い方がよい。
The semiconductor switch 4 (SW1) includes a smoothing circuit 3
Is to shorten the settling time. That is,
When the crest of the staircase wave in (B) changes, the signal at the output terminal (C) of the smoothing circuit 3 (FIG. 2 (C)) changes exponentially and indirectly in proportion to the smoothing time constant, so that a stable crest value is obtained. , It takes a long time, and the molding interval is limited by the smoothing time constant. However, immediately after the sample-and-hold circuit 5 enters the hold mode (SW2 open), SW1 is immediately closed to short-circuit the smoothing resistor R S , and if the smoothing time constant is made extremely small, the output of the smoothing circuit 3 becomes the input signal. Since the level is quickly followed, the molding interval is no longer limited by the smoothing time constant. In this case, SW1
If the short-circuit time is long, the smoothing is affected, so the short-circuit time should be as short as possible.

【0014】なお、前述したようにパルス信号が生成さ
れない期間は差動アンプ7の出力端(E)の信号がゼロ
レベルとなるように、SW1は開、サンプル・ホールド
回路はSW2を閉としてサンプル・モードとし、差動ア
ンプ7の各入力端子が同一のベースラインとなるように
する。
As described above, during a period in which no pulse signal is generated, SW1 is opened and the sample and hold circuit is closed with SW2 closed so that the signal at the output terminal (E) of the differential amplifier 7 is at zero level. The mode is set so that each input terminal of the differential amplifier 7 has the same baseline.

【0015】次に、本発明の他の実施の形態について説
明する。図3は図1にさらに積分回路を接続した成形回
路を示す図、図4はタイミング波形図であり、図1と同
一参照数字は同一内容を示している。なお、8はゲーテ
ッド・インテグレーター、9,11は半導体スイッチ、
10はオペアンプである。
Next, another embodiment of the present invention will be described. FIG. 3 is a diagram showing a shaping circuit in which an integrating circuit is further connected to FIG. 1, and FIG. 4 is a timing waveform diagram. The same reference numerals as those in FIG. 1 indicate the same contents. 8 is a gated integrator, 9 and 11 are semiconductor switches,
Reference numeral 10 denotes an operational amplifier.

【0016】ゲーテッド・インテグレーター8は、半導
体スイッチ9(SW3)を介して差動アンプ7の出力が
入力され、オペアンプ10の入出力間にコンデンサを接
続した積分器で入力信号を積分し、波高計測の後に半導
体スイッチ11(SW4)を短絡してリセットする構成
からなっており、波高値に重畳された雑音による影響を
除くためのものである。
The gated integrator 8 receives the output of the differential amplifier 7 via the semiconductor switch 9 (SW3), integrates the input signal with an integrator having a capacitor connected between the input and output of the operational amplifier 10, and measures the wave height. After that, the semiconductor switch 11 (SW4) is short-circuited and reset to remove the influence of noise superimposed on the peak value.

【0017】イベント検出回路で放射線の発生が検出さ
れない状態では、サンプル・ホールド回路5はサンプル
・モードにあり、スイッチ4(SW1)、スイッチ9
(SW3)、スイッチ11(SW4)は開、スイッチ6
(SW2)は閉の状態にある。この時、(B)(オペア
ンプ2の出力端)と(D)(サンプル・ホールド回路5
の出力端)には同一信号が生じるため、差動アンプ7の
出力端(E)ではゼロレベルとなるが、差動アンプ7の
+端子側は平滑回路3を通過して雑音が除去された
(D)の信号が入力され、差動アンプ7の−端子側は、
オペアンプ2の出力端(B)の雑音を含む信号が入力さ
れるため、雑音は相殺されずに出力されるのは図1の場
合と同じである。
When no radiation is detected by the event detection circuit, the sample and hold circuit 5 is in the sample mode, and the switch 4 (SW1) and the switch 9
(SW3), switch 11 (SW4) is open, switch 6
(SW2) is in a closed state. At this time, (B) (the output terminal of the operational amplifier 2) and (D) (the sample-and-hold circuit 5)
Since the same signal is generated at the output terminal (E), the output terminal (E) of the differential amplifier 7 has a zero level, but the + terminal side of the differential amplifier 7 has passed through the smoothing circuit 3 to remove noise. The signal (D) is input, and the negative terminal of the differential amplifier 7 is
Since a signal including noise at the output terminal (B) of the operational amplifier 2 is input, the noise is output without being cancelled, as in the case of FIG.

【0018】放射線の発生がイベント検出回路で検出さ
れると、サンプル・ホールド回路5は、遅延線の遅延量
の約1/2の点からパルス生成の期間ホールド・モード
にされ、この時点から今まで閉となっていたSW2は開
となって、階段波が変化する直前のレベルがコンデンサ
H に保持される。
When the occurrence of radiation is detected by the event detection circuit, the sample-and-hold circuit 5 is set to the hold mode for a period of pulse generation from a point of about 1/2 of the delay amount of the delay line. so the SW2 which has been closed and opened up, the level immediately before the staircase is changed is held in the capacitor C H.

【0019】この結果、差動アンプ7出力(E)は、サ
ンプル・ホールド回路の出力端(D)の信号からオペア
ンプ2の出力端(B)の信号が差し引かれたパルス信号
が生じることになる。
As a result, the differential amplifier 7 output (E) generates a pulse signal in which the signal at the output terminal (B) of the operational amplifier 2 is subtracted from the signal at the output terminal (D) of the sample and hold circuit. .

【0020】パルス信号が安定した後、スイッチ9(S
W3)を閉じると、ゲーテッド・インテグレーターはパ
ルス信号の積分を開始する。これにより、(F)は時間
と共に直線的に上昇していく。パルス信号の特定期間の
積分が終了すると、スイッチ9(SW3)は開とされ、
積分結果がCiにホールドされる。このホールド値はA
D変換器(図示しない)で計測された後、スイッチ11
(SW4)を閉とすることで、リセットされる。
After the pulse signal is stabilized, the switch 9 (S
When W3) is closed, the gated integrator starts to integrate the pulse signal. Thereby, (F) rises linearly with time. When the integration of the specific period of the pulse signal is completed, the switch 9 (SW3) is opened,
The integration result is held in Ci. This hold value is A
After being measured by a D converter (not shown), the switch 11
It is reset by closing (SW4).

【0021】図1で示した実施の形態例のような回路で
成形されたパルス信号を直接に一般的な放射線用AD変
換器で計測した場合には、最初に生じた雑音ピークをA
D変換するため、最大で雑音振幅に相当する誤差を生じ
ることになる。しかし、積分を施せば波高値を中心とし
た雑音は相殺されて雑音による誤差は生じないことにな
る。
When a pulse signal formed by a circuit as in the embodiment shown in FIG. 1 is directly measured by a general radiation AD converter, the noise peak that occurs first is represented by A.
Due to the D conversion, an error corresponding to the noise amplitude at the maximum occurs. However, if the integration is performed, noise centered on the peak value is canceled, and no error due to the noise occurs.

【0022】なお、パルス信号が生成されない期間は差
動アンプ7の出力(E)はゼロレベルとなるようにSW
1は開、サンプル・ホールド・アンプはSW2を閉とし
てサンプル・モードにされる。また、ゲーテッド・イン
テグレーター出力(F)は積分、および積分結果がホー
ルドされている期間を除いてゼロレベルとなるようにS
W3は開、W4は閉とされる。
During a period in which no pulse signal is generated, the output (E) of the differential amplifier 7 is set to a zero level so that
1 is open, the sample and hold amplifier is closed and SW2 is set to the sample mode. Further, the gated integrator output (F) is set to zero level except for the integration and the period during which the integration result is held.
W3 is open and W4 is closed.

【0023】[0023]

【発明の効果】以上のように本発明によれば、サンプル
・ホールド回路の入力に平滑回路を設けて信号の平滑化
を行って重畳する雑音を除去するとともに、波高の中心
がホールドされるようにすることで、パルス波高に揺ら
ぎを生じないようにすることができ、また、平滑回路の
平滑時定数を切り変え可能にすることで、セットリング
時間を短縮することが可能である。また、波形成形回路
に、さらに積分回路を接続して成形された信号に積分を
施すことで、成形されたパルス信号の波高に重畳された
雑音の影響を打ち消すことが可能となる。
As described above, according to the present invention, a smoothing circuit is provided at the input of the sample-and-hold circuit to smooth the signal to remove superimposed noise and to hold the center of the wave height. By doing so, it is possible to prevent fluctuations in the pulse wave height, and it is possible to reduce the settling time by making it possible to change the smoothing time constant of the smoothing circuit. In addition, by connecting an integrating circuit to the waveform shaping circuit and integrating the shaped signal, it is possible to cancel the influence of noise superimposed on the wave height of the shaped pulse signal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の波形成形回路の例を示す図である。FIG. 1 is a diagram illustrating an example of a waveform shaping circuit according to the present invention.

【図2】 図1の波形成形回路の波形図である。FIG. 2 is a waveform chart of the waveform shaping circuit of FIG. 1;

【図3】 本発明の波形成形回路の他の例を示す図であ
る。
FIG. 3 is a diagram showing another example of the waveform shaping circuit of the present invention.

【図4】 図3の波形成形回路の波形図である。FIG. 4 is a waveform chart of the waveform shaping circuit of FIG. 3;

【図5】 前置増幅器を説明する図である。FIG. 5 is a diagram illustrating a preamplifier.

【図6】 主増幅器を説明する図である。FIG. 6 is a diagram illustrating a main amplifier.

【図7】 主増幅器の出力波形の例を示す図である。FIG. 7 is a diagram illustrating an example of an output waveform of a main amplifier.

【図8】 波形成形回路を示す図である。FIG. 8 is a diagram showing a waveform shaping circuit.

【図9】 ディレー・クリッピングを使用したパルス信
号の生成方式を説明する図である。
FIG. 9 is a diagram illustrating a method of generating a pulse signal using delay clipping.

【図10】 タイミング波形図である。FIG. 10 is a timing waveform diagram.

【図11】 階段波の波高に雑音が重畳した場合のパル
ス波形を説明する図である。
FIG. 11 is a diagram illustrating a pulse waveform when noise is superimposed on the height of the staircase wave.

【符号の説明】[Explanation of symbols]

1…遅延線、2…オペアンプ、3…平滑回路、4…平滑
時定数切り替えスイッチ、5…サンプル・ホールド回
路、6…スイッチ、7…差動アンプ、8…ゲーテッド・
インテグレーター、9…スイッチ、10…オペアンプ。
DESCRIPTION OF SYMBOLS 1 ... Delay line, 2 ... Op amp, 3 ... Smoothing circuit, 4 ... Smoothing time constant switch, 5 ... Sample and hold circuit, 6 ... Switch, 7 ... Differential amplifier, 8 ... Gated
Integrator, 9 ... switch, 10 ... operational amplifier.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 階段状に波高が変化する信号が入力され
るサンプル・ホールド回路と、サンプル・ホールド回路
により波高が変化する直前の波高値をホールドして遅延
させた信号と、波高が変化した後の信号とが入力される
差動増幅回路とを備えた波形成形回路であって、サンプ
ル・ホールド回路の入力側に平滑回路を設けたことを特
徴とする波形成形回路。
1. A sample and hold circuit to which a signal whose wave height changes stepwise is input, a signal whose sample height is held and delayed by the sample and hold circuit and a wave height changes. What is claimed is: 1. A waveform shaping circuit comprising: a differential amplifier circuit to which a subsequent signal is input; and a smoothing circuit provided on an input side of a sample and hold circuit.
【請求項2】 請求項1記載の波形成形回路において、
前記差動増幅回路の出力側に積分回路を接続したことを
特徴とする波形成形回路。
2. The waveform shaping circuit according to claim 1, wherein
A waveform shaping circuit, wherein an integrating circuit is connected to an output side of the differential amplifier circuit.
【請求項3】 請求項1または2記載の波形成形回路に
おいて、平滑回路に平滑時定数を切り替える手段を設け
たことを特徴とする波形成形回路。
3. The waveform shaping circuit according to claim 1, wherein a means for switching a smoothing time constant is provided in the smoothing circuit.
JP9054697A 1997-04-09 1997-04-09 Waveform shaping circuit Withdrawn JPH10282240A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9054697A JPH10282240A (en) 1997-04-09 1997-04-09 Waveform shaping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9054697A JPH10282240A (en) 1997-04-09 1997-04-09 Waveform shaping circuit

Publications (1)

Publication Number Publication Date
JPH10282240A true JPH10282240A (en) 1998-10-23

Family

ID=14001423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9054697A Withdrawn JPH10282240A (en) 1997-04-09 1997-04-09 Waveform shaping circuit

Country Status (1)

Country Link
JP (1) JPH10282240A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015021957A (en) * 2013-07-24 2015-02-02 株式会社島津製作所 Signal processing apparatus for x-ray analysis

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015021957A (en) * 2013-07-24 2015-02-02 株式会社島津製作所 Signal processing apparatus for x-ray analysis

Similar Documents

Publication Publication Date Title
JPH057154A (en) A/d converter circuit
JP3214735B2 (en) Integration type A / D conversion method and integration type A / D converter
JPH10282240A (en) Waveform shaping circuit
JP2988039B2 (en) Frequency / period measurement device
JPH05266687A (en) Dynamic bias circuit for signal sampler
JP2675455B2 (en) Variable delay device
JP3312763B2 (en) Voltage applied current measurement circuit
JPH09181604A (en) Semiconductor integrated circuit device and its noise reduction method
JPH10282239A (en) Waveform shaping circuit
JPH07333346A (en) Rectangular filter and filter amplifier
JPS60197016A (en) Analog-digital converting circuit device
JPH02236485A (en) Crest detecting circuit for radiation detector
JPH0427223Y2 (en)
JP2003032054A (en) Low distortion power amplification method and its system
JP2711282B2 (en) RMS conversion circuit
JPH06140872A (en) Automatic adjusting circuit for filter
JPH07107391A (en) Cds circuit
JP2588304B2 (en) Jitter analyzer
JPS5831545B2 (en) Jido Hoshiyou Souchi
JPH02170723A (en) A/d converting circuit
JPH05291833A (en) Peak value measurement circuit
JP2927837B2 (en) Photoelectric conversion device output signal detection device
JPS648494B2 (en)
JPH0669802A (en) Pdm converting device
JPH0772180A (en) Current-voltage conversion circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040706