JPH0772180A - Current-voltage conversion circuit - Google Patents
Current-voltage conversion circuitInfo
- Publication number
- JPH0772180A JPH0772180A JP5218613A JP21861393A JPH0772180A JP H0772180 A JPH0772180 A JP H0772180A JP 5218613 A JP5218613 A JP 5218613A JP 21861393 A JP21861393 A JP 21861393A JP H0772180 A JPH0772180 A JP H0772180A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- signal
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は電流−電圧変換回路に係
り、より詳細には、入力信号に含まれるオフセット電流
及び回路内部のオフセット電圧を補正する回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current-voltage conversion circuit, and more particularly to a circuit for correcting an offset current contained in an input signal and an offset voltage inside the circuit.
【０００２】電流入力型センサＬＳＩのように、オペア
ンプを用いた電流−電圧変換回路においては出力電圧に
おけるオフセット電圧の影響が問題となる。特に、入力
電流が微小な場合には、オフセット電圧の影響が相対的
に大きくなるため、的確なオフセット処理が必要とされ
る。In a current-voltage conversion circuit using an operational amplifier such as a current input type sensor LSI, the influence of the offset voltage on the output voltage becomes a problem. In particular, when the input current is very small, the influence of the offset voltage becomes relatively large, so that accurate offset processing is required.
【０００３】[0003]
【従来の技術】従来の電流入力型センサＬＳＩにおける
電流−電圧変換回路を図３に示す。図３において、１０
は電流−電圧変換（Ｉ−Ｖ変換）部を示し、２０は積分
回路を示す。Ｉ−Ｖ変換部１０は、オペアンプ１１、及
び抵抗Ｒ1 を有する。また、積分回路２０は、オペアン
プ２１、抵抗Ｒ2 及びコンデンサＣ1 を有する。また、
図示のように、オペアンプ１１のオフセット電圧をＶ
off1、オペアンプ２１のオフセット電圧をＶoff2とす
る。2. Description of the Related Art FIG. 3 shows a current-voltage conversion circuit in a conventional current input type sensor LSI. In FIG. 3, 10
Indicates a current-voltage conversion (IV conversion) unit, and 20 indicates an integration circuit. The IV converter 10 has an operational amplifier 11 and a resistor R 1 . The integrating circuit 20 also includes an operational amplifier 21, a resistor R 2 and a capacitor C 1 . Also,
As shown, set the offset voltage of the operational amplifier 11 to V
off1, the offset voltage of the operational amplifier 21 and the V off2.
【０００４】次に、動作を説明する。今、入力端子Ｉin
に、ｉ＝ｉ1 ＋ｉoff なる入力電流を与える。なお、ｉ
1 は、オフセットを含まない入力電流を示し、ｉ
off は、オフセット電流を示すものとする。Next, the operation will be described. Now input terminal I in
To the input current i = i 1 + i off . Note that i
1 indicates the input current without offset, i
off indicates an offset current.
【０００５】Ｉ−Ｖ変換部１０における変換は、Ｖo ＝
−Ｒ・Ｉで与えられるので、Ｉ−Ｖ変換部１０の出力Ｖ
o1は、The conversion in the IV conversion unit 10 is V o =
Since it is given by −R · I, the output V of the IV conversion unit 10
o1 is
【０００６】[0006]
【数１】 となる。また、積分回路２０の積分は、[Equation 1] Becomes In addition, the integration of the integration circuit 20 is
【０００７】[0007]
【数２】 で与えられ、さらに、入力が直流電流の時は、[Equation 2] , And when the input is direct current,
【０００８】[0008]
【数３】 となるので、積分回路２０の出力電圧Ｖo2は、[Equation 3] Therefore, the output voltage V o2 of the integrating circuit 20 is
【０００９】[0009]
【数４】 となる。これに式（１）を代入すると、出力電圧Ｖ
o2は、[Equation 4] Becomes Substituting equation (1) into this, the output voltage V
o2 is
【００１０】[0010]
【数５】 となる。[Equation 5] Becomes
【００１１】[0011]
【発明が解決しようとする課題】式（５）で、第１項は
出力電圧の積分値、第２項はオフセット電圧の積分値を
示すが、式（５）から分かるように、積分時間ｔが増加
すると、第２項のオフセット電圧の積分値はこれに伴っ
て増大する。よって、積分時間ｔが比較的長い場合に
は、オフセット電圧の影響が増大し問題となる。In equation (5), the first term represents the integrated value of the output voltage and the second term represents the integrated value of the offset voltage. As can be seen from equation (5), the integration time t Is increased, the integrated value of the offset voltage of the second term is increased accordingly. Therefore, when the integration time t is relatively long, the influence of the offset voltage increases and becomes a problem.
【００１２】本発明は、以上の点に鑑みてなされたもの
であり、出力信号に現われるオフセット電圧分を軽減し
うるＩ−Ｖ変換回路を提供することを目的とする。The present invention has been made in view of the above points, and an object of the present invention is to provide an IV conversion circuit capable of reducing an offset voltage amount appearing in an output signal.
【００１３】[0013]
【課題を解決するための手段】上記の解題を解決するた
め、本発明は、オペアンプを有し、電流入力信号を電圧
信号に変換する電流−電圧変換部と、前記電圧信号を積
分し、出力電圧信号を生成する積分回路と、を有する電
流−電圧変換回路において、前記電流−電圧変換部の出
力端子と前記積分回路の入力端子に接続され、前記電圧
信号を保持し、前記積分回路の入力端子に供給するサン
プルホールド回路を設けて構成した。In order to solve the above problem, the present invention has an operational amplifier, a current-voltage converter for converting a current input signal into a voltage signal, and integrates and outputs the voltage signal. In a current-voltage conversion circuit having an integration circuit that generates a voltage signal, the current-voltage conversion unit is connected to an output terminal of the current-voltage conversion unit and an input terminal of the integration circuit, holds the voltage signal, and inputs the integration circuit. A sample and hold circuit that supplies the terminals is provided.
【００１４】[0014]
【作用】上記の構成を有する本発明によれば、Ｉ−Ｖ変
換部は、入力電流を電圧に変換する。この変換電圧は、
積分回路に入力されるとともに、サンプルホールド回路
に入力される。サンプルホールド回路は、該変換電圧を
保持し、積分回路に供給する。積分回路は、サンプルホ
ールド回路からの該変換電圧をオフセット電圧に含めた
形で積分を行ない、電圧値を出力する。According to the present invention having the above structure, the IV converter converts the input current into a voltage. This converted voltage is
It is input to the integration circuit and also to the sample hold circuit. The sample hold circuit holds the converted voltage and supplies it to the integrating circuit. The integrator circuit integrates the converted voltage from the sample hold circuit in a form including the offset voltage, and outputs a voltage value.
【００１５】[0015]
【実施例】以下、図面を参照して本発明の好適な実施例
について説明する。図１は、本発明に係るＩ−Ｖ変換回
路を利用した電流入力型センサの構成図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram of a current input type sensor using an IV conversion circuit according to the present invention.
【００１６】図１において、電流入力型センサは、フォ
トダイオードＰＤと、Ｉ−Ｖ変換部１０と、積分回路２
０と、コントローラ３０と、サンプルホールド回路４０
と、を有するように構成される。In FIG. 1, the current input type sensor includes a photodiode PD, an IV conversion section 10, and an integrating circuit 2.
0, controller 30, sample and hold circuit 40
And.
【００１７】フォトダイオードＰＤは、光信号を電流信
号に変換し、Ｉ−Ｖ変換部１０へ入力する。Ｉ−Ｖ変換
部１０は、入力された電流を電圧に変換し、サンプルホ
ールド回路４０及び積分器２０へ入力する。サンプルホ
ールド回路４０は、スイッチＳ及びコンデンサＣ2 を有
しており、スイッチＳはコントローラ３０により制御さ
れる。積分器２０は、Ｉ−Ｖ変換部１０からの電圧信号
を積分し、電圧値として出力する。The photodiode PD converts an optical signal into a current signal and inputs it into the IV converter 10. The IV converter 10 converts the input current into a voltage and inputs the voltage into the sample hold circuit 40 and the integrator 20. The sample hold circuit 40 has a switch S and a capacitor C 2 , and the switch S is controlled by the controller 30. The integrator 20 integrates the voltage signal from the IV converter 10 and outputs it as a voltage value.
【００１８】図２に、Ｉ−Ｖ変換部１０及び積分器２０
の詳細な構成を示す。Ｉ−Ｖ変換部１０は、オペアンプ
１１及び抵抗Ｒ1 を有する。オペアンプ１１の反転入力
端子には、フォトディテクタＰＤからの電流が供給され
る。また、当該入力端子は、抵抗Ｒ1 を介してオペアン
プ１１の出力端子に接続されている。オペアンプ１１の
非反転入力端子は接地されている。FIG. 2 shows an IV converter 10 and an integrator 20.
The detailed configuration of is shown. The IV converter 10 has an operational amplifier 11 and a resistor R 1 . A current from the photodetector PD is supplied to the inverting input terminal of the operational amplifier 11. Further, the input terminal is connected to the output terminal of the operational amplifier 11 via the resistor R 1 . The non-inverting input terminal of the operational amplifier 11 is grounded.
【００１９】積分回路２０は、オペアンプ２１と、抵抗
Ｒ2 と、コンデンサＣ1 と、を有する。Ｉ−Ｖ変換部の
出力端子は、抵抗Ｒ2 を介してオペアンプ２１の反転入
力端子に接続される。また、このオペアンプ２１の反転
入力端子は、コンデンサＣ1を介して、出力端子へ接続
されている。The integrating circuit 20 has an operational amplifier 21, a resistor R 2 and a capacitor C 1 . The output terminal of the IV converter is connected to the inverting input terminal of the operational amplifier 21 via the resistor R 2 . Further, the inverting input terminal of the operational amplifier 21 is connected to the output terminal via the capacitor C 1 .
【００２０】また、Ｉ−Ｖ変換部１０の出力は、スイッ
チＳを介してコンデンサＣ2 に接続され、さらにオペア
ンプ２１の非反転入力端子に接続されている。コンデン
サＣ 2 の他端は接地されている。The output of the IV converter 10 is
Capacitor C via switch S2Connected to
It is connected to the non-inverting input terminal of the pump 21. Conden
SA C 2The other end of is grounded.
【００２１】次に、動作を説明する。まず、スイッチＳ
をオンにした状態で、入力端子Ｉinに、オフセット電流
ｉof f を与える。これは具体的には、入力端子Ｉinの入
力を無信号とすることにより行われる。スイッチＳのオ
ン・オフは、コントローラが、リセット信号に基づいて
制御する。この時、オペアンプ１１の出力端子には、Ｉ
−Ｖ変換された出力電圧Ｖo1off が現われる。出力電圧
Ｖo1off は、式（１）に基づいて、Next, the operation will be described. First, switch S
The offset current i of f is applied to the input terminal I in with the ON state. Specifically, this is performed by setting the input terminal I in to have no signal. The controller controls ON / OFF of the switch S based on the reset signal. At this time, the output terminal of the operational amplifier 11 is I
The -V converted output voltage V o1off appears. The output voltage V o1off is based on the equation (1).
【００２２】[0022]
【数６】 と求められる。今、スイッチＳはオンであるので、この
電圧Ｖo1off はコンデンサＣ2 に充電される。[Equation 6] Is required. Since the switch S is on, the voltage V o1off is charged in the capacitor C 2 .
【００２３】次に、スイッチＳをオフにするとともに、
入力端子Ｉinに、ｉ＝ｉ1 ＋ｉoffなる入力電流を与え
る。この時、オペアンプ１１の出力端子には、前述の式
（１）により求められる電圧が現われ、抵抗Ｒ2 を介し
てオペアンプ２１の反転入力端子に供給される。一方、
オペアンプの非反転入力端子には、コンデンサＣ2 に充
電された電圧が与えられる。従って、コンデンサＣ2 の
充電電圧Ｖo1off とオペアンプ２１自体のオフセット電
圧Ｖoff2の和が、全体のオフセット電圧となる。従っ
て、積分回路２０の出力電圧Ｖo2は、前述の式（４）よ
り、Next, the switch S is turned off, and
An input current I = i 1 + i off is applied to the input terminal I in . At this time, the output terminal of the operational amplifier 11 has a voltage obtained by the above equation (1), which is supplied to the inverting input terminal of the operational amplifier 21 via the resistor R 2 . on the other hand,
The voltage charged in the capacitor C 2 is applied to the non-inverting input terminal of the operational amplifier. Therefore, the sum of the charging voltage V O1off the operational amplifier 21 itself of the offset voltage V off2 of the capacitor C 2 becomes the total of the offset voltage. Therefore, the output voltage V o2 of the integrating circuit 20 is calculated from the above equation (4) as follows.
【００２４】[0024]
【数７】 と求められる。これに、式（６）を代入すると、[Equation 7] Is required. Substituting equation (6) into this,
【００２５】[0025]
【数８】 が得られる。式（８）の第２項は積分されるオフセット
電圧を示している。これを前述の式（５）の第２項と比
較すると、オフセット電圧差Ｖdif [Equation 8] Is obtained. The second term in equation (8) represents the integrated offset voltage. Comparing this with the second term of the equation (5), the offset voltage difference V dif
【００２６】[0026]
【数９】 だけ積分されるオフセット電圧が減少していることが分
かる。即ち、従来例に比べ、この分だけ出力電圧に現わ
れるオフセット電圧の影響が軽減されることになる。ま
た、式（９）より、積分時間ｔが長いほどオフセット電
圧の改善効果が大きくなることが分かる。即ち、本発明
では、ｔ＞Ｃ1 Ｒ2 の時に特にオフセット改善効果が発
揮される。このことを以下に具体的に説明する。[Equation 9] It can be seen that the offset voltage that is integrated by only decreases. That is, the influence of the offset voltage appearing on the output voltage is reduced by this amount as compared with the conventional example. Further, from the equation (9), it can be seen that the effect of improving the offset voltage increases as the integration time t increases. That is, in the present invention, the offset improving effect is particularly exerted when t> C 1 R 2 . This will be specifically described below.
【００２７】例えば、ｔ＝２・Ｃ1 Ｒ2 の時、図３の回
路における出力電圧Ｖo2は、For example, when t = 2 · C 1 R 2 , the output voltage V o2 in the circuit of FIG. 3 is
【００２８】[0028]
【数１０】 となる。一方、図１の回路における出力電圧Ｖo2は、[Equation 10] Becomes On the other hand, the output voltage V o2 in the circuit of FIG.
【００２９】[0029]
【数１１】 となる。よって、オフセット電圧差Ｖdif [Equation 11] Becomes Therefore, the offset voltage difference V dif
【００３０】[0030]
【数１２】 の分だけ、本発明の回路の方が積分されるオフセット電
圧の成分が減少する。同様に、ｔ＝３・Ｃ1 Ｒ2 の時の
オフセット電圧差は、[Equation 12] The component of the offset voltage that is integrated by the circuit of the present invention is reduced by that much. Similarly, the offset voltage difference when t = 3 · C 1 R 2 is
【００３１】[0031]
【数１３】 となる。従って、一般的には、ｔ＝ｎ・Ｃ1 Ｒ2 の時、
オフセット電圧差Ｖdifは、[Equation 13] Becomes Therefore, in general, when t = n · C 1 R 2 ,
The offset voltage difference V dif is
【００３２】[0032]
【数１４】 となり、積分時間ｔが大きくなるほどオフセット抑制効
果が大きい。なお、式（８）を式（５）と比較すると、
第３項において （−Ｒ・ｉoff ＋Ｖoff1） の分だけ出力電圧が変化しているが、（Ｒ・ｉoff ）は
数μＶ、Ｖoff は数ｍＶのオーダーであり、第２項に比
べて小さいので、無視することができる。[Equation 14] Therefore, the larger the integration time t, the greater the offset suppressing effect. In addition, when comparing the equation (8) with the equation (5),
In the third term, the output voltage changes by (−R · i off + V off1 ), but (R · i off ) is on the order of several μV and V off is on the order of several mV. It is so small that it can be ignored.
【００３３】また、スイッチＳをオン・オフするタイミ
ングは、任意に定めることができる。例えば、所定時間
毎にスイッチをオンして、コンデンサＣ2 の充電電圧Ｖ
o1of f を更新すれば、より的確なオフセット改善効果を
維持することができる。また、図１に示す電流入力型セ
ンサを例えばファクシミリに利用する場合には、用紙の
挿入動作毎にリセット信号を発生して、充電電圧Ｖ
o1off を更新することもできる。The timing for turning on / off the switch S can be arbitrarily determined. For example, the switch is turned on every predetermined time to charge the capacitor C 2 with the charging voltage V 2.
By updating o1of f , a more accurate offset improvement effect can be maintained. Further, when the current input type sensor shown in FIG. 1 is used for a facsimile, for example, a reset signal is generated every time a sheet is inserted, and the charging voltage V
You can also update o1off .
【００３４】なお、本発明は、図１に示すようにフォト
ダイオードからの電流を電圧値に変換する態様には限定
されず、入力電流はどのような経路で与えられるもので
あっても適用が可能である。The present invention is not limited to the mode in which the current from the photodiode is converted into a voltage value as shown in FIG. 1, and the present invention can be applied regardless of the route of the input current. It is possible.
【００３５】[0035]
【発明の効果】以上説明したように、本発明によれば、
Ｉ−Ｖ変換部と積分回路との間にサンプルホールド回路
を設けて、ホールドされた充電電圧を利用して積分を行
なうようにしたので、積分時間の増加に伴うオフセット
電圧成分を効果的に軽減することができ、オフセット出
力電圧に現われるオフセット分の影響を改善することが
できる。As described above, according to the present invention,
Since the sample hold circuit is provided between the IV conversion unit and the integrating circuit to perform the integration by using the held charging voltage, the offset voltage component due to the increase of the integration time is effectively reduced. Therefore, it is possible to improve the influence of the offset component appearing on the offset output voltage.
【図１】本発明の実施例である電流入力型センサの構成
図である。FIG. 1 is a configuration diagram of a current input type sensor that is an embodiment of the present invention.
【図２】図１に示すセンサの各部の構成図である。FIG. 2 is a configuration diagram of each part of the sensor shown in FIG.
【図３】従来のＩ−Ｖ変換回路の構成図である。FIG. 3 is a configuration diagram of a conventional IV conversion circuit.
１０…電流−電圧変換部 １１…オペアンプ ２０…積分回路 ２１…オペアンプ ３０…コントローラ ４０…サンプルホールド回路 Ｒ1 、Ｒ2 …抵抗 Ｃ1 、Ｃ2 …コンデンサ ＰＤ…フォトダイオード Ｓ…スイッチ10 ... current - voltage conversion unit 11 ... operational amplifier 20 ... integrating circuit 21 ... operational amplifier 30 ... controller 40 ... sample and hold circuits R 1, R 2 ... resistance C 1, C 2 ... capacitor PD ... photodiode S ... Switch
Claims (1)
信号に変換する電流−電圧変換部と、 前記電圧信号を積分し、出力電圧信号を生成する積分回
路と、を有する電流−電圧変換回路において、 前記電流−電圧変換部の出力端子と前記積分回路の入力
端子に接続され、前記電圧信号を保持し、前記積分回路
の入力端子に供給するサンプルホールド回路を設けたこ
とを特徴とする電流−電圧変換回路。1. A current-voltage conversion circuit having an operational amplifier, including a current-voltage conversion unit for converting a current input signal into a voltage signal, and an integration circuit for integrating the voltage signal to generate an output voltage signal. In, the current is characterized in that a sample hold circuit is provided which is connected to the output terminal of the current-voltage converter and the input terminal of the integrating circuit, holds the voltage signal, and supplies the voltage signal to the input terminal of the integrating circuit. -Voltage conversion circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5218613A JPH0772180A (en) | 1993-09-02 | 1993-09-02 | Current-voltage conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5218613A JPH0772180A (en) | 1993-09-02 | 1993-09-02 | Current-voltage conversion circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0772180A true JPH0772180A (en) | 1995-03-17 |
Family
ID=16722704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5218613A Withdrawn JPH0772180A (en) | 1993-09-02 | 1993-09-02 | Current-voltage conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772180A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009115794A (en) * | 2007-11-08 | 2009-05-28 | Advantest Corp | Test apparatus and measurement apparatus |
| JP2013029466A (en) * | 2011-07-29 | 2013-02-07 | Hioki Ee Corp | Electric measurement device including integration type current/voltage conversion circuit |
-
1993
- 1993-09-02 JP JP5218613A patent/JPH0772180A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009115794A (en) * | 2007-11-08 | 2009-05-28 | Advantest Corp | Test apparatus and measurement apparatus |
| JP2013029466A (en) * | 2011-07-29 | 2013-02-07 | Hioki Ee Corp | Electric measurement device including integration type current/voltage conversion circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101132152A (en) | Device and method for checking continuous current when switching current | |
| JPH0622171A (en) | Video amplification circuit provided with gain and alignment control | |
| JPS61126823A (en) | Analog-digital converter | |
| JPH0772180A (en) | Current-voltage conversion circuit | |
| JPH06103328B2 (en) | Ratio measuring circuit and device | |
| JP2594909B2 (en) | comparator | |
| JPH0639344Y2 (en) | Current / voltage limiting circuit | |
| JPH067367Y2 (en) | Voltage / current generator | |
| JP3180188B2 (en) | Battery charging circuit and battery charger | |
| JP3705422B2 (en) | Current-voltage converter | |
| US7142146B2 (en) | Method and system for reducing interference between analog circuits operating from a common power supply | |
| JPH0653789A (en) | Comparator circuit | |
| JPH0583135A (en) | Double integral type a/d converter | |
| JP2000155139A (en) | Current detecting device | |
| JP2522425B2 (en) | Clamp circuit for video signal | |
| JPS63100810A (en) | Differential comparator | |
| JP2839293B2 (en) | Constant current detection voltage holding circuit | |
| JPH03229580A (en) | Ccd signal processor | |
| JPH0663833B2 (en) | Sense amplifier circuit | |
| JPS63187920A (en) | A/d converter | |
| JP2002237744A (en) | Fet switch and automatic zero correction circuit | |
| JPS63252070A (en) | Feedback clamp circuit | |
| JPH04125470A (en) | Battery voltage monitoring circuit | |
| JPH03143178A (en) | Image signal processor | |
| JPS6236408B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001107 |