JPH1027929A - Ferroelectrics oxide single crystalline wafer and its manufacturing method as well as saw device substrate using the same - Google Patents
Ferroelectrics oxide single crystalline wafer and its manufacturing method as well as saw device substrate using the sameInfo
- Publication number
- JPH1027929A JPH1027929A JP18105696A JP18105696A JPH1027929A JP H1027929 A JPH1027929 A JP H1027929A JP 18105696 A JP18105696 A JP 18105696A JP 18105696 A JP18105696 A JP 18105696A JP H1027929 A JPH1027929 A JP H1027929A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- single crystal
- oxide single
- poling
- ferroelectric oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 title claims description 5
- 235000012431 wafers Nutrition 0.000 claims abstract description 78
- 239000013078 crystal Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 51
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims description 28
- 238000005498 polishing Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 4
- 238000010583 slow cooling Methods 0.000 claims description 4
- 238000007788 roughening Methods 0.000 abstract description 2
- 229910012463 LiTaO3 Inorganic materials 0.000 abstract 1
- 239000000843 powder Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 7
- 230000002238 attenuated effect Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000008710 crystal-8 Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、強誘電体酸化物単
結晶ウェーハの製造方法および強誘電体酸化物単結晶ウ
ェーハとこれを用いたＳＡＷデバイス基板に関する。The present invention relates to a method for manufacturing a ferroelectric oxide single crystal wafer, a ferroelectric oxide single crystal wafer, and a SAW device substrate using the same.
【０００２】[0002]
【従来の技術】従来の強誘電体酸化物単結晶ウェーハ製
造方法では、チョクラルスキー法によって引上げた結晶
をボウルの状態でアニール処理し、この後、ボウルの状
態でポーリング処理を行い、しかる後、スライス、ラッ
プ、裏面加工等の加工処理を行って強誘電体酸化物単結
晶ウェーハを製造している。2. Description of the Related Art In a conventional method of manufacturing a ferroelectric oxide single crystal wafer, a crystal pulled by a Czochralski method is annealed in a bowl state, and then subjected to a poling treatment in a bowl state. The ferroelectric oxide single crystal wafer is manufactured by performing processing such as slicing, wrapping, and backside processing.
【０００３】図４は、このような従来技術における上記
ポーリング処理の工程を示すもので、同図に示すよう
に、従来技術では、ボウルの状態の単結晶８（たとえば
ＬｉＴａＯ3 単結晶等）に、導電材９を介して電源６か
らの電圧を印加し、ポーリング処理を行っている。FIG. 4 shows the above-described poling process in the prior art. As shown in FIG. 4, in the prior art, a single crystal 8 (for example, LiTaO 3 single crystal or the like) in a bowl state is formed. The voltage from the power supply 6 is applied via the conductive material 9 to perform the polling process.
【０００４】以上のように、従来においては、引き上げ
た結晶をボウルの状態でアニール処理し、この後、別工
程においてボウルの状態でポーリング処理が施される。
これは主に次の３つの原因によるものである。[0004] As described above, conventionally, the pulled crystal is annealed in a bowl state, and then, in another step, a poling treatment is performed in the bowl state.
This is mainly due to the following three causes.
【０００５】（１）アニール、ポーリング処理をボウル
の状態で行うのが容易である。(1) It is easy to perform annealing and poling in a bowl state.
【０００６】（２）−般的に、アニール温度がポーリン
グ温度よりも高温であるため、ポーリング処理後にアニ
ール処理を行うと、ポーリング処理による単一分域特性
が消失あるいは減衰する。(2) Generally, since the annealing temperature is higher than the poling temperature, if the annealing process is performed after the poling process, the single domain characteristic due to the poling process is lost or attenuated.
【０００７】（３）アニール処理とポーリング処理を同
一工程内で施そうとすると、ポーリング処理に使用する
電極で、アニール温度に耐える材質の選定が結晶によっ
ては困難であり、また、アニール温度に耐えたとしても
電極から結晶にクラックが入りやすい。(3) If an annealing process and a poling process are performed in the same process, it is difficult to select an electrode used for the poling process that can withstand the annealing temperature depending on the crystal. Even if it is, the crystal is easily cracked from the electrode.
【０００８】なお、アニール処理は、結晶の内部歪みを
除去するために行われ、ポーリング処理は結晶を単一分
域化するために行われる。The annealing process is performed to remove internal strain of the crystal, and the poling process is performed to make the crystal into a single domain.
【０００９】[0009]
【発明が解決しようとする課題】上述したように、従来
技術においては、引上げた結晶のままのボウルの状態
で、アニール処理およびポーリング処理を行っている。As described above, in the prior art, the annealing process and the poling process are performed in the state of the bowl with the crystal pulled up.
【００１０】しかしながら、このような従来技術におい
ては、ボウルをウェーハに加工する際に生じるそり等の
加工歪みが、ウェーハに残留し、ウエーハの品質を低下
させる原因になっていた。そして、このウェーハを用い
てデバイス製造を行った際には、デバイス製造工程にお
いて、成膜時に膜厚がー定にならなかったり、ＰＥＰの
工程で割れが発生する等の不良原因となっていた。However, in such a conventional technique, a processing distortion such as a warp generated when a bowl is processed into a wafer remains on the wafer and causes a reduction in the quality of the wafer. When a device was manufactured using this wafer, in the device manufacturing process, the film thickness did not become constant at the time of film formation or cracks occurred in the PEP process. .
【００１１】本発明は、かかる従来の事情に対処してな
されたもので、結晶の内部歪みや加工歪み等を除去する
ことができ、従来に比べて品質の向上を図ることのでき
る強誘電体酸化物単結晶ウェーハの製造方法および強誘
電体酸化物単結晶ウェーハとこれを用いたＳＡＷデバイ
ス基板を提供しようとするものである。The present invention has been made in view of such conventional circumstances, and is capable of removing internal distortion and processing distortion of a crystal and improving the quality as compared with the conventional ferroelectric material. An object of the present invention is to provide a method for manufacturing an oxide single crystal wafer, a ferroelectric oxide single crystal wafer, and a SAW device substrate using the same.
【００１２】[0012]
【課題を解決するための手段】請求項１の強誘電体酸化
物単結晶ウェーハの製造方法は、強誘電体酸化物単結晶
ウェーハを製造するにあたり、引き上げた単結晶をボウ
ルの状態でポーリング処理する工程と、前記単結晶をス
ライスしてウェーハを形成する工程と、前記ウェーハを
研磨する工程と、前記ウェーハを加圧しつつ加熱および
徐冷してアニール処理を行う工程とを具備したことを特
徴とする。According to a first aspect of the present invention, there is provided a method of manufacturing a ferroelectric oxide single crystal wafer, wherein a pulled single crystal is subjected to a poling process in a bowl state in manufacturing a ferroelectric oxide single crystal wafer. Performing a step of slicing the single crystal to form a wafer; a step of polishing the wafer; and a step of performing an annealing process by heating and gradually cooling the wafer while applying pressure. And
【００１３】請求項２の強誘電体酸化物単結晶ウェーハ
の製造方法は、請求項１記載の強誘電体酸化物単結晶ウ
ェーハの製造方法において、前記アニール処理の徐冷に
際して、前記ウェーハに電圧を印加し、ポーリング処理
を行うことを特徴とする。According to a second aspect of the present invention, there is provided the method of manufacturing a ferroelectric oxide single crystal wafer according to the first aspect, wherein a voltage is applied to the wafer when the annealing is gradually cooled. , And a polling process is performed.
【００１４】請求項３の強誘電体酸化物単結晶ウェーハ
の製造方法は、請求項２記載の強誘電体酸化物単結晶ウ
ェーハの製造方法において、前記ウェーハの前記アニー
ル処理および前記ポーリング処理を、前記ウェーハを複
数枚重ねた状態で行うことを特徴とする。According to a third aspect of the present invention, there is provided a method of manufacturing a ferroelectric single crystal wafer according to the second aspect, wherein the annealing and the poling of the wafer are performed. The process is performed in a state where a plurality of the wafers are stacked.
【００１５】請求項４の強誘電体酸化物単結晶ウェーハ
は、引き上げた単結晶をボウルの状態でポーリング処理
し、この後、スライス、研磨等の加工処理を行い、しか
る後、ウェーハを加圧しつつ加熱および徐冷してアニー
ル処理を施し、形成したことを特徴とする。In the ferroelectric oxide single crystal wafer according to the present invention, the pulled single crystal is subjected to a poling process in a bowl state, and thereafter, a processing process such as slicing and polishing is performed. It is characterized by being formed by heating and slow cooling while performing an annealing treatment.
【００１６】請求項５の強誘電体酸化物単結晶ウェーハ
は、請求項４記載の強誘電体酸化物単結晶ウェーハにお
いて、２結晶法によるＸ線ロッキングカーブの半値幅が
１０秒以下であることを特徴とする。According to a fifth aspect of the present invention, there is provided a ferroelectric oxide single crystal wafer according to the fourth aspect, wherein a half width of an X-ray rocking curve by a two-crystal method is 10 seconds or less. It is characterized by.
【００１７】請求項６のＳＡＷデバイス基板は、請求項
４または請求項５記載の強誘電体酸化物単結晶ウェーハ
を用いたことを特徴とする。According to a sixth aspect of the present invention, a SAW device substrate uses the ferroelectric oxide single crystal wafer according to the fourth or fifth aspect.
【００１８】上記構成の本発明は、強誘電体酸化物単結
晶において、そり等の加工歪みの少ない良質なウエーハ
を得ることを可能にするものである。The present invention having the above-described structure makes it possible to obtain a high-quality wafer having a small processing distortion such as warpage in a ferroelectric oxide single crystal.
【００１９】本発明においては、引上げた結晶をポーリ
ングし、スライス、ラップ、裏面加工等の処理を行った
後に得たウエーハをウエーハの状態で加圧しつつアニー
ル処理することにより、そり等の加工歪みの少ない良質
なウエーハを得る。また、このアニール処理により、あ
らかじめ行ったポーリングによる単一分域特性が減衰す
るが、この減衰した単一分域特性を復元するために、ア
ニール処理と同一工程内で連続してポーリング処理を行
う。In the present invention, the pulled crystal is subjected to a poling process, and a wafer obtained after performing processes such as slicing, lapping, and back surface processing is subjected to an annealing process while being pressed in a wafer state, thereby processing distortion such as warpage. To obtain a high quality wafer with less Further, the single domain characteristic due to the poling performed in advance is attenuated by the annealing process. To restore the attenuated single domain characteristic, the polling process is continuously performed in the same process as the annealing process. .
【００２０】[0020]
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の詳細を、発明の実施の形態について説明する。BRIEF DESCRIPTION OF THE DRAWINGS FIG.
The details of the present invention will be described with reference to embodiments of the present invention.
【００２１】図１は、本発明におけるウェーハ状態での
アニール処理およびポーリング処理を行う場合の工程を
示すものである。FIG. 1 shows steps in the case of performing an annealing process and a poling process in a wafer state in the present invention.
【００２２】本発明においては、引上げたＬｉＴａＯ3
等の結晶をまずボウルの状態でポーリング処理した後、
オリフラ研削、スライス、ラップ研磨、裏面粗し、ベベ
リング等の加工工程を実施する。そして、この後、図１
に示すように、ウェーハ１を複数枚重ね、これらを加圧
しつつ図示しない加熱機構により、図３に示すような一
定の温度プロファイルに従い加熱および徐冷してアニー
ル処理を行う。In the present invention, LiTaO 3 which has been pulled up is used.
After poling the crystals in a bowl,
Processing processes such as orientation flat grinding, slicing, lap polishing, back surface roughening, and beveling are performed. Then, after this, FIG.
As shown in FIG. 3, a plurality of wafers 1 are stacked and heated and gradually cooled by a heating mechanism (not shown) according to a constant temperature profile as shown in FIG.
【００２３】また、上記アニール処理に連続してポーリ
ング処理を行う場合は、図１に示すように、予めウェー
ハ１の上下に白金板等からなる電極２を配置しておき、
徐冷の際に、ウェーハ１に電圧を印加してポーリング処
理を行う。In the case where the poling process is performed continuously to the above-mentioned annealing process, as shown in FIG.
At the time of slow cooling, a poling process is performed by applying a voltage to the wafer 1.
【００２４】なお、図１において、３はウェーハ１と電
極２とが直接接触しないようにするために配置された粉
体、４はウェーハ１を加圧するための円柱状のブロッ
ク、５はアルミナ等からなる台、６は電源である。In FIG. 1, reference numeral 3 denotes a powder arranged to prevent direct contact between the wafer 1 and the electrode 2, 4 denotes a cylindrical block for pressing the wafer 1, and 5 denotes alumina or the like. And 6 is a power supply.
【００２５】上記粉体３としては、ウェーハ１と同一材
料（ＬｉＴａＯ3 等）のものを使用することが好まし
い。また、上記ブロック４もウェーハ１と同一材料のも
のを好適に使用することができる。The powder 3 is preferably made of the same material as the wafer 1 (LiTaO 3 or the like). Also, the block 4 can be made of the same material as the wafer 1.
【００２６】図２は、分域方向が結晶引上げ方向に垂直
方向で、ウェーハ面内に分域方向を持っているウエーハ
について本発明を実施するための形態を示すものであ
る。同図において、７はウェーハの側面形状に合うよう
に形成されたブロックであり、このブロック７に白金板
等からなる電極２を取付けて電源６からの電圧を、ウェ
ーハ１の横方向に印加してポーリング処理を行う。FIG. 2 shows an embodiment for carrying out the present invention on a wafer having a domain direction perpendicular to the crystal pulling direction and having a domain direction in the wafer plane. In the figure, reference numeral 7 denotes a block formed so as to conform to the side surface shape of the wafer. To perform polling processing.
【００２７】なお、上記ブロック７としては、ウェーハ
１と同一材料、例えばＬｉＴａＯ3粉末をプレスして形
成したセラミックス製ブロック等を好適に使用すること
ができる。As the block 7, the same material as the wafer 1, for example, a ceramic block formed by pressing LiTaO 3 powder can be suitably used.
【００２８】本発明では、引上げた結晶をポーリング後
ウェーハ状に加工した後、ウェーハ状態においてアニー
ル処理を施して加工歪みを除去し、加工歪みの少ない良
質なウエーハを得ることができる。In the present invention, after the pulled crystal is processed into a wafer after poling, annealing is performed in the wafer state to remove processing distortion, and a high-quality wafer with little processing distortion can be obtained.
【００２９】また、アニール処理と同一工程内で連続し
てポーリング処理を行うことにより、工程の複雑化を招
くことなくアニール処理により減衰した単一分域特性を
復元することができ、また、電極からクラックが発生す
るとしても、ボウルでポーリングを施す場合と異なり、
上下２枚のウェーハのみのクラックで済むという利点も
ある。Further, by continuously performing the poling treatment in the same step as the annealing treatment, the single domain characteristic attenuated by the annealing treatment can be restored without complicating the process. Even if cracks occur from, unlike poling with a bowl,
There is also an advantage that only the upper and lower two wafers need to be cracked.
【００３０】[0030]
【実施例】以下、本発明の実施例について説明する。Embodiments of the present invention will be described below.
【００３１】（実施例１）チョクラルスキー法によって
引上げた４インチφ−３６゜Ｙ−ＬｉＴａＯ3 単結晶
を、まずボウルの状態でポーリング処理し、この後、オ
リフラ研削、スライス、ラップ研磨、裏面粗し、ベベリ
ングの加工を行った。(Example 1) A 4 inch φ-36 ° Y-LiTaO 3 single crystal pulled by the Czochralski method is first subjected to poling treatment in a bowl state, and thereafter, orientation flat grinding, slicing, lap polishing, back surface Roughing and beveling processing were performed.
【００３２】しかる後、図１に示したように、台５の上
に、円柱状のブロック４、電極２、粉体３、ウェーハ１
（本実施例では上記のウェーハを水平方向に１０枚重ね
て配置した。）、粉体３、電極２、円柱状のブロック４
を順に配置した。Thereafter, as shown in FIG. 1, a columnar block 4, electrodes 2, powder 3, wafer 1
(In the present embodiment, the ten wafers are arranged in a horizontal direction so as to overlap each other.), A powder 3, an electrode 2, and a cylindrical block 4
Were arranged in order.
【００３３】なお、本実施例においては、台５はアルミ
ナブロック製、円柱状のブロック４はウェーハと同一材
料のＬｉＴａＯ3 製、電極２は白金製、粉体３はウェー
ハと同一材料のＬｉＴａＯ3 粉末を用いた。また、負荷
重として最上部に設置した円柱状のブロック４の重さは
２００ｇとした。[0033] In this embodiment, base 5 is made of alumina block, cylindrical block 4 LiTaO 3 made of wafer and the same material, the electrode 2 is made of platinum, the powder 3 is LiTaO 3 wafer of the same material Powder was used. The weight of the cylindrical block 4 installed at the top was 200 g as the load weight.
【００３４】以上のように設置したウェーハを、７０〜
８０℃／時間の昇温速度で１３００〜１５００℃に昇温
し、２〜５時間定温に保持した後、５０〜６０℃／時間
で徐冷した。The wafer installed as described above is
The temperature was raised to 1300 to 1500 ° C. at a rate of 80 ° C./hour, kept at a constant temperature for 2 to 5 hours, and then gradually cooled at 50 to 60 ° C./hour.
【００３５】徐冷中、６５０℃になった時点で電極に８
０〜１００Ｖの電圧を印加し、冷却終了で電圧印加を終
了した。During the slow cooling, when the temperature reached 650 ° C., 8
A voltage of 0 to 100 V was applied, and the voltage application was terminated when cooling was completed.
【００３６】以上のようにして得たウェーハにおいて、
アニール処理前のベベリング後のウェーハそりが４００
〜５００μｍであったものが、上記アニール処理を行う
ことにより、１０μｍ前後に減少した。In the wafer obtained as described above,
400 wafer warpage after beveling before annealing
〜500 μm, but reduced to about 10 μm by performing the above annealing treatment.
【００３７】（実施例２）４インチφ−Ｘ−ＬｉＴａＯ
3 単結晶に、上記実施例１と同様の加工処理を施し、こ
の後、図２に示したように、ウェーハ１を方位を揃えて
重ねて配置し、ウエーハ１の側面（Ｚ軸方向）にブロッ
ク７および電極２を設置して、アニール処理およびポー
リング処理を行った。Example 2 4 inch φ-X-LiTaO
3 The same processing as in the first embodiment is performed on the single crystal, and thereafter, as shown in FIG. The block 7 and the electrode 2 were installed, and an annealing process and a poling process were performed.
【００３８】なお、ウェーハ１は２０枚重ねて配置し、
電極２、粉体３、ブロック４、台５は実施例１と同様な
材質のものを用い、ブロック７は、ＬｉＴａＯ3 粉末を
プレスし、ウェーハの側面形状に合うように形成したセ
ラミックスを用いた。また、負荷重として最上部に設置
した円柱状のブロック４の重さは３００ｇとし、上下の
ブロック４とウェーハ１との間には上記粉体３を介在さ
せた。In addition, 20 wafers 1 are arranged one on another,
The electrode 2, the powder 3, the block 4, and the base 5 are made of the same material as in the first embodiment, and the block 7 is made of ceramics formed by pressing LiTaO 3 powder and forming to match the side shape of the wafer. . In addition, the weight of the cylindrical block 4 installed on the uppermost portion was set to 300 g as a load weight, and the powder 3 was interposed between the upper and lower blocks 4 and the wafer 1.
【００３９】そして、実施例１と同様の方法で昇温、徐
冷し、電圧を印加した。Then, the temperature was raised and gradually cooled in the same manner as in Example 1, and a voltage was applied.
【００４０】このようにして得たウエーハにおいて、ア
ニール処理前のベベリング後のウェーハのそりが４００
〜５００μｍであったものが、上記アニール処理を行う
ことにより、１０μｍ前後に減少した。また、この方法
では、ブロック７のセラミックス層を厚くすることによ
り、ウェーハにクラックが入るということもなかった。In the wafer thus obtained, the warpage of the wafer after beveling before the annealing treatment is 400.
〜500 μm, but reduced to about 10 μm by performing the above annealing treatment. In addition, in this method, cracks did not occur in the wafer by increasing the thickness of the ceramic layer of the block 7.
【００４１】また、上記アニール処理を施したポリシン
グ上がりのウェーハにおいて、２結晶法によるＸ線ロッ
キングカーブの半値幅を測定した結果、約６秒であっ
た。これに対して、前述した従来の方法により製造した
ウエーハについては、Ｘ線ロッキングカーブの半値幅は
約１５秒であり、本発明によりウエーハの加工歪みが大
幅に減少していることが確認できた。The half-width of the X-ray rocking curve measured by the two-crystal method on the polished wafer subjected to the annealing treatment was about 6 seconds. On the other hand, for the wafer manufactured by the above-described conventional method, the half width of the X-ray rocking curve was about 15 seconds, and it was confirmed that the processing distortion of the wafer was significantly reduced by the present invention. .
【００４２】以上のように、本発明によれば、加工歪み
の少ない良質な強誘電体酸化物単結晶ウェーハを得るこ
とができる。As described above, according to the present invention, a high-quality ferroelectric oxide single crystal wafer with little processing strain can be obtained.
【００４３】[0043]
【発明の効果】以上説明したように、本発明によれば、
結晶の内部歪みや加工歪み等を除去することができ、従
来に比べて高品質な強誘電体酸化物単結晶ウェーハを提
供することができる。As described above, according to the present invention,
It is possible to remove internal strain, processing strain, and the like of the crystal, and to provide a ferroelectric oxide single crystal wafer of higher quality than before.
【図１】本発明における実施の形態を説明するための
図。FIG. 1 illustrates an embodiment of the present invention.
【図２】本発明における他の実施の形態を説明するため
の図。FIG. 2 is a diagram illustrating another embodiment of the present invention.
【図３】温度プロフアイルの例を示す図。FIG. 3 is a diagram showing an example of a temperature profile.
【図４】従来技術におけるポーリング処理工程を説明す
るための図。FIG. 4 is a diagram for explaining a polling process in the related art.
１……ウェーハ ２……電極 ３……粉体 ４……ブロック ５……台 ６……電源 DESCRIPTION OF SYMBOLS 1 ... Wafer 2 ... Electrode 3 ... Powder 4 ... Block 5 ... Stand 6 ... Power supply
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 41/22 Ｂ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 41/22 B
Claims (6)
るにあたり、 引き上げた単結晶をボウルの状態でポーリング処理する
工程と、 前記単結晶をスライスしてウェーハを形成する工程と、 前記ウェーハを研磨する工程と、 前記ウェーハを加圧しつつ加熱および徐冷してアニール
処理を行う工程とを具備したことを特徴とする強誘電体
酸化物単結晶ウェーハの製造方法。In manufacturing a ferroelectric oxide single crystal wafer, a step of poling the pulled single crystal in a bowl state; a step of slicing the single crystal to form a wafer; A method for producing a ferroelectric oxide single crystal wafer, comprising: a step of polishing; and a step of performing an annealing treatment by heating and gradually cooling the wafer while applying pressure.
ェーハの製造方法において、 前記アニール処理の徐冷に際して、前記ウェーハに電圧
を印加し、ポーリング処理を行うことを特徴とする強誘
電体酸化物単結晶ウェーハの製造方法。2. The method for producing a ferroelectric oxide single crystal wafer according to claim 1, wherein a voltage is applied to the wafer and a poling process is performed during the slow cooling of the annealing process. Method for producing body oxide single crystal wafer.
ェーハの製造方法において、 前記ウェーハの前記アニール処理および前記ポーリング
処理を、前記ウェーハを複数枚重ねた状態で行うことを
特徴とする強誘電体酸化物単結晶ウェーハの製造方法。3. The method for producing a ferroelectric oxide single crystal wafer according to claim 2, wherein the annealing and the poling of the wafer are performed in a state where a plurality of the wafers are stacked. A method for producing a ferroelectric oxide single crystal wafer.
リング処理し、この後、スライス、研磨等の加工処理を
行い、しかる後、ウェーハを加圧しつつ加熱および徐冷
してアニール処理を施し、形成したことを特徴とする強
誘電体酸化物単結晶ウェーハ。4. The pulled single crystal is subjected to a poling process in a bowl state, and thereafter, a processing process such as slicing and polishing is performed. Thereafter, the wafer is annealed by heating and gradually cooling while applying pressure. A ferroelectric oxide single crystal wafer characterized by being formed.
ェーハにおいて、 ２結晶法によるＸ線ロッキングカーブの半値幅が１０秒
以下であることを特徴とする強誘電体酸化物単結晶ウェ
ーハ。5. The ferroelectric oxide single crystal wafer according to claim 4, wherein a half width of an X-ray rocking curve by a two-crystal method is 10 seconds or less. .
酸化物単結晶ウェーハを用いたことを特徴とするＳＡＷ
デバイス基板。6. A SAW using the ferroelectric oxide single crystal wafer according to claim 4 or 5.
Device substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18105696A JPH1027929A (en) | 1996-07-10 | 1996-07-10 | Ferroelectrics oxide single crystalline wafer and its manufacturing method as well as saw device substrate using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18105696A JPH1027929A (en) | 1996-07-10 | 1996-07-10 | Ferroelectrics oxide single crystalline wafer and its manufacturing method as well as saw device substrate using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027929A true JPH1027929A (en) | 1998-01-27 |
Family
ID=16094012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18105696A Withdrawn JPH1027929A (en) | 1996-07-10 | 1996-07-10 | Ferroelectrics oxide single crystalline wafer and its manufacturing method as well as saw device substrate using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1027929A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002037697A (en) * | 2000-07-25 | 2002-02-06 | Mitsui Mining & Smelting Co Ltd | Method for producing optical material |
| JP2011195348A (en) * | 2010-03-17 | 2011-10-06 | Yukio Watabe | Method for increasing polarization electric field of oxide ferroelectric |
-
1996
- 1996-07-10 JP JP18105696A patent/JPH1027929A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002037697A (en) * | 2000-07-25 | 2002-02-06 | Mitsui Mining & Smelting Co Ltd | Method for producing optical material |
| JP4575561B2 (en) * | 2000-07-25 | 2010-11-04 | 三井金属鉱業株式会社 | Manufacturing method of optical material |
| JP2011195348A (en) * | 2010-03-17 | 2011-10-06 | Yukio Watabe | Method for increasing polarization electric field of oxide ferroelectric |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (en) | Method for manufacturing SOI wafer | |
| JP4846915B2 (en) | Manufacturing method of bonded wafer | |
| EP1981063B1 (en) | Process for producing a soi wafer | |
| EP1662555B1 (en) | Method for producing soi wafer | |
| CN111128699A (en) | Composite single crystal piezoelectric substrate film and preparation method thereof | |
| EP1981064B1 (en) | Process for producing a soi wafer | |
| JP6025179B2 (en) | Method for producing lithium tantalate single crystal substrate for surface acoustic wave device | |
| JPH07297377A (en) | Semiconductor device and manufacture thereof | |
| JP4624812B2 (en) | Manufacturing method of SOI wafer | |
| JP2621325B2 (en) | SOI substrate and manufacturing method thereof | |
| JPH1027929A (en) | Ferroelectrics oxide single crystalline wafer and its manufacturing method as well as saw device substrate using the same | |
| JPH0567598A (en) | Manufacture of semiconductor substrate | |
| JP2014154911A (en) | Method of manufacturing lithium-tantalate single crystal substrate for surface acoustic wave device and lithium-tantalate single crystal substrate for surface acoustic wave device | |
| JP2014040339A (en) | Method for manufacturing piezoelectric oxide single crystal wafer | |
| JPH05109678A (en) | Manufacture of soi substrate | |
| JPH05218196A (en) | Manufacture of semiconductor chips | |
| JP7533310B2 (en) | Method for manufacturing piezoelectric oxide single crystal substrate | |
| JPH08107193A (en) | Manufacture of soi substrate | |
| JPH04285025A (en) | Method for rendering single domain to piezoelectric single crystal | |
| US20230128739A1 (en) | Cmp process applied to a thin sic wafer for stress release and damage recovery | |
| JP2005072072A (en) | Method of regenerating releasable wafer and regenerated wafer | |
| JPS61234547A (en) | Manufacture of semiconductor substrate | |
| JPH10242439A (en) | Stuck silicon wafer and its manufacture | |
| JP2003179216A (en) | Soi wafer | |
| JP2000082931A (en) | Piezoelectric single crystal wafer, its manufacture and surface acoustic wave device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |