JPH1027865A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH1027865A JPH1027865A JP17962596A JP17962596A JPH1027865A JP H1027865 A JPH1027865 A JP H1027865A JP 17962596 A JP17962596 A JP 17962596A JP 17962596 A JP17962596 A JP 17962596A JP H1027865 A JPH1027865 A JP H1027865A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- hole
- synthetic resin
- laminated
- resin sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【解決手段】所定位置に導体バンプ群を形設した導電性
金属箔の主面に合成樹脂系シートを対接させて積層配置
し積層体を加圧し、前記合成樹脂系シートの厚さ方向に
前記バンプ群をそれぞれ貫挿させて貫通型の導体配線部
を形成する第２工程と第１工程でえられた両面銅張り積
層板の上下に第２工程で得られた貫通型の導体配線部を
有する導電性金属箔を位置合わせをした後に積層する第
３工程と第３工程で得られた積層物を温度１８０℃以
上、圧力１０ｋｇ／ｃｍ２以上でプレスする第４工程と
第４工程で得られた積層体の導電性金属箔にエッチング
処理を施す第５工程を具備して得られることを特徴とす
る半導体基板。 【効果】本方法で多ピンの半導体基板を製造すると、配
線の引き回しが有利となり、ファインパターン形成が容
易となる。また、多層の製造も容易となる。このため、
製品の歩留まり向上に貢献でき、コストダウンにつなが
る。
金属箔の主面に合成樹脂系シートを対接させて積層配置
し積層体を加圧し、前記合成樹脂系シートの厚さ方向に
前記バンプ群をそれぞれ貫挿させて貫通型の導体配線部
を形成する第２工程と第１工程でえられた両面銅張り積
層板の上下に第２工程で得られた貫通型の導体配線部を
有する導電性金属箔を位置合わせをした後に積層する第
３工程と第３工程で得られた積層物を温度１８０℃以
上、圧力１０ｋｇ／ｃｍ２以上でプレスする第４工程と
第４工程で得られた積層体の導電性金属箔にエッチング
処理を施す第５工程を具備して得られることを特徴とす
る半導体基板。 【効果】本方法で多ピンの半導体基板を製造すると、配
線の引き回しが有利となり、ファインパターン形成が容
易となる。また、多層の製造も容易となる。このため、
製品の歩留まり向上に貢献でき、コストダウンにつなが
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板の製造方
法に係わるものであり、特に図３（ａ）に示したボール
グリッドアレイ半導体基板の製造に関するものである。
法に係わるものであり、特に図３（ａ）に示したボール
グリッドアレイ半導体基板の製造に関するものである。
【０００２】
【従来の技術】電気・電子機器、通信機器、計算機器等
に広く用いられている半導体素子（チップ）は、高機能
となり多ピン化が近年益々進展している。チップ側の配
線描画技術はピッチ５０μ以下まで対応が可能となって
きた。しかしながらチップを搭載する半導体基板の配線
描画技術の進歩は頭打ちの傾向にあり、最小ピッチで１
００μ程度が歩留まりよく描画できる限界である。その
原因は従来の半導体基板製造は主に基板にドリルで穴を
明け、全面にメッキ処理を施すといったパネルメッキ法
を採用していた。この方法を総称してサブトラ法という
（図３（ｂ）に示す）。サブトラ法の欠点はドリルで穴
を明けるため、基板の表裏に貫通穴が存在しこのため配
線が引き回しにくいといった問題点があった。また、パ
ネルメッキを行うため銅箔の厚さが厚くなってしまい、
微細配線を描画するのが極めてむづかしいとの問題もあ
った。そこでサブトラ法に代わる半導体基板製造法とし
て、アディティブ法が注目を集めている。本方法は基板
に紫外線硬化型絶縁層を塗布し、紫外線照射により不必
要な樹脂層を除去し、その後メッキを施す事により層間
の電気的接続を行うものでビルドアップ方式により半導
体基板を製造する方法である。本方式の利点は、メッキ
厚のコントロールが可能であり薄い銅箔をエッチングす
る事が出来微細配線に有利である。また、ドリル穴明け
を行わないので微細な穴明け加工が可能であり現在では
直径０．１ｍｍの加工も可能である。しかしながら、本
方式でボールグリッドアレイ半導体基板を製造した場
合、不必要な樹脂層を除去した場合、表面にへこみが生
じそこに穴埋めを行う必要がある。さらに、紫外線硬化
型樹脂層は従来エポキシ樹脂が一般的であるが、エポキ
シ樹脂の場合耐熱性に問題が起こり、たとえば半導体素
子と半導体基板を高温で接合するような実装方法におい
て、エポキシ樹脂が高温で破壊する。また、ポリイミド
樹脂は吸水率が高いため高温で膨れ等の問題がある。ま
た、絶縁層とメッキの層間接着力が弱い事も重大な問題
である。この様に半導体基板製造においていまだ全ての
問題を解決できる製造方法は見いだされていない。
に広く用いられている半導体素子（チップ）は、高機能
となり多ピン化が近年益々進展している。チップ側の配
線描画技術はピッチ５０μ以下まで対応が可能となって
きた。しかしながらチップを搭載する半導体基板の配線
描画技術の進歩は頭打ちの傾向にあり、最小ピッチで１
００μ程度が歩留まりよく描画できる限界である。その
原因は従来の半導体基板製造は主に基板にドリルで穴を
明け、全面にメッキ処理を施すといったパネルメッキ法
を採用していた。この方法を総称してサブトラ法という
（図３（ｂ）に示す）。サブトラ法の欠点はドリルで穴
を明けるため、基板の表裏に貫通穴が存在しこのため配
線が引き回しにくいといった問題点があった。また、パ
ネルメッキを行うため銅箔の厚さが厚くなってしまい、
微細配線を描画するのが極めてむづかしいとの問題もあ
った。そこでサブトラ法に代わる半導体基板製造法とし
て、アディティブ法が注目を集めている。本方法は基板
に紫外線硬化型絶縁層を塗布し、紫外線照射により不必
要な樹脂層を除去し、その後メッキを施す事により層間
の電気的接続を行うものでビルドアップ方式により半導
体基板を製造する方法である。本方式の利点は、メッキ
厚のコントロールが可能であり薄い銅箔をエッチングす
る事が出来微細配線に有利である。また、ドリル穴明け
を行わないので微細な穴明け加工が可能であり現在では
直径０．１ｍｍの加工も可能である。しかしながら、本
方式でボールグリッドアレイ半導体基板を製造した場
合、不必要な樹脂層を除去した場合、表面にへこみが生
じそこに穴埋めを行う必要がある。さらに、紫外線硬化
型樹脂層は従来エポキシ樹脂が一般的であるが、エポキ
シ樹脂の場合耐熱性に問題が起こり、たとえば半導体素
子と半導体基板を高温で接合するような実装方法におい
て、エポキシ樹脂が高温で破壊する。また、ポリイミド
樹脂は吸水率が高いため高温で膨れ等の問題がある。ま
た、絶縁層とメッキの層間接着力が弱い事も重大な問題
である。この様に半導体基板製造においていまだ全ての
問題を解決できる製造方法は見いだされていない。
【０００３】
【発明が解決しようとする課題】上記従来技術で述べた
ように、サブトラ法の欠点である貫通型の穴が半導体基
板の表面に存在することを解決し、かつ微細配線描画層
の銅箔をメッキしないようにする半導体基板の製造法を
提供する事が課題である。また、アディティブ法で問題
であった信頼性についても改善する事が課題である。本
発明は新規な半導体素子製造技術を見いだす事が課題で
ある。
ように、サブトラ法の欠点である貫通型の穴が半導体基
板の表面に存在することを解決し、かつ微細配線描画層
の銅箔をメッキしないようにする半導体基板の製造法を
提供する事が課題である。また、アディティブ法で問題
であった信頼性についても改善する事が課題である。本
発明は新規な半導体素子製造技術を見いだす事が課題で
ある。
【０００４】
【課題を解決するための手段】本発明者らは、上記課題
を解決するため、鋭意研究を重ねた結果、本発明を完成
した。すなわち、両面銅張り積層板にドリルで穴明けを
行い、表裏の導電層の導通を付与するために穴内部およ
び導電層表面をメッキし、導電層表面にエッチング処理
を施す第１工程と所定位置に導体バンプ群を形設した導
電性金属箔の主面に合成樹脂系シートを対接させて積層
配置し積層体を加圧し、前記合成樹脂系シートの厚さ方
向に前記バンプ群をそれぞれ貫挿させて貫通型の導体配
線部を形成する第２工程と第１工程でえられた両面銅張
り積層板の上下に第２工程で得られた貫通型の導体配線
部を有する導電性金属箔を位置合わせをした後に積層す
る第３工程と第３工程で得られた積層物を温度１８０℃
以上、圧力１０ｋｇ／ｃｍ2 以上でプレスする第４工程
と第４工程で得られた積層体の導電性金属箔にエッチン
グ処理を施す第５工程を具備して得られることを特徴と
する半導体基板の製造方法に関するものである。
を解決するため、鋭意研究を重ねた結果、本発明を完成
した。すなわち、両面銅張り積層板にドリルで穴明けを
行い、表裏の導電層の導通を付与するために穴内部およ
び導電層表面をメッキし、導電層表面にエッチング処理
を施す第１工程と所定位置に導体バンプ群を形設した導
電性金属箔の主面に合成樹脂系シートを対接させて積層
配置し積層体を加圧し、前記合成樹脂系シートの厚さ方
向に前記バンプ群をそれぞれ貫挿させて貫通型の導体配
線部を形成する第２工程と第１工程でえられた両面銅張
り積層板の上下に第２工程で得られた貫通型の導体配線
部を有する導電性金属箔を位置合わせをした後に積層す
る第３工程と第３工程で得られた積層物を温度１８０℃
以上、圧力１０ｋｇ／ｃｍ2 以上でプレスする第４工程
と第４工程で得られた積層体の導電性金属箔にエッチン
グ処理を施す第５工程を具備して得られることを特徴と
する半導体基板の製造方法に関するものである。
【０００５】
【本発明の実施の形態】本発明の詳細なフローシートを
図１に示す。詳細な説明を図２に示す。図２の工程１
（ａ）では、両面銅張り積層板１に穴明け加工を行う
（穴明け部１−（ａ））。この基材を工程１（ｂ）でパ
ネルメッキする。メッキは図中２のようになる。工程１
（ｃ）で両面の銅箔をエッチング処理する。工程１は従
来の工法と同様の方法で加工を行う。次に工程２（ａ）
で銅箔３に導体バンプ４を印刷して形成する。導体バン
プ４は例えば銀、金、銅、半田粉等の導電性粉末、これ
らの合金粉末と例えばポリカーボネート樹脂、ポリスル
ホン樹脂、ポリエステル樹脂、フェノキシ樹脂、フェノ
ール樹脂、ポリイミド樹脂等のバインダー成分と混合し
て調整された導電性組成物あるいは導電性金属で構成さ
れる。バンプ形設は印刷法で行われ高さ（ｈ）は１００
〜４００μ程度が望ましい。次に工程２（ｂ）で合成樹
脂系シート５とバンプを形設した銅箔とを加圧する事に
より合成樹脂系シート中にバンプを挿貫させる。本発明
において前記導電バンプ群が挿入され貫通型の導電配線
部を形成する合成樹脂系シート５としてはエポキシ樹
脂、ポリイミド樹脂、変性ポリイミド樹脂等熱硬化性樹
脂であれば特に限定するものではなく、ガラスクロス、
アラミド繊維、カーボン繊維、等を含浸させたものが強
度向上のために好ましい。さらに好ましくは、耐熱性が
高くガラス転移温度が２５０℃以上の変性ポリイミド樹
脂が最適である。好ましくはガラス転移温度３００℃以
下の変性ポリイミド樹脂である。変性ポリイミド樹脂の
具体例としては、 （１）一般式（１）（化１）で示されるポリマレイミド
化合物
図１に示す。詳細な説明を図２に示す。図２の工程１
（ａ）では、両面銅張り積層板１に穴明け加工を行う
（穴明け部１−（ａ））。この基材を工程１（ｂ）でパ
ネルメッキする。メッキは図中２のようになる。工程１
（ｃ）で両面の銅箔をエッチング処理する。工程１は従
来の工法と同様の方法で加工を行う。次に工程２（ａ）
で銅箔３に導体バンプ４を印刷して形成する。導体バン
プ４は例えば銀、金、銅、半田粉等の導電性粉末、これ
らの合金粉末と例えばポリカーボネート樹脂、ポリスル
ホン樹脂、ポリエステル樹脂、フェノキシ樹脂、フェノ
ール樹脂、ポリイミド樹脂等のバインダー成分と混合し
て調整された導電性組成物あるいは導電性金属で構成さ
れる。バンプ形設は印刷法で行われ高さ（ｈ）は１００
〜４００μ程度が望ましい。次に工程２（ｂ）で合成樹
脂系シート５とバンプを形設した銅箔とを加圧する事に
より合成樹脂系シート中にバンプを挿貫させる。本発明
において前記導電バンプ群が挿入され貫通型の導電配線
部を形成する合成樹脂系シート５としてはエポキシ樹
脂、ポリイミド樹脂、変性ポリイミド樹脂等熱硬化性樹
脂であれば特に限定するものではなく、ガラスクロス、
アラミド繊維、カーボン繊維、等を含浸させたものが強
度向上のために好ましい。さらに好ましくは、耐熱性が
高くガラス転移温度が２５０℃以上の変性ポリイミド樹
脂が最適である。好ましくはガラス転移温度３００℃以
下の変性ポリイミド樹脂である。変性ポリイミド樹脂の
具体例としては、 （１）一般式（１）（化１）で示されるポリマレイミド
化合物
【０００６】
【化１】 （式中、Ｒ1はｍ価の有機基、Ｘａ，Ｘｂは水素原子、
ハロゲン原子および有機基から選ばれた同一または異な
る一価の原子または基、ｍは２以上の整数を表す）。 （２）一般式（１）で示されるポリマレイミド化合物
と、ナフトール、ジヒドロキシナフタレン、少なくとも
一つはナフタレン骨格を有するフェノール樹脂、および
分子中に少なくとも二つ以上のエポキシ基を有するエポ
キシ樹脂よりなる群より選ばれた少なくとも１種を含有
してなる樹脂組成物および、 （３）上記（２）の樹脂組成物を分子中に少なくとも一
つの活性水素を有する化合物により変性してなる変性イ
ミド樹脂などである。
ハロゲン原子および有機基から選ばれた同一または異な
る一価の原子または基、ｍは２以上の整数を表す）。 （２）一般式（１）で示されるポリマレイミド化合物
と、ナフトール、ジヒドロキシナフタレン、少なくとも
一つはナフタレン骨格を有するフェノール樹脂、および
分子中に少なくとも二つ以上のエポキシ基を有するエポ
キシ樹脂よりなる群より選ばれた少なくとも１種を含有
してなる樹脂組成物および、 （３）上記（２）の樹脂組成物を分子中に少なくとも一
つの活性水素を有する化合物により変性してなる変性イ
ミド樹脂などである。
【０００７】次に工程３で工程１で得られた穴があいた
両面銅貼り積層板６を中央に配置し、工程２で得られた
バンプ貫通型合成樹脂系シート付き銅箔７を両側に位置
ぎめを行って配置する。工程４でこの積層物を加圧、加
熱する。温度は１８０℃以上３００℃以下が好ましい。
１８０℃以下であると合成樹脂シート５が十分に硬化せ
ずガラス転移温度が低くなってしまい、３００℃以上で
は当然樹脂分解がおこる。圧力は１０ｋｇ／ｃｍ2 以上
が好ましい。通常は５０ｋｇ／ｃｍ2以下で行なわれ
る。１０ｋｇ／ｃｍ2 以下であると合成樹脂系シートが
十分に流れず接着力が低下する。工程５でプレスされた
基材の両面の銅箔をエッチング処理する事により上下の
導通を形成する。
両面銅貼り積層板６を中央に配置し、工程２で得られた
バンプ貫通型合成樹脂系シート付き銅箔７を両側に位置
ぎめを行って配置する。工程４でこの積層物を加圧、加
熱する。温度は１８０℃以上３００℃以下が好ましい。
１８０℃以下であると合成樹脂シート５が十分に硬化せ
ずガラス転移温度が低くなってしまい、３００℃以上で
は当然樹脂分解がおこる。圧力は１０ｋｇ／ｃｍ2 以上
が好ましい。通常は５０ｋｇ／ｃｍ2以下で行なわれ
る。１０ｋｇ／ｃｍ2 以下であると合成樹脂系シートが
十分に流れず接着力が低下する。工程５でプレスされた
基材の両面の銅箔をエッチング処理する事により上下の
導通を形成する。
【０００８】
【実施例】以下、本発明を実施例により具体的に説明す
る。 実施例１ 図２は本実施例の実施態様を模式的に示したものであ
る。工程１は市販の両面銅貼り積層板（松下電工製Ｒ１
７７６、エポキシ樹脂系）１を使用する。ＮＣマシンン
（日立製工社製）でドリル径０．２ｍｍで穴明けする。
穴明け後は図２工程１（ａ）となる。その後銅メッキを
行う。メッキ後は工程１（ｂ）となる。メッキ部は図２
の２で示した部分である。本方式はパネルメッキ法であ
る。その後両面をエッチング処理を行う。エッチング後
の状態は工程１（ｃ）となる。
る。 実施例１ 図２は本実施例の実施態様を模式的に示したものであ
る。工程１は市販の両面銅貼り積層板（松下電工製Ｒ１
７７６、エポキシ樹脂系）１を使用する。ＮＣマシンン
（日立製工社製）でドリル径０．２ｍｍで穴明けする。
穴明け後は図２工程１（ａ）となる。その後銅メッキを
行う。メッキ後は工程１（ｂ）となる。メッキ部は図２
の２で示した部分である。本方式はパネルメッキ法であ
る。その後両面をエッチング処理を行う。エッチング後
の状態は工程１（ｃ）となる。
【０００９】工程２は厚さ１２μの銅箔（古河電工製）
を支持基板３としポリマータイプの銀系の導電ペースト
（商品名、熱硬化性導電ペーストｄｗ−２５０ｈ−５
製造元東洋紡績ｋｋ）をバンブ材料とする。板厚２５０
μのステンレス板の所定位置に０．２ｍｍ径の穴を明け
たメタルマスクを用意し、前記銅箔３の１面に前記メタ
ルマスクを位置決めし前記導体ペーストを印刷しこの印
刷された導電ペーストを乾燥後同一位置に再度印刷する
方法を３回繰り返し高さ２００ミクロンのバンプ４を形
成する。図２における工程２の（ａ）はこうして形設さ
れた導電性バンプ４の形状を側面的に示したものであ
る。合成樹脂シート５は市販のエポキシ樹脂系プリプレ
グ（松下電工製Ｒ１７７６）を用いる。図２工程２
（ｂ）に示すように８０℃１０ｋｇ／ｃｍ２の圧力でロ
ールプレスを行う事により合成樹脂系シート中にバンプ
群を貫挿させる。
を支持基板３としポリマータイプの銀系の導電ペースト
（商品名、熱硬化性導電ペーストｄｗ−２５０ｈ−５
製造元東洋紡績ｋｋ）をバンブ材料とする。板厚２５０
μのステンレス板の所定位置に０．２ｍｍ径の穴を明け
たメタルマスクを用意し、前記銅箔３の１面に前記メタ
ルマスクを位置決めし前記導体ペーストを印刷しこの印
刷された導電ペーストを乾燥後同一位置に再度印刷する
方法を３回繰り返し高さ２００ミクロンのバンプ４を形
成する。図２における工程２の（ａ）はこうして形設さ
れた導電性バンプ４の形状を側面的に示したものであ
る。合成樹脂シート５は市販のエポキシ樹脂系プリプレ
グ（松下電工製Ｒ１７７６）を用いる。図２工程２
（ｂ）に示すように８０℃１０ｋｇ／ｃｍ２の圧力でロ
ールプレスを行う事により合成樹脂系シート中にバンプ
群を貫挿させる。
【００１０】工程３で工程１で得られた穴が明いた両面
銅貼り積層板６と工程２で得られた合成樹脂系シート付
き銅箔７を位置決めして積層する。工程４でこの積層物
を圧力４０ｋｇ／ｃｍ2 、温度２００℃でプレスする。
工程５では工程４で得られた積層体の両面の銅箔をエッ
チング処理する事により両面の電気的導通を完成する。
本実施例で得られた半導体基板の外観図を図３（ａ）に
示す。半導体基板の配線ルールは、表面チップ側のチッ
プと接続される端子パッド８と裏面マザーボード側半田
バンブ９とを１対１で導通させる事である。端子パッド
８は基板の周辺部に配列されている。この構造をペリフ
ェラルタイプと称する。また、裏面はマザーボードと接
続されるための半田パッド９が格子状に配列されてい
る。
銅貼り積層板６と工程２で得られた合成樹脂系シート付
き銅箔７を位置決めして積層する。工程４でこの積層物
を圧力４０ｋｇ／ｃｍ2 、温度２００℃でプレスする。
工程５では工程４で得られた積層体の両面の銅箔をエッ
チング処理する事により両面の電気的導通を完成する。
本実施例で得られた半導体基板の外観図を図３（ａ）に
示す。半導体基板の配線ルールは、表面チップ側のチッ
プと接続される端子パッド８と裏面マザーボード側半田
バンブ９とを１対１で導通させる事である。端子パッド
８は基板の周辺部に配列されている。この構造をペリフ
ェラルタイプと称する。また、裏面はマザーボードと接
続されるための半田パッド９が格子状に配列されてい
る。
【００１１】本発明の方法では８と９を電気的に接続す
るためまず表面で端子パッド８から配線が引き回され導
電性バンプにより図２の工程５の完成品における２層目
に接続される。２層目でスルーホール（７−（ａ））が
存在するので３層目に接続され、３層目と４層目は導電
性バンプで接続される。このため裏面は半田ボールが格
子状に配列されるだけとなる。また、表面はメッキ処理
を施していないため、ファインパターン形成がしやすく
なる。
るためまず表面で端子パッド８から配線が引き回され導
電性バンプにより図２の工程５の完成品における２層目
に接続される。２層目でスルーホール（７−（ａ））が
存在するので３層目に接続され、３層目と４層目は導電
性バンプで接続される。このため裏面は半田ボールが格
子状に配列されるだけとなる。また、表面はメッキ処理
を施していないため、ファインパターン形成がしやすく
なる。
【００１２】比較例１ 従来技術のサブトラ法は上記実施例１の図２における工
程１による方法である。それにより得られた半導体基板
の外観図を図３（ｂ）に示す。市販の両面銅貼り積層板
（松下電工製Ｒ１７７６、エポキシ樹脂系）を使用す
る。図３（ｂ）端子パッド８と半田パッド９とを電気的
に接続するためにＮＣマシンン（日立製工社製）で穴明
け後、銅メッキを行う。本方式はパネルメッキ法であ
る。その後両面をエッチング処理する。図３（ｂ）の１
１はＮＣマシンで穴を開けた状態である。比較例では、
穴を明けなければならないが、現在使用される穴径は
０．３ｍｍ程度が限界である。そこで穴を明けた場合、
表面及び裏面にランド１０が必要である。ランドは通常
穴径よりも０．２ｍｍ程度大きいため直径０．５ｍｍの
ランドが必要となる。このため配線の引き回しは非常に
困難となる。また、裏面は直接半田パッドの上に穴を明
ける事はむつかしいため半田パッドの周辺部にずらして
穴を明けそこからパッド部に配線を引き回す構造を取
る。一般的にティアドロップという構造を有している。
以上の事から配線が非常に込み合い生産性が著しく悪く
なるという欠点を有している。
程１による方法である。それにより得られた半導体基板
の外観図を図３（ｂ）に示す。市販の両面銅貼り積層板
（松下電工製Ｒ１７７６、エポキシ樹脂系）を使用す
る。図３（ｂ）端子パッド８と半田パッド９とを電気的
に接続するためにＮＣマシンン（日立製工社製）で穴明
け後、銅メッキを行う。本方式はパネルメッキ法であ
る。その後両面をエッチング処理する。図３（ｂ）の１
１はＮＣマシンで穴を開けた状態である。比較例では、
穴を明けなければならないが、現在使用される穴径は
０．３ｍｍ程度が限界である。そこで穴を明けた場合、
表面及び裏面にランド１０が必要である。ランドは通常
穴径よりも０．２ｍｍ程度大きいため直径０．５ｍｍの
ランドが必要となる。このため配線の引き回しは非常に
困難となる。また、裏面は直接半田パッドの上に穴を明
ける事はむつかしいため半田パッドの周辺部にずらして
穴を明けそこからパッド部に配線を引き回す構造を取
る。一般的にティアドロップという構造を有している。
以上の事から配線が非常に込み合い生産性が著しく悪く
なるという欠点を有している。
【００１３】
【発明の効果】本発明の半導体基板の製造方法を用いた
場合の利点は、 １．表面にスルーホールが存在しないため、配線の引き
回しが有利である。 ２．表面の銅箔にメッキの必要がなくファインパターン
が描画できる。 ３．図３（ｂ）の１２に示したティアドロップ構造を有
さないため、半田面のソルダーレジストの塗布の必要が
ない。 ４．多層化が可能でありグランド、電源層の付与が容易
である。 従来法に比較して配線の引き回しが容易であり、端子パ
ッドの数が増加しても十分に配線が引きまわされる。半
導体基板の特に多ピンに対応できる技術である。
場合の利点は、 １．表面にスルーホールが存在しないため、配線の引き
回しが有利である。 ２．表面の銅箔にメッキの必要がなくファインパターン
が描画できる。 ３．図３（ｂ）の１２に示したティアドロップ構造を有
さないため、半田面のソルダーレジストの塗布の必要が
ない。 ４．多層化が可能でありグランド、電源層の付与が容易
である。 従来法に比較して配線の引き回しが容易であり、端子パ
ッドの数が増加しても十分に配線が引きまわされる。半
導体基板の特に多ピンに対応できる技術である。
【図１】本発明の半導体基板の製造フローチャートを示
す。
す。
【図２】本発明の半導体基板の製造工程を詳細に示した
図である。
図である。
【図３】本発明による実施例１（図３（ａ））及び比較
例１（図３（ｂ））の半導体基板の外観図である。
例１（図３（ｂ））の半導体基板の外観図である。
１．両面銅張り積層板 １−（ａ）穴明け部 ２．メッキ部 ３．銅箔 ４．導電性バンプ ５．合成樹脂系シート ６．穴があいた両面銅張り積層板 ７．合成樹脂系シート付き銅箔 ７−（ａ）スルホール部 ８．端子パッド ９．半田パッド １０．スルーホールランド １１．スルーホール １２．ティアドロップ構造 ｈ．バンプが形設された高さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 志摩 健二 神奈川県横浜市栄区笠間町1190番地 三井 東圧化学株式会社内 (72)発明者 藤田 和人 神奈川県横浜市栄区笠間町1190番地 三井 東圧化学株式会社内 (72)発明者 桜庭 仁 神奈川県横浜市栄区笠間町1190番地 三井 東圧化学株式会社内
Claims (1)
- 【請求項１】 両面銅張り積層板に穴明けを行い、当該
穴内部および導電層表面をメッキし、導電層表面にエッ
チング処理を施す第１工程と所定位置に導体バンプ群を
形設した導電性金属箔の主面に合成樹脂系シートを対接
させて積層配置し積層体を加圧し、前記合成樹脂系シー
トの厚さ方向に前記バンプ群をそれぞれ貫挿させて貫通
型の導体配線部を形成する第２工程と第１工程でえられ
た両面銅張り積層板の上下に第２工程で得られた貫通型
の導体配線部を有する導電性金属箔を位置合わせをした
後に積層する第３工程と第３工程で得られた積層物を温
度１８０℃以上、圧力１０ｋｇ／ｃｍ２以上でプレスす
る第４工程と第４工程で得られた積層体の導電性金属箔
にエッチング処理を施す第５工程を具備して得られるこ
とを特徴とする半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17962596A JPH1027865A (ja) | 1996-07-09 | 1996-07-09 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17962596A JPH1027865A (ja) | 1996-07-09 | 1996-07-09 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027865A true JPH1027865A (ja) | 1998-01-27 |
Family
ID=16069045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17962596A Pending JPH1027865A (ja) | 1996-07-09 | 1996-07-09 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1027865A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258736A (ja) * | 2007-05-14 | 2007-10-04 | Dainippon Printing Co Ltd | 配線板の製造方法、配線板 |
| KR101174912B1 (ko) | 2005-02-10 | 2012-08-17 | 가부시끼가이샤 엘리먼트 덴시 | 범프를 갖는 기판의 제조 방법 |
| CN106028651A (zh) * | 2016-05-05 | 2016-10-12 | 广合科技（广州）有限公司 | 一种 pcb 上bga位置的背钻孔制作方法 |
-
1996
- 1996-07-09 JP JP17962596A patent/JPH1027865A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101174912B1 (ko) | 2005-02-10 | 2012-08-17 | 가부시끼가이샤 엘리먼트 덴시 | 범프를 갖는 기판의 제조 방법 |
| JP2007258736A (ja) * | 2007-05-14 | 2007-10-04 | Dainippon Printing Co Ltd | 配線板の製造方法、配線板 |
| CN106028651A (zh) * | 2016-05-05 | 2016-10-12 | 广合科技（广州）有限公司 | 一种 pcb 上bga位置的背钻孔制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1319157C (zh) | 多层电路板和半导体装置 | |
| US5495665A (en) | Process for providing a landless via connection | |
| JP4538486B2 (ja) | 多層基板およびその製造方法 | |
| JP2007266196A (ja) | 多層プリント配線板及びその製造方法 | |
| JP5172404B2 (ja) | 多層配線基板の製造方法、及び多層配線基板の中間製品 | |
| JP2009246357A (ja) | 多層配線基板、及びその製造方法 | |
| CN102415228A (zh) | 增层型多层印刷布线板及其制造方法 | |
| JP3431259B2 (ja) | 印刷配線板の製造方法 | |
| JP3428070B2 (ja) | 印刷配線板の製造方法 | |
| JPH1027865A (ja) | 半導体基板 | |
| KR101313155B1 (ko) | 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법 | |
| JP3474913B2 (ja) | プリント配線板の製造方法 | |
| JP3474896B2 (ja) | 印刷配線板およびその製造方法 | |
| JP2004140314A (ja) | 多層配線板 | |
| JP4123637B2 (ja) | フィルムキャリアの製造方法 | |
| JP2008181914A (ja) | 多層プリント配線板及びその製造方法 | |
| JP4301152B2 (ja) | バイアホール形成金属張積層板及びスルーホール形成アンクラッド板 | |
| JP3549063B2 (ja) | 印刷配線板の製造方法 | |
| JP3334584B2 (ja) | 多層電子部品搭載用基板及びその製造方法 | |
| JP2004072125A (ja) | 印刷配線板の製造方法および印刷配線板 | |
| JP4058218B2 (ja) | プリント配線基板の製造方法 | |
| JP4014667B2 (ja) | 多層配線印刷基板の製造方法 | |
| JPH09214139A (ja) | 多層プリント配線基板の製造方法 | |
| JPH09172259A (ja) | 印刷配線板の製造方法 | |
| JP4385482B2 (ja) | フィルムキャリアの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050228 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050308 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050426 |
|
| A02 | Decision of refusal |
Effective date: 20050607 Free format text: JAPANESE INTERMEDIATE CODE: A02 |