JPH10276368A

JPH10276368A - Ｃｃｄイメージセンサー及び画像読取装置

Info

Publication number: JPH10276368A
Application number: JP9077385A
Authority: JP
Inventors: Tadashi Takahashi; 匡高橋; Noriyoshi Osozawa; 憲良遅澤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-03-28
Filing date: 1997-03-28
Publication date: 1998-10-13

Abstract

(57)【要約】【課題】ＣＣＤイメージセンサーの後発的なトラブル
の早期発見と、迅速な原因の特定を課題とする。【解決手段】光電変換素子列を備えたＣＣＤイメージ
センサーにより画像を読みとる画像読み取り装置におい
て、上記ＣＣＤイメージセンサーからの画像データを蓄
積する複数のメモリー手段と、上記複数のメモリー手段
の画像データを比較して各出力のリニアリティーを求め
てリニアリティーチェックを行うチェック手段と、上記
チェック手段で求められた結果から、各転送レジスタ間
の転送ゲートの電圧レベルを調整してＣＣＤイメージセ
ンサーからの出力のリニアリティーを調整する調整手段
を有することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像読取装置にお
けるＣＣＤイメージセンサーのチェック方法に関するも
ので、特に複数の転送レジスタを有して各転送レジスタ
間での転送動作のチェックを行うＣＣＤイメージセンサ
ー及びＣＣＤイメージセンサーの各レジスタまでの転送
動作のチェックを可能とする画像読取装置に関するもの
である。

【０００２】

【従来の技術】近年、画像表示による表現が多方面に亘
って求められており、複写機、ファクシミリ、ＯＣＲ
（Optical Character Reader）、オプティカルスキャナ
ー等を用いて、対象画像を読み取り、画像信号を他の媒
体に転換することが行われている。このような種々の機
器に用いられて、１次元、又は２次元の画像を読み取る
ものにイメージセンサーがある。

【０００３】ここで、イメージセンサーを用いた画像処
理装置として、デジタル複写機の構成例を、図９に示し
て説明する。図において、２００１はイメージセンサー
の一種のＣＣＤラインセンサーで、タイミング発生回路
２０１２で発生される駆動パターンによりドライバー２
０１１で駆動される。

【０００４】原稿画像は、相対的に主走査方向と副走査
方向に移動されるＣＣＤラインセンサー２００１で電気
信号として読み取られ、サンプルホールド回路２００
２、信号レベル制御用のゲインコントロールアンプ２０
０３、ＤＣレベル調整用のクランプ回路２００４を経由
した後、ＡＤ変換器２００５でデジタルデータへと変換
される。

【０００５】変換されたデジタルデータは、ラインメモ
リー２００７を用いたシェーディング補正回路２００６
でシェーディング補正が行われる。シェーディング補正
は図示していない光学系の配光ムラやＣＣＤラインセン
サー２００１の感度ばらつきを補正するもので、予め光
学的各素子のバラツキに応じた画像信号をラインメモリ
ー２００７に格納しておき、現実の画像信号についてそ
のバラツキ等を消去するように動作する。ラインメモリ
ー２００７は汎用品を外付けする場合やゲートアレイと
して内蔵する場合もある。

【０００６】シェーディング補正されたデジタルデータ
は、マスキング補正回路２００８で表示装置の特性に合
致するγ補正等の色空間補正が行われた後、画像処理回
路２００９でページメモリー２０１０を用いて、変倍、
回転、移動などの画像処理が行われる。

【０００７】また、２０１４，２０１５は具体的な基板
分割構成を示し、２０１４をアナログプロセッサー基
板、２０１５をデジタルプロセッサー基板とする。

【０００８】タイミング発生回路２０１２、シェーディ
ング補正回路２００６、マスキング補正回路２００８、
画像処理回路２００９の各機能は、ゲートアレイやＡＳ
ＩＣとして実現され、それらはＣＰＵ２０１３のＣＰＵ
バスによって制御されるのが一般的である。

【０００９】また、ゲインコントロールアンプ２００
３、クランプ回路２００４等のアナログ回路もＣＰＵ２
０１３によって制御される。

【００１０】アナログプロセッサー基板２０１４とデジ
タルプロセッサー基板２０１５間の制御信号を減らす理
由から、ＣＰＵ２０１３のポートを用いてシリアルデー
タを転送する方法が用いられている。また基板構成によ
っては、ＣＰＵバスを用いた制御方式も有り得る。

【００１１】以上のような従来構成において、製造工程
上のセット搭載の際、製造出荷時点、販売時点、その稼
働中の修理時点等の各時点で、各構成の動作をチェック
する方法として、次ぎに示す方法が知られている。

【００１２】（１）メモリーチェックラインメモリー２００７、ページメモリー２０１０、そ
の他ＡＳＩＣに内蔵されたメモリーにデータの書き込
み、読みだしを行い、各メモリーセルのエラーチェック
を行う。

【００１３】（２）テストパターンによる回路チェックメモリーチェック終了後、各メモリーセルにテストパタ
ーンを書き込み、メモリーセル以降の回路の動作チェッ
クを行う。

【００１４】（３）基板チェック多ピン化、狭ピッチ化するＡＳＩＣの実装状態をチェッ
クするために、基板上の全てのＡＳＩＣ入出力にチェッ
クパッドを設け、それらをシリアルに接続することで配
線、実装をチェックする。

【００１５】いずれの場合も、この動作チェックには、
主にデジタル回路部分を対象としている。

【００１６】

【発明が解決しようとする課題】従来の画像読み取り装
置におけるセルフチェック方法では、ＣＣＤイメージセ
ンサー単体のチェックは行われていなかった。

【００１７】従って、ＣＣＤイメージセンサーが原因と
なるトラブルが発生した場合、原因を特定するのが困難
であるという問題があった。

【００１８】また、一般的にＣＣＤイメージセンサーは
電気部品としては高価であり、さらに装置の組立に、光
学的に高精度な調整が必要であるなどコスト、サービス
などの面で市場の対応が難しい。

【００１９】本発明では、ＣＣＤイメージセンサーの後
発的なトラブルの早期発見と、迅速な原因の特定を目的
とし、特に複数の転送レジスタを有するＣＣＤイメージ
センサーの各転送レジスタ間での転送動作のチェックを
行えるものである。

【００２０】

【課題を解決するための手段】本発明は、上記チェック
を可能とするもので、光電変換素子列から複数の転送レ
ジスタを有して画像を読み取るＣＣＤイメージセンサー
素子と、上記ＣＣＤイメージセンサー素子からの画像デ
ータを蓄積する複数のメモリー手段と、上記メモリー手
段の画像データを比較して各出力のリニアリティーを求
めてリニアリティーチェックを行うチェック手段と、上
記チェック手段で求められた結果から、各転送レジスタ
間のトランスファーゲートの電圧レベルを調整してＣＣ
Ｄイメージセンサー素子からの出力のリニアリティーを
調整する調整手段によって、ＣＣＤイメージセンサー素
子のセルフチェックを行うものである。

【００２１】また、光電変換素子列から電荷を転送する
複数の転送レジスタを有して画像を読み取るＣＣＤイメ
ージセンサーにおいて、前記転送レジスタからの画像デ
ータを蓄積する複数のメモリー手段と、上記メモリー手
段間の画像データを比較して、前記転送レジスタの出力
のリニアリティーを求めてリニアリティーチェックを行
うチェック手段と、前記チェック手段で求められた結果
から、前記各転送レジスタ間のトランスファーゲートに
印加する電圧レベルを調整して前記転送レジスタの出力
のリニアリティーを調整する調整手段を備えることを特
徴とする。

【００２２】さらに、当該ＣＣＤイメージセンサーにお
いて、前記チェック手段は、前記光電変換素子列の各画
素に対応した前記複数の転送レジスタの出力の差をと
り、この差が予め定めた値よりも大きいときには、前記
調整手段で調整することを特徴とする。

【００２３】また、光電変換素子列から画素電荷を転送
する複数の転送レジスタを有して画像を読み取る画像読
取装置において、前記転送レジスタからの画像データを
蓄積する複数のメモリー手段と、前記光電変換素子列の
画素位置に応じて前記メモリー手段間の画像データの差
をとるチェック手段と、当該差が所定の値より大きいと
きに前記転送レジスタへの印加電圧を調整する調整手段
とを備えたことを特徴とする。

【００２４】

【発明の実施の形態】図１は、本実施形態による画像読
取装置の回路ブロック図である。ＣＣＤイメージセンサ
ー１０１から読み出された画像信号はサンプルホールド
回路１１９，１２３でスイッチングノイズを除去した時
系列的な連続画像信号に変換され、次にゲインコントロ
ールアンプ１２０，１２４で所定レベルに制御増幅され
た後、ＡＤコンバータ１２１，１２５で画像信号をデジ
タルデータに変換され、メモリ１２２，１２６に蓄積さ
れる。メモリ１２２，１２６はＡＳＩＣなどに内蔵され
るメモリであっても、外部のＤＲＡＭであってもよく、
また、シェーディング補正回路用のメモリーであっても
よい。また、メモリー容量は光電変換素子列と同じ少な
くとも１ライン分の容量があれば足りるが、１エリア分
又は複数エリア分あってもよい。

【００２５】コントローラ１２７はメモリ１２２，１２
６に対し、書き込み及び読み出しアドレスを与えてデー
タの書き込み、及びデータの読み出しをおこない、メモ
リー１２８を用いてチェックを行う。

【００２６】また、コントローラ１２７とメモリ１２８
及びコントローラ１２７とメモリ１２２，１２６との通
信方法は、アドレスバスとデータバスとで、又はアドレ
スバストデータバストを共用したバスとで、さらにはシ
リアルバスの簡易なプロトコル等でデータの送受を行
い、これらに限定するものではない。

【００２７】コントローラ１２７内のメモリー１２８は
各転送レジスタ１０５，１０９から出力された画像デー
タの基準データとしてのリニアリティーデータを記憶し
ておくためのメモリーである。

【００２８】このリニアリティーデータとは、あるリニ
アに変化するグレイスケールなどを画像対象として、該
対象画像をスキャンして読みとった後に蓄積されたメモ
リ１（１２２）、及びメモリ２（１２６）の画像データ
から、対応する画素のあるアドレス（ポイント）毎に画
像データを読み込んで、それらを比較した結果のデータ
である。

【００２９】パルスジェネレータ１２９は、ＣＣＤイメ
ージセンサー１０１を駆動する駆動パターンと、図示は
していないがサンプルホールド回路１１９やＡＤコンバ
ータ１２１などの駆動パルスを生成する。

【００３０】符号１１０〜１１６はＣＣＤイメージセン
サー１０１を駆動するためのドライバーであり、インバ
ータの表示で記載しているが、これに限るものではな
い。

【００３１】ドライバー電圧可変器１３０，１３１，１
３２は、転送ゲートＴＧ１（１０６），ＴＧ２（１０
７），ＴＧ３（１０８）のドライバー１１２〜１１４の
出力電圧レベルを可変することができる。この電圧レベ
ルは、コントローラ１２７のメモリ１２８のリニアリテ
ィーのデータを元にして調整する。

【００３２】本実施形態では、ＣＣＤイメージセンサー
１０１は、光電変換素子列１０２と、２つの転送レジス
タ１（１０５）、２（１０９）を有し、光電変換素子列
１０２から読みだされた電荷を、転送レジスタへ１画素
毎に順次転送するためのスイッチングゲートＳＴ１（１
０３），ＳＴ２（１０４）と、転送ゲートＴＧ１（１０
６），ＴＧ２（１０７），ＴＧ３（１０８）とを具備し
ている。光電変換素子列１０２はＣＣＤ型であっても、
フォトダイオード、ＭＯＳ型であってもよく、またＣＣ
Ｄイメージセンサー１０１を１チップで構成するために
適切な方式であってもよい。

【００３３】スイッチングゲートＳＴ１（１０３）によ
って、光電変換素子列１０２の奇数番目の画素である奇
数画素の電荷が転送レジスタ１０５を経由して転送レジ
スタ１０９へ転送され、スイッチングゲートＳＴ２（１
０４）によって、光電変換素子列１０２の偶数番目の画
素である偶数画素の電荷が転送レジスタ１０５へ転送さ
れる。

【００３４】符号１０６〜１０８は転送レジスタ１０
５，１０９間で電荷のレジスタ間転送を行うためのトラ
ンスファーゲートＴＧ１〜ＴＧ３である。このレジスタ
間の電荷の転送はＴＧ１→ＴＧ２→ＴＧ３となる。

【００３５】ここで、転送レジスタ１０５，１０９は２
相駆動であり、通常知られている通り、パルスφ１，φ
２に従って２つの転送レジスタ１０５，１０９が交互に
連なっており、この２つの転送レジスタ１０５，１０９
に交互にパルスを入力することによって、転送レジスタ
１０５，１０９のポテンシャルを変化させ、バッファ１
３３，１３４の出力部方向へ電荷が順次転送される。そ
して図示はしていないが転送レジスタ１０５，１０９の
端部には、フローティング・コンデンサがあり転送され
た電荷に応じて、電圧変換されて、バッファ１３３，１
３４へさらにサンプルホールド回路１１９，１２３に出
力される。

【００３６】次に図２，図３により光電変換素子列１０
２から転送レジスタ１０５，１０９までの電荷の流れを
説明する。図２がその構成図であり、図３がそれを動作
させるタイミングチャートである。

【００３７】（ステップ１）光電変換素子列１０２中の
ある奇数、偶数画素２個ずつの電荷が光電変換素子によ
り生成されたとする。

【００３８】光電変換素子列１０２で光電変換された電
荷は、他の駆動パルスは“Ｌ”にしたまま、スイッチン
グゲートＳＴ１（１０３），ＳＴ２（１０４）を“Ｈ”
にすることにより（太線）、スイッチングゲートＳＴ１
（１０３），ＳＴ２（１０４）ゲートに電荷を転送され
る（図２のステップ１中、点線の円から斜線の円へ）。

【００３９】（ステップ２）次に、光電変換素子列１０
２中の奇数画素の電荷を転送レジスタ２（１０９）に送
る例を説明する。ＣＣＤイメージセンサー１０１の奇数
番目の電荷は、転送レジスタ１（１０５）のパルスφ１
を“Ｈ”にすると同時にスイッチングゲートＳＴ１（１
０３）を“Ｈ”にすることで転送レジスタ１（１０５）
に転送される。ここで、ＣＣＤイメージセンサー１０１
の電荷の転送は、電位“Ｈ”でそのゲートのポテンシャ
ルが下がり、“Ｌ”でそのゲートのポテンシャルが上が
るため（図４参照）、パルスφ１を“Ｈ”にするとよ
い。

【００４０】この場合、電荷は、スイッチングゲートＳ
Ｔ１（１０３）からパルスφ１の“Ｈ”により転送レジ
スタ１０５に転送される。

【００４１】そして、更に転送レジスタ１（１０５）の
φ１を“Ｌ”にして、転送ゲートＴＧ１，ＴＧ２，ＴＧ
３を“Ｈ”にして、ＴＧ１を“Ｌ”とし、それから少し
経過したのちＴＧ２を“Ｌ”にすると、電荷はＴＧ３ま
で転送される。

【００４２】さらに、転送レジスタ２（１０９）のパル
スφ１を“Ｈ”にしたのち、ＴＧ３を“Ｌ”にすると、
奇数番目の画素電荷は、転送レジスタ２（１０９）まで
転送されて完了する。

【００４３】この間、ＳＴ２（１０４）に入った偶数画
素の電荷は、転送レジスタ１（１０５）のφ２が“Ｌ”
のため、ＳＴ２（１０４）にとどまったままである。

【００４４】（ステップ３）転送レジスタ１（１０
５）、転送レジスタ２（１０９）のパルスφ２を“Ｈ”
にすると、ＳＴ２（１０４）にとどまっていた偶数画素
の電荷は転送レジスタ１（１０５）に転送される。その
後、奇数画素の電荷は転送レジスタ２（１０９）の水平
方向にパルスφ１、φ２の順次交互にオンオフされて、
出力側のバッファ１３３，１３４へ転送される。バッフ
ァ１３０、１３１の入力段の容量によって画素電荷は電
圧に変換され、サンプルホールド回路１１９、１２３に
出力される。

【００４５】また、他の偶数、奇数画素の電荷の転送も
同様にして行われ、光電変換素子列１０２で生成された
電荷は、奇数画素、偶数画素に分かれて出力される。

【００４６】図５は、本実施形態の偶数と奇数画素のリ
ニアリティーの影響を説明したものである。あるリニア
に変化するグレイスケールのチャートを読み込んで、メ
モリ２（１２６）に格納された奇数画素データが５０
２、メモリ１（１２２）に格納された偶数画素データが
５０１で示されているとする。点線で示す原稿の輝度デ
ータにおいて、出力された奇数画素データの５０２で示
す特性が、偶数画素データの５０１で示す特性が低くな
っている。その出力の輝度データの差を取ってメモリ１
２８に格納する。

【００４７】この様に奇数画素と偶数画素によって違い
がでると、図５のようにその差がそのまま輝度データの
振動となって、画像劣化に繋がるために、二つのリニア
リティーを揃える必要がでてくる。

【００４８】図４に偶数と奇数画素のリニアリティーの
違いが起きている原因とその対策をしめす。図４は、光
電変換素子列１０２（斜線）から二つの転送レジスタ１
０５，１０９（網点）間の各ゲートのポテンシャルの高
さを示してある。電圧をかけると（“Ｈ”レベル）、こ
のポテンシャルの高さは下がり、逆に電圧をかけないと
（“Ｌ”レベル）、ポテンシャルの高さは上がる。この
電圧によって上下するポテンシャルにより、電荷の転送
を行っている。

【００４９】二つのリニアリティーの違いとして考えら
れるのが、転送レジスタ１（１０５）から、転送レジス
タ２（１０９）に奇数画素の電荷を転送する際に、電荷
の全部が転送レジスタ２（１０９）に転送されず、一部
がＴＧ１（１０６）〜ＴＧ３（１０８）のいずれかに残
る、もしくは洩れてしまうことが予想される。この原因
として、ＴＧ１（１０６）〜ＴＧ３（１０８）のポテン
シャルを上下させながら電荷を運んでいるときに、ゲー
トの転送間で十分なポテンシャルの高さを得ることがで
きなかったために、図４の（ａ）に示すように、ＴＧ２
部分に残留分を残して、ＴＧ３に転送されていくと見ら
れる。特にこれは、光電変換素子列１０２の受光レベル
の低い、低照度でその傾向が強くみられる。

【００５０】そこで、図４（ｂ）に示すように、電荷の
一部が残ってしまった場所のゲートの（ここではＴＧ２
ゲート（１０７）の“Ｌ”レベルを下げる）ポテンシャ
ルの高さを上げて、転送ゲートの転送間で十分なポテン
シャルを得ることによりリニアリティーを揃えることが
できる。

【００５１】ここでは、ＴＧ２ゲート（１０７）の
“Ｌ”レベルを下げることにより、ポテンシャルの高さ
を得たが、これ以外にもＴＧ３ゲート（１０８）の
“Ｌ”レベルを上げて、ポテンシャルの高さを上げて、
ポテンシャルの高さを得ることもできる。また、この点
はＴＧ１ゲート（１０６）におけるレベルを調整しても
同様である。この転送ゲートのドライブ電圧をいずれに
よって調整するのかは、コントローラ１２７によって制
御される。

【００５２】以下に、本実施形態のリニアリティー調整
方法を示す。図７は、本実施形態のフローチャートであ
る。

【００５３】パルスジェネレータ１２９は通常の駆動パ
ターン（図３）以外に、リニアリティーのチェック用に
図６を第２の駆動パターンとして、コントローラ１２８
の指示により、駆動パターンを切り換える。この駆動パ
ターンは、通常の駆動パターンによって奇数画素と偶数
画素の検出画素データをそれぞれメモリ２，１に格納し
た後に、奇数画素を転送ゲートを介さずにメモリ１に格
納してデータを比較するものである。

【００５４】パルスジェネレータ１２９により、図３の
通常の駆動パターンをＣＣＤイメージセンサー１０１に
与えて、あるリニアに変化するグレイスケールのチャー
トを読みこむ（７０１）。図２で説明したとおり、奇数
画素データがメモリ２（１２６）に格納され（７０
２）、同時に、偶数画素データがメモリ１（１２２）に
格納される。

【００５５】次に、パルスジェネレータ１２９により、
図６の様な駆動パターンをＣＣＤイメージセンサー１０
１に与えて、再び同じチャートを読み込む（７０３）。
図６によってＣＣＤイメージセンサー１０１は、図８の
ように奇数画素データが転送レジスタ１（１０５）から
メモリ１（１２２）へ、偶数画素は、ＳＴ２が常に
“Ｌ”のため出力されない。この読み込みの際にコント
ローラ１２８は、メモリ２への書き込みを禁止して、メ
モリー１のみ奇数画素のデータ蓄積されるようにする
（７０５）。

【００５６】そして、コントローラ１２７は、ある画素
ポイント（アドレス）毎に、先ほど蓄積したメモリ２
（１２６）に書き込んだ奇数画素のデータと、対応する
画素ポイント毎のメモリ１（１２２）に格納した奇数画
素と比較して、その差を求めて（７０６）、メモリ１２
８に蓄積する。さらに、そのポイント毎の差から、最大
値を求める（７０７）。そして、その最大値が、ある規
定のリニアリティーのばらつき内に収まっているかどう
かを予め規定した値と比較する（７０８）。もし規定値
よりも大きければ、電圧可変器１３０，１３１，１３２
で、ＴＧ１（１０６）〜ＴＧ３（１０８）の電圧レベル
を可変する（７０９）。そして、再びステップ７０１に
戻り、画像を読み込み、規定のリニアリティーのばらつ
きを満足するまで繰り返す（７０１〜７０７）。

【００５７】この実施形態では、電圧可変器１３０〜１
３２は通常の電圧可変レギュレータなどで構成されてい
て、手動で調整を行うことも可能であるが、これに、電
圧の可変分を検出する検出器をつけて、電圧の可変分と
それによって変化したリニアリティーの差をメモリ１２
８にリファレンスデータとして格納することで、コント
ローラ１２７により自動的にリニアリティーを調整する
方法が好適である。

【００５８】また、電圧可変器１３０，１３１，１３２
のうち、それぞれの値をどの程度変更すれば、結果とし
て出力画像の検出レベルが変化するのかを製造出荷時に
コントローラのプログラムに組み込んでおけば、いわゆ
るコントローラの学習効果によって、適切な制御が可能
となる。従って、この場合には、どの電圧可変器を変化
させるのかを一つずつ認識しておく必要もなく、早期に
リニアリティのよい輝度データを得ることができる。

【００５９】本実施形態により、転送ゲートに欠陥があ
れば、直接的にその欠陥を発見できる。すなわち、転送
ゲートを経由したメモリ２のデータとメモリ１のデータ
とが大きく異なれば、欠陥が生じていることが発見でき
るし、また、電圧可変器１３０，１３１，１３２のいず
れか毎にメモリ２にデータを取り直すことにより、いず
れの電圧可変器に対応する転送ゲートにて変化が生じな
いとしたならば、変化の生じない転送ゲートに欠陥が生
じていることを判明できる。

【００６０】

【発明の効果】以上説明したように、本発明のＣＣＤイ
メージセンサー及び画像読取装置は、複数の転送レジス
タごとのリニアリティーデータの差を求めることによ
り、複数の転送レジスタを有するＣＣＤイメージセンサ
ーの各転送レジスタ間での転送動作のチェックを必要に
応じておこなうことができる。

【００６１】また、いずれの転送ゲートかに故障、事故
が起きている場合には、迅速にその欠陥の生じた転送ゲ
ートを発見できる。

【図面の簡単な説明】

【図１】本発明による実施形態１の回路ブロック図であ
る。

【図２】本発明による通常の電荷の流れを示した図であ
る。

【図３】本発明による通常のＣＣＤイメージセンサーに
与えるタイミングチャートである。

【図４】本発明によるリニアリティーの違いの原因とそ
の対策を示した図である。

【図５】本発明によるリニアリティーの違いによる影響
を示した図である。

【図６】本発明によるリニアリティーチェック用のタイ
ミングチャートである。

【図７】本発明による本実施形態を説明するフローチャ
ートである。

【図８】本発明によるリニアリティーチェック用の電荷
の流れを示した図である。

【図９】画像読取装置の一種のデジタル複写機の構成ブ
ロック図である。

【符号の説明】

１０１，８０１，２００１ＣＣＤイメージセンサー１０２，８０２ＣＣＤ１０３，１０４，８０３，８０４ＳＴゲート１０５，８０５偶数転送レジスタ１０６，１０７，１０８，８０６，８０７，８０８転
送ゲート１０９、８０９奇数転送レジスタ１０７，１０８，８０５出力アンプ１１０〜１１６ドライバー１１９，１２３，６１９，２００２サンプルホールド
回路１２０，１２４，６２０，２００３ゲインコントロー
ルアンプ１２１，１２５，６２１，２００５ＡＤコンバータ１２２，１２６，１２８，６２２，６２８メモリ１２７，６２７コントローラ１２９，６２９パルスジェネレータ１３０，１３１，１３２ドライバ電圧可変器１３３，１３４，６３０，６３１バッファ２００４クランプ回路２００６シェーディング補正回路２００７ラインメモリー２００８マスキング回路２００９画像処理回路２０１０ページメモリー２０１１ドライバー２０１２タイミング発生回路

Claims

【特許請求の範囲】

【請求項１】光電変換素子列からの画素電荷を転送す
る複数の転送レジスタを具備するＣＣＤイメージセンサ
ーにおいて、前記転送レジスタからの画像データを蓄積する複数のメ
モリー手段と、前記画素に対応する前記メモリー手段間の画像データを
比較して、前記転送レジスタの出力のリニアリティーを
求めてリニアリティーチェックを行うチェック手段と、前記チェック手段で求められた結果から、前記各転送レ
ジスタ間のトランスファーゲートに印加する電圧レベル
を調整して前記転送レジスタの出力のリニアリティーを
調整する調整手段と、を備えることを特徴とするＣＣＤ
イメージセンサー。
【請求項２】請求項１に記載のＣＣＤイメージセンサ
ーにおいて、前記チェック手段は、前記光電変換素子列
の各画素に対応した前記複数の転送レジスタの出力の差
をとり、この差が予め定めた値よりも大きいときには、
前記調整手段で調整することを特徴とするＣＣＤイメー
ジセンサー。
【請求項３】光電変換素子列からの画素電荷を転送
する複数の転送レジスタを有して画像を読み取る画像読
取装置において、前記転送レジスタからの画像データを蓄積する複数のメ
モリー手段と、前記光電変換素子列の画素位置に応じて前記メモリー手
段間の画像データの差をとるチェック手段と、当該差が所定の値より大きいときに前記転送レジスタ間
の転送ゲートへの印加電圧を調整する調整手段と、を備
えたことを特徴とする画像読取装置。
【請求項４】請求項３に記載の画像読取装置におい
て、前記複数の転送レジスタ間には転送ゲートを有し、
この転送ゲートへのパルス状印加電圧を調整することに
より前記転送レジスタから次段の転送レジスタへの転送
電荷量が異なることを特徴とする画像読取装置。
【請求項５】請求項３に記載の画像読取装置におい
て、前記チェック手段は、前記光電変換素子列の各画素
に対応した前記転送レジスタ間の出力の差をとり、この
差が予め定めた値よりも大きいときには、前記調整手段
で調整することを特徴とする画像読取装置。