JPH10275841A - 半導体デバイスの検査方法 - Google Patents

半導体デバイスの検査方法

Info

Publication number
JPH10275841A
JPH10275841A JP7947997A JP7947997A JPH10275841A JP H10275841 A JPH10275841 A JP H10275841A JP 7947997 A JP7947997 A JP 7947997A JP 7947997 A JP7947997 A JP 7947997A JP H10275841 A JPH10275841 A JP H10275841A
Authority
JP
Japan
Prior art keywords
pixel
semiconductor device
image
light
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7947997A
Other languages
English (en)
Inventor
Yukiko Hashimoto
由紀子 橋本
Takayuki Yamada
隆順 山田
Kouji Eriguchi
浩二 江利口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7947997A priority Critical patent/JPH10275841A/ja
Publication of JPH10275841A publication Critical patent/JPH10275841A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイスの異常発生解析や信頼性評価
などに供される半導体デバイス検査システムに関するも
のであり、特に仮想画素を配置することにより高分解能
で破壊箇所を正確に算出する画像処理方法と、現有の撮
像装置およびレンズを用いた従来の高感度評価モード
と、撮像装置もしくはウエハステージを移動させ、破壊
箇所を特定する高分解能評価モードを容易に切り替える
ことのできる半導体検査装置を提供する。 【解決手段】 分解能以下の間隔でずらして撮像された
発光像を重ね合わせ、仮想画素を配置し、その論理積を
とることにより高分解能で破壊箇所を正確に特定する。
また、現有の撮像装置およびレンズを用いた従来の高感
度評価モードと、撮像装置もしくはウエハステージを移
動させることにより、破壊箇所を特定する高分解能評価
モードを容易に切り替えることのできる半導体検査装置
を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイスの
異常発生解析や信頼性評価などに供される半導体デバイ
スの検査方法に関する。
【0002】
【従来の技術】近年、半導体デバイスの高集積化に伴
い、半導体チップに形成されている内部回路などの異常
解析や信頼性評価を行うことの困難性が益々増大してき
ている。
【0003】このような現状において、半導体デバイス
の異常箇所から発生するきわめて微弱な光(以下、極微
弱光という)を検出することにより異常箇所を突き止め
る解析技術が注目され、この解析技術を適用した半導体
デバイス検査装置として、エミッション顕微鏡が知られ
ている。このエミッション顕微鏡は、半導体デバイス内
部の異常箇所に電界が集中した時に生じるホットキャリ
アに起因して発生する極微弱光や、ラッチアップに起因
する赤外域の極微弱光を高感度で撮像するので、被検査
半導体デバイスを非接触かつ高精度で測定することがで
きるという優れた機能を有する。
【0004】ところが、このエミッション顕微鏡におい
ては撮像装置、あるいはレンズなどの解像度の限界から
1画素がたとえば0.5μm程度の分解能しか有してい
ない。ところが、急速な半導体の微細化に伴い、たとえ
ばゲート長が0.25μmのLSIの製造においては、
0.25μm以下の分解能での解析が要求されるように
なっており、エミッション顕微鏡を用いて異常箇所を高
精度に特定することは困難となってきた。
【0005】
【発明が解決しようとする課題】前記問題点を解決する
ための方法として、以下の2つが行われている。第1
に、撮像装置における1画素の大きさを小さくするこ
と、第2にレンズの解像度を上げることである。
【0006】上記した第1の撮像装置における1画素の
サイズを小さくすることに関しては、容易に1画素の大
きさを小さくすることができる。しかし、1画素の大き
さを小さくした場合では、受光面積が小さくなるため感
度が悪くなってしまうという新たな問題が発生する。第
2のレンズの解像度を上げることは非常に困難で、デバ
イスの微細化のスピードに追いついていない。
【0007】そこで、本発明は上記問題点に鑑み、現有
の撮像装置およびレンズを用いて、より高分解能な解析
を実現することのできる半導体デバイス検査方法を提供
することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体デバイス検査方法は、半導体デバイス
の破壊に基づいて発生する光を読み出して検査を行うに
際して、予め設定された1画素を1画素よりも小さい複
数の仮想画素に分割する工程と、特定の仮想画素を含む
ような複数の異なる領域を設定し、複数の領域から得ら
れる光を読み出す工程と、複数の異なる領域から得られ
た光のデータを重ね合わせて仮想画素中の半導体デバイ
スの検査を行う工程とを有する構成となっている。
【0009】上記の構成により、光の検出領域を微小に
ずらすだけで、従来の1画素よりも小さな領域での検査
を行うことができる。
【0010】
【発明の実施の形態】以下本発明の実施の形態における
半導体デバイスの検査方法について図面とともに説明す
る。
【0011】本発明は、半導体デバイスの破壊に基づい
て発生する光を読み出して検査を行う半導体デバイスの
検査方法である。そして、予め設定された1画素を前記
1画素よりも小さい複数の仮想画素に分割し、特定の仮
想画素を含むような複数の異なる領域を設定し、複数の
領域から得られる前記光を読み出し、複数の異なる領域
から得られた光のデータを重ね合わせて仮想画素中の半
導体デバイスの検査を行うものである。
【0012】ここで上記した予め設定された1画素の大
きさとは、例えばエミッション顕微鏡の性能に基づいて
決定される大きさのことである。また、仮想画素を含む
ような複数の領域としては、仮想画素を取り囲むような
正方形の領域を例として挙げることができるが、これに
ついては詳細に後述する。
【0013】さらに、上記の複数の異なる領域の設定に
関しては、撮像装置を、撮像装置の画素サイズ以下の間
隔で光路と垂直な平面内で連続して移動させること、試
料ステージを、エミッション顕微鏡の空間分解能以下の
間隔で光路と垂直な平面内で連続して移動させること、
または、撮像装置を、所望の方向に評価点を中心として
任意の角度で傾けることにより行うことができる。
【0014】(実施の形態1)以下に、本発明の実施の
形態1における半導体デバイス検査装置を用いた検査方
法を図面を参照しながら説明する。図1に本発明におけ
る半導体デバイス検査方法の工程図を、図2には1画素
の分割方法を、図3には分割数を2とした時の画像処理
の模式図を、図4にはn=3の場合において実際に画像
処理を行った場合について示す。ただし、aはコンピュ
ータの画像メモリに記憶されている発光像の1画素サイ
ズであり、nは1画素の分割数である。本実施の形態に
おいてはa=0.5μm、n=2の場合について説明す
る。
【0015】まず、図2に示すような1画素の大きさが
2/(n2)=0.52/4[μm2]である仮想画素を
(n2)=4個配置する(ステップ101)。次に、撮
像装置、もしくは評価試料を移動させて得られたa/n
=0.5/2=0.25[μm]ずつずれた画像それぞ
れについて1光子像につき1画素のみの発光となるよう、
例えば、最も光量の多い画素のみの発光とした像を作成
する。図3(a)〜(d)に発光像の例を示す(ステッ
プ102)。ステップ102で得られた(n2)=4枚
の画像をa/n=0.25[μm]ずつずらして重ね合
わせる。図3(e)に重ね合わせた発光像の例を示す
(ステップ103)。さらに、それぞれ1仮想画素につ
き論理積をとる(ステップ104)。以上の処理によ
り、1画素が(a/n)2=0.0625[μm2]の大
きさの発光像が1枚得られる。図3(f)に画像処理に
より得られた発光像の例を示す。
【0016】本実施の形態により、0.5μmの分解能
を持つ撮像装置をもちいた場合には、0.25μmの空
間分解能を得ることができる。
【0017】なお、本実施の形態においては直行座標系
を用いたが、任意の角度を有する斜交座標系について画
像処理を行った場合についても同等の効果を得ることが
できる。
【0018】(実施の形態2)以下本発明の実施の形態
2における半導体デバイス検査装置について図面を参照
しながら説明する。図5には本実施の形態の半導体デバ
イス検査装置の構成を、図6には撮像装置を移動させ、
1画素のサイズが(a/n)2[μm2]の発光像を得る
場合の工程図を示す。ただし、aは撮像装置の1画素の
サイズであり、例えば20[μm]程度である。
【0019】まず、照明装置(501)から半導体デバ
イス(502)へ光を照射する。ここで、モニタ(50
3)に表示されたパターン像を見ながらステージコント
ロールユニットによりステージ(504)を動かして位
置合わせを行う。そして、撮像装置(505)より得ら
れた画像をアナログ画像信号として出力し、カメラコン
トロールユニット(506)でディジタル信号に変換す
る。このディジタル信号がコンピュータ(507)の画
像メモリに記憶される(ステップ601)。
【0020】次に、照明装置(501)の照明を消し、
電源(508)から半導体デバイスにバイアス、クロッ
ク等を印加する(ステップ602)。この時、半導体デ
バイス(502)では酸化膜の破壊箇所があるとそこか
ら極微弱光が発せられる。この極微弱光による発光像が
読み出され、発光像のディジタル信号がコンピュータ
(507)の画像メモリに記憶される(ステップ60
3)。そして、撮像装置(505)を撮像装置コントロ
ールユニット(506)を用いて図2に示すように順次
X方向、Y方向にa/n[μm]移動させ、随時発光像を
収集し、コンピュータの画像メモリに記憶させる(ステ
ップ604)。ステップ604を(n2)[回]繰り返
す。さらに、n2枚の発光像を用いて、図1に示すよう
な画像処理を行い、1画素が(a/n)2[μm2]の発
光像を作成する(ステップ605)。以上の処理を行う
ことにより得られた発光像を1)のパターン像と重ね合
わせた像がモニタに表示される(ステップ606)。
【0021】本実施の形態の半導体デバイス検査装置に
おいては、a(撮像装置の1画素の大きさ)が例えば2
0μmと大きいため、a/nが比較的大きいので、分割
数nを大きすることが容易であり、より高分解能な発光
像を得ることができる。たとえば0.5μmの分解能を
持つ撮像装置に対して、n=10とし分解能を0.05
μmとした場合でも、a/n=2[μm]と比較的大き
く、移動に伴う誤差が少ない。
【0022】(実施の形態3)以下に、本発明の実施の
形態3における半導体デバイス検査装置について図面を
参照しながら説明する。図7にはステージを移動させる
場合の装置構成図を、図8にはフローを示す。ただし、
aは発光像の1画素のサイズであり、例えば0.5[μ
m]程度である。
【0023】まず、照明装置(701)から半導体デバ
イス(702)へ光を照射する。モニタ(703)に表
示されたパターン像を見ながらステージコントロールユ
ニット(704)によりステージを動かして位置合わせ
を行う。そして、撮像装置(705)より得られた画像
をアナログ画像信号として出力し、カメラコントロール
ユニット(706)でディジタル信号に変換する。この
ディジタル信号がコンピュータ(707)の画像メモリ
に記憶される(ステップ801)。
【0024】次に、照明装置(701)の照明を消し、
電源(708)から半導体デバイスにバイアス、クロッ
ク等を印加する(ステップ802)。この時、半導体デ
バイス(702)では酸化膜の破壊箇所があるとそこか
ら極微弱光が発せられる。この極微弱光による発光像が
読み出され、発光像のディジタル信号がコンピュータ
(707)の画像メモリに記憶される(ステップ80
3)。さらに、ステージをステージコントロールユニッ
ト(704)を用いてX、Y方向にa/n[μm]移動さ
せ、随時発光像を収集し、コンピュータの画像メモリに
記憶させる(ステップ804)。ステップ804を(n
2)[回]繰り返す。得られたn2枚の発光像を用いて、
図1に示すような画像処理を行い、1画素が1/
(n2)[μm2]の発光像を作成する(ステップ80
5)。以上の処理を行うことにより得られた発光像を
1)のパターン像と重ね合わせた像がモニタに表示され
る(ステップ806)。
【0025】本実施の形態の半導体デバイス検査装置に
おいては、ステージの移動に、たとえば図9に示すよう
に圧電素子等を用いることにより、分割数nを大きする
ことが容易であり、より高分解能な発光像を得ることが
できる。例えば、n=5とした場合、0.1μmの分解
能を得ることができる。
【0026】また、サンプルを移動させるため、撮像装
置とレンズとの軸ずれが起きず、長期間の使用において
も経時変動が生じにくい。
【0027】(実施の形態4)以下に、本発明の実施の
形態4における半導体デバイス検査装置について図面を
参照しながら説明する。図10には撮像装置を必要に応
じて傾ける場合のフローを示す。
【0028】まず、照明装置から半導体デバイスへ照射
する。モニタに表示されたパターン像を見ながらステー
ジコントロールユニットによりステージを動かして位置
合わせを行う。そして、中央に配置された撮像装置1よ
り得られた画像をアナログ画像信号として出力し、カメ
ラコントロールユニットでディジタル信号に変換する。
このディジタル信号がコンピュータの画像メモリに記憶
される(ステップ1001)。
【0029】次に、照明装置の照明を消し、電源から半
導体デバイスにバイアス、クロック等を印加する(ステ
ップ1002)。この時、半導体デバイスでは酸化膜の
破壊箇所があるとそこから極微弱光が発せられる。この
極微弱光による発光像が撮像装置1〜(n2)で読み出
され、発光像のディジタル信号がコンピュータの画像メ
モリに記憶される(ステップ1003)。ここで、より
高精度に場所の特定が必要な場合は、ステージを破壊箇
所を中心となるように移動させる。次に撮像装置をX方
向にθだけ傾け、ステップ1003と同様に発光像を収
集し、画像メモリに記憶される(ステップ1004)。
ステップ1004で得られた発光像をY方向に同倍率と
なるよう、X方向にのみcosθ倍する(ステップ10
05)。以上の処理を行うことにより得られた発光像を
1)のパターン像と重ね合わせた像がモニタに表示され
る(ステップ1006)。
【0030】本実施の形態の半導体デバイス検査装置に
おいては、分解能aのエミッション顕微鏡を用いた場
合、X方向にのみa×cosθの分解能を得ることがで
きる。例えば、a=0.5μm、θ=60°の場合、X
方向には0.25μmの分解能を得ることができる。
【0031】なお、本実施の形態においてはX方向のみ
にしか分解能が向上しないが、評価点を中心にステージ
を回転させる、もしくは、撮像装置をY方向にも傾ける
ことにより、所望の方向に対して分解能を向上させるこ
とができる。
【0032】
【発明の効果】以上のように本発明は、仮想画素を配置
することにより高分解能で破壊箇所を正確に算出する画
像処理方法と、現有の撮像装置およびレンズを用いた従
来の高感度評価モードと、撮像装置もしくはウエハステ
ージを移動させ、破壊箇所を特定する高分解能評価モー
ドを必要に応じて容易に切り替えることのできる半導体
デバイス検査装置を提供する。
【図面の簡単な説明】
【図1】本発明実施の形態1における画像処理方法の工
程図
【図2】本発明の実施の形態における1画素の分割方法
を示す図
【図3】本発明実施の形態1における画像処理方法の模
式図
【図4】本発明実施の形態1における画像処理の例を示
す図
【図5】本発明実施の形態2における半導体デバイス検
査装置の構成を示す斜視図
【図6】本発明実施の形態2における半導体デバイス検
査方法の工程図
【図7】本発明実施の形態3における半導体デバイス検
査装置の構成を示す斜視図
【図8】本発明実施の形態3におけるプロセス管理方法
の工程図
【図9】本発明実施の形態3におけるステージ移動装置
の構成を示す斜視図
【図10】本発明実施の形態4におけるプロセス管理方
法の工程図
【符号の説明】
501 照明装置 502 半導体デバイス 503 モニタ 504 ステージ 505 撮像装置 506 カメラコントロールユニット 507 コンピュータ 508 電源 509 撮像装置コントロールユニット 510 レンズ 701 照明装置 702 半導体デバイス 703 モニタ 704 ステージ 705 撮像装置 706 カメラコントロールユニット 707 コンピュータ 708 電源 709 ステージコントロールユニット 710 レンズ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体デバイスの破壊に基づいて発生する
    光を読み出して検査を行う半導体デバイスの検査方法で
    あって、予め設定された1画素を前記1画素よりも小さ
    い複数の仮想画素に分割する工程と、特定の前記仮想画
    素を含むような複数の異なる領域を設定し、前記複数の
    領域から得られる前記光を読み出す工程と、前記複数の
    異なる領域から得られた光のデータを重ね合わせて前記
    仮想画素中の半導体デバイスの検査を行う工程とを有す
    る半導体デバイスの検査方法。
  2. 【請求項2】撮像装置を、前記撮像装置の画素サイズ以
    下の間隔で光路と垂直な平面内で連続して移動させて複
    数の異なる領域を設定することを特徴とする請求項1記
    載の半導体デバイスの検査方法。
  3. 【請求項3】試料ステージを、エミッション顕微鏡の空
    間分解能以下の間隔で光路と垂直な平面内で連続して移
    動させて複数の異なる領域を設定することを特徴とする
    請求項1記載の半導体デバイスの検査方法。
  4. 【請求項4】撮像装置を、所望の方向に評価点を中心と
    して任意の角度で傾けて複数の異なる領域を設定するこ
    とを特徴とする請求項1記載の半導体デバイスの検査方
    法。
JP7947997A 1997-03-31 1997-03-31 半導体デバイスの検査方法 Pending JPH10275841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7947997A JPH10275841A (ja) 1997-03-31 1997-03-31 半導体デバイスの検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7947997A JPH10275841A (ja) 1997-03-31 1997-03-31 半導体デバイスの検査方法

Publications (1)

Publication Number Publication Date
JPH10275841A true JPH10275841A (ja) 1998-10-13

Family

ID=13691040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7947997A Pending JPH10275841A (ja) 1997-03-31 1997-03-31 半導体デバイスの検査方法

Country Status (1)

Country Link
JP (1) JPH10275841A (ja)

Similar Documents

Publication Publication Date Title
CN101438397B (zh) 拍摄位置校正方法、拍摄方法及基板拍摄装置
JP6499898B2 (ja) 検査方法、テンプレート基板およびフォーカスオフセット方法
US6198529B1 (en) Automated inspection system for metallic surfaces
JP4185516B2 (ja) 試料検査装置、試料検査方法及びプログラム
JP5305641B2 (ja) パターン検査装置及びパターン検査方法
US20070165938A1 (en) Pattern inspection apparatus and method and workpiece tested thereby
US7113629B2 (en) Pattern inspecting apparatus and method
JP2006276454A (ja) 画像補正方法、およびこれを用いたパターン欠陥検査方法
JPH1048145A (ja) 微小異物検出方法及びその検出装置
US7991219B2 (en) Method and apparatus for detecting positions of electrode pads
JPH10275841A (ja) 半導体デバイスの検査方法
US8577119B2 (en) Wafer surface observing method and apparatus
JP2009294123A (ja) パターン識別装置、パターン識別方法及び試料検査装置
US20090116726A1 (en) Method and system for inspecting a diced wafer
JP2005045194A (ja) 針痕読取装置および針痕読取方法
JP4634478B2 (ja) 試料検査装置及び試料検査方法
JP3641229B2 (ja) 試料検査装置及び試料検査方法
JP2007292606A (ja) 表面検査装置
JP2007114058A (ja) X線検査装置
JP2000195458A (ja) 電子顕微鏡及び検査方法
JP2002340739A (ja) 表示画面検査装置および表示画面検査方法
JP2007085995A (ja) インデックス情報作成装置、試料検査装置、レビュー装置、インデックス情報作成方法及びプログラム
JP2007248410A (ja) バンプ検査装置及びバンプ検査方法
JP2002243653A (ja) 微小異物検出方法及びその検出装置
JP2003106936A (ja) センサヘッド、これを具備した輝度分布測定装置、外観検査装置及び表示ムラ検査評価装置