JPH10275416A

JPH10275416A - ディジタル情報信号記録装置および再生装置

Info

Publication number: JPH10275416A
Application number: JP9078504A
Authority: JP
Inventors: Fumiaki Henmi; 文明逸見; Tetsuo Kani; 哲男可児; Yoshihiro Murakami; 芳弘村上; Takao Inoue; 孝男井上; Shoji Kosuge; 庄司小菅; Minoru Kawahara; 実河原; Makoto Toyoshima; 誠豊島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-03-28
Filing date: 1997-03-28
Publication date: 1998-10-13
Also published as: US20010046369A1; US6507695B2

Abstract

(57)【要約】【課題】圧縮符号化された信号のままダビングを行
い、ダビングによる画質劣化を防止する。【解決手段】同様のフォーマットのシリアルデータが
入力される入力端子１０および１００を備える。入力端
子１０に供給されるビデオデータは、圧縮符号化されて
いないデータであり、ストレートダビング用の入力端子
１００に供給される入力データは、圧縮符号化されたデ
ータである。入力端子１００からのデータは、再生側Ｖ
ＴＲで付加されたものと、伝送エラー検出時のものとの
ＯＲ出力である、シンクエラーフラグ（シンクブロック
単位のエラーフラグ）を含む。そして、フォーマット変
換器１３を通り、ＢＲＲエンコーダ１８をバイパスして
ＥＣＣエンコーダ２２に供給される。ＥＣＣエンコーダ
２２の出力が記録バライバを介して記録用ヘッドにより
磁気テープに記録される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディジタルビデ
オ信号、ディジタルオーディオ信号等のディジタル情報
信号を記録媒体に記録するディジタル情報信号記録装
置、また、記録媒体からディジタル情報信号を再生する
再生装置に関する。

【０００２】

【従来の技術】ビデオ信号をディジタル方式で処理する
ような信号処理装置、例えば高解像度ビデオ信号を記録
再生するディジタルＶＴＲ（ビデオテープレコーダ）に
用いられる信号処理装置では、入力された映像信号に対
して画像圧縮符号化が施される。そして、この圧縮符号
化されたビデオ信号が例えばビデオテープに対して記録
される。

【０００３】かかるディジタルＶＴＲを２台使用して、
一方のＶＴＲにより再生した信号を他方のＶＴＲによっ
てテープ上に記録する（ダビング）ことがなされる。か
かるダビングの方法として、再生ビデオ信号の振幅、オ
フセット等の加工した後に、記録するものと、再生信号
に一切加工をせずに記録するものとがある。この明細書
では、前者のダビングの方法を一般的ダビングと呼び、
後者のダビングの方法をストレートダビングと呼ぶこと
にする。

【０００４】

【発明が解決しようとする課題】従来のディジタルＶＴ
Ｒでは、前者の一般的なダビングの場合でも、後者のス
トレートダビングの場合でも端子は共通であり、それを
区別することはなかった。そして、画像の圧縮・伸張を
行うＶＴＲにおいて、再生側ＶＴＲでは画像の伸張を行
って、それを記録側ＶＴＲに渡し、記録側ＶＴＲでは、
再度、圧縮を行ってから記録する方法を取っていた。一
般的に圧縮・伸長の処理を行った場合に、原信号を完全
に復元するのは難しく、信号の劣化を避けることができ
ない。従って、ストレートダビングにおいても、ダビン
グを繰り返した際の画質劣化が避けられなかった。

【０００５】従って、この発明の目的は、ダビングに伴
う信号の劣化を生じることが少ないディジタル情報信号
記録装置および再生装置を提供することにある。

【０００６】

【課題を解決するための手段】この発明は、上述した課
題を解決するために、ディジタル情報信号を記録媒体に
記録するようにした記録装置において、ディジタル情報
信号が供給される第１の入力端子と、第１の入力端子を
介されたディジタル情報信号に対して圧縮処理を施す第
１のエンコーダと、第１のエンコーダからの圧縮信号に
対してエラー訂正符号化を行う第２のエンコーダと、第
２のエンコーダの出力信号を記録媒体に記録する記録手
段と、圧縮処理がされたデータが供給される第２の入力
端子とを備えたことを特徴とするディジタル情報信号記
録装置である。

【０００７】また、この発明は、記録媒体からディジタ
ル情報信号を再生する再生装置において、記録媒体から
信号を再生する再生手段と、再生手段からの再生信号に
対して、エラー訂正符号化の復号を行う第２のデコーダ
と、第２のデコーダの出力信号に対して圧縮処理を解く
第１のデコーダと、第１のデコーダにより圧縮処理が解
かれた再生信号を出力する第１の出力端子と、第１のデ
コーダの処理がされない圧縮再生信号を出力する第２の
出力端子とを備えたことを特徴とするディジタル情報信
号再生装置である。

【０００８】さらに、この発明は、記録媒体からディジ
タル情報信号を再生する装置とディジタル情報信号を記
録媒体に記録する装置間で、圧縮されたデータを伝送す
るためのデータ伝送方法において、圧縮されたデータ中
に、記録または再生されるデータ単位のエラーフラグを
のせる部分を設けたことを特徴とするデータ伝送方法で
ある。

【０００９】この発明では、画像圧縮・伸長をともなわ
ない、圧縮信号を扱う端子を専用に設けているので、画
質劣化を最小限に抑えたストレートダビングが可能とな
る。また、ストレートダビング用端子が専用に設けられ
ているので、通常の画像再生を行いながらストレートダ
ビングを行うことができる。さらに、ストレートダビン
グ用の端子を経由する信号フォーマットによって、テー
プ再生時のエラー情報が伝わるようにし、また、伝送路
で生じたエラー情報がテープ上に残るようにする。それ
によって、画質劣化をより低減することができる。

【００１０】

【発明の実施の形態】以下、高解像度ビデオ信号を磁気
テープに記録し、磁気テープから高解像度ビデオ信号を
再生するディジタルＶＴＲに対して、この発明を適用し
た実施の一形態について、図面を参照しながら説明す
る。図１は、記録側の構成の一例を示し、図２は、再生
側の構成の一例を示す。これら図１および図２に示され
る構成は、別個に図示されているが、一部の構成を共用
することは可能である。また、この発明の理解を容易と
するために、最初に、ストレートダビングではない、通
常の記録処理および再生処理について説明する。

【００１１】図１に示される記録側の構成において、入
力端子１０は、ＢＴＡのＳ−００４規格に基づく１．４
８５Ｇｂｐｓ(bit per second) のレートを有するシリ
アルディジタルＡ／Ｖ信号が入力される。このシリアル
ディジタルＡ／Ｖ信号がＳ／Ｐ（シリアル→パラレル）
変換器１１に供給される。Ｓ／Ｐ変換器１１に供給され
たシリアル信号は、輝度信号Ｙ，および色差信号Ｐｒ，
Ｐｂとからなり、例えばそれぞれ８ビットのデータ幅を
有するパラレルデータに変換される。パラレルディジタ
ルビデオ信号は、７４．２５ＭＨｚのデータクロック周
波数である。

【００１２】Ｓ／Ｐ変換器１１からのパラレルデータが
コプロセッサ１２に供給される。このコプロセッサ１２
は、例えば１個のＡＳＩＣ(Application Specific Inte
grated Circuit) から構成される。コプロセッサ１２で
は、補助データの処理がなされる。この処理により、シ
リアルデータに含まれるディジタルオーディオ信号、ラ
イン番号ＬＮおよびＥＡＶが分離される。ディジタルオ
ーディオ信号は、オーディオプロセッサ１６に供給され
る。また、ＣＲＣの冗長コードを使用したＣＲＣ演算に
より、伝送路上で生じていたエラー（伝送エラー）の有
無がチェックされる。このＣＲＣチェックは、次段のフ
ォーマット変換器１３において行っても良い。

【００１３】コプロセッサ１２の出力信号がフォーマッ
ト変換器１３に供給される。フォーマット変換器１３で
は、（４：２：２）信号を（３：１：１）信号に圧縮す
るフィルタリング処理がなされる。また、コプロセッサ
１２において、エラーが検出された場合に、フォーマッ
ト変換器１３において、前後のラインナンバーの連続性
が調べられ、信号の接合点であるかどうかチェックが行
われる。フォーマット変換器１３は、帯域圧縮を施すも
ので、例えば１つのＡＳＩＣからなる。また、フォーマ
ット変換器１３には、メモリ１４が接続され、タイミン
グジェネレータ３０から７４．２５ＭＨｚおよび４６．
４０６２５ＭＨｚのクロックがそれぞれ供給される。

【００１４】さらに、フォーマット変換器１３では、
（３：１：１）信号を２チャンネルのデータに変換す
る。図１では、簡単のため、一つの信号経路のみが示さ
れているが、フォーマット変換器１３以降では、各チャ
ンネル毎にデータが処理される。各チャンネルのデータ
は、４６．４０６２５ＭＨｚのデータレートを有する。
このデータＣｈ０およびＣｈ１のそれぞれに対して、ラ
イン毎に、ライン番号ＬＮ₀，ＬＮ₁が挿入される。

【００１５】このように、パラレルで入力された（４：
２：２）信号を、チャンネル毎に輝度信号Ｙと色差信号
Ｐｒ／Ｐｂとがシリアルに並べられた信号Ｃｈ０および
Ｃｈ１に変換することで、当初７４．２５ＭＨｚであっ
たクロック周波数を５／８の４６．４０６２５ＭＨｚに
まで落とすことができる。また、輝度信号Ｙと色差信号
Ｐｒ／Ｐｂとに対して、同じクロック周波数で処理を行
うことができる。

【００１６】フォーマット変換器１３の出力信号（２チ
ャンネル）がＢＲＲ(Bit Rate Reduction)エンコーダ１
８に供給される。ＢＲＲエンコーダ１８には、メモリ２
０が接続され、例えばＤＣＴ(Discrete Cosine Transfo
rm) 、量子化処理、可変長符号化の処理からなる圧縮符
号化を行う。この例では、画像圧縮率が１／４．４とさ
れる。ＢＲＲエンコーダ１８では、ＤＣＴブロックを単
位とするシャッフリングがなされる。

【００１７】ＢＲＲエンコーダ１８で圧縮符号化された
２チャンネルのデータがＥＣＣ(Error Correction Codi
ng) エンコーダ２２に供給される。それと共に、オーデ
ィオプロセッサ１６から所定の処理を施され出力された
ディジタルオーディオ信号も、このＥＣＣエンコーダ２
２に供給される。ＥＣＣエンコーダ２２には、メモリ２
３が接続される。

【００１８】ＥＣＣエンコーダ２２では、積符号の符号
化が行われる。まず、外符号の符号化が行われ、ついで
テープ上に記録されているシンクブロック単位に、シン
クブロックの順番や各種フラッグ類が含まれるＩＤ部が
付加される。そして、内符号の符号化が行われる。内符
号の符号化範囲は、このＩＤ部分を含む。内符号のパリ
ティとシンクブロックの先頭部分を示すブロックシンク
信号を含めて１シンクブロックが構成される。１シンク
ブロックが記録／再生されるデータの最小単位である。

【００１９】ＥＣＣエンコーダ２２の出力は、記録ドラ
イバ２４に供給される。記録ドライバ２４からの一方の
チャンネルの記録データが回転トランスを介して磁気ヘ
ッドＡ／Ｃに供給され、他方のチャンネルの記録データ
が回転トランスを介して磁気ヘッドＢ／Ｄに供給され、
磁気テープ２５上に記録される。

【００２０】なお、記録側の構成は、タイミングジェネ
レータ３０を有しており、１１２５本／６０Ｈｚ，１１
２５本／５９．９４Ｈｚ，あるいは５２５本／５９．９
４Ｈｚなどの、適用されるシステムに応じたシステムク
ロックが供給される。そして、このシステムクロックに
基づき、記録側の処理に必要なクロックが生成される。
このタイミングジェネレータ３０は、再生側の構成でも
使用される。

【００２１】次に、図２を参照しながら、再生側の通常
の処理について説明する。磁気テープ２５に記録された
信号が再生用の磁気ヘッドＡ／Ｃ、Ｂ／Ｄによって再生
され、２チャンネルの再生信号が得られる。一方のチャ
ンネルの再生信号Ａ／Ｃは、イコライザ４０に供給され
る。他方のチャンネルの再生信号Ｂ／Ｄも、イコライザ
４０に供給される。記録系と同様に、イコライザ４０
は、各チャンネルに対応して設けられており、フォーマ
ット変換器４７に供給されるまでの処理は、各チャンネ
ル毎になされる。タイミングジェネレータ３０は、記録
側構成と共用される。

【００２２】イコライザ４０の出力信号がＥＣＣデコー
ダ４１に供給される。このＥＣＣデコーダ４１には、メ
モリ４２が接続される。ＥＣＣデコーダ４１では、あら
かじめ構成されていた誤り訂正符号の内符号の訂正が行
われる。内符号は１シンクブロック中に完結する。エラ
ーの大きさが内符号の訂正能力中ならば、訂正が行わ
れ、それ以上のものならば、エラー位置にエラーフラグ
をセットする。ついで、外符号の訂正に移り、エラーフ
ラグを参照してイレージャー訂正が行われる。大部分の
エラーはこれによって訂正しきれてしまうが、テープ長
手方向に渡る長大エラーのような場合には、まれにエラ
ー訂正しきれない時がある。その時には、外符号の検出
能力範囲での検出が行われて、エラーワードの位置にワ
ードエラーフラグＷＦＬＧをセットする。すなわち、こ
のエラーフラグＷＦＬＧは、シンボル（ここでは、ワー
ド）単位のものである。

【００２３】エラー訂正デコーダ４１からは、４６．４
０６２５ＭＨｚのクロックに乗せられ、シンクブロック
単位で出力され、データと共に、ワードエラーフラグＷ
ＦＬＧが出力される。また、そのシンクブロック中のヘ
ッダ部分にシンクエラーフラグをセットする。エラー訂
正デコーダ４１の出力がＢＲＲデコーダ４３に供給され
る。ＢＲＲデコーダ４３には、タイミングジェネレータ
３０から４６．４０６２５ＭＨｚのクロックが供給され
る。ＢＲＲデコーダ４３では、メモリ４４を用いて逆Ｄ
ＣＴ変換ならびにデシャフリングを行い、圧縮符号の復
号化を行う。

【００２４】ＢＲＲデコーダ４３の出力信号がコンシー
ル用のエラーフラグＣＦＬＧと共にコンシール回路４５
に供給される。コンシール回路４５は、例えば１個のＡ
ＳＩＣによって構成され、メモリ４６が接続される。コ
ンシール回路４５では、再生信号においてＥＣＣデコー
ダ４１のエラー訂正能力を超えたエラー、例えば磁気テ
ープ４上の傷による長大なエラーが存在し、ＥＣＣデコ
ーダ４１で訂正しきれなかった信号のコンシールを行
う。例えばエラー訂正がなされずに欠損した部分を、所
定の方法で補間することでなされる。例えばＢＲＲデコ
ーダ４３において、圧縮を解く際に、エラー位置にセッ
トされているワードエラーフラグＷＦＬＧからＤＣＴ係
数のどの次数のものにエラーが生じているのか判断され
る。比較的重要度が高い、ＤＣ係数や低次のＡＣ係数に
エラーが生じている場合は、そのＤＣＴブロックの復号
をあきらめ、次段のコンシール回路４５にコンシールフ
ラグＣＦＬＧを渡し、そのＤＣＴブロック部分の補間処
理が行われる。

【００２５】コンシール回路４５の出力信号がフォーマ
ット変換器４７に供給される。フォーマット変換器４７
において、ＢＲＲデコーダ４３、あるいは記録側のＢＲ
Ｒエンコーダ１８で、画像圧縮／伸長の際に生じた不規
則性のノイズが低減される。この処理は、供給された４
６．４０６２５ＭＨｚのクロックに基づき、接続された
メモリ４８を用いてなされる。

【００２６】また、フォーマット変換器４７には、タイ
ミングジェネレータ３０から４６．４０６２５ＭＨｚの
クロックと７４．２５ＭＨｚのクロックとが共に供給さ
れる。フォーマット変換器４７では、これらの供給され
たクロックに基づき、メモリ４８を用い、２チャンネル
の信号を（４：２：２）信号に変換する。さらに、フォ
ーマット変換器４７において、ライン番号が付加され
る。フォーマット変換器４７からの７４．２５ＭＨｚの
レートの出力信号がビデオプロセッサ４９に供給され
る。

【００２７】ビデオプロセッサ４９には、メモリ５０が
接続される。ビデオプロセッサ４９において、ビデオ信
号のゲインやオフセットの調整等の処理がなされる。ビ
デオプロセッサ４９の出力信号がコプロセッサ５１に供
給される。コプロセッサ５１には、オーディオプロセッ
サ５２からの再生オーディオデータも供給される。オー
ディオデータは、ＥＣＣデコーダ４１でエラー訂正復号
化された後、オーディオプロセッサ５２に供給される。
オーディオプロセッサ５２で所定の処理を施されたオー
ディオ信号がコプロセッサ５１に供給される。

【００２８】コプロセッサ５１は、７４．２５ＭＨｚの
クロックに基づき、ディジタルオーディオ信号が（４：
２：２）信号中に挿入されると共に、フォーマットで定
められた所定の補助データが付加される。例えばライン
単位のＣＲＣ演算を行い、ＣＲＣコードが生成される。
ＣＲＣコードによって伝送エラーが検出可能とされる。
コプロセッサ５１の出力は、Ｐ／Ｓ（パラレル→シリア
ル）変換器５３に供給される。Ｐ／Ｓ変換器５３は、パ
ラレル信号を１．４８５Ｇｂｐｓのレートのシリアルデ
ィジタルＡ／Ｖ信号に変換する。このＰ／Ｓ変換器５１
の出力が通常再生用のシリアルデータとして出力端子５
４に取り出される。一般的ダビングでは、この出力端子
５４からのシリアルデータが記録側ＶＴＲの入力端子１
０に供給される。

【００２９】このように、再生側の構成では、ＢＲＲデ
コーダ４３からフォーマット変換器４７までのそれぞれ
ＡＳＩＣ間でのインターフェイス信号が全て同形式およ
び同一クロック（４６．４０６２５ＭＨｚ）のフォーマ
ットで以て処理がなされる。さらに、ＢＲＲデコーダ４
３からの出力には、ライン番号ＬＮ₀，ＬＮ₁が付加さ
れる。このライン番号ＬＮ₀，ＬＮ₁とが付加された信
号が後段に伝送される。そのため、ハードウェアのトラ
ブル等によってライン番号の連続性が失われても、その
検出ならびに異常の発見が容易である。

【００３０】図３は、回転ヘッドの配置を示し、図４
は、テープ上のトラックパターンを示す。図３に一例が
示されるように、例えば９０Hzで回転する回転ドラム１
上に４個の記録用の磁気ヘッド２Ａ，２Ｂ，２Ｃおよび
２Ｄが設けられる。磁気ヘッド２Ａ，２Ｂは、近接した
位置に設けられるように、ダブルアジマスヘッドが使用
され、同様に、磁気ヘッド２Ｃ，２Ｄも近接して配され
る。これらの磁気ヘッド２Ａおよび２Ｂのアジマスは、
異なるものとされる。磁気ヘッド２Ｃおよび２Ｄについ
ても同様にアジマスが異ならされる。さらに、１８０°
で対向する磁気ヘッド２Ａ，２Ｃ（磁気ヘッド２Ｂ，２
Ｄ）が同一アジマスとされる。

【００３１】回転ドラム１に対して、１８０°の巻き付
け角で以て磁気テープが巻き付けられる。磁気ヘッドが
磁気テープをトレースしている期間に記録信号を供給
し、また、再生信号を取り出すように、磁気ヘッドと信
号系の間が切り換えられる。この切り換えのポイントを
スイッチングポイントと称する。各ヘッドに対応するト
ラックをＡ，Ｂ，Ｃ，Ｄとした場合、これら４個の磁気
ヘッド２Ａ，２Ｂ，２Ｃ，および２Ｄによって、図４に
示すように、磁気ヘッド２Ａ，２Ｂによってトラック
Ａ，Ｂが同時に形成され、次に磁気ヘッド２Ｃ，２Ｄに
よってトラックＣ，Ｄが同時に形成される。

【００３２】互いにアジマスの異なる、隣接した２トラ
ック（ＡおよびＢチャンネル、並びにＣおよびＤチャン
ネル）を１組としてセグメントが構成される。また、ビ
デオ信号の１フレーム（１／３０秒）は、１２トラック
から構成される。従って、ビデオ信号の１フレームは、
６セグメントからなる。これら６個のセグメントのそれ
ぞれには、０〜５までのセグメント番号が付される。な
お、４チャンネルあるオーディオデータは、例えば、各
トラックの中央部に、ビデオデータに挟まれるように記
録される。

【００３３】さらに、回転ドラム１には、再生用の磁気
ヘッド３Ａ，３Ｂ，３Ｃ，および３Ｄが設けられる。こ
れら磁気ヘッド３Ａ，３Ｂ，３Ｃ，および３Ｄの配置な
らびにアジマスの関係は、上述の記録用の磁気ヘッド２
Ａ，２Ｂ，２Ｃ，および２Ｄと同様である。

【００３４】図５は、この発明の実施の一形態における
高解像度ビデオ信号のデータ量の圧縮処理の概略を示す
ものである。図示しないが、高解像度ビデオ信号は、例
えばＣＣＤを使用した高解像度ビデオカメラにより撮像
されたビデオ信号である。この高解像度ビデオ信号は、
三原色信号ＲＧＢのコンポーネントからなり、それぞれ
のサンプリング周波数の比を４：４：４とする（４：
４：４）信号である。ＲＧＢ信号がＹ（輝度信号）、Ｐ
ｒ（赤の色差信号）、Ｐｂ（青の色差信号）のコンポー
ネント信号（（４：２：２）信号）に変換される。

【００３５】高解像度ビデオカメラにより撮像された信
号の１フレームは、２２００Ｈ×１１２５Ｖ（Ｈ：１ラ
イン中の画素数であることを示す。Ｖ：１フレーム中の
ライン数であることを示す）の画素数である。図５の最
上段に示されるように、（４：２：２）信号中のＹ（輝
度信号）は、この１フレーム中の有効領域である、１９
２０Ｈ×１０８０Ｖの画素数を有し、信号ＰｒおよびＰ
ｂは、それぞれ９６０Ｈ×１０８０Ｖの画素数を有す
る。（４：２：２）信号およびディジタルオーディオ信
号は、記録系の入力端子１０に対して所定のフォーマッ
トのシリアルデータとして供給される。このフォーマッ
トは、有効領域以外の領域を使用してオーディオデー
タ、付加データ（誤り検出用のＣＲＣ、ライン番号等）
を伝送するものである。

【００３６】図６は、シリアルデータの転送フォーマッ
トの一例である、ＢＴＡのＳ−００４規格に基づく１．
４８５Ｇｂｐｓ(bit per second) のレートを有するシ
リアルディジタルＡ／Ｖ信号を示す。図６において、垂
直方向の数字は、ライン番号を示し、水平方向の数字
は、サンプル番号を示す。ライン番号の順番に従い、各
ライン毎に、映像サンプル番号順にシリアルにデータが
伝送される。水平方向に２２００サンプル分、垂直方向
に１１２５ライン分で１フレーム分の画像およびオーデ
ィオが伝送される。

【００３７】水平方向では、第０サンプル〜第１９１９
サンプルの１９２０サンプル分が有効映像領域とされ、
垂直ブランキング期間以外のラインにおいて、ビデオ信
号が伝送される。この有効映像領域の先頭を示すＳＡＶ
が第２１９６サンプル〜第２１９９サンプルに挿入され
る。また、有効映像領域の最後尾を示すＥＡＶが第１９
２０サンプル〜第１９２３サンプルに挿入される。オー
ディオ信号は、第１９２８サンプル〜第２１９５サンプ
ルの２６８サンプル分で伝送される。第１９２４サンプ
ル，第１９２５サンプルは、ライン番号ＬＮが挿入され
る。このラインのＣＲＣＣ(Cyclic Redundancy Check C
odes) の検査ビットが第１９２６サンプル，第１９２７
サンプルに挿入される。

【００３８】垂直方向では、第１ライン〜第４０ライ
ン，第５５８ライン〜第６０２ライン，および第１１２
１ライン〜第１１２５ラインが垂直ブランキング期間と
される。例えばヘリカルスキャン方式のビデオヘッドの
スイッチングポイントは、この垂直ブランキング期間内
に来るようにされる。１フィールド分のビデオ信号は、
第４１ライン〜第５５７ラインおよび第６０３ライン〜
第１１２０ラインのそれぞれの、上述の第０サンプル〜
第１９１９サンプルで伝送される。

【００３９】なお、オーディオ信号は、この図に示され
るように、スイッチングポイントの次のラインを避けて
伝送される。このフォーマットで、水平方向において有
効映像領域外で伝送されるデータおよび信号を、補助デ
ータと称する。

【００４０】フォーマット変換回路１３（図１参照）に
よって、（４：２：２）信号が（３：１：１）信号へ変
換される。（３：１：１）信号は、図５に示すように、
（１４４０Ｈ×１０８０Ｖ）（Ｙ）、（４８０Ｈ×１０
８０Ｖ）（Ｐｒ／Ｐｂ）の画素数である。さらに、フォ
ーマット変換回路１３では、（３：１：１）信号を水平
方向で交互に２つのチャンネルに振り分けるディマルチ
プレックス処理（Ｈ−ディマルチプレックス）がなされ
る。従って、図５の下段に示すように、各チャンネル
は、（７２０Ｈ×１０８０Ｖ）（Ｙ）、（２４０Ｈ×１
０８０Ｖ）（Ｐｒ／Ｐｂ）の画素数である。

【００４１】このようにフォーマット変換回路１３以降
では、２チャンネルの各チャンネルの信号処理がなされ
る。データレートについて説明すると、入力端子１０に
供給されるシリアルデータの伝送レートは、１．４８５
ＧHzである。Ｓ／Ｐ変換器１１によって、７４．２５Ｍ
Hzのパラレルデータに変換される。さらに、フォーマッ
ト変換回路１３からの各チャンネルの信号は、４４．４
０６２ＭHz（＝７４．２５ＭHz×５／８）のデータレー
トである。

【００４２】ＢＲＲエンコーダ１８では、各チャンネル
の信号をＤＣＴブロックの構成にブロック化する。この
場合、フィールドモードとフレームモードとが用意され
ている。フィールドモードは、フィールド内でＤＣＴブ
ロックを構成し、ＤＣＴ符号化するモードであり、フレ
ームモードは、フレーム内でＤＣＴブロックを構成し、
ＤＣＴ符号化するモードである。フィールドモードとフ
レームモードの何れにより圧縮符号化したかを示す情報
は、各シンクブロック内のＩＤに挿入される。１フレー
ムを構成する２フィールド間の画像の相違が少ない場
合、すなわち、動きが少ない場合では、フレームモード
が選択され、この相違が多い場合、すなわち、動きが多
い場合では、フィールドモードが選択される。図７は、
フレームモードとフィールドモードのそれぞれのＤＣＴ
ブロックを形成するためのブロック化の処理を示す。

【００４３】フレームモードでは、その大きさが（８Ｈ
×８Ｖ）（Ｙ）、（４Ｈ×８Ｖ）（Ｐｒ／Ｐｂ）のＤＣ
Ｔブロックに１フレームの画像を分割する。従って、図
７の上側に示すように、各チャンネルおよび各フレーム
で、（９０×１３５）ブロック（Ｙ）、（６０×１３
５）ブロック（Ｐｒ／Ｐｂ）が構成される。ＤＣＴブロ
ック単位のシャッフリングを行う時では、（Ｐｒ／Ｐ
ｂ）のＤＣＴブロックについては、２ブロックをペアと
して扱う。シャッフリングの単位という点からは、（３
０×１３５）ブロック（Ｐｒ／Ｐｂ）が構成される。

【００４４】一方、フィールドモードでは、その大きさ
が（８Ｈ×４Ｖ）（Ｙ、Ｐｒ／Ｐｂ）のＤＣＴブロック
に１フレームの画像を分割する。ＤＣＴブロックの垂直
方向のライン数をフレームモードの半分とするのは、一
つのＤＣＴブロックの空間的拡がりをフレームモードと
同一とするためである。従って、図７の下側に示すよう
に、各チャンネルおよび各フレームで、（９０×２７
０）ブロック（Ｙ）、（３０×２７０）ブロック（Ｐｒ
／Ｐｂ）が構成される。これらのＤＣＴブロックの構成
において、それぞれのフレーム内の空間的位置が元の位
置と異ならされる並び替え、すなわち、シャッフリング
がなされる。シャッフリングによって、圧縮符号化によ
る発生データ量がＤＣＴブロック間で平均化される。

【００４５】さらに、この発明の実施の一形態における
データの圧縮処理について、１ラインのデータを例に説
明する。例えばＣＣＤから出力されるビデオ信号は、図
８Ａに示されるように、赤色信号Ｒ，緑色信号Ｇ，およ
び青色信号Ｂがパラレルで伝送される（４：４：４）信
号である。これらパラレル信号のそれぞれは、例えば８
ビットのデータ幅を有する。Ｒ_n，Ｇ_n，Ｂ_nの信号の
組で、１画素が構成される。次に、この（４：４：４）
信号が（４：２：２）信号へと変換される（図８Ｂ）。
この（４：２：２）信号は、図６に示すようなシリアル
データのフォーマットとして、入力端子１０から供給さ
れる。図８Ｂのデータは、シリアルフォーマットを分解
するコプロセッサ１２の出力に現れる。

【００４６】フォーマット変換回路１３において、
（４：２：２）信号が（３：１：１）信号（図８Ｃ）へ
と変換される。（３：１：１）信号のクロック周波数
は、５５．６８７５ＭＨｚである。さらに、フォーマッ
ト変換回路１３において、（３：１：１）信号は、図８
Ｄに示されるように、ＹおよびＰｒ、Ｐｂがシリアルに
並べられた２チャンネルの信号Ｃｈ０およびＣｈ１に変
換される。これらの信号Ｃｈ０およびＣｈ１のクロック
周波数は、４６．４０６２５ＭＨｚ（＝７４．２５ＭＨ
ｚ×５／８）である。

【００４７】さらに、上述の信号Ｃｈ０およびＣｈ１に
対してライン番号ＬＮが挿入され、このライン番号ＬＮ
が信号処理を行う各構成部分の間で、データと共に伝送
される。そして、信号処理の際に、このライン番号ＬＮ
が参照され、メモリのアドレス制御やデータ順の管理な
どがなされる。これにより、何らかの原因でライン順に
不連続が生じても、ライン順の補整が可能とされる。

【００４８】なお、図８では、圧縮処理の理解を容易と
するために、ビデオデータ（Ｙ、Ｐｒ／Ｐｂ）のみが示
されている。

【００４９】図９Ａは、コプロセッサ１２で補助データ
を付加された（４：２：２）信号の一例を示す。輝度信
号Ｙは、周波数が７４．２５ＭＨｚのクロックに従い順
次伝送される。一方、色差信号ＰｒおよびＰｂは、帯域
圧縮されているためデータ量が半分とされ伝送される。
例えば、輝度信号Ｙ₀，Ｙ₁には色差信号Ｐｒ₀，Ｐｂ
₀がそれぞれ対応し、輝度信号Ｙ₂，Ｙ₃には色差信号
Ｐｒ₁，Ｐｂ₁がそれぞれ対応する。

【００５０】タイミングジェネレータ３０から供給され
たＨｓｙｎｃに基づき、（４：２：２）信号において有
効映像領域を示す１９２０クロックの先頭および最後尾
とに対して、ＳＡＶおよびＥＡＶがそれぞれ４クロック
分設けられる。ＥＡＶの後に、ライン番号ＬＮに基づき
生成されたライン番号ＬＮ₀，ＬＮ₁が挿入される。さ
らに、これらライン番号ＬＮ₀，ＬＮ₁の後ろに、ＣＲ
Ｃの検査ビットＣＲ₀，ＣＲ₁が挿入される。このＣＲ
Ｃ検査ビットは、ＩＣ間のデータ転送時のエラーを検出
するために付加される。垂直方向の有効ライン数は、１
１２５本とされているため、ライン番号ＬＮは、１１ビ
ットで表現可能である。

【００５１】また、図９Ｂは、フォーマット変換回路１
３から出力される２チャンネルのデータＣｈ０、Ｃｈ１
を示す。この信号中の有効データの期間は、１２００ク
ロックの期間に含まれる。信号Ｃｈ０と対応したＨｓｙ
ｎｃ０が立ち上がることによって１水平周期の開始が示
され、２クロック分にわたり、ライン番号ＬＮ₀、ＬＮ
₁が挿入される。そして、輝度信号Ｙおよび色差信号Ｐ
ｒ／Ｐｂがシリアルに挿入される。１ライン分の輝度信
号Ｙおよび色差信号Ｐｒ／Ｐｂの後には、ＣＲＣの検査
ビットが１クロック分挿入される。さらに、１水平周期
の先頭のＨｓｙｎｃから１３７５クロック目に、次のＨ
ｓｙｎｃが発生する。

【００５２】後述するストレートダビング時でも、図９
Ａおよび図９Ｂに示すようなフォーマットでデータが転
送されるが、圧縮符号化されたビデオデータが扱われ
る。圧縮されているので、図９に示すような１水平周期
期間内に約１．５シンクブロック分のデータが挿入され
る。

【００５３】図１０Ａは、ビデオデータに対するエラー
訂正符号の構成の一例である。１トラックに記録される
量のビデオデータ毎にエラー訂正符号化がなされる。す
なわち、この１トラック分のビデオデータが（２１７×
２２６）に配列される。この配列の垂直方向に整列する
２２６ワード（１ワードは、ここでは１バイト）に対し
て（２５０，２２６）リード・ソロモン符号の符号化
（外符号の符号化）がなされる。２４ワードの外符号の
パリティが付加される。外符号を用いることによって、
一例として、１０ワードまでのエラー訂正、並びに２４
ワードまでのイレージャ訂正を行うようにしている。

【００５４】また、２次元配列の水平方向に整列する２
１７ワード（ビデオデータまたは外符号のパリティ）に
対して、２ワードのＩＤが付加される。そして、水平方
向に整列する（２１７＋２＝２１９）ワードに対して
（２３１，２１９）リード・ソロモン符号の符号化（内
符号の符号化）がなされる。その結果、１２ワードの内
符号のパリティが発生する。内符号を用いることによっ
て、一例として、４ワードまでのエラー訂正を行い、ま
た、外符号のエラー訂正のためのイレージャフラグが生
成される。

【００５５】なお、オーディオデータに対しても、１ト
ラック中のデータ量は異なるが、ビデオデータと同様に
積符号の符号化がなされる。

【００５６】外符号の符号化がされ、ＩＤを含む外符号
の符号化出力に対して内符号の符号化がなされる。内符
号の符号化方向にデータが切り出され、ブロックシンク
が付加されることによって、１シンクブロックが構成さ
れる。すなわち、図１０Ａの配列の各行の（２＋２１７
＋１２＝２３１）ワードに対して２ワードのブロックシ
ンクが付加される。図１０Ｂは、１ブロックシンクの構
成を示す。磁気テープ上には、シンクブロックが連続す
るデータが必要に応じてディジタル変調の処理を受けて
から記録される。

【００５７】シンクブロックのＩＤには、シンクブロッ
クのセグメント番号、シンクブロック番号などが記され
る。さらに、各シンクブロック中の２１７ワードのデー
タ中の先頭の１ワードは、データヘッダである。このデ
ータヘッダ中には、データの量子化特性等を示す情報と
共に、１ビットのシンクエラーフラグ挿入される。シン
クエラーフラグは、記録時では、エラーでないことを示
す`0' とされる。再生時にエラー訂正デコーダ４１の処
理の結果、１ワードでも訂正できなかったエラーが含ま
れる場合では、そのシンクブロックのシンクエラーフラ
グが`1' にセットされる。エラーフラグの処理の詳細
は、後述する。

【００５８】この発明の実施の一形態では、信号の劣化
の少ないストレートダビングを可能とする。理解を容易
とするために、図２に戻って、再生側の構成から先に説
明する。図２において、ＥＣＣデコーダ４１において、
上述した積符号の復号がなされる。積符号の復号後で
は、内符号のパリティおよび外符号のパリティの伝送が
省略される。ストレートダビング用のデータは、ＥＣＣ
デコーダ４１の出力信号の圧縮符号の復号をせずに、す
なわち、ＢＲＲデコーダ４３をバイパスして、フォーマ
ット変換器４７に入力される。

【００５９】フォーマット変換器４７では、通常の画像
再生系と同じインターフェースで他のＶＴＲに信号が送
れるように、それぞれの１水平走査線（１ライン）中の
前半にデータを詰め、最後にＣＲＣコードを付けて、コ
プロセッサ１５１に供給する。コプロセッサ１５１で
は、伝送エラー検出用のＣＲＣ演算を行い、また、圧縮
画像信号とオーディオプロセッサ５２からの再生オーデ
ィオデータとを多重化する。コプロセッサ１５１の出力
データがＰ／Ｓ変換器１５３に供給される。Ｐ／Ｓ変換
器１５３の出力がストレートダビング用の出力端子１５
４に取り出される。このストレートダビング用の信号
は、通常のシリアルデータ出力と同様の、図６に示すよ
うなフォーマットのデータであり、１．４８５Ｇｄｐｓ
のデータレートである。但し、ビデオデータは、圧縮が
解かれていないデータである。

【００６０】なお、ストレートダビング用の信号を出力
端子１５４に出力すると共に、通常再生の処理と同様に
圧縮を解く処理を受けた再生ビデオデータを出力端子５
４に出力するようになされる。この場合、ストレートダ
ビング用の信号のみを出力するように切り換えても良
い。

【００６１】再生側のディジタルＶＴＲのストレートダ
ビング用の出力端子１５４に上述したように出力された
シリアルデータが記録側のディジタルＶＴＲのストレー
トダビング用の入力端子に供給される。図１において、
１００は、通常の高解像度ビデオ信号の入力端子１０と
は、別個に設けられたストレートダビング用の入力端子
を示す。

【００６２】入力端子１００からの入力信号は、上述の
通常の記録処理と同様に、Ｓ／Ｐ変換器１１１によりパ
ラレルデータに変換された後、コプロセッサ１１２に供
給される。コプロセッサ１１２において、オーディオ信
号が分離され、ＣＲＣ演算が行われる。コプロセッサ１
１２の出力信号がフォーマット変換器１３に供給され
る。フォーマット変換器１３より後の記録系の構成は、
通常の記録処理と共用される。フォーマット変換器１３
において、入力端子１０からの通常記録のデータと、入
力端子１００からのストレートダビング用のデータとが
切り換えられる。

【００６３】ストレートダビング用のデータに対してコ
プロセッサ１１２がＣＲＣ演算を行った結果、もし、伝
送路上のエラーが検出された場合は、この情報が次段の
フォーマット変換器１３に伝えられる。フォーマット変
換器１３では、伝送路上のエラーが検出された場合に
は、その箇所のブロックシンク中のデータヘッダ内のシ
ンクエラーフラグを加工する。これは、既にシンクエラ
ーフラグがセットされていたらそのままに、もし、セッ
トされていなかったらセットするように加工する。つま
り、既にあるシンクエラーフラグと、検出された伝送路
エラーをＯＲを取って新たなシンクエラーフラグとする
のである。

【００６４】記録時のフォーマット変換器１３において
なされるエラーフラグの加工の様子を図１１に示す。ス
トレートダビング用端子１００から入力され、フォーマ
ット変換器１３に対して入力されるデータ中のシンクエ
ラーフラグと、コプロセッサ１１２でなされたＣＲＣチ
ェックの結果のエラーフラグ（伝送エラーフラグ）との
論理和出力がフォーマット変換器１３の出力中のデータ
ヘッダ中の新たなシンクエラーフラグとされる。

【００６５】ストレートダビング用端子１００からのデ
ータは、圧縮された信号（すなわち、ＤＣＴ係数デー
タ）なので、その中にエラーが混入していると、ＤＣＴ
ブロック全体にエラーが波及するおそれがあるので、シ
ンクブロック中にエラーが入っていることを後段に伝え
るために、シンクエラーフラグをセットするのである。
このフラグがセットされている場合は、再生時に、コン
シール回路４５においてコンシール処理がなされ、再生
画像中にＤＣＴブロックに含まれる複数の画素がエラー
となるブロックエラーが生じるのを避ける。

【００６６】フォーマット変換器１３からの出力は、Ｂ
ＲＲエンコーダ１８をバイパスし、ＥＣＣエンコーダ２
２に入力される。ここでは、通常の画像入力を記録する
時と同様に、ＩＤの付加、積符号の演算が行われる。Ｅ
ＣＣエンコーダ２２からの出力は、通常の画像入力の記
録と同様に、記録ヘッドに伝えられ、テープ上に記録さ
れる。

【００６７】上述したこの発明の実施の一形態につい
て、エラーフラグの処理に焦点を当てて、処理の順番に
従って説明してみよう。まず、ストレートダビングに先
立って、必ず、通常の記録が行われる。次に、この記録
されたデータが再生される。通常の再生データの出力端
子５４には、ＥＣＣデコーダ４１、ＢＲＲデコーダ４
３、コンシール回路４５、フォーマット変換回路４７、
ビデオプロセッサ４９、コプロセッサ５１、Ｐ／Ｓ変換
器５３を経由した再生信号が取り出される。一方、スト
レートダビング用の出力端子１５４には、ＥＣＣデコー
ダ４１、フォーマット変換回路４７、コプロセッサ１５
１、Ｐ／Ｓ変換器１５３を経由した再生信号が取り出さ
れる。

【００６８】一般的なダビングの場合では、出力端子５
４からのデータを記録側ＶＴＲの入力端子１０に供給す
る。ストレートダビングの場合では、出力端子１５４か
らのデータを記録側ＶＴＲの入力端子１００に供給す
る。

【００６９】このような通常記録、再生、記録の過程を
経てストレートダビングがなされる。最初の通常記録の
場合において、記録されるシンクエラーフラグＳＹＦＬ
Ｇは、エラー無しを示す値（`0' ）である。次の再生動
作において、ＥＣＣデコーダ４１においては、エラー訂
正を行った後の状態に応じて、シンクエラーフラグＳＹ
ＦＬＧを制御する。すなわち、ＳＹＦＬＧ＝`0' の場合
において、エラー無しとされた場合では、ＳＹＦＬＧお
よびＷＦＬＧの両者とも、エラー無しを示す`0' とし
て、ＥＣＣデコーダ４１から出力される。ＳＹＦＬＧ＝
`0' の場合において、訂正できなかったエラーが残る場
合では、ＳＹＦＬＧを`1' にセットし、また、残ったエ
ラー位置に対応するＷＦＬＧが`1' にセットされ、ＥＣ
Ｃデコーダ４１から出力される。

【００７０】ストレートダビング用端子１５４からは、
シンクエラーフラグＳＹＦＬＧが付いた状態でデータが
出力される。図１１を参照して説明したように、記録側
ＶＴＲでは、再生側ＶＴＲと記録側ＶＴＲとの間の伝送
路でのエラーがＣＲＣによって検出され、伝送エラーフ
ラグが`1' にセットされた場合、その位置のシンクブロ
ックのシンクエラーフラグＳＹＦＬＧを必ず`1' にセッ
トして記録が行われる。また、伝送路エラーが検出され
ない場合は、入力されたシンクエラーフラグＳＹＦＬＧ
（`0' または`1' ）が記録される。

【００７１】以上のようにして、制御されたシンクエラ
ーフラグＳＹＦＬＧが付いた状態のデータがストレート
ダビングによって記録される。次に、通常記録またはス
トレートダビングで記録されたデータの再生時の処理に
ついて説明する。再生時では、シンクエラーフラグＳＹ
ＦＬＧによって、ＥＣＣデコーダ４１は処理を変えてい
る。

【００７２】図１２Ａに示すように、再生データ中のシ
ンクエラーフラグＳＹＦＬＧがセットされていない場合
では、ＥＣＣデコーダ４１の出力では、訂正できなかっ
たワードに対応するワードエラーフラグＷＦＬＧがセッ
トされている。勿論、エラー無しか、エラー訂正がされ
た場合では、ワードエラーフラグＷＦＬＧがセットされ
ない。この処理は、通常記録によるデータを再生した場
合、またはＳＹＦＬＧおよび伝送エラーフラグのＯＲ出
力が`0' のストレートダビングで記録されたデータを再
生した場合に発生する。

【００７３】一方、図１２Ｂに示すように、再生時に、
シンクエラーフラグＳＹＦＬＧがセットされている場合
では、それは一度、ダビングされた信号と判断し、シン
クエラーフラグＳＹＦＬＧは、`1' のままとし、そのシ
ンクブロック内の全てのワードにワードエラーフラグＷ
ＦＬＧをセットして後段に送る。図１２Ｂでは、エラー
訂正後に訂正できないワードと対応してワードエラーフ
ラグＷＦＬＧがセットされている例が示されている。し
かしながら、ＷＦＬＧが全くセットされていない場合で
も、（ＳＹＦＬＧ＝`1' ）は、以前に再生した場合に、
訂正できなかったワードエラーが存在したことを示すの
で、全ワードエラーフラグをセットする。さらに、この
ように再生したデータをストレートダビング端子１５４
から出力する場合では、このシンクエラーフラグを付加
して出力される。

【００７４】ＢＲＲデコーダ４３では、入力されるシン
クエラーフラグＳＹＦＬＧとワードエラーフラグＷＦＬ
Ｇの両者から、補間処理の方法を選択する。シンクエラ
ーフラグＳＹＦＬＧがセットされていても、もワードエ
ラーフラグＷＦＬＧが一部のワードにしか立っていない
場合は、通常の伸張処理を行う。すなわち、ワードエラ
ーフラグＷＦＬＧの位置によって使用できるＤＣＴ係数
を判断し、復号を行う。

【００７５】一方、シンクエラーフラグＳＹＦＬＧがセ
ットされていて且つワードエラーフラグＷＦＬＧが全て
のワードにセットされている場合は、一度でも、ダビン
グが行われ、このシンクブロック中には、もはや位置の
特定できないエラーが混入していると判断し、コンシー
ル補間器４５における補間処理を行うように、エラーフ
ラグを伝達する。

【００７６】上述したように、ストレートダビングを行
う時では、シンクエラーフラグＳＹＦＬＧを用いること
で、テープ再生時のエラー情報、伝送路でのエラー情報
を後段に伝えることができるようになり、通常の画像再
生系では、シンクエラーフラグとワードエラーフラグの
両者を用いることで、画像復号と補間処理の選択ができ
るようになる。

【００７７】なお、図１および図２に示すブロック図で
は、各機能を、例えば、エラー訂正エンコーダのように
表現しているが、これらの機能は通常、それぞれ独立し
たＩＣで実現するのが普通である。また、ストレートダ
ビング端子１００、１５４は、１．４８５Ｇｂｐｓのシ
リアル信号を扱うようにしたが、圧縮率によってはさら
に低レートのシリアルインターフェースを使うこともで
きる。さらに、当然ながら、パラレル信号での伝送も可
能である。

【００７８】なお、以上の説明では、１１２５本／６０
Ｈｚのシステムにこの発明を適用させた場合について説
明したが、これはこの例に限定されるものではない。例
えば、この発明は、フィールド周波数が５９．９４Ｈｚ
であるＮＴＳＣのシステムに適用させることも容易であ
る。この場合には、各インターフェイスならびにクロッ
ク周波数を、それぞれ１．００１（＝６０／５９．９
４）で除した値とすればよい。

【００７９】さらに、この発明は、ビデオ信号のみの記
録／再生、オーディオ信号のみの記録／再生に対しても
同様に適用することができる。

【００８０】

【発明の効果】以上説明したように、この発明では、画
像圧縮・伸長をともなわない、圧縮済みの信号を扱う端
子を専用に設け、そこを経由する信号フォーマットを工
夫して、テープ再生時のエラー情報が伝わるようにし、
また、伝送路で生じたエラー情報がテープ上に残るよう
にし、画質劣化を最小限に抑えたストレートダビングが
可能となる。また、ストレートダビング用端子が専用に
設けられているので、通常の画像再生を行いながらスト
レートダビングを行うことができる。

【００８１】この発明の奏する効果を下記に列挙する。

【００８２】ストレートダビング時には、圧縮・伸長を
省略しているので、画像劣化を最小限に抑えることがで
きる。

【００８３】再生側ＶＴＲで生じた訂正しきれなかった
エラーの情報を記録側ＶＴＲに確実に伝えることができ
る。

【００８４】記録側ＶＴＲへの伝送路上にエラーが生じ
た場合、その箇所をテープ記録時にフラグで特定できる
ため、エラーが画質に与える影響を抑えることができ
る。

【００８５】ストレートダビング用の端子を独立に設け
たので、ストレートダビングと一般的なダビングとを同
時に行うことができる。

【図面の簡単な説明】

【図１】この発明の実施の一形態の記録側の構成の一例
を示すブロック図である。

【図２】この発明の実施の一形態の再生側の構成の一例
を示すブロック図である。

【図３】ヘッド配置の概略を示す略線図である。

【図４】磁気テープ上のトラックフォーマットを示す略
線図である。

【図５】この発明の実施の一形態におけるデータ圧縮の
処理を示す略線図である。

【図６】シリアルディジタルＡ／Ｖ信号の伝送フォーマ
ットを示す概念図である。

【図７】ＢＲＲエンコーダにおけるブロック化の処理を
示す略線図である。

【図８】この発明の実施の一形態における圧縮処理をデ
ータフォーマットを使用して示す略線図である。

【図９】回路（ＩＣ）間の信号フォーマットを示す略線
図である。

【図１０】エラー訂正符号の説明に用いる略線図であ
る。

【図１１】ストレートダビングにおける記録時のシンク
エラーフラグの処理を示す略線図である。

【図１２】この発明の実施の一形態におけるエラーフラ
グ処理を説明するための略線図である。

【符号の説明】

１０・・・シリアルデータの入力端子、１２・・・コプ
ロセッサ、１３・・・フォーマット変換器、１８・・・
ＢＲＲエンコーダ、２２・・・ＥＣＣエンコーダ、４１
・・・ＥＣＣデコーダ、４３・・・ＢＲＲデコーダ、４
５・・・コンシール回路、４７・・・フォーマット変換
器、１００・・・ストレートダビング用入力端子、１５
４・・・ストレートダビング用出力端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者井上孝男東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者小菅庄司東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者河原実東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者豊島誠東京都品川区北品川６丁目７番35号ソニー株式会社内

Claims

【特許請求の範囲】

【請求項１】ディジタル情報信号を記録媒体に記録す
るようにした記録装置において、ディジタル情報信号が供給される第１の入力端子と、上記第１の入力端子を介されたディジタル情報信号に対
して圧縮処理を施す第１のエンコーダと、上記第１のエンコーダからの圧縮信号に対してエラー訂
正符号化を行う第２のエンコーダと、上記第２のエンコーダの出力信号を記録媒体に記録する
記録手段と、上記圧縮処理がされたデータが供給される第２の入力端
子とを備えたことを特徴とするディジタル情報信号記録
装置。
【請求項２】請求項１において、上記第２の入力端子から入力されるデータ中に、記録お
よび再生されるデータ単位のエラーフラグが含まれるこ
とを特徴とするディジタル情報信号記録装置。
【請求項３】請求項１において、上記第２の入力端子から入力されるデータ中に、伝送エ
ラーを検出するためのエラー検出符号の冗長データが含
まれることを特徴とするディジタル情報信号記録装置。
【請求項４】請求項１において、上記第２の入力端子から入力されるデータ中に、記録お
よび再生されるデータ単位のエラーフラグと、伝送エラ
ーを検出するためのエラー検出符号の冗長データが含ま
れ、上記冗長データにより伝送エラーが検出し、上記データ単位のエラーフラグがセットされていない場
合でも、上記伝送エラーが検出される時に、上記データ
単位のエラーフラグをセットし、上記データ単位のエラーフラグを記録することを特徴と
するディジタル情報信号記録装置。
【請求項５】記録媒体からディジタル情報信号を再生
する再生装置において、記録媒体から信号を再生する再生手段と、上記再生手段からの再生信号に対して、上記エラー訂正
符号化の復号を行う第２のデコーダと、上記第２のデコーダの出力信号に対して上記圧縮処理を
解く第１のデコーダと、上記第１のデコーダにより上記圧縮処理が解かれた再生
信号を出力する第１の出力端子と、上記第１のデコーダの処理がされない圧縮再生信号を出
力する第２の出力端子とを備えたことを特徴とするディ
ジタル情報信号再生装置。
【請求項６】請求項５において、上記第２の出力端子から出力されるデータ中に、記録お
よび再生されるデータ単位のエラーフラグをのせること
を特徴とするディジタル情報信号再生装置。
【請求項７】請求項５において、上記第２の出力端子から出力されるデータ中に、伝送エ
ラーを検出するためのエラー検出符号を付加することを
特徴とするディジタル情報信号再生装置。
【請求項８】請求項５において、データ単位のエラーフラグをチェックし、上記エラーフ
ラグがセットされている場合に、セットされている上記
データ単位の全てのデータに対するシンボル単位のエラ
ーフラグをセットすることを特徴とするディジタル情報
信号再生装置。
【請求項９】記録媒体からディジタル情報信号を再生
する装置とディジタル情報信号を記録媒体に記録する装
置間で、圧縮されたデータを伝送するためのデータ伝送
方法において、圧縮されたデータ中に、記録または再生されるデータ単
位のエラーフラグをのせる部分を設けたことを特徴とす
るデータ伝送方法。