JPH10274960A - プラズマディスプレイパネルの駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 高速のアダーを不要とし、画像データの積分
値を得る。 【解決手段】 各画素毎のデジタルデータからなる画像
データについて、そのビット毎の「１」をカウンタ１６
−１〜１６−ｎでそれぞれカウントする。そして、重み
乗算器１７−１〜１７−ｎで各ビットの大きさに対応す
る重みを演算し、加算器１８でこれらを加算して積分値
を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示率に応じて駆
動電力を制御するプラズマディスプレイパネルの駆動回
路に関する。

【０００２】

【従来の技術】従来より、フラットパネルタイプのディ
スプレイの１つとして、プラズマディスプレイパネル
（ＰＤＰ）が知られており、陰極線管（ＣＲＴ）に代わ
るものとして注目されている。

【０００３】このＰＤＰでは、まず映像信号を画素毎の
デジタルデータとする。ここで、各画素が、ＰＤＰにお
ける放電の単位である放電セルに対応する。そして、各
放電セルの輝度制御は、１フィールドを階調数に対応し
たサブフィールド分け、各サブフィールドにおける発
光、非発光を制御することによって行われている。例え
ば、各放電セルの輝度を表すデジタルデータが６ビット
のデジタルデータ（６４階調）であれば、１フィールド
を６つのサブフィールドに分割し、各ビットの「１」
「０」により各フィールドにおける発光、非発光を制御
する。そして、各サブフィールドの時間を２⁵（ＭＳ
Ｂ）〜２⁰（ＬＳＢ）に設定することによって、各放電
セルにおける輝度がデジタルデータに対応したものにな
る。

【０００４】ここで、ＰＤＰにおいては、ＰＤＰ全体の
消費電力量を所定の範囲内の収めるために、表示率に応
じた消費電力量制御が行われている。すなわち、画面全
体としての表示率が所定値以下の場合には、表示率に従
って消費電力を上昇するが、表示率が所定値以上となっ
ても消費電力が予め定めた最大消費電力以上にならない
ように各画素の輝度を抑制している。なお、この制御を
通常ＡＰＣ（オート・パワー・コントロール）と読んで
いる。

【０００５】このような消費電力制御のためには、各フ
ィールド（またはフレーム）における消費電力を求めな
ければならない。このための従来装置の構成を図５に示
す。画素毎のデジタルデータ（例えば８ビット）は、ア
ダー１に入力される。アダー１の出力は、データクロッ
ク（画素毎のデジタルデータに同期しているクロック）
がクロック入力端に入力され垂直同期信号でリセットさ
れるフリップフロップ２に入力される。このフリップフ
ロップ２の出力は、アダー１に戻されると共に、垂直同
期信号がＥ入力端に入力されるフリップフロップ３に入
力される。

【０００６】従って、フリップフロップ２には、アダー
１での加算結果が記憶され、アダー１では前回の加算結
果と今回の画素毎のデジタルデータの加算を行う。これ
によって、アダー１は、入力されてきた画素毎のデジタ
ルデータを順次積算することになる。そして、フリップ
フロップ２は、垂直同期信号でリセットされるため、こ
のリセットの直前には、１フィールド（またはフレー
ム）分のデジタルデータの総和（積分値）が記憶される
ことになり、垂直同期信号によってこの値がフリップフ
ロップ３に記憶される。

【０００７】このようにして、フリップフロップ３に得
られる１フィールド分の積分値は、ＰＤＰにおける表示
率に比例している。従って、この積分値に基づいて、Ｐ
ＤＰの駆動電力が制御されることで、消費電力制御が行
われる。

【０００８】なお、この種の表示率の検出及びこれに基
づく消費電力制御については、特開平３−２６９４８２
号公報、特開平３−１８２７９２号公報などに示されて
いる。

【０００９】

【発明が解決しようとする課題】しかし、上記のような
消費電力制御においては、画素毎のデジタルデータをそ
のデータクロックに従って、順次積算していかなければ
ならず、高速のアダー回路が必要となるという問題点が
あった。また、テレビジョン信号などは、画像データが
ガンマ補正が施されたものである。そこで、ＰＤＰで表
示するための信号に直すために画像データに補正がなさ
れた場合には、積分値が実際のＰＤＰにおける表示率に
比例しなくなり、正しい消費電力制御が行えないという
問題点があった。

【００１０】本発明は、上述のような課題を解決するた
めになされたもので、簡易な回路構成で正確な表示率に
基づくプラズマディスプレイパネルの駆動電力が行える
プラズマディスプレイパネルの駆動回路を提供すること
を目的とする。

【００１１】

【課題を解決するための手段】この発明に係るプラズマ
ディスプレイパネルの駆動回路は、カウンタが画素毎の
デジタルデータで構成される画像データにおける各画素
のデジタルデータをビット毎に別々に積算し、重み付け
加算器がこの加算器で得られたビット毎の積算結果を重
み付け加算し、ＰＤＰ駆動回路がこの重み付け加算器に
より得られた積分値に基づいて、プラズマディスプレイ
パネルの駆動電力を制御するものである。

【００１２】また、上記画像データについて、ガンマ補
正に対応するコード変換処理を行うコード変換部をさら
に有し、このコード変換部においてコード変換した後の
データを上記重み付け加算器に供給するものである。

【００１３】また、上記画像データを構成する画素毎の
デジタルデータは、それぞれがＲＧＢの３つの別々のデ
ジタルデータから構成され、上記加算器は、各画素のＲ
ＧＢのデジタルデータを各ビット毎に別々に積算するも
のである。

【００１４】

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面に基づいて説明する。

【００１５】実施の形態１．図１は、この発明の実施の
形態１であるプラズマディスプレイパネルの駆動回路の
構成を示すものである。画像データは、コード変換部１
１に入力される。ここで、この画像データは、画素毎の
輝度を示すデジタルデータからなる。通常のテレビジョ
ン信号であれば、アナログデジタル変換により、デジタ
ルデータに変換されたもので、例えば画素毎に８ビット
（すなわち２５６階調）の輝度を表す。

【００１６】コード変換部１１は、ガンマ補正が行われ
ている画像データについて、このガンマ補正に対応する
処理を行う。すなわち、通常のテレビジョン信号では伝
送されている信号自体がガンマ補正が行われている信号
である。一方、プラズマディスプレイにおいては、ガン
マ補正は不要である。そこで、ガンマ補正を解除する補
正が必要であり、コード変換部１１においてこのコード
変換の処理を行う。このコード変換部１１によりコード
変換を受けた画像データは、並び替え部１２に供給され
る。この並び替え部１２は、供給される画素毎のデータ
（例えば８ビットの輝度データ）をＰＤＰの放電セル駆
動用の書き込みデータに並び替える。すなわち、ＰＤＰ
の駆動は、１画素のデジタルデータの各ビットに対応す
るサブフィールド毎に行う。このため、ＰＤＰ駆動回路
１３は各ビットのデータを１フィールド分ずつ利用して
ＰＤＰ１４を駆動しなければならない。また、その表示
は、必ずしもＭＳＢからＬＳＢに向かう順番に行われる
わけではない。そこで、並び替え部１２が、このような
並び替えの処理も行う。

【００１７】次に、コード変換部１１で得られた１サブ
フィールド分の書き込みデータは、ＰＤＰ駆動回路１３
に供給される。このＰＤＰ駆動回路１３は、ＰＤＰ１４
の複数の電極に接続されている。すなわち、ＰＤＰ１４
は、水平走査方向にＸ，Ｙの２つの電極を水平走査ライ
ン分だけ有しており、また垂直方向に水平方向の放電セ
ル分だけアドレス電極を有している。そして、ＰＤＰ駆
動回路１３は、アドレス電極とＹ電極により各放電セル
毎に書き込みデータに基づくデータの書き込みを行う。
これによって、データが「１」であった放電セルにのみ
壁電圧を付与する。そして、その後にＸ電極とＹ電極に
交互に電圧を印加し、壁電圧が付与されていた放電セル
のみを放電発光させる。

【００１８】そして、この実施の形態においては、１フ
ィールド当たりの表示率を計算しておき、この表示率に
基づき、輝度を決定しＰＤＰ１４における消費電力を制
御する。すなわち、図２に示すように、表示率が一定値
Ｄ０に至るまでは、輝度を一定値Ｌ０とする。そして、
表示率がＤ０以上になった場合には、輝度を消費電力が
一定値になるように減少させる。これによって、消費電
力は、図３に示すように、表示率Ｄ０以上では、消費電
力が最大消費電力Ｐ０に固定される。なお、輝度の制御
は、例えば各サブフィールドにおける維持パルス数を図
２の特性に基づいて制御することによって行う。

【００１９】そして、この実施の形態においては、コー
ド変換部１１におけるガンマ補正が解除された画素毎の
デジタルデータが重み付け加算器１５に入力される。こ
の重み付け加算器１５は、入力されるデジタルデータの
ビット数（ｎビット：例えば８ビット）に対応する数の
カウンタ１６−１〜１６−ｎを有している。そして、こ
れらカウンタ１６−１〜１６−ｎは、デジタルデータの
各ビット位置に対応しており、各ビットのデータ「１」
をカウントする。すなわち、カウンタ１６−１は、１フ
ィールド分の画像データのＭＳＢが「１」であるデータ
の数をカウントする。そして、カウンタ１６−２、・・
はそれぞれ次の下位ビットにおけるデータ「１」をカウ
ントし、カウンタ１６−ｎがＬＳＢにおけるデータ
「１」の数をカウントする。ここで、カウンタ１６−１
〜１６−ｎは、画素毎のデジタルデータの入力に同期し
たデータクロックをクロック入力端に受け、垂直同期信
号をリセット単に受ける。従って、カウンタ１６−１〜
１６−ｎは、１フィールド分の画素毎のデジタルデータ
について各ビット毎のデータ「１」の数をカウントする
ことになる。

【００２０】カウンタ１６−１〜１６−ｎの出力は、重
み乗算器１７−１〜１７−ｎにそれぞれ入力され、ここ
で重みがそれぞれ乗算される。この場合の重みは、２ⁿ
〜２⁰である。重み乗算器１７−１〜１７ーｎの出力
は、加算器１８に入力される。この加算器は、重み乗算
器１７−１〜１７ーｎから供給される値を加算する。こ
れによって、加算器１８の出力において、画素毎にデジ
タルデータ積算値が得られる。そして、この加算器１８
の出力は、垂直同期信号をＥ入力端に受けるフリップフ
ロップ１９に供給される。従って、このフリップフロッ
プ１９は、１フィールド分の画素毎のデジタルデータの
積算値（積分値）を取り込むことになる。

【００２１】なお、上述の説明では、画素毎のデジタル
データのすべてのビットを考慮した積算値を演算算出し
た。しかし、積算値への影響を考えると、下位ビットの
演算を省略してもほとんど問題はない。そこで、積算値
に許される誤差の程度に応じて下位ビットに対応する構
成を省略することも好適である。例えば、デジタルデー
タが８ビットであれば、上位６ビット分のカウンタ１
６、重み乗算器１７を設けるとよい。さらに、カウンタ
１６、重み乗算器１７自体は、すべてのビット（または
必要な最大ビット数）に対応して設けておき、加算器１
８において、必要なビット数分の加算を行うことも好適
である。また、重み乗算器１７は、カウンタ１６の個数
に対応して設けなくてもよく、時間的に２回に分けて演
算したり、１つのかけ算器で構成してもよい。

【００２２】このようにして、この実施の形態において
は、フリップフロップ１９において、１フィールド分の
輝度の積分値を得ることができる。特に、この構成で
は、カウンタにより、データ「１」をカウントするた
め、高速のアダー等が不要であり、回路規模を小さくし
てかつ高速の処理が可能となる。また、コード変換され
た後の画素毎のデジタルデータを利用して、積分値を求
めるため、その積分値が正確なものとなり、より正確な
消費電力制御が行える。

【００２３】実施の形態２．図４に実施の形態２の構成
を示す。この実施の形態２は、画像データがＲＧＢカラ
ー信号であった場合の構成であり、各画素がＲ（ｎビッ
ト）、Ｇ（ｎビット）、Ｂ（ｎビット）のデジタルデー
タからなっている。そして、カウンタ１６−１〜１６−
ｎのそれぞれが、図２に示すように、論理回路２０とス
テップ可変加算器２１からなっている。

【００２４】すなわち、論理回路２０には、画素毎のデ
ジタルデータの所定ビット目のデータが入力されるが、
このデータがＲＧＢのそれぞれ１ビットからなってい
る。論理回路２０は、これら個別に入力されてくる３ビ
ットのデータの状態から、１つが「１」の時に＋１を示
す信号、２つが「１」の時に＋２を示す信号、３つが
「１」の時に＋３を示す信号を出力する。そして、この
信号がステップ可変加算器２１に入力される。ステップ
可変加算器２１は、論理回路２０からの信号に応じて、
１または２または３だけカウントアップする。従って、
ステップ可変加算器２１において、１画素の該当ビット
目におけるＲＧＢの各データのいくつが「１」であるか
の値が得られる。

【００２５】そして、このステップ可変加算器２１の出
力が図１における重み乗算器１７に供給される。このた
め、フリップフロップ１９において、ＲＧＢ全てを考慮
した輝度の積分値が得られる。従って、ＰＤＰ駆動回路
１３において、カラーＰＤＰの表示率に基づく消費電力
制御が行える。

【００２６】なお、カラーのＰＤＰ１４は、放電セルと
して、ＲＧＢそれぞれに対応するものを有している。す
なわち、ＲＧＢそれぞれの蛍光膜が形成された放電セル
（３つの放電セル）がカラーの１画素に対応づけられて
おり、それぞれがＲＧＢデータに基づいて、発光するこ
とで、カラー表示を行っている。画像データがＲＧＢの
それぞれの輝度データとして入力されてくるため、処理
自体はモノクロームの場合と同様である。

【００２７】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。

【００２８】カウンタにより画素毎のデジタルデータで
構成される画像データにおける各画素のデジタルデータ
をビット毎に別々に積算するので、簡単な構成で高速の
演算が行える。そして、その後重み付け加算器によりこ
の加算器で得られたビット毎の積算結果を重み付け加算
するので、積分値を簡単な回路で得ることができ、高速
のアダーなどが不要となる。

【００２９】また、ガンマ補正に対応するコード変換処
理を行うコード変換部においてコード変換した後のデー
タを重み付け加算して積分値を得るため、この積分値が
正確に表示率を示す（比例する）ものになる。

【００３０】また、上記画像データを構成する画素毎の
デジタルデータは、それぞれがＲＧＢの３つの別々のデ
ジタルデータから構成され、上記加算器は、各画素のＲ
ＧＢのデジタルデータを各ビット毎に別々に積算するも
のである。このようにして、ＲＧＢのカラー信号の場合
でも各ビット毎の輝度を積算することができ、これに基
づいて表示率に応じたＰＤＰの消費電力制御を行うこと
ができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１の構成を示すブロッ
ク図である。

【図２】 表示率と輝度の関係を示す図である。

【図３】 表示率と消費電力の関係を示す図である。

【図４】 この発明の実施の形態２の構成を示すブロッ
ク図である。

【図５】 従来の構成を示すブロック図である。

【符号の説明】

１１ コード変換部、１２ 並び替え処理部、１３ Ｐ
ＤＰ駆動回路、１４ＰＤＰ、１５ 重み付け加算器、１
６（１６−１〜１６−ｎ） カウンタ、１７（１７−１
〜１７−ｎ） 重み乗算器、１８ 加算器、１９ フリ
ップフロップ、２０ 論理回路、２１ ステップ可変加
算器。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画素毎のデジタルデータで構成される画
   像データにおける各画素のデジタルデータをビット毎に
   別々に積算するカウンタと、 この加算器で得られたビット毎の積算結果を重み付け加
   算し、上記画像データの積分値を計算する重み付け加算
   器と、 この重み付け加算器により得られた積分値に基づいて、
   プラズマディスプレイパネルの駆動電力が制御されるＰ
   ＤＰ駆動回路と、 を有することを特徴とするプラズマディスプレイパネル
   の駆動回路。
2. 【請求項２】 上記画像データについて、ガンマ補正に
   対応するコード変換処理を行うコード変換部をさらに有
   し、 このコード変換部においてコード変換した後のデータを
   上記重み付け加算器に供給することを特徴とする請求項
   １に記載のプラズマディスプレイパネルの駆動回路。
3. 【請求項３】 上記画像データを構成する画素毎のデジ
   タルデータは、それぞれがＲＧＢの３つの別々のデジタ
   ルデータから構成され、 上記加算器は、各画素のＲＧＢのデジタルデータを各ビ
   ット毎に別々に積算することを特徴とする請求項１また
   は２に記載のプラズマディスプレイパネルの駆動回路。