KR100844332B1 - 플라즈마 디스플레이 패널의 잔상 방지회로 - Google Patents

플라즈마 디스플레이 패널의 잔상 방지회로 Download PDF

Info

Publication number
KR100844332B1
KR100844332B1 KR1020020000057A KR20020000057A KR100844332B1 KR 100844332 B1 KR100844332 B1 KR 100844332B1 KR 1020020000057 A KR1020020000057 A KR 1020020000057A KR 20020000057 A KR20020000057 A KR 20020000057A KR 100844332 B1 KR100844332 B1 KR 100844332B1
Authority
KR
South Korea
Prior art keywords
signal
rgb
detection value
image
video signal
Prior art date
Application number
KR1020020000057A
Other languages
English (en)
Other versions
KR20030058833A (ko
Inventor
안병수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020000057A priority Critical patent/KR100844332B1/ko
Publication of KR20030058833A publication Critical patent/KR20030058833A/ko
Application granted granted Critical
Publication of KR100844332B1 publication Critical patent/KR100844332B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0289Details of voltage level shifters arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 잔상 방지회로에 관한 것으로, 종래에는 입력된 영상신호에 잡음이 발생하는 경우, 입력된 영상이 정지영상인지 동영상인지 판단하는 과정에 오류가 발생하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 입력되는 영상신호에서 각각 8비트의 RGB신호를 추출하는 스케일러부와; 상기 스케일러부에서 추출된 RGB신호 각각의 최하위비트를 0으로 만들어 출력하여, 잡음에 의한 영향을 줄이는 영상신호 레벨 시프트부와; 상기 영상신호 레벨 시프트부에서 출력되는 RGB신호를 소정의 연산을 통해 검출값을 추출하는 검출값 연산부와; 상기 추출된 검출값과 문턱값을 비교하여 그 비교결과를 출력하는 비교부와; 상기 비교부의 출력신호에 따라 상기 영상신호가 정지영상인지 동영상인지 판단하여 그에 따라 피디피 모듈 구동부의 동작을 제어하는 마이크로 프로세서로 구성되어, RGB신호에서 잡음의 영향에 의해 변동될 수 있는 최하위비트에 0을 기록하여, 그 잡음에 의한 영향을 제거하여, 영상신호의 종류를 판단하는 과정에서 오류의 발생을 방지하는 효과가 있다.

Description

플라즈마 디스플레이 패널의 잔상 방지회로{AFTERIMAGE PROTECTION CIRCUIT FOR PLASMA DISPLAY PANEL}
도1은 종래 플라즈마 디스플레이 패널의 잔상 방지회로도.
도2는 본 발명 플라즈마 디스플레이 패널의 잔상 방지회로도.
도3은 본 발명 플라즈마 디스플레이 패널의 영상신호 레벨 시프트부의 상세 구성도.
** 도면의 주요 부분에 대한 부호의 설명 **
100:스케일러부 110:영상신호 레벨 시프트부
200:검출값 연산부 300:비교부
400:마이크로 프로세서 500:피디피 모듈 구동부
본 발명은 플라즈마 디스플레이 패널의 잔상방지 회로에 관한 것으로, 특히 영상신호의 최하위비트를 제거하여, 잡음에 의한 플라즈마 디스플레이 패널에 잔상이 발생하는 것을 방지할 수 있는 플라즈마 디스플레이 패널의 잔상방지 회로에 관한 것이다.
플라즈마 디스플레이 패널은 수신된 방송신호를 재생하거나, 퍼스널 컴퓨터와 같은 외부입력장치에서 전송되는 영상신호를 표시한다.
상기 퍼스널 컴퓨터와 같은 외부입력장치에서 전송되는 영상신호는 정지영상이거나 동영상일 수 있으며, 그 영상신호의 종류에 따라 플라즈마 디스플레이 패널에서 표시하는 방식에는 차이가 있다.
즉, 정지영상인 경우 일정한 휘도의 영상이 장시간 표시될 수 있으며, 이와 같은 일정한 휘도의 정지영상이 지속적으로 표시되는 경우에는 화면의 열화가 발생하게 된다.
이를 방지하기 위해 플라즈마 디스플레이 패널은 입력된 영상신호가 정지영상신호인지 동영상신호인지 판별하는 수단을 가지고 있으며, 정지영상인 경우 그 영상을 표시한 후 소정 시간 후에 그 휘도를 줄여 표시하여 화면의 열화를 방지하며, 이와 같은 종래 플라즈마 디스플레이 패널의 잔상 방지회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 플라즈마 디스플레이 패널의 잔상 방지회로도로서, 이에 도시한 바와 같이 영상신호를 인가받아 각각 8비트인 알(R),지(G),비(B) 신호를 분류하여 출력하는 스케일러부(100)와, 상기 스케일러부(100)에서 출력된 알(R),지(G),비(B) 신호를 입력받아 소정의 연산을 통해 영상신호의 검출값을 출력하는 검출값 연산부(200)와, 상기 검출값 연산부(200)의 출력신호와 기준값을 비교하여, 그 대소관계에 따라 고전위 또는 저전위의 출력신호를 출력하는 비교부(300)와; 상기 비교부(300)의 출력신호에 따라 입력된 영상신호가 정지영상인지 동영상인지 판단하여 피디피 모듈 구동부(500)를 구동하는 마이크로 프로세서(400)로 구성된다.
이하, 상기와 같이 구성된 종래 플라즈마 디스플레이 패널의 잔상 방지회로의 동작을 보다 상세히 설명한다.
먼저, 외부입력장치로 부터 영상신호가 인가되면, 상기 스케일러부(100)는 그 영상신호에서 적색, 녹색, 청색의 색신호를 분리하여 각각 8비트의 RGB신호를 출력한다.
그 다음, 상기 스케일러부(100)의 RGB신호를 인가받은 검출값 연산부(200)는 상기 입력된 RGB신호를 처리하여 검출값을 생성한다.
이때, 검출값 연산부(200)의 연산은 R, G, B 각각에 대한 합의 평균과, 이전 상태의 R, G, B 각각에 대한 합의 평균의 차를 검출값으로 한다.
그 다음, 상기 검출값을 인가받은 비교부(300)에서는 그 검출값과 기설정된 문턱값을 비교하여 그 대소에 따라 고전위 또는 저전위의 출력신호를 출력한다.
상기의 과정을 수식으로 표현하면, 아래의 수학식1과 같다.
Figure 112002000032595-pat00001
여기서 VT : 문턱값(Threshold Value)이며, old는 이전 상태에서 입력된 색신호를 뜻하며, ref 는 전체 색신호의 합을 플라즈마 디스플레이 패널의 전체 화소수로 나눈 평균값이다.
즉, 상기 수학식1은 현재 입력되는 영상신호의 R, G, B값을 각각 모두 더하고, 각 가산 결과를 전체 픽셀의 수로 나누어 평균값을 구한 후, 그 결과와 이전 상태의 영상신호의 평균값과의 차를 구하여, 산출한 R, G, B 각각에 대한 결과와 문턱값(VT)을 비교하는 과정을 거친다.
상기 평균값에 대한 개념을 수학식2에 나타내었다.
Figure 112002000032595-pat00002
상기 R, G, B 색신호는 한 화소에 대한 R, G, B 색상의 휘도를 나타낸다.
이와 같은 휘도신호의 인가에 따라 상기 각각 R, G, B를 나타내는 화소의 집합인 픽셀의 색상이 결정된다.
또한, 상기 비교부(300)에서 비교한 결과 상기 검출값이 문턱값보다 크거나 같은 경우에는 상기 영상신호가 동영상을 나타내는 것으로 판별하며, 검출값이 문 턱값보다 작은 경우에는 정지영상으로 인식한다.
이는 상기 비교부(300)에서 비교결과에 따라 고전위 또는 저전위의 출력신호를 출력하고, 이를 인가받은 마이크로 프로세서(400)에서 판단하는 것이다.
이처럼 상기 영상신호가 동영상으로 판별된 경우에는 상기 R, G, B신호에 맞는 휘도 값으로 영상을 표시하며, 정지영상인 경우에는 상기 마이크로 프로세서(400)가 피디피 모듈 구동부(500)를 제어하여, 일정시간 그 입력된 R, G, B신호가 지정하는 휘도 값으로 영상을 표시하며, 화면의 보호를 위해 일정한 시간이 경과하면 그 휘도값을 낮추어 표시하게 된다.
일반적으로 플라즈마 디스플레이 패널은 그 화면의 보호를 위해 정지영상을 5분간 표시하고, 다른 입력이 없으면 그 표시되는 화면의 휘도를 낮추어 표시하게 된다.
상기와 같은 동작은 입력되는 영상신호에 잡음이 없는 경우에는 입력되는 영상이 정지영상인지 동영상인지 판별하여, 그에 따른 화면의 휘도를 제어할 수 있게 되지만, 그 영상신호에 잡음이 발생하는 경우에는 정지영상을 동영상으로 판정하여 휘도의 제어없이 그대로 표시하는 경우가 발생한다.
이처럼 동영상인지 정지영상인지 판단하는 판별에 오류가 있는 경우 플라즈마 디스플레이 패널에 치명적인 손상을 주게 된다.
상기한 바와 같이 종래 플라즈마 디스플레이 패널의 잔상 방지회로는 입력된 영상신호에 잡음이 발생하는 경우, 입력된 영상이 정지영상인지 동영상인지 판단하 는 과정에 오류가 발생할 수 있으며, 이에 따라 정지영상을 동영상처럼 휘도의 저감없이 표시하여 플라즈마 디스플레이 패널의 화면에 손상을 주게 되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 입력되는 영상신호에 잡음이 발생한 경우에도, 그 영상신호가 정지영상인지 동영상인지를 판별하는 과정에서 오류가 발생됨을 방지할 수 있는 플라즈마 디스플레이 패널의 잔상 방지회로를 제공함에 그 목적이 있다.
상기와 같은 목적은 입력되는 영상신호에서 각각 8비트의 RGB신호를 추출하는 스케일러부와; 상기 스케일러부에서 추출된 RGB신호 각각의 최하위비트를 0으로 만들어 출력하여, 잡음에 의한 영향을 줄이는 영상신호 레벨 시프트부와; 상기 영상신호 레벨 시프트부에서 출력되는 RGB신호를 소정의 연산을 통해 검출값을 추출하는 검출값 연산부와; 상기 추출된 검출값과 문턱값을 비교하여 그 비교결과를 출력하는 비교부와; 상기 비교부의 출력신호에 따라 상기 영상신호가 정지영상인지 동영상인지 판단하여 그에 따라 피디피 모듈 구동부의 동작을 제어하는 마이크로 프로세서로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명 플라즈마 디스플레이 패널의 잔상 방지회로도로서, 이에 도시한 바와 같이 영상신호로 부터 R, G, B신호를 분리하여 출력하는 스케일러부(100)와; 상기 스케일러부(100)의 출력신호를 인가받아 각 R, G, B신호의 최하위비트를 제거하여 출력하는 영상신호 레벨 시프트부(110)와; 상기 영상신호 레벨 시프트부(110)를 통해 최하위비트가 0으로 제거된 RGB신호 각각을 인가받아 연산을 통해 검출값을 추출하는 검출값 연산부(200)와; 상기 검출값 연산부(200)에서 추출한 검출값과 문턱값을 비교하여 그 비교결과를 출력하는 비교부(300)와; 상기 비교부(300)의 출력에 따라 상기 입력된 영상신호가 정지영상인지 동영상인지 판별하여 그에 따라 피디피 모듈 구동부(500)를 제어하는 마이크로 프로세서(400)로 구성된다.
도3은 상기 영상신호 레벨 시프트부(110)의 상세 구성도로서, 이에 도시한 바와 같이 상기 R, G, B 각각 8비트의 신호를 인가받아 버퍼링하여 출력하는 입력버퍼(111)와; 상기 출력버퍼(111)를 통해 입력받은 R, G, B신호 각각을 시프트다운시켜, 그 R, G, B 신호 각각의 최하위비트를 제거하는 다운 시프트부(112)와; 상기 다운 시프트부(112)를 통해 최하위비트가 제거된 R, G, B신호를 인가받아, 그 각 R, G, B신호의 최하위비트에 0을 지정하는 제로 페이딩부(113)와; 상기 제로 페이딩부(113)의 R, G, B신호를 버퍼링하여 상기 검출값 연산부(200)로 출력하는 출력버퍼(114)로 구성된다.
이하, 상기와 같이 구성된 본 발명 플라즈마 디스플레이 패널의 잔상 방지회로의 동작을 좀 더 상세히 설명한다.
먼저, 스케일러부(100)는 외부입력장치로 부터 인가된 영상신호에서 R, G, B각각 8비트의 신호를 추출한다.
그 다음, 상기 추출된 R, G, B 신호는 영상신호 레벨 시프트부(110)의 입력 버퍼(111)로 인가되며, 이는 버퍼링되어 그대로 다운 시프트부(112)로 인가된다.
상기 다운 시프트부(112)는 상기 8비트의 R, G, B 각 신호를 다운 시프트하여 최하위비트(LSB)를 제거하여, 출력한다.
그 다음, 상기 제로 페이딩부(113)는 다운 시프트부(112)에서 전송된 최하위비트가 제거된 R, G, B신호를 인가받아 그 최하위 비트에 0을 기록한다.
이처럼 각 화소의 휘도를 나타내는 R, G, B신호의 최하위 비트를 제거하고, 그 최하위 비트에 0을 기록하는 이유는 그 영상신호에 약간의 잡음이 발생하면 가장 먼저 변동되는 값이 R, G, B 각 신호의 최하위 비트이며, 실제 화면에 표시할때 그 최하위비트가 휘도에 주는 영향이 가장 작기 때문이다.
그러나, 상기 최하위비트에 이상이 발생한 경우에는 그 영상신호가 정지영상인지 아니면 동영상인지를 판별하는 과정에서는 영향을 줄 수 있으며, 이를 제거하여 상기 영상신호의 종류를 판별하는 과정에서의 오류를 줄일 수 있게 된다.
그 다음, 상기 최하위비트가 모두 0으로 재설정된 R, G, B신호는 출력버퍼(114)를 통해 검출값 연산부(200)에 인가된다.
상기 검출값 연산부(200)는 종래와 동일하게 수학식2에 나타낸 바와 같이 입력된 최하위비트가 0으로 설정된 R, G, B신호를 합산하고, 평균값을 구한 후, 이전 상태의 평균값과의 차를 구해 검출값으로 출력한다.
그 다음, 상기 검출값을 인가받은 비교부(300)는 그 검출값과 문턱값(VT)의 대소를 비교하여, 그 결과에 따라 고전위 또는 저전위 신호를 출력한다.
그 다음, 상기 마이크로 프로세서(400)는 상기 비교부(300)의 출력신호를 인가받아 상기 입력된 영상신호의 종류가 정지영상인지 동영상인지 판별하여 그에 따른 제어신호를 출력한다.
그 다음, 피디피 모듈 구동부(500)는 상기 영상신호가 동영상인 경우, 상기 마이크로 프로세서(400)의 제어에 따라 상기 최초 입력된 R, G, B신호가 나타내는 휘도값으로 동영상을 표시한다.
또한, 상기 마이크로 프로세서(400)의 판단결과 영상신호가 정지영상인 경우에는 그 마이크로 프로세서(400)의 제어에 따라 소정시간동안 상기 입력된 R, G, B각각이 나타내는 휘도에 맞게 정지영상을 표시한 후, 그 설정된 시간 이후에는 그 휘도를 낮추어 정지영상을 표시함으로써, 플라즈마 디스플레이 패널의 화면이 손상되는 것을 방지하게 된다.
상기한 바와 같이 본 발명 플라즈마 디스플레이 패널의 잔상 방지회로는 입력영상으로 부터 추출한 R, G, B신호에서, 잡음의 발생에 의해 가장 큰 영향을 받는 최하위비트를 0으로 설정하고, 그 최하위비트가 0으로 설정된 R, G, B신호로 부터 검출값을 추출하고, 이를 문턱값과 비교하여 그 영상신호의 종류를 판별함으로써, 잡음에 의해 R, G, B 신호에 이상이 발생한 경우에도, 영상신호가 동영상인지 정지영상인지 정확히 판별하여 정지영상을 동영상으로 판단하여 플라즈마 디스플레이 패널의 화면에 손상을 주는 것을 방지할 수 있는 효과가 있다.

Claims (2)

  1. 입력되는 영상신호에서 각각 8비트의 RGB 신호를 추출하는 스케일러부와;
    상기 스케일러부에서 추출된 RGB 신호를 다운시프트하고, 상기 다운시프트된 RGB 신호 각각의 최하위비트를 0으로 설정하여 출력하는 영상신호 레벨 시프트부와;
    상기 영상신호 레벨 시프트부에서 출력되는 RGB 신호를 소정의 연산을 통해 검출값을 추출하는 검출값 연산부와;
    상기 추출된 검출값과 기설정된 문턱값을 비교하여 상기 비교 결과에 따른 출력신호를 출력하는 비교부와;
    상기 비교부의 출력신호에 따라 상기 영상신호가 정지영상인지 동영상인지 판단하고, 상기 판단 결과에 따라 피디피 모듈 구동부의 동작을 제어하는 마이크로 프로세서를 포함하며,
    상기 영상신호 레벨 시프트부는,
    상기 스케일러부에서 인가되는 RGB 신호를 버퍼링하여 출력하는 입력버퍼와;
    상기 입력버퍼를 통해 입력된 RGB 신호를 다운시프트하여 RGB 각 신호의 최하위비트를 제거하는 다운시프트부와;
    상기 다운시프트부의 최하위 비트가 제거된 RGB 신호를 인가받아 상기 인가된 RGB 신호 각각의 최하위비트에 0을 기록하는 제로페이딩부와;
    상기 제로페이딩부의 RGB 신호를 버퍼링하여 상기 검출값 연산부로 출력하는 출력버퍼를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 잔상 방지 회로.
  2. 삭제
KR1020020000057A 2002-01-02 2002-01-02 플라즈마 디스플레이 패널의 잔상 방지회로 KR100844332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020000057A KR100844332B1 (ko) 2002-01-02 2002-01-02 플라즈마 디스플레이 패널의 잔상 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020000057A KR100844332B1 (ko) 2002-01-02 2002-01-02 플라즈마 디스플레이 패널의 잔상 방지회로

Publications (2)

Publication Number Publication Date
KR20030058833A KR20030058833A (ko) 2003-07-07
KR100844332B1 true KR100844332B1 (ko) 2008-07-07

Family

ID=32216719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020000057A KR100844332B1 (ko) 2002-01-02 2002-01-02 플라즈마 디스플레이 패널의 잔상 방지회로

Country Status (1)

Country Link
KR (1) KR100844332B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722445B1 (ko) * 2005-04-04 2007-05-28 주식회사 대우일렉트로닉스 피디피 티브이의 비디오 제어를 통한 화면 잔상 방지 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08251515A (ja) * 1995-03-09 1996-09-27 Fujitsu General Ltd 表示器の焼付防止方法
JPH08292740A (ja) * 1995-04-20 1996-11-05 Fujitsu General Ltd 表示器の焼付防止装置
JPH10274960A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動回路
JP2000010522A (ja) * 1998-06-19 2000-01-14 Pioneer Electron Corp プラズマディスプレイパネルの輝度制御方法および装置
JP2001013914A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 画像表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08251515A (ja) * 1995-03-09 1996-09-27 Fujitsu General Ltd 表示器の焼付防止方法
JPH08292740A (ja) * 1995-04-20 1996-11-05 Fujitsu General Ltd 表示器の焼付防止装置
JPH10274960A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動回路
JP2000010522A (ja) * 1998-06-19 2000-01-14 Pioneer Electron Corp プラズマディスプレイパネルの輝度制御方法および装置
JP2001013914A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 画像表示装置

Also Published As

Publication number Publication date
KR20030058833A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
US7978211B2 (en) Liquid crystal display device and related operating method
US8063913B2 (en) Method and apparatus for displaying image signal
US7719619B2 (en) Image processing apparatus
KR100370704B1 (ko) 의사윤곽 보정 장치 및 방법
JP2004007076A (ja) 映像信号処理方法および映像信号処理装置
US7256755B2 (en) Display apparatus and display driving method for effectively eliminating the occurrence of a moving image false contour
JP4451057B2 (ja) 表示装置の駆動方法、表示装置、および、そのプログラム
KR101647051B1 (ko) 디스플레이 디바이스
US7825876B2 (en) Plasma display panel brightness correction circuit and method, and plasma display panel video display device and method
US20080297467A1 (en) Method for backlight modulation and image processing
US20040196373A1 (en) Display screen burn-in prevention device and burn-in prevention method
JP3308234B2 (ja) 表示装置の輝度レベル制御装置および輝度レベル制御方法
US20080107335A1 (en) Methods for processing image signals and related apparatus
KR100844332B1 (ko) 플라즈마 디스플레이 패널의 잔상 방지회로
US6999621B2 (en) Text discrimination method and related apparatus
EP2811481B1 (en) Video display control device
US20100265395A1 (en) Reduction of phosphor lag artifacts on display devices
JP2006259250A (ja) 表示装置
US20020190998A1 (en) Color enhancement of analog video for digital video systems
KR0176493B1 (ko) 디지탈 화상의 윤곽 보정 회로
JP2798169B2 (ja) 画像表示方法およびその装置
JP4316217B2 (ja) 画像処理装置
KR100671838B1 (ko) 플라즈마 디스플레이 패널의 잔상 방지 장치와 방법
US7675482B2 (en) Apparatus and method for driving an interlaced plasma display panel
US7545385B2 (en) Increased color depth, dynamic range and temporal response on electronic displays

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee