JPH10274785A - Display device - Google Patents

Display device

Info

Publication number
JPH10274785A
JPH10274785A JP8113997A JP8113997A JPH10274785A JP H10274785 A JPH10274785 A JP H10274785A JP 8113997 A JP8113997 A JP 8113997A JP 8113997 A JP8113997 A JP 8113997A JP H10274785 A JPH10274785 A JP H10274785A
Authority
JP
Japan
Prior art keywords
display device
insulating film
layer
etching
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8113997A
Other languages
Japanese (ja)
Other versions
JP3926881B2 (en
Inventor
Taku Hiraiwa
卓 平岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8113997A priority Critical patent/JP3926881B2/en
Publication of JPH10274785A publication Critical patent/JPH10274785A/en
Application granted granted Critical
Publication of JP3926881B2 publication Critical patent/JP3926881B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To hold the area that the source wire of a pixel area occupies as minimum as possible and to obtain a high aperture rate by arranging and wiring thin film transistors in more than one layer. SOLUTION: On the entire top surface of a glass substrate 1, an insulating protection film 2 is formed of, for example, silicon dioxide. On its top surface, a semiconductor film 3 is formed and then patterned to form an active layer. Then a gate insulating film 4 and a gate wire 5 are formed on the top surface of the glass substrate 1 including this active layer. A source area 6 and a drain area 7 is developed in the active layer by a method such as ion doping from above it. Silicon dioxide is filmed as an inter-layer insulating film 8 on the top surface and a contact hole is bored in the inter-layer insulating film 8 and the source area of the gate insulating film 4 by using photolithography and etching technology. Then a conductive metal material is filmed as a source wire material to fill the contact hole.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタを
用いたアクティブマトリクス型の液晶表示装置やその他
の表示装置に関する。
The present invention relates to an active matrix type liquid crystal display device using a thin film transistor and other display devices.

【0002】[0002]

【従来の技術】近年、コンピュータ等の各種事務機、計
測機器に用いられる表示装置として、従来用いられて来
たCRTに代わり、液晶ディスプレイや、EL(電子発
光)ディスプレイ、あるいはプラズマディスプレイ等の
軽量かつ薄型の表示装置に対しての需要が高まってい
る。中でも液晶ディスプレイは低消費電力や低コストの
観点から特に重要視されているものである。
2. Description of the Related Art In recent years, as a display device used for various office machines such as computers and measuring instruments, instead of a conventionally used CRT, a lightweight liquid crystal display, EL (electroluminescence) display, plasma display or the like is used. In addition, demand for a thin display device is increasing. Among them, a liquid crystal display is particularly important from the viewpoint of low power consumption and low cost.

【0003】この種の、従来の薄膜トランジスタの製造
方法の典型として、多結晶シリコン薄膜トランジスタの
製造方法を例にとって図1の製造工程図を参照して簡単
に説明する。まず、光透過性の基板として、通常はガラ
ス基板(1)を用いる。このガラス基板の上面に絶縁保
護膜(2)を成膜し、さらにその上面にCVD法などの
方法によりアモルファスシリコン膜を成膜し、これをレ
−ザ−アニ−ルなどの方法により多結晶シリコン膜
(3)を成膜した後、パタ−ニングして活性層を形成す
る。次にこの活性層を含むガラス基板の上面に、ゲ−ト
絶縁膜(4)及び、ゲ−ト電極(5)を形成する。さら
に、この上からイオンド−ピングなどの手法により、活
性層にソース領域(6)及びドレイン領域(7)を発現
させる。さらにその上面にCVD法などの方法により層
間絶縁膜(8)を形成した後、通常のフォトリソグラフ
ィ−及びエッチング技術を用いて、絶縁層にコンタクト
ホ−ルを開ける。しかる後、適当な金属、例えばアルミ
ニウムを蒸着した後、フォトリソグラフィ−及びエッチ
ング技術により、ソ−ス電極(9)、液晶表示装置を例
にとるとドレイン電極として、ITOに代表される透明
画素電極(11)を形成し、図1に示すような、構造の
薄膜トランジスタを得ている。さらに、カラー表示を得
るためには各透明画素電極の位置に対応してカラーフィ
ルタを配置する。
As a typical example of this type of conventional thin film transistor manufacturing method, a method of manufacturing a polycrystalline silicon thin film transistor will be briefly described with reference to the manufacturing process diagram of FIG. First, a glass substrate (1) is usually used as a light-transmitting substrate. An insulating protective film (2) is formed on the upper surface of the glass substrate, and an amorphous silicon film is further formed on the upper surface by a method such as a CVD method, which is polycrystalline by a method such as laser annealing. After forming the silicon film (3), patterning is performed to form an active layer. Next, a gate insulating film (4) and a gate electrode (5) are formed on the upper surface of the glass substrate including the active layer. Further, a source region (6) and a drain region (7) are developed in the active layer from above by using a technique such as ion doping. Further, after an interlayer insulating film (8) is formed on the upper surface by a method such as a CVD method, a contact hole is opened in the insulating layer by using ordinary photolithography and etching techniques. Then, after depositing a suitable metal, for example, aluminum, a transparent pixel electrode typified by ITO is used as a source electrode (9) and a drain electrode in the case of a liquid crystal display device by photolithography and etching techniques. By forming (11), a thin film transistor having a structure as shown in FIG. 1 is obtained. Further, in order to obtain a color display, a color filter is arranged corresponding to the position of each transparent pixel electrode.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、この従
来構造では各画素電極間にソース線が存在する事によ
り、開口率に関して大きな負の要因となっている。
However, in the conventional structure, the existence of the source line between the pixel electrodes causes a large negative factor in the aperture ratio.

【0005】一般に高精細もしくは高品位の表示画像を
実現するためには、画素数を増やせば良い。例えば対角
2.4インチの表示面積を持つ液晶表示装置においては
およそ640×480個の画素数を持つが、高精細カラ
ー表示等に対応するためには更に微細な画素サイズが要
求される。この要求を実現するためには各配線間隔及び
配線幅を狭めれば良い。
Generally, in order to realize a high-definition or high-quality display image, the number of pixels may be increased. For example, a liquid crystal display device having a display area of a diagonal of 2.4 inches has about 640 × 480 pixels, but a finer pixel size is required to support high-definition color display and the like. In order to realize this requirement, it is only necessary to reduce the distance between the wirings and the width of the wirings.

【0006】しかしながら、配線幅を狭めるにはおのず
と限界が存在し、その幅で配線間隔を狭めたとしても開
口率の低下を招くだけであり、課題の解決にはつながら
ない。
However, there is naturally a limit in reducing the wiring width, and even if the wiring interval is reduced by the width, only the aperture ratio is reduced, and this does not solve the problem.

【0007】そこで本発明は上述の諸課題の解決を目指
し、その目的は薄膜トランジスタを用いたアクティブマ
トリクス型の液晶表示装置やその他の表示装置の更なる
高開口率化を図ることが出来る構造を提供することにあ
る。
Accordingly, the present invention aims at solving the above-mentioned problems, and an object of the present invention is to provide a structure capable of further increasing the aperture ratio of an active matrix type liquid crystal display device using a thin film transistor and other display devices. Is to do.

【0008】[0008]

【課題を解決するための手段】この目的を達成するた
め、本発明によれば、一枚の絶縁性基板上に複数個の薄
膜トランジスタを持つ表示装置において、前記薄膜トラ
ンジスタを多層化して配置及び配線したことを第1の特
徴とし、また、前記表示装置において絶縁膜にポリシラ
ザンを用いたことを第2の特徴と、さらに、前記表示装
置において基板表面に対し垂直方向から見た場合、ソー
ス線及びゲート線が各層とも重なっている事を第3の特
徴とし、最後に前記表示装置において基板表面に対し垂
直方向から見た場合、ソース線が各層とも重なっている
ことを特徴としている。
According to the present invention, there is provided a display device having a plurality of thin film transistors on a single insulating substrate, wherein the thin film transistors are arranged and wired in a multilayer structure. The first feature is that the display device uses polysilazane as an insulating film, and the display device further includes a source line and a gate when viewed from a direction perpendicular to a substrate surface. The third feature is that the lines overlap with each layer. Finally, when the display device is viewed from a direction perpendicular to the substrate surface, the source lines overlap with each layer.

【0009】[0009]

【作用】そこで、本願の発明者は、画素領域におけるソ
ース配線の占有する面積を可能な限り最小に保つこと
が、薄膜トランジスタを用いたアクティブマトリクス型
の液晶表示装置やその他の表示装置の更なる高開口率化
を図ることが出来るものであるという観点からこの発明
を完成したものである。
Therefore, the inventor of the present application has made it possible to keep the area occupied by the source wiring in the pixel region as small as possible, and to further increase the active matrix type liquid crystal display device using thin film transistors and other display devices. The present invention has been completed from the viewpoint that the aperture ratio can be increased.

【0010】上述したこの発明の構成によれば、基板表
面に対し垂直方向から見た場合、ソース線が各層とも重
なっていることにより、積層数をnとすれば、基板表面
に対し垂直方向から見た場合、ソース線の見かけの占有
面積は1/nとすることができる。
According to the configuration of the present invention described above, when viewed from the direction perpendicular to the substrate surface, the source line overlaps with each of the layers, and if the number of layers is n, the source line overlaps from the direction perpendicular to the substrate surface When viewed, the apparent occupied area of the source line can be reduced to 1 / n.

【0011】また、絶縁膜としてポリシラザンに代表さ
れる珪素含有高分子液体を用いることにより、より平坦
な各層を得ることが可能となり、画素電極上の液晶層の
配向の乱れをより少なくでき、画素面積をより有効に活
用できる。
Further, by using a silicon-containing polymer liquid typified by polysilazane as the insulating film, it is possible to obtain flatter layers, to reduce the disorder of the orientation of the liquid crystal layer on the pixel electrode, The area can be used more effectively.

【0012】以上の結果、画素領域におけるソース配線
の占有する面積を可能な限り最小に保つことが、薄膜ト
ランジスタを用いたアクティブマトリクス型の液晶表示
装置やその他の表示装置の更なる高開口率化を図ること
が可能である。
As a result, it is possible to keep the area occupied by the source wiring in the pixel region as small as possible, and to further increase the aperture ratio of an active matrix type liquid crystal display device using a thin film transistor and other display devices. It is possible to plan.

【0013】[0013]

【発明の実施の形態】以下、図面を参照してこの発明の
実施例について説明をする。なお、各図面はこの発明が
理解出来得る程度に、各構成部分の形状、寸法、及び配
置関係を概略的に示してあるにすぎない。
Embodiments of the present invention will be described below with reference to the drawings. It should be noted that the drawings merely schematically show the shapes, dimensions, and arrangements of the components to the extent that the present invention can be understood.

【0014】図2はこの発明の実施例として、薄膜トラ
ンジスタを用いたアクティブマトリクス型の液晶表示装
置の断面図である。画素アレイは以下の工程により得ら
れた。
FIG. 2 is a sectional view of an active matrix type liquid crystal display device using thin film transistors as an embodiment of the present invention. The pixel array was obtained by the following steps.

【0015】絶縁性を有する光透過性基板として、通常
はガラス基板(1)を用いる。このガラス基板の上面全
面に例えば二酸化硅素による絶縁保護膜(2)を成膜す
る。この膜厚は絶縁保護膜としての目的が達成出来る厚
みであればいくらであっても差し支えないが、2000
オングストローム程度が最も好ましい。
A glass substrate (1) is usually used as a light-transmitting substrate having an insulating property. An insulating protective film (2) made of, for example, silicon dioxide is formed on the entire upper surface of the glass substrate. This film thickness may be any thickness as long as the purpose as the insulating protective film can be achieved.
Angstrom is most preferred.

【0016】さらにその上面に半導体膜(3)を成膜し
た後、パタ−ニングして活性層を形成する。この膜厚は
活性層としての目的が達成出来る厚みであればいくらで
あっても差し支えないが、1000オングストローム程
度が最も好ましい。
After forming a semiconductor film (3) on the upper surface, patterning is performed to form an active layer. The thickness may be any thickness as long as the purpose as the active layer can be achieved, but is most preferably about 1000 Å.

【0017】次にこの活性層を含むガラス基板の上面に
ゲ−ト絶縁膜(4)及び、ゲ−ト線(5)を形成する。
ゲート絶縁膜の膜厚は絶縁膜としての目的が達成出来る
厚みであればいくらであっても差し支えないが、120
0オングストローム程度が最も好ましい。また、ゲート
線の厚みは7000オングストローム程度が最も好まし
い。
Next, a gate insulating film (4) and a gate line (5) are formed on the upper surface of the glass substrate including the active layer.
The thickness of the gate insulating film may be any thickness as long as the purpose as the insulating film can be achieved.
Most preferably, it is about 0 Å. Most preferably, the thickness of the gate line is about 7,000 angstroms.

【0018】さらに、この上からイオンド−ピングなど
の手法により、活性層にソース領域(6)及びドレイン
領域(7)を発現させる。さらに、この上面に層間絶縁
膜(8)として二酸化硅素を成膜し、通常のフォトリソ
グラフィ−及びエッチング技術を用いて、層間絶縁膜
(8)及びゲ−ト絶縁膜(4)のソース領域に第一のコ
ンタクトホ−ルを開口する。
Further, a source region (6) and a drain region (7) are developed in the active layer by a technique such as ion doping from above. Further, a silicon dioxide film is formed as an interlayer insulating film (8) on the upper surface, and the source regions of the interlayer insulating film (8) and the gate insulating film (4) are formed by using ordinary photolithography and etching techniques. Open the first contact hole.

【0019】なお、第一のコンタクトホ−ルを開口する
手段としては湿式エッチングと反応性イオンエッチング
の2種類の方法のうち、どちらの方法に依るものであっ
ても差しつかえない。
The means for opening the first contact hole may be any one of the two methods of wet etching and reactive ion etching.

【0020】エッチング条件は、湿式エッチングにはフ
ッ化水素/フッ化アンモニウム/酢酸系のエッチング液
を使用した。エッチング条件はエッチング後の段差形状
や、エッチング速度の兼ね合いにより、液温は40℃、
エッチング時間は300秒間が最も好ましい。
As for etching conditions, an etching solution of hydrogen fluoride / ammonium fluoride / acetic acid system was used for wet etching. As for the etching conditions, the liquid temperature is 40 ° C., depending on the shape of the step after etching and the etching rate.
The etching time is most preferably 300 seconds.

【0021】また、反応性イオンエッチングにはトリフ
ロロメタンをエッチングガスとして用いた。エッチング
は、エッチングガスの流量、反応室内の真空度、電極に
印加する高周波放電などの諸条件によりその結果が異な
るが、エッチング後の段差形状や、エッチング速度およ
び選択比の兼ね合いにより、20mtorrの真空度に
おいて行い、この時エッチングガスとしてトリフロロメ
タンを流量200sccmで反応室内に導き、電極には
13.56MHzの高周波放電を1.5kwのパワーで3
00秒間印加する条件が最も好ましい。なお、この時の
二酸化硅素と非単結晶シリコンとのエッチング選択比は
およそ25であった。さらに、エッチング速度は約80
0オングストローム/分であった。
For reactive ion etching, trifluoromethane was used as an etching gas. The results of etching vary depending on various conditions such as the flow rate of the etching gas, the degree of vacuum in the reaction chamber, and the high-frequency discharge applied to the electrodes. At this time, trifluoromethane was introduced as an etching gas into the reaction chamber at a flow rate of 200 sccm, and a 13.56 MHz high-frequency discharge was applied to the electrodes at a power of 1.5 kW for 3 seconds.
The condition of applying for 00 seconds is most preferable. At this time, the etching selectivity between silicon dioxide and non-single-crystal silicon was about 25. Further, the etching rate is about 80
0 Å / min.

【0022】次に、コンタクトホ−ルを埋めるべく、ソ
ース線材として導電性金属材料、もしくは導電性有機化
合物を成膜する。ここで用いられる導電性金属材料、も
しくは導電性有機化合物については、一般のフォトリソ
グラフィ−及びエッチング技術を用いて所望のパタ−ン
の形成が可能な材料であり、且つソ−ス電極として代表
的に用いられるアルミニウム系のエッチング条件に耐え
得る性質を兼備することが必要である。これら条件を満
たす材料としては、金属材料としては、アルミニウム、
銅、チタン、タンタル、金、銀、ジルコニウムの他、各
種金属、貴金属類、及びそれらの合金が挙げられる。ま
た、有機化合物としては、ポリアセチレン、ポリパラフ
ェニレンビニレン、ポリパラフェニレンスルフィドが挙
げられ、導電性を付与する為にいずれもケミカルド−ピ
ング処理を施したものを使用する。
Next, a conductive metal material or a conductive organic compound is formed as a source wire to fill the contact hole. The conductive metal material or the conductive organic compound used here is a material capable of forming a desired pattern using general photolithography and etching techniques, and is a typical source electrode. It is necessary to have properties that can withstand the aluminum-based etching conditions used for the above. Materials satisfying these conditions include aluminum and aluminum as metal materials.
In addition to copper, titanium, tantalum, gold, silver, and zirconium, various metals, precious metals, and alloys thereof are included. Examples of the organic compound include polyacetylene, polyparaphenylenevinylene, and polyparaphenylene sulfide, all of which have been subjected to a chemical doping treatment to impart conductivity.

【0023】しかる後、ソース電極として適当な金属、
例えばアルミニウムを蒸着した後、通常のフォトリソグ
ラフィ−及びエッチング技術により、ソ−ス線(9)を
形成する。ソース電極の膜厚については、その目的が達
成出来る厚みであればいくらであっても差し支えない
が、8000オングストローム程度が最も好ましい。
Thereafter, a metal suitable as a source electrode,
For example, after depositing aluminum, a source line (9) is formed by ordinary photolithography and etching techniques. The thickness of the source electrode may be any thickness as long as its purpose can be achieved, but is most preferably about 8000 Å.

【0024】続いてその上面に絶縁保護膜(10)とし
て二酸化硅素を成膜する。この膜厚は絶縁保護膜として
の目的が達成出来る厚みであればいくらであっても差し
支えないが、5000オングストローム程度が最も好ま
しい。
Subsequently, silicon dioxide is formed on the upper surface as an insulating protective film (10). This film thickness may be any thickness as long as the purpose as the insulating protective film can be achieved, but is most preferably about 5,000 Å.

【0025】また、種々の絶縁膜としてポリシラザンに
代表される珪素含有高分子液体から形成されるものを用
いることにより、より平坦な各層を得ることが可能とな
り、画素電極上の液晶層の配向の乱れをより少なくで
き、画素面積をより有効に活用できる。
Further, by using various insulating films made of a silicon-containing polymer liquid represented by polysilazane, it is possible to obtain flatter layers and to adjust the orientation of the liquid crystal layer on the pixel electrodes. Disturbance can be reduced, and the pixel area can be more effectively utilized.

【0026】この後、この上面に必要とされる積層数に
応じて構成(3)から(10)までを1層のユニットと
して、ユニットの積層を行なう。実施例においては3層
構造とした。
Thereafter, the units (3) to (10) are stacked as one unit according to the number of layers required on the upper surface, and the units are stacked. In the embodiment, a three-layer structure is used.

【0027】積層後、通常のフォトリソグラフィ−及び
エッチング技術を用いて、絶縁保護膜(10)、層間絶
縁膜(8)及びゲ−ト絶縁膜(4)のドレイン領域に第
二のコンタクトホ−ルを開口する。
After lamination, a second contact hole is formed on the drain region of the insulating protective film (10), the interlayer insulating film (8) and the gate insulating film (4) by using ordinary photolithography and etching techniques. Open the file.

【0028】なお、第二のコンタクトホ−ルを開口する
手段としては湿式エッチングと反応性イオンエッチング
の2種類の方法のうち、どちらの方法に依るものであっ
ても差しつかえない。
The means for opening the second contact hole may be any one of the two methods of wet etching and reactive ion etching.

【0029】エッチング条件は、湿式エッチングにはフ
ッ化水素/フッ化アンモニウム/酢酸系のエッチング液
を使用した。エッチング条件はエッチング後の段差形状
や、エッチング速度の兼ね合いにより、液温は40℃が
最も好ましい。
As for etching conditions, a hydrogen fluoride / ammonium fluoride / acetic acid-based etchant was used for wet etching. The etching temperature is most preferably 40 ° C. depending on the shape of the step after etching and the etching rate.

【0030】また、反応性イオンエッチングにはトリフ
ロロメタンをエッチングガスとして用いた。エッチング
は、エッチングガスの流量、反応室内の真空度、電極に
印加する高周波放電などの諸条件によりその結果が異な
るが、エッチング後の段差形状や、エッチング速度およ
び選択比の兼ね合いにより、20mtorrの真空度に
おいて行い、この時エッチングガスとしてトリフロロメ
タンを流量200sccmで反応室内に導き、電極には
13.56MHzの高周波放電を1.5kwのパワーで印
加する条件が最も好ましい。なお、この時の二酸化硅素
と非単結晶シリコンとのエッチング選択比はおよそ25
であった。さらに、エッチング速度は約800オングス
トローム/分であった。
For reactive ion etching, trifluoromethane was used as an etching gas. The result of etching varies depending on various conditions such as the flow rate of the etching gas, the degree of vacuum in the reaction chamber, and the high-frequency discharge applied to the electrodes. At this time, it is most preferable that trifluoromethane is introduced as an etching gas into the reaction chamber at a flow rate of 200 sccm, and a high-frequency discharge of 13.56 MHz is applied to the electrodes at a power of 1.5 kW. At this time, the etching selectivity between silicon dioxide and non-single-crystal silicon is about 25.
Met. Further, the etch rate was about 800 Å / min.

【0031】さらにその上面からドレイン電極として適
当な金属、例えば酸化インジウム錫を蒸着した後、通常
のフォトリソグラフィ−及びエッチング技術により、ド
レイン電極(11)を形成する。ドレイン電極の膜厚に
ついては、その目的が達成出来る厚みであればいくらで
あっても差し支えないが、1600オングストローム程
度が最も好ましい。さらに、カラー表示を得るためには
各透明画素電極の位置に対応してカラーフィルタを配置
する。
Further, after a metal suitable for the drain electrode, for example, indium tin oxide is deposited from the upper surface, a drain electrode (11) is formed by ordinary photolithography and etching techniques. The thickness of the drain electrode may be any thickness as long as its purpose can be achieved, but is most preferably about 1600 Å. Further, in order to obtain a color display, a color filter is arranged corresponding to the position of each transparent pixel electrode.

【0032】上記の工程により、図2に示すような構造
体の、この発明の薄膜トランジスタを得ることが出来
る。
Through the above steps, a thin film transistor of the present invention having a structure as shown in FIG. 2 can be obtained.

【0033】図3は図2に示すような構造体の表示画素
部を基板表面に対し垂直方向から示したものである。
FIG. 3 shows the display pixel portion of the structure shown in FIG. 2 in a direction perpendicular to the substrate surface.

【0034】また、ゲ−ト線(5)は基板表面に対し垂
直方向から見た場合、必ずしも各層とも重なっている必
要はなく、一例として図4に示す構造のように各層のゲ
ート線(5)を基板表面に対し垂直方向から見た場合、
適切にずらせて配置する事により全構成の厚みをより軽
減させることができる。
When viewed from the direction perpendicular to the substrate surface, the gate line (5) does not necessarily have to overlap with each of the layers. For example, as shown in FIG. ) When viewed from the direction perpendicular to the substrate surface,
By appropriately displacing the arrangement, the thickness of the entire structure can be further reduced.

【0035】さらに、ゲート線(5)に対してドレイン
電極(11)の引き出し方向は必ずしも各層とも同一方
向である必要もなく、一例として図5に示す構造のよう
であっても何ら問題はない。
Further, the direction in which the drain electrode (11) is drawn out with respect to the gate line (5) does not necessarily need to be the same in each layer, and there is no problem even if the structure shown in FIG. 5 is used as an example. .

【0036】上述したこの発明の実施例は、単なる好適
例にすぎず、従ってこの発明は、上述した実施例のみに
限定されるものではなく、多くの変形及び変更を行うこ
とが出来る。例えば、ゲ−ト線(5)としてタンタル系
を用いたが、それ以外の金属であってもよい。また、活
性層を非単結晶もしくは多結晶シリコン層で形成するこ
と以外の上述した材料、形状、数値的、その他諸条件は
好適例にすぎないため、これになんら限定されるもので
はない。
The above-described embodiments of the present invention are merely preferred examples, and therefore, the present invention is not limited to the above-described embodiments, and many modifications and changes can be made. For example, tantalum is used as the gate wire (5), but other metals may be used. In addition, the above-described materials, shapes, numerical values, and other conditions other than forming the active layer with a non-single-crystal or polycrystalline silicon layer are merely preferred examples, and are not limited thereto.

【0037】[0037]

【発明の効果】上述した説明からもわかるように、この
発明による表示装置の構成によれば、基板表面に対し垂
直方向から見た場合、ソース線が各層とも重なっている
ことにより、積層数をnとすれば、基板表面に対し垂直
方向から見た場合、ソース線の見かけの占有面積は1/
nとすることができる。
As can be seen from the above description, according to the structure of the display device of the present invention, when viewed from the direction perpendicular to the substrate surface, the source line overlaps with each layer, so that the number of layers can be reduced. n, the apparent occupation area of the source line is 1 / when viewed from the direction perpendicular to the substrate surface.
n.

【0038】また、絶縁膜としてポリシラザンに代表さ
れる珪素含有高分子液体を用いることにより、より平坦
な各層を得ることが可能となり、画素電極上の液晶層の
配向の乱れをより少なくでき、画素面積をより有効に活
用できる。
Further, by using a silicon-containing polymer liquid typified by polysilazane as the insulating film, it is possible to obtain flatter layers, to reduce the disorder of the orientation of the liquid crystal layer on the pixel electrode, The area can be used more effectively.

【0039】以上の結果、画素領域におけるソース配線
の占有する面積を可能な限り最小に保つことが、薄膜ト
ランジスタを用いたアクティブマトリクス型の液晶表示
装置やその他の表示装置の更なる高開口率化を図ること
が可能である。
As a result, it is possible to keep the area occupied by the source wiring in the pixel region as small as possible, and to further increase the aperture ratio of an active matrix type liquid crystal display device using thin film transistors and other display devices. It is possible to plan.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の薄膜トランジスタの製造工程とその構造
図。
FIG. 1 is a diagram showing a manufacturing process of a conventional thin film transistor and its structure.

【図2】本発明の実施例における表示装置の断面構造
図。
FIG. 2 is a sectional structural view of a display device according to an embodiment of the present invention.

【図3】本発明の実施例における表示装置の基板表面に
対し垂直方向からの表示画素部の構造図。
FIG. 3 is a structural diagram of a display pixel unit in a direction perpendicular to a substrate surface of a display device according to an embodiment of the present invention.

【図4】本発明の実施例における表示装置の基板表面に
対し垂直方向からの表示画素部の構造の一例図。
FIG. 4 is a view showing an example of a structure of a display pixel portion in a direction perpendicular to a substrate surface of a display device according to an embodiment of the present invention.

【図5】本発明の実施例における表示装置の基板表面に
対し垂直方向からの表示画素部の構造の一例図。
FIG. 5 is a diagram illustrating an example of a structure of a display pixel portion in a direction perpendicular to a substrate surface of a display device according to an embodiment of the present invention.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】一枚の基板上に複数個の薄膜トランジスタ
を持つ表示装置において、前記薄膜トランジスタを多層
化して配置及び配線したことを特徴とする表示装置。
1. A display device having a plurality of thin film transistors on a single substrate, wherein the thin film transistors are arranged in multiple layers and arranged and wired.
【請求項2】前記表示装置において絶縁膜に珪素含有高
分子液体から形成されるものを用いたことを特徴とする
請求項1記載の表示装置。
2. The display device according to claim 1, wherein the display device includes an insulating film formed of a silicon-containing polymer liquid.
【請求項3】前記表示装置において基板表面に対し垂直
方向から見た場合、ソース線及びゲート線が各層とも重
なっている事を特徴とする請求項1及び2記載の表示装
置。
3. The display device according to claim 1, wherein the source line and the gate line overlap with each other when viewed in a direction perpendicular to the substrate surface in the display device.
【請求項4】前記表示装置において基板表面に対し垂直
方向から見た場合、ソース線が各層とも重なっているこ
とを特徴とする請求項1及び2記載の表示装置。
4. The display device according to claim 1, wherein when viewed from a direction perpendicular to the surface of the substrate, the source line overlaps with each layer in the display device.
JP8113997A 1997-03-31 1997-03-31 Liquid crystal display Expired - Fee Related JP3926881B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8113997A JP3926881B2 (en) 1997-03-31 1997-03-31 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8113997A JP3926881B2 (en) 1997-03-31 1997-03-31 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH10274785A true JPH10274785A (en) 1998-10-13
JP3926881B2 JP3926881B2 (en) 2007-06-06

Family

ID=13738079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8113997A Expired - Fee Related JP3926881B2 (en) 1997-03-31 1997-03-31 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3926881B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011075695A (en) * 2009-09-29 2011-04-14 Seiko Epson Corp Electooptic device and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011075695A (en) * 2009-09-29 2011-04-14 Seiko Epson Corp Electooptic device and electronic equipment

Also Published As

Publication number Publication date
JP3926881B2 (en) 2007-06-06

Similar Documents

Publication Publication Date Title
US8158499B2 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
TWI382259B (en) Flexible active matrix display backplane and method
TWI495008B (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
WO2021022594A1 (en) Array substrate, display panel, and manufacturing method of array substrate
WO2015027569A1 (en) Array substrate and manufacturing method therefor, and display device
JP2007157916A (en) Tft board, and manufacturing method therefor
JP2007103569A (en) Thin film transistor, array substrate thereof, liquid crystal display, and their manufacturing method
CN1991555A (en) Display substrate, method of manufacturing the same and display panel having the same
US20140124784A1 (en) Conductive structure and method for manufacturing the same, thin film transistor, array substrate and display device
US20140184990A1 (en) Liquid crystal display device and manufacturing method for same
WO2016155155A1 (en) Method for manufacturing thin film transistor, thin film transistor, array substrate using same, and display device
WO2015062265A1 (en) Pixel structure, array substrate, display device, and method for manufacturing a pixel structure
WO2014117512A1 (en) Method for preparing thin film transistor, method for preparing thin film transistor driving back panel, and thin film transistor driving back panel
WO2016026207A1 (en) Array substrate and manufacturing method thereof, and display device
JP4175877B2 (en) Semiconductor device and manufacturing method thereof
US20120270392A1 (en) Fabricating method of active device array substrate
US7923312B2 (en) Fabricating method of thin film transistor
JP4360519B2 (en) Thin film transistor manufacturing method
JPH08248442A (en) Liquid crystal display device
US6440783B2 (en) Method for fabricating a thin film transistor display
JP3926881B2 (en) Liquid crystal display
US8647980B2 (en) Method of forming wiring and method of manufacturing semiconductor substrates
US20200403102A1 (en) Electrode structure and manufacturing method thereof, thin film transistor, and array substrate
CN113192974B (en) Array substrate, manufacturing method thereof and display panel
CN112951924B (en) TFT device and preparation method thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040412

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040420

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070301

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees