JPH1027434A

JPH1027434A - ディジタル信号同期回路

Info

Publication number: JPH1027434A
Application number: JP18089496A
Authority: JP
Inventors: Mikifumi Noguchi; 幹史野口; Hidenori Minoda; 英徳蓑田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-07-10
Filing date: 1996-07-10
Publication date: 1998-01-27

Abstract

(57)【要約】【課題】ディジタル信号同期回路において、同期信号
を出力するのではなく、ディジタル信号の正しい信号幅
を出力することにより、正確なディジタル信号の再生と
同時に、構成要素の低減による低コスト化を計る。【解決手段】ディジタル信号同期回路に設けられた位
相制御回路２内部では、与えられる信号ＥＦＭＩを信号
ＭＣＫによってカウントしたパルス幅カウント値ｆ₁、
ｆ₂を、位相サーボゲイン切換設定信号ａとロックレン
ジ切換信号ｂと直前の区間における位相ズレ量ｔ₁、ｔ
₂とによって得た補正量ｕ₁、ｕ₂により補正した結果
得られる信号幅情報ｖ₁、ｖ₂に基づいて、ディジタル
信号のパルス幅計測値ｎＴを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、コンパク
トディスク（ＣＤ）またはミニディスク（ＭＤ）に記録
されているＥＦＭ(Eight to Fourteen Moduration)信号
のようなディジタル信号を正しく再生すべく、記録時の
クロックと同期させるためのディジタル信号同期回路に
関するものである。

【０００２】

【従来の技術】ディジタル信号では、アナログ信号と異
なり、データが２値信号として記録されているため、所
定のフォーマットで正しく再生されて初めて、記録され
た情報を正しく再生することができる。つまり、記録さ
れたときと全く同じタイミングで、波形が再生されるこ
とが必要である。

【０００３】例えば、ＣＤ装置やＭＤ装置では、ディス
クの回転変動やジッタなどの影響によって、再生される
信号のパルス幅が、記録された信号に対して、伸縮して
しまうことになる。そこで、上記のパルス幅が正しいパ
ルス幅となるように、再生される信号の時間軸を記録時
の時間軸に合わせる必要がある。このことを同期と呼ん
でいるが、従来、この同期を行わせるためにＰＬＬクロ
ック信号を用いるのが一般的であった。

【０００４】例えば、特開平1-303630号公報の「デジタ
ルディスク再生装置の同期検出装置」や特開平3-212860
号公報の「クロック生成用ＰＬＬ回路」等では、入力信
号といわゆるＰＬＬ回路で生成したＰＬＬクロック信号
との位相差を電圧に変換し、電圧−周波数変換回路を用
いてＰＬＬ回路の周波数を変化させ、同期を実現してい
る。また、特開平3-289820号公報には、上記のアナログ
ＰＬＬと同じ原理をディジタル回路で実現した「ディジ
タルＰＬＬ」回路が開示されている。

【０００５】さらに、本願出願人が本願出願前に出願し
た「ディジタルＰＬＬ回路」（特願平6-136942号）があ
り、このディジタルＰＬＬ回路では、発振回路で生成さ
れた固定周波数の信号を分周したクロック信号と入力信
号との位相差を計測し、その計測結果に基づいて前記分
周の比率を制御してクロック信号と入力信号との同期を
とることを提案している。上記構成によればＬＳＩへの
高集積化が可能であるので、信号品質に応じて容易にゲ
インを切り換えられるという利点もある。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
ディジタルＰＬＬ回路において、ＰＬＬクロック信号を
出力することは、ディジタルデータの同期をとるための
一手段に過ぎず、他の手段によって同期を行わせること
ができるのであれば、記録された情報を正しく再生する
ことができるので、ＰＬＬクロック信号そのものを出力
する必要はない。また、上記、従来のディジタルＰＬＬ
回路では、ディスクの回転速度の速度偏差によるパルス
幅のズレを、ＰＬＬクロック信号の８個分を１単位とし
て、Ｎ個のパルス幅を補正しているが、その場合、例え
ば、図１０に示す入力信号ＥＦＭが与えられたとき、Ｐ
ＬＬクロック信号ＰＬＬＣＫ（以下、信号ＰＬＬＣＫと
称する）が７個分である最初の７Ｔのパルス幅区間にお
いては速度補正がなされず、次の３Ｔのパルス幅区間の
最初の信号ＰＬＬＣＫのパルスαにおいて速度補正がな
される。また、次の補正はさらに上記信号ＰＬＬＣＫの
８個後の信号ＰＬＬＣＫのパルスα′において行われる
ことになるので、次の５Ｔのパルス幅区間では速度補正
がなされず、その次のパルス幅区間で速度補正がなされ
ることになる。したがって、長い時間で平均した場合に
は、所定の周波数のＰＬＬクロック信号と同期されるこ
とにはなるが、入力信号ＥＦＭの個々のパルス幅区間で
見れば、速度偏差による補正がなされる場合となされな
い場合がでてくる。

【０００７】すなわち、上記の例で言えば、７Ｔのパル
ス幅区間と３Ｔのパルス幅区間の間のズレがある場合に
は、７Ｔのパルス幅区間により影響が与えられていると
考えるのが自然であり、より正しいパルス幅を得るため
には、７Ｔのパルス幅区間と３Ｔのパルス幅区間に対し
て、７：３の割合で補正値が割り振られることが好まし
いと言えるが、３Ｔのパルス幅区間側だけが補正される
ことになり、速度偏差によるパルス幅のズレが正しく補
正されないという問題がある。

【０００８】本発明は、ＰＬＬクロック信号を使用する
ことなく、ディジタル信号を高精度に再生することが可
能なディジタル信号同期回路を提供することにある。

【０００９】

【課題を解決するための手段】請求項１の発明に係るデ
ィジタル信号同期回路は、上記の課題を解決するため
に、複数の信号幅によって情報が記録されているディジ
タル信号を、記録時の時間軸に同期させるためのディジ
タル信号同期回路であって、外部から与えられる固定の
基準クロックを整数倍して設定されている各信号幅の基
準信号幅を含む信号幅判定範囲が、互いに重ならないよ
うに設定されており、再生されたディジタル信号のＨ区
間またはＬ区間の信号幅を基準クロックによってカウン
トした信号幅カウント値が、どの信号幅判定範囲に入っ
ているかによって上記ディジタル信号の信号幅を決定し
て、出力することを特徴としている。再生されたディジ
タル信号の同期を採る際に、記録時の時間軸が分かって
いる場合には、各区間がどの信号幅に該当するのかが分
かればよい。また、ディジタル信号は通常、同期を採る
ために基準クロックを分周した信号幅によって構成され
ている。

【００１０】そこで、上記の構成のように、再生信号が
同期するときの基準信号幅、つまり、各基準信号幅は基
準クロックが所定の整数倍された状態であるが、この基
準信号幅を含む信号幅判定範囲を各信号幅毎に互いに重
ならないように設定し、再生されたディジタル信号の各
区間の信号幅カウント値が、どの信号幅判定範囲に入る
かを判定してやれば、再生信号の信号幅が得られること
になる。上記においては、再生されたディジタル信号の
各区間の信号幅の計測を、基準クロックに基づいて行っ
ており、ＰＬＬクロック信号を出力することなく、上記
ディジタル信号から直接信号幅を出力することができる
ので、入力された信号を同期させるために必要な構成が
少なくて済み、回路規模の小型化ができる。

【００１１】また、請求項２に記載のディジタル信号同
期回路は、請求項１に記載のディジタル信号同期回路に
おいて、カウントを行っている現区間以前の少なくとも
一つ以上の区間からなる区間群の各区間における基準信
号幅からのズレ量の総累積値によって、現区間の信号幅
カウント値を補正することを特徴としている。上記の構
成により、現区間のカウントを行う上で、信号幅カウン
ト値に影響を与える、現区間の直前の区間群における終
端のエッジ位置、すなわち、現区間の始端のエッジ位置
のズレ量の影響が現区間の信号幅カウント値に加味され
るので、より精度の高い信号幅の計測が行えるようにな
る。

【００１２】また、請求項３に記載のディジタル信号同
期回路は、請求項１または２に記載のディジタル信号同
期回路において、再生されたディジタル信号の、連続す
る複数区間の信号幅カウント値の時間累積平均値によっ
て算出された転送速度と、該ディジタル信号が同期する
ときの転送速度とのズレ量に基づいて、信号幅カウント
値を補正することを特徴としている。上記の構成によ
り、ディジタル信号の記録媒体の再生ムラなどによる転
送速度の偏移を、現区間の測定前までの信号幅カウント
値の時間累積平均値によって算出し、求められた偏移す
なわちズレによって信号幅カウント値の補正が行われる
ので、補正が全ディジタル信号に亘って均等に行われる
ようになり、全ディジタル信号を通して、より正確な再
生信号が得られるようになる。

【００１３】また、請求項４に記載のディジタル信号同
期回路は、請求項１ないし３のいずれかに記載のディジ
タル信号同期回路において、再生信号の中のある区間を
カウントした信号幅カウント値が、情報として上記再生
信号に含まれ得る最も短い区間の信号幅カウント値より
も短いと判定した場合には、上記信号幅カウント値と上
記信号幅の前後に位置する信号幅の信号幅カウント値と
を加えた値を信号幅カウント値として出力することを特
徴としている。ディジタル信号が複数の信号幅によって
規定されている場合、ある区間を測定したときの各信号
幅のうちで最も短い信号幅より短い信号幅が得られたと
すればそれはノイズと判断でき、このノイズによって、
信号幅が分断されていると考えることができる。そこ
で、上記のように、このノイズと判定した区間の信号幅
と、該ノイズの区間の前後の区間の信号幅とを加えるこ
とにより、正しい信号幅が得られ、より正確なディジタ
ル信号を再生することができる。

【００１４】

【発明の実施の形態】本発明の実施の一形態であるディ
ジタル信号同期回路について、図１ないし図９に基づい
て説明すれば、以下の通りである。なお、本発明に係る
ディジタル信号同期回路は、ＰＬＬクロック信号を出力
するための原理を応用し、入力されるマスタクロック信
号ＭＣＫ（以下、単に信号ＭＣＫと称する）に基づき、
同様に入力される、ＣＤやＭＤ等から再生され、ＥＦＭ
変調されている信号ＥＦＭＩのパルス幅計測値ｎＴ（ｎ
＝３〜１１）を直接出力するものである。上記におい
て、信号ＥＦＭＩは、基本的に１Ｔ＝２３６．２［nse
c］として、３Ｔ〜１１Ｔのパルス幅を有する信号であ
り、上記１Ｔの長さは信号ＭＣＫの８クロック分に相当
するものであるとする。また、信号ＭＣＫや信号ＥＦＭ
Ｉのレベルが変化する部分をエッジと称し、「Ｌ」レベ
ルから「Ｈ」レベルに立ち上がる場合を↑エッジ、
「Ｈ」レベルから「Ｌ」レベルに立ち下がる場合を↓エ
ッジと表現することにする。

【００１５】図１に示すように、ディジタル信号同期回
路１には、信号ＥＦＭＩと、信号ＭＣＫと、ＣＬＶサー
ボロック信号ｐと、マイコン設定信号ｑとが入力され、
パルス幅計測値ｎＴと、マイコンリード信号ｒを出力し
ている。また、ディジタル信号同期回路１には、位相制
御回路２と第１速度検出回路３、第２速度検出回路４と
ジッタ検出回路５が設けられている。

【００１６】上記位相制御回路２には、前記信号ＥＦＭ
Ｉおよび信号ＭＣＫと、第１速度検出回路３からは位相
補正禁止信号ｅが、そして、第２速度検出回路４からは
位相サーボゲイン切換設定信号ａ、ロックレンジ切換信
号ｂ、速度データｃが与えられ、前記パルス幅計測値ｎ
Ｔと、ＥＦＭパルスカウントｄと、パルス幅カウント値
ｆ（ｆ₁、ｆ₂）とが出力されている。そして、第１速
度検出回路３には、位相制御回路２からはＥＦＭパルス
カウントｄとパルス幅カウント値ｆ（ｆ₁、ｆ₂）が与
えられ、位相補正禁止信号ｅと、ズレ量を示す信号幅情
報ｇと、不感帯が除去されたＥＦＭパルスカウントｈ
と、７６８Ｔカウント終了信号ｉと、パルス幅における
３Ｔ〜１１Ｔの信号幅情報ｋとを出力している。

【００１７】また、第２速度検出回路４には、前記ＣＬ
Ｖサーボロック信号ｐおよびマイコン設定信号ｑと、第
１速度検出回路３からはズレ量を示す信号幅情報ｇ、不
感帯が除去されたＥＦＭパルスカウントｈ、７６８Ｔカ
ウント終了信号ｉが与えられ、位相サーボゲイン切換設
定信号ａ、ロックレンジ切換信号ｂ、速度データｃを出
力している。さらに、ジッタ検出回路５には前記信号Ｍ
ＣＫおよびマイコン設定信号ｑと、第１速度検出回路３
からは信号幅情報ｋと、ＥＦＭパルスカウントｈが与え
られ、前記マイコンリード信号ｒを出力している。

【００１８】上記各回路の構成と動作を以下に説明す
る。まず、第１速度検出回路３および第２速度検出回路
４についてであるが、第１速度検出回路３および第２速
度検出回路４では、位相制御回路２で求められたパルス
幅カウント値ｆ（ｆ₁、ｆ₂）に基づいて、速度ズレの
検出を行っており、検出された３Ｔ〜１１Ｔのパルス幅
カウント値ｆ（ｆ₁、ｆ₂）を加算していき、パルス幅
の加算値が７６８Ｔになった時点で検出したズレ量の加
算値から速度ズレを算出している。

【００１９】上記において、第１速度検出回路３には、
図２に示すように、テーブル回路３１と７６８Ｔカウン
タ３２が設けられており、入力されたパルス幅カウント
値ｆ₁、ｆ₂がテーブル回路３１に与えられ、テーブル
回路３１は、パルス幅カウント値ｆ₁、ｆ₂に基づい
て、パルス幅を判定して、信号幅情報ｋとして出力する
一方、パルス幅が３Ｔ〜１１Ｔのいずれであるかを判定
できないものを無効パルスとして判定する。

【００２０】例えば、速度ズレの範囲が±６％であって
も、パルス幅の広いものほど幅の変動の絶対値が大きく
なる。図３は、上記パルス幅が変動した場合の３Ｔ〜１
１Ｔの各パルス幅を有する信号の変動幅をそれぞれ示し
ているが、同図の領域Ａ〜Ｄは、ｎＴと（ｎ＋１）Ｔと
の間において、速度偏差によって、ｎＴのときの最大の
パルス幅よりも（ｎ＋１）Ｔのときの最小のパルス幅が
小さいとき、ｎＴおよび（ｎ＋１）Ｔの両者が取りうる
パルス幅の領域を示すものである。なお、上記におい
て、ｎは３から１０までの整数である。

【００２１】例えば、領域Ｄに含まれるパルス幅の信号
を検出した場合には、この信号が速度偏差が−方向（遅
い）にある１０Ｔの信号が検出されたのか、速度偏差が
＋方向（速い）にある１１Ｔの信号が検出されたのかが
判断できない。このようなパルス幅の信号の発生頻度は
低いが、１０Ｔか１１Ｔのいずれか一方のみとして扱っ
てしまうと、速度検出に大きな誤差を生じてしまうの
で、テーブル回路３１では、ｎＴと（ｎ＋１）Ｔの間に
上記領域Ａ〜Ｄを含む無効エリアＥ（斜線部）を定義
し、この無効エリアＥに相当するパルス幅の信号が検出
されたときには、無効パルスと判定し、信号幅情報ｇと
して無効を意味する特殊なコードを出力するようになっ
ている。もちろん、検出された信号のパルス幅が無効エ
リアＥ内になかった場合には、テーブル回路３１に入力
された信号をそのまま信号幅情報ｇとして出力すること
になる。そして、テーブル回路３１からの信号幅情報ｇ
は、７６８Ｔカウンタ３２に与えられるとともに、外部
の第２速度検出回路４に与えられる。

【００２２】また、図２において、テーブル回路３１は
信号ＥＦＭＩの「Ｈ」レベル、「Ｌ」レベルのそれぞれ
でＥＦＭパルスカウントｈを出力しているが、信号ＥＦ
ＭＩが無効エリアＥのパルスであった場合はマスクされ
るので、不感帯が除去されたものになっている。そし
て、このＥＦＭパルスカウントｈは、第２速度検出回路
４に対して、パルス幅のズレ量を加算するためのクロッ
ク信号として与えられる。また、７６８Ｔカウンタ３２
では、検出された３Ｔ〜１１Ｔのパルス幅を加算してい
き、パルス幅の加算値が７６８Ｔになった時点で、７６
８Ｔカウント終了信号ｉを出力する。

【００２３】一方、第２速度検出回路４には、図４に示
すように、ズレ加算器４１と、速度テーブル４２とロッ
クレンジ切換回路４３、マイコンインターフェース４４
とが設けられている。そして、ズレ加算器４１には前記
第１速度検出回路３から信号幅情報ｇとＥＦＭパルスカ
ウントｈと７６８Ｔカウント終了信号ｉとが与えられ
る。ズレ加算器４１は信号幅情報ｇを加算して、ズレ量
加算値ｗを得て、このズレ量加算値ｗが７６８Ｔカウン
ト終了時にいくらであるかによって速度のズレ量がいく
らであるかを判別する。

【００２４】上記でパルス幅の加算値が７６８Ｔのとき
のズレ量の加算値を上記ズレ量加算値ｗとして用いるの
は、このカウント値をあまり大きく取り過ぎると速度の
平均値からのズレを計算するための時間がかかりすぎ
て、速度変動が激しいときには追随できなくなる一方、
小さく取り過ぎれば、速度変動量が大きい場合に、平均
値自体の変動によって誤差が大きくなってしまうからで
あり、上記信号ＥＦＭＩの場合においては、実験的に上
記７６８Ｔを含む適切な時間幅が求められ、その中か
ら、７６８Ｔ（＝３×１６×１６＝３００（ｈｅｘ））
を、マイコンが処理しやすい数値として選択したもので
ある。

【００２５】上記において、まず、ズレ量加算値ｗが速
度テーブル４２に与えられる。速度テーブル４２にはロ
ックをかけるためのキャプチャレンジを広げるために７
種類の速度が予め記憶されていて、上記ズレ量加算値ｗ
に応じて速度が切り換えられ、速度データｃを位相制御
回路２とロックレンジ切換回路４３とに与える。ロック
レンジ切換回路４３はテーブルの可変／固定を切り換え
るものであり、主にラフサーボから密サーボヘの切換に
用いられる。これは、外部から与えられるＣＬＶサーボ
ロック信号ｐまたはマイコンインタフェース４４を介し
てマイクロコンピュータから与えられる切換信号ｘによ
って切り換えられる。

【００２６】また、ジッタ検出回路５は、詳細を図示し
ないが、図１を用いて簡単に説明すると、第１速度検出
回路３および第２速度検出回路４で求められる信号ＥＦ
ＭＩのパルス幅３Ｔ〜１１Ｔの信号幅情報ｋから、ＥＦ
Ｍパルスカウントｈをロードパルスとして、３Ｔの信号
幅情報のみをラッチして取出し、マイコン設定信号ｑの
信号の中から、図示しないマイコンで予め設定されてい
る３Ｔの信号幅の値を取り出し、この値と等しかったも
のの数と３Ｔのパルス幅の全体の個数との比率からジッ
タの大小を判定して、結果をマイコンリード信号ｒとし
て出力する。

【００２７】次に、位相制御回路２であるが、位相制御
回路２には、図５に示すように、Ｈ区間パルスカウンタ
１１、Ｌ区間パルスカウンタ１２、ノイズ検出回路１
３、１４、信号幅判定回路１５、１６、ゲイン回路１
７、１８、幅信号生成回路１９が設けられている。

【００２８】入力される前記信号ＥＦＭＩと信号ＭＣＫ
とはいずれもＨ区間パルス幅カウンタ１１およびＬ区間
パルス幅カウンタ１２に入力されており、Ｈ区間パルス
幅カウンタ１１およびＬ区間パルス幅カウンタ１２で
は、それぞれ信号ＥＦＭＩにおける「Ｈ」レベルおよび
「Ｌ」レベルのパルス幅を信号ＭＣＫによってカウント
している。

【００２９】上記パルス幅としては、例えば、本実施の
形態においては３Ｔ〜１１Ｔに分類されることになる
が、実際には、ノイズによって１Ｔや２Ｔなど所定値以
下のパルス幅がカウントされる場合がある。これは、本
来あり得ないパルス幅であるから、ノイズとして判定す
ることになる。上記の場合には３Ｔのパルス幅に対し
て、回転速度の偏差等によって生じるジッタを考慮して
３Ｔと判定しうる最小のパルス幅を上記所定値として定
めておけばよい。また、信号ＥＦＭＩは、実際には３０
［nsec］程度のジッタを含んでいるため、３Ｔ〜１１Ｔ
の各信号はそれぞれ平均をとれば、理論値に対してオフ
セットを持っているので、上記オフセットやジッタを考
慮し、エッジからエッジまでの時間を計ることによって
３Ｔ〜１１Ｔの判定を行っている。

【００３０】上記において、「Ｈ」レベルのパルス幅カ
ウント値は、ノイズ検出回路１３に入力されており、パ
ルス幅カウント値が上記所定値以下であって、該ノイズ
検出回路１３でノイズと判定された場合、このノイズの
カウント値をノイズ検出信号ｓ₁としてＨ区間パルス幅
カウンタ１１に引き渡し、ノイズ直前のパルス幅カウン
ト値とノイズ直後のパルス幅カウント値を連続させると
ともに、Ｈ区間パルス幅カウンタ１１では、ノイズ直後
のパルス幅カウント値にこのノイズのカウント値を加え
ている。これにより、最終的にノイズが除去されたパル
ス幅カウント値ｆ₁がノイズ検出回路１３から出力され
ることになる。同様に、Ｌ区間パルス幅カウンタ１２で
は、「Ｌ」レベルのパルス幅がカウントされ、ノイズ検
出回路１４からは、ノイズが除去されたパルス幅カウン
ト値ｆ₂が出力される。上記で求められたパルス幅カウ
ント値ｆ₁、ｆ₂がそれぞれ信号幅判定回路１５、１６
に与えられるともに、第１速度検出回路３にも与えられ
ている。

【００３１】そして、信号幅判定回路１５においては、
上記パルス幅カウント値ｆ₁と前記第２速度検出回路４
からの速度データｃと、後述する補正量ｕ₁に基づい
て、信号幅情報ｖ₁と位相ズレ量ｔ₁とを出力してい
る。上記信号幅判定回路１５には、図６に示すように加
算回路２１と乗算回路２２と信号幅判定テーブル２３が
設けられており、上記パルス幅カウント値ｆ₁と補正量
ｕ₁とが、加算回路２１に供給され、互いに加算された
後、この加算値と第２速度検出回路４からの速度データ
ｃとが乗算回路２２において乗算される。この乗算値が
信号幅判定テーブル２３に入力され、図７の乗算値に対
応する信号幅情報と位相ズレ量とを示す変換表に基づい
て、信号幅情報ｖ₁と位相ズレ量ｔ₁とが出力される。

【００３２】一方、ゲイン回路１７には、後述の信号幅
判定回路１６で求められた位相ズレ量ｔ₂と、第１速度
検出回路３からの位相補正禁止信号ｅと、第２速度検出
回路４からの位相サーボゲイン切換設定信号ａと、ロッ
クレンジ切換信号ｂとが供給され、位相ズレ量ｔ₂に応
じ、密サーボ時には位相サーボゲイン切換設定信号ａで
指定されるゲインを乗じて、前記補正量ｕ₁を出力して
いる。

【００３３】また、Ｌ区間側でも同様のことが行われて
おり、信号幅判定回路１６で、上記パルス幅カウント値
ｆ₂と速度データｃと、補正量ｕ₂とに基づいて、信号
幅情報ｖ₂と位相ズレ量ｔ₂を出力し、ゲイン回路１８
では、位相ズレ量ｔ₁と、位相補正禁止信号ｅと、位相
サーボゲイン切換設定信号ａと、ロックレンジ切換信号
ｂとが供給され、位相ズレ量ｔ₁に応じて補正量ｕ₂を
出力している。

【００３４】上記補正量ｕ₁、ｕ₂の値は、それぞれ、
直前に信号幅判定回路１５、１６で求められた位相ズレ
量ｔ₂、ｔ₁のみに基づいて設定されているが、これ
は、例えば、Ｌ区間の位相ズレは、その直後のＨ区間の
位相ズレに直接的に関連しており、幅判定に影響を与え
るので、直前のＬ区間の位相ズレ量ｔ₂を考慮してＨ区
間の補正量ｕ₁を決定している。また、直前の数回に亘
る位相ズレ量を考慮して補正量ｕ₁、ｕ₂を設定すれ
ば、各パルス幅信号のバラツキの影響が少なくなるの
で、より正確にパルス幅情報を出力させることができ
る。直前の位相ズレ量ｔ₁、ｔ₂のみを考慮するかどう
かは実際の回路構成やその特性に応じて決定すればよ
い。そして、図５において、「Ｈ」側の信号幅情報ｖ₁
と「Ｌ」側の信号幅情報ｖ₂とが、幅信号生成回路１９
でまとめられて、パルス幅計測値ｎＴとして出力される
ことになる。

【００３５】上記位相制御回路２の構成において、パル
ス幅計測値を得る過程を図８および図９に基づいて以下
に説明する。なお、以下では、パルス幅カウント値
ｆ₁、ｆ₂を上位値、下位値にわけて考えている。パル
ス幅カウント値ｆ₁、ｆ₂は、基本的に信号ＭＣＫを基
準としているが、パルス幅３Ｔ〜１１Ｔとしてカウント
しやすくするために、上位値をパルス幅とし、下位値と
しては、該パルス幅の基準値、すなわち１Ｔ当たりの信
号ＭＣＫの丁度８クロック分となるパルス幅（例えば、
３Ｔであれば、３×８＝２４クロック分となる）を０と
して、その上下に位置する↑エッジ、↓エッジをそれぞ
れ１エッジとカウントし、上方向には８エッジ分、下方
向には７エッジ分をカウントするようにしている。

【００３６】例えば、前記位相制御回路２に対して、信
号ＭＣＫと、図８（ａ）に示す信号ＥＦＭＩとが入力さ
れたとき、信号ＥＦＭＩの↓エッジ付近では、図８
（ｂ）に示すように、パルス幅カウント値の上位値３と
下位値−５が得られる。この場合、Ｈ区間を求めている
のであるから、上記パルス幅カウント値ｆ₁が上位値３
と下位値−５として得られたことになる。

【００３７】上記の説明に基づいて、図９（ａ）に示す
信号ＥＦＭＩが入力された場合を考える。このとき、該
信号ＥＦＭＩのＨ区間のパルス幅をカウントする過程が
図９（ｂ）に示され、Ｌ区間のパルス幅をカウントする
過程が図９（ｃ）に示されている。上記信号ＥＦＭＩに
おいて、本来Ｈ区間が点線で示されるタイミングから立
ち上がるところが、遅れての↑エッジから始まりの
↓エッジの所定のタイミングで終了した結果、Ｈ区間が
図８に示すパルス幅を有していたとすると、上位値が
３、下位値が−５である。また、上記Ｈ区間の直前のＬ
区間における位相ズレ量ｔ₂＝４から求められた補正量
ｕ₁＝２を加算することにより、下位値が−３となる。
上記上位値３と下位値−３によって、前記信号幅判定テ
ーブル２３の変換表（図７）を参照すれば、信号幅情報
ｖ₁が３、位相ズレ量ｔ₁が−２として求まる。同様
に、の↓エッジから始まるＬ区間においては、信号幅
情報ｖ₂が３、位相ズレ量ｔ₂が−１と求まる。上記信
号幅情報ｖ₁、ｖ₂をまとめることにより、図８（ｄ）
に示すパルス幅計測値３Ｔが得られる。

【００３８】以上のように、上記のディジタル信号同期
回路１においては、再生信号の計測を行う上で、実際に
ＰＬＬクロック信号を生成してはいないが、ＰＬＬクロ
ック信号を作る原理を利用して、パルス幅計測値ｎＴを
直接出力することができるので、従来、ディジタルの同
期回路が必要な記録再生装置では、ＰＬＬ回路とＰＬＬ
クロック信号に基づいて、パルス幅計測値ｎＴを求める
構成を設ける必要があったが、本実施の形態で示したデ
ィジタル信号同期回路１のように、単独でパルス幅計測
値ｎＴを求めることができれば、上記記録再生装置にお
ける回路規模を低減することが可能である。

【００３９】また、ノイズによって発生する信号を確実
に検出するともに、転送速度の情報を考慮して、信号の
パルス幅の計測を行うので、より正確なパルス幅の再生
を行うことが可能となる。さらに、上記ディジタル信号
同期回路１は、完全にロジック回路で構成できるので、
ＬＳＩへの高集積化が可能となる。

【００４０】なお、本実施の形態では、信号ＥＦＭＩの
↑エッジから↓エッジ、もしくは↓エッジから↑エッジ
の幅を測定して、３〜１１Ｔとして判別された信号幅
（信号幅情報ｋ）の値を加算するとともに、上記信号幅
（信号幅情報ｋ）と、速度偏差がないとき、すなわち信
号ＥＦＭＩの標準の転送レート時の信号幅との差である
信号幅（信号幅情報ｇ）を加算し、信号幅（信号幅情報
ｋ）の加算値（例えば、７６８Ｔ分）に対する信号幅
（信号幅情報ｇ）の加算値によって、速度偏差を算出す
ることができる。

【００４１】上記の方法について、以下、詳細に説明す
る。信号ＥＦＭＩのエッジからエッジまでを信号ＭＣＫ
の両エッジにて計数し、通常速度で検出されるであろう
理論値からのズレ量から周波数のズレ量に変換し、十分
大きな回数Ｍ回平均する方法が考えられる。ｎＴ（ｎ＝
３〜１１）の幅は回転数の変化により、幅＝ｎＴ／Ｎ（Ｎ＝１倍速の回転速度に対する割合）と表され、これを周波数で表せば、ｆ_Nn＝Ｎ／２ｎＴ …（１）となる。通常（１倍速）時からの周波数の変動量をＦ_n
とすると、

【００４２】

【数１】

【００４３】である。実際の回路においては、ｆ_Nnを実
測し、ｆ_1nを定数として扱う。量子化誤差、ジッタによ
るバラツキを取り除くために十分大きな回数Ｍ回を加算
し、平均値を周波数ズレとしている。すなわち、全体の
周波数の変動量をＦとして、

【００４４】

【数２】

【００４５】である。ただし、

【００４６】

【数３】

【００４７】である。ここで、Ｍが十分大きな値とすれ
ば、上記の第（２）式から、

【００４８】

【数４】

【００４９】である。したがって、周波数の変動量Ｆ
は、

【００５０】

【数５】

【００５１】となる。またこのとき、

【００５２】

【数６】

【００５３】であるので、第（４）式より、

【００５４】

【数７】

【００５５】となり、ｎＴにオフセット量がない場合、
正しくＮが求まる。

【００５６】ところが、実際の信号ＥＦＭＩには、ｎＴ
によって異なる量のオフセットを有している場合がほと
んどである。その発生原因としては、ディスク再生時の
ビット長のバラツキやＲＦアンプの特性が考えられる。
すなわち、第（１）式が次の第（６）式になる結果、第
（７）式になってしまう。

【００５７】

【数８】

【００５８】すると、

【００５９】

【数９】

【００６０】であるから、第（３）式および第（５）式
に相当する式は次の第（９）式になる。

【００６１】

【数１０】

【００６２】したがって、実際の周波数の変動量Ｆにお
いては、分母のＮ・ΔＴ_n（Ｎ）／（ｎ・Ｔ）の項が誤
差として効いてくることがわかる。上記の説明から、こ
の発明では、まずｎＴの信号がΔＴ_n（Ｎ）のオフセッ
トを持っているとき、

【００６３】

【数１１】

【００６４】であり、Ｔ_Nnを十分大きな値Ｍ回サンプル
についてズレ加算器４１で加算すれば、

【００６５】

【数１２】

【００６６】である。したがって、第（11）式より、

【００６７】

【数１３】

【００６８】となる。

【００６９】上記において、分母≧７６８ＴとなるＭで
ズレ量の加算を打切り、そのときの分子の値からＮを求
める。この方式では、ΔＴ_n（Ｎ）による速度検出の誤
差が現れない。また、上記実施の形態では、従来の一般
的な光ディスクへの記録方式を前提として、パルス幅が
３Ｔから１１Ｔの間で変化するものとしたが、上記実施
の形態に限定されることなく、高密度記録等に対応し
て、さらに多く種類のパルス幅の判別を行わせるように
した場合であっても、同様に適用することが可能であ
る。

【００７０】

【発明の効果】請求項１の発明に係るディジタル信号同
期回路は、以上のように、複数の信号幅によって情報が
記録されているディジタル信号を、記録時の時間軸に同
期させるためのディジタル信号同期回路であって、外部
から与えられる固定の基準クロックを整数倍して設定さ
れている各信号幅の基準信号幅を含む信号幅判定範囲
が、互いに重ならないように設定されており、再生され
たディジタル信号のＨ区間またはＬ区間の信号幅を基準
クロックによってカウントした信号幅カウント値が、ど
の信号幅判定範囲に入っているかによって上記ディジタ
ル信号の信号幅を決定して、出力する構成である。それ
ゆえ、例えば、ＰＬＬクロック信号のように、同期の為
の信号を生成することなく、再生されたディジタル信号
の信号幅が得られる。このディジタル信号の記録時の時
間軸が分かっていれば、上記信号幅によって、ディジタ
ル信号を正しく再生することが可能となるので、信号の
変換の段階が少なくなることにより上記ディジタル信号
同期回路を含む、入力信号を記録時の時間軸に同期させ
るために必要な回路規模を小さくすることができ、例え
ば、記録再生装置などの構成をより簡単にすることがで
きるという効果を奏する。

【００７１】請求項２の発明に係るディジタル信号同期
回路は、以上のように、請求項１記載のディジタル信号
同期回路において、カウントを行っている現区間以前の
少なくとも一つ以上の区間からなる区間群の各区間にお
ける基準信号幅からのズレ量の総累積値によって、現区
間の信号幅カウント値を補正する構成である。それゆ
え、現区間の始端のエッジ位置のズレ量の影響が現区間
の信号幅カウント値に加味されるので、より精度の高い
信号幅の計測が行えるようになるという効果を奏する。

【００７２】請求項３の発明に係るディジタル信号同期
回路は、以上のように、請求項１または２記載のディジ
タル信号同期回路において、再生されたディジタル信号
の、連続する複数区間の信号幅カウント値の時間累積平
均値によって算出された転送速度と、該ディジタル信号
が同期するときの転送速度とのズレ量に基づいて、信号
幅カウント値を補正する構成である。再生されたディジ
タル信号の転送速度の規定の値からのズレ量によって、
信号幅カウント値の補正が行われる際に、連続する複数
区間の信号幅カウント値の時間累積平均値を用いること
により、瞬間的な回転変動に追従することによる信号幅
カウント値の誤認識が生じず、全ディジタル信号を通し
て、より正確にディジタル信号を再生することができる
という効果を奏する。

【００７３】請求項４の発明に係るディジタル信号同期
回路は、以上のように、請求項１ないし３のいずれかに
記載のディジタル信号同期回路において、再生信号の中
のある区間をカウントした信号幅カウント値が、情報と
して上記再生信号に含まれ得る最も短い区間の信号幅カ
ウント値よりも短いと判定した場合には、上記信号幅カ
ウント値と上記信号幅の前後に位置する信号幅の信号幅
カウント値とを加えた値を信号幅カウント値として出力
する構成である。それゆえ、再生されたディジタル信号
に含まれるノイズを確実に除去可能であるので、より正
確にディジタル信号を再生することができるという効果
を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係るディジタル信号同
期回路の構成を示すブロック図である。

【図２】図１に示す第１速度検出回路のブロック図であ
る。

【図３】図２のテーブル回路に入力される信号のパルス
幅カウント値の変動を示す説明図である。

【図４】図１に示す第２速度検出回路のブロック図であ
る。

【図５】図１に示す位相制御回路のブロック図である。

【図６】図５に示す信号幅判定回路のブロック図であ
る。

【図７】図６の信号幅判定テーブルにおける入力に対す
る変換値を示す変換表である。

【図８】信号ＥＦＭＩと信号ＭＣＫとからパルス幅をカ
ウントする際の考え方の説明図である。

【図９】信号ＥＦＭＩからパルス幅計測値ｎＴを求める
際の考え方を説明するもので、同図（ａ）は、信号ＥＦ
ＭＩを示すタイミングチャートであり、同図（ｂ）は、
Ｈ区間に係る各信号値を示すタイミングチャートであ
り、同図（ｃ）は、Ｌ区間に係る各信号値を示すタイミ
ングチャートであり、同図（ｄ）は、同図（ａ）の信号
ＥＦＭＩから求められるパルス幅計測値ｎＴを示すタイ
ミングチャートである。

【図１０】従来、ディジタル信号を同期させるために用
いていたディジタルＰＬＬ回路におけるパルス幅の速度
偏差にともなう補正がなされる入力信号ＥＦＭの一例を
示すタイミングチャートである。

【符号の説明】

１ディジタル信号同期回路２位相制御回路３第１速度検出回路４第２速度検出回路５ジッタ検出回路ＭＣＫマスタクロック信号（基準クロック）ＥＦＭＩ信号（ディジタル信号）３Ｔ〜１１Ｔパルス幅（信号幅）ｆ₁、ｆ₂ パルス幅カウント値（信号幅カウント値）

Claims

【特許請求の範囲】

【請求項１】複数の信号幅によって情報が記録されてい
るディジタル信号を、記録時の時間軸に同期させるため
のディジタル信号同期回路であって、外部から与えられる固定の基準クロックを整数倍して設
定されている各信号幅の基準信号幅を含む信号幅判定範
囲が、互いに重ならないように設定されており、再生されたディジタル信号のＨ区間またはＬ区間の信号
幅を基準クロックによってカウントした信号幅カウント
値が、どの信号幅判定範囲に入っているかによって上記
ディジタル信号の信号幅を決定して、出力することを特
徴とするディジタル信号同期回路。
【請求項２】カウントを行っている現区間以前の少なく
とも一つ以上の区間からなる区間群の各区間における基
準信号幅からのズレ量の総累積値によって、現区間の信
号幅カウント値を補正することを特徴とする請求項１に
記載のディジタル信号同期回路。
【請求項３】再生されたディジタル信号の、連続する複
数区間の信号幅カウント値の時間累積平均値によって算
出された転送速度と、該ディジタル信号が同期するとき
の転送速度とのズレ量に基づいて、信号幅カウント値を
補正することを特徴とする請求項１または２に記載のデ
ィジタル信号同期回路。
【請求項４】再生信号の中のある区間をカウントした信
号幅カウント値が、情報として上記再生信号に含まれ得
る最も短い区間の信号幅カウント値よりも短いと判定し
た場合には、上記信号幅カウント値と上記区間の前後に
位置する区間の信号幅カウント値とを加えた値を信号幅
カウント値として出力することを特徴とする請求項１な
いし３のいずれかに記載のディジタル信号同期回路。