JPH1027126A

JPH1027126A - アドレス変換装置

Info

Publication number: JPH1027126A
Application number: JP17944896A
Authority: JP
Inventors: Yukio Masubuchi; 幸夫舛渕; Naoyuki Iwabuchi; 直行岩渕
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1996-07-09
Filing date: 1996-07-09
Publication date: 1998-01-27
Anticipated expiration: 2016-07-09
Also published as: JP3304769B2

Abstract

(57)【要約】【課題】ＸＹ座標をＤＲＡＭのロウアドレスとカラム
アドレスに変換することを、高速かつ簡単な回路で実現
し、また、ＤＲＡＭの高速ページモードの活用を可能と
し、しかも、種々の用紙サイズに対応できるようにす
る。【解決手段】Ｙ座標値を画像メモリ上のロウアドレス
とカラムアドレスのオフセット値に変換し出力する変換
装置３０１と、Ｘ座標値と変換装置３０１から出力され
るカラムアドレスのオフセット値とを加算し、その加算
結果とキャリーとを出力する加算器３０２と、この加算
器３０２から出力されるキャリーと変換装置３０１から
出力されるロウアドレスとを加算し、その加算結果を出
力する加算器３０３とを設け、メモリ制御装置３０６の
制御の下、加算器３０２の加算結果をカラムアドレス、
メモリ制御装置加算器３０３の加算結果をロウアドレス
として、セレクタ３０４の選択を介しＤＲＡＭ２０８に
各々出力するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２次元座標系によ
り表現されたＸ、Ｙ座標値をＤＲＡＭ等の画像メモリに
おけるロウアドレスとカラムアドレスに変換するアドレ
ス変換装置に関する。

【０００２】

【従来の技術】一般に、ポストスクリプトに代表される
ページ記述言語（ＰＤＬ）においてはＸＹの２次元座標
によって描画命令が表される。このため、描画命令を解
釈してレンダリング（画素生成）を行い、得られる画像
データを画像メモリに展開するには、描画命令のＸＹ座
標を画像メモリのアクセスに用いられるアドレスに変換
する必要がある。従来より、こうしたアドレス変換を行
う技術が各種開発されている。

【０００３】例えば、ソフトウェアによってレンダリン
グする場合、画像メモリにＸmax×Ｙmax（ただし、Ｘma
xはＸ座標の最大値、ＹmaxはＹ座標の最大値である）の
描画領域を確保し、与えられる２次元座標（Ｘ，Ｙ）を
次式（１）を用いて１次元アドレスＡｄに変換する、と
いう方法がある。Ａｄ＝Ｘmax×Ｙ＋Ｘ …………（１）この方法では、ＣＰＵ（中央処理装置）によって式
（１）の演算を行うため、ＣＰＵの負荷が重くなり、処
理速度が低下するという問題がある。一方、近年、プリ
ンタ等の画像出力装置が高速化されるに伴い、レンダリ
ングにおいても高速処理に対する要求が強まっている。
そこで、ハードウェアによってレンダリングすることに
より高速描画を行うハードウェアレンダリングが提案さ
れた。

【０００４】ところが、式（１）の演算をハードウェア
で行うには、乗算器の回路が必要となるため、回路の構
成が複雑になるとともに１回の演算に数クロック要する
ことから十分な計算速度を得ることができない。このた
め、従来、ＤＲＡＭのような２次元的なメモリアドレス
空間に対しては、アドレス線の接続を容易にするという
要請もあり、式（１）による変換を行うことなく、Ｙ座
標＝ロウアドレス、Ｘ座標＝カラムアドレスとしてアド
レス指定をするようにしている。

【０００５】しかしながら、この方式においては、高速
アクセスが可能となるものの、描画すべきデータ量より
余分にメモリ容量を確保する必要が生じ、場合によって
はデータ量の２倍以上ものメモリ容量を用意しなければ
ならなかった。例えば、４００[dpi]の解像度でＡ４サ
イズの画像データを想定した場合、そのデータ量は次式
（２），（３）によって与えられる。 297[mm]×400[dpi]÷25.4[mm]＝4677[dot] …………（２） 210[mm]×400[dpi]÷25.4[mm]＝3307[dot] …………（３）しかし、ＤＲＡＭのメモリ容量は２のべき乗で与えられ
るため、上記画像データに対する記憶領域を確保するに
は８１９２[dot]×４０９６[dot]分のメモリが必要とな
り、実際に使用する容量の２．１７倍の容量になってし
まう。同様に、４００[dpi]の解像度でＡ３サイズを想
定した場合、そのデータ量は次式（４），（５）によっ
て与えられる。 420[mm]×400[dpi]÷25.4[mm]＝6614[dot] …………（４） 297[mm]×400[dpi]÷25.4[mm]＝4677[dot] …………（５）この場合も、ＤＲＡＭのメモリ容量は２のべき乗で与え
られることから、上記画像データに対する記憶領域を確
保するには８１９２[dot]×８１９２[dot]分のメモリが
必要となり、実際に使用する容量の２．１７倍になる。

【０００６】こうしたことから、メモリ領域の効率利用
を図る技術として、例えば特開平３−１７２９７４号や
特開平５−１０８４６４号が提案されている。図１８
は、特開平３−１７２９７４号公報に開示された画像メ
モリアクセス方法を示している。この方法では、ｍビッ
トのＸレジスタとｎビットのＹレジスタに対し、画像容
量が２^m+n-1ビット以下の場合には、ＸレジスタとＹレ
ジスタのうちでビット幅の大きいＹレジスタの最上位ビ
ットの値により、この最上位ビットのレジスタ値を除く
レジスタ値に所定の固定値を加算したビット並びと、Ｘ
レジスタのビット並びとを入れ替え、これにより得られ
るビット並びを画像メモリのアドレスとしている。この
方法によれば、図１９に示すメモリマップのように、例
えば４０９６[dot]×４０９６[dot]のメモリ領域に対し
４００[dpi]の解像度でＡ４横サイズの画像データをア
クセスする場合、４０９６[dot]の幅に収まらない画像
データのはみ出し領域Ｓ１については、アドレス線のビ
ット操作によりメモリ上の領域Ｓ２をアクセスすること
になる。

【０００７】しかしながら、この方法においては、以下
のような問題があった。すなわち、ハードウェアレンダ
リングの場合、通常、高速描画を実現するために、高速
ページモードと呼ばれるアクセスモードが活用される。
例えばＤＲＡＭの場合、ロウアドレスとカラムアドレス
からなる２方向のアドレスを指定して２次元のメモリア
ドレス領域をアクセスするが、高速ページモードにおい
ては、カラム方向の連続領域をアクセスする場合にロウ
アドレスを固定してカラムアドレスのみを変化させるこ
とにより高速アクセスが行われる。ところが、上述した
方法では、Ｘ方向あるいはＹ方向に連続したメモリアク
セスを行った場合、はみ出し領域Ｓ１に入った途端にア
クセス方向が変わってしまうため、高速ページモードが
使用できなくなる。このため、この方法においてはメモ
リ領域の効率利用を図ることができるが、ハードウェア
レンダリングが本来目指している高速描画の目的を達成
することができない。

【０００８】次に、図２０は、特開平５−１０８４６４
号公報に開示されたアドレス変換装置を示している。こ
のアドレス変換装置は、ＸＹの２次元座標を画像メモリ
のアドレスに変換する装置であって、Ｘ座標またはＹ座
標の値に応じて複数のアドレス生成パターンのいずれか
１つを選択し、そのアドレス生成パターンに従ってＸＹ
の２次元座標から画像メモリ上のアドレスを生成するも
のである。

【０００９】この方法では、図１９に示す例のようにア
クセス方向が変わるという問題は生じないが、アドレス
線のビット操作によってアドレス変換がなされるため、
はみ出し領域の移動が２のべき乗単位でしか実行できな
いという問題がある。例えば、４００[dpi]の解像度で
Ａ３横サイズの場合、横方向 6614[dot]＜6656 縦方向 4677[dot]＜(4096+512+256) となることから、図２１に示すメモリマップのように、
はみ出し領域Ｓ３を空き領域Ｓ４に上手くアドレス移動
できる。しかしながら、例えば画像データの紙サイズが
１１″×１７″の場合には、横方向 6800[dot]＞6656 縦方向 4400[dot]＜(4096+512+256) となり、横方向がオーバーしてしまい、一意の変換回路
では、画像メモリの容量が許す限りのすべての紙サイズ
に対応できないことになる。もし、１１″×１７″の紙
サイズに対応させようとすれば、変換回路をこの紙サイ
ズ用に作り替える必要があるが、仮にこのサイズ用に変
換回路を作ってしまうと、逆にＡ３サイズに対応できな
くなる。これでは、日本国内および海外の双方に対応す
るプリンタ等に適用することができないなど適用範囲が
限られてしまう。

【００１０】

【発明が解決しようとする課題】本発明は、このような
背景の下になされたもので、その第１の目的とするとこ
ろは、ＸＹ座標で表現された画像データを画像メモリ上
のロウアドレスとカラムアドレスに変換するアドレス変
換を、高速に、かつ簡単な回路で実現でき、また、画像
メモリの高速ページモードの活用を可能とし、しかも、
画像メモリの容量が有す限り種々の用紙サイズに対応す
ることができるアドレス変換装置を提供することにあ
る。

【００１１】また、本発明の第２の目的は、上記第１の
目的に加え、画像メモリに対して高速ページモードによ
るアクセスをするか否かを簡単な回路で容易に制御でき
るアドレス変換装置を提供することにある。

【００１２】また、本発明の第３の目的は、点リスト
（Ｘ，Ｙ）の形式で表現された座標値に限らず、エッジ
リスト（始点のＸ座標，終点のＸ座標，Ｙ座標）、ブロ
ックリスト（始点のＸ座標，終点のＸ座標，始点のＹ座
標，終点のＹ座標）等、各種の形式で座標値が与えられ
る場合に上述した第１または第２の目的を達成すること
ができるアドレス変換装置を提供することにある。

【００１３】また、本発明の第４の目的は、上記第１な
いし第３の目的に加え、画像メモリが有する容量が許す
限り、画像データの種々の紙サイズに適した変換を選択
的に行うことができるアドレス変換装置を提供すること
にある。

【００１４】

【課題を解決するための手段】本発明は、上述した課題
を解決するために、（Ｘ座標、Ｙ座標）の形式で表現さ
れた２次元座標系の座標値を画像メモリ上のロウアドレ
スとカラムアドレスに変換するアドレス変換装置におい
て、入力されるＹ座標値を画像メモリ上のロウアドレス
とカラムアドレスのオフセット値に変換し出力する変換
手段と、入力されるＸ座標値と前記変換手段から出力さ
れるカラムアドレスのオフセット値とを加算し、その加
算結果とキャリーとを出力する第１の加算手段と、前記
第１の加算手段から出力されるキャリーと前記変換手段
から出力されるロウアドレスとを加算し、その加算結果
を出力する第２の加算手段とを具備し、前記第１の加算
手段による加算結果をカラムアドレスとして、前記第２
の加算手段による加算結果をロウアドレスとして前記画
像メモリに各々出力することを特徴としている。

【００１５】また、本発明は、点リスト（Ｘ，Ｙ）の形
式で表現された座標値に限らず、エッジリスト（始点の
Ｘ座標，終点のＸ座標，Ｙ座標）、ブロックリスト（始
点のＸ座標，終点のＸ座標，始点のＹ座標，終点のＹ座
標）等の形式や、同一バスでＸ、Ｙ座標が供給される場
合に対応可能なよう構成することができる。

【００１６】また、本発明は、さらに、ロウアドレスが
変化したか否かを判断し、これによって前記画像メモリ
に対する高速ページモードによるアクセスの可否を決定
するよう構成することができる。

【００１７】また、本発明は、さらに、変換手段をルッ
クアップテーブルとし、その内容を描画すべき画像の画
像サイズ（例えば、各種の紙サイズ）に対応するよう書
き換える構成にすることができる。

【００１８】

【発明の実施の形態】以下、図面を参照して、本発明の
実施形態について説明する。図１は、本発明が適用され
るクライアント／サーバシステムの構成を示すブロック
図である。この図において、パーソナルコンピュータ等
のクライアント１０１は、ポストスクリプト等のＰＤＬ
を用いて描画命令を発行する。この描画命令は、ＬＡＮ
（ローカルエリアネットワーク）等の通信回線を介し、
画像形成装置１０２へ送られる。画像形成装置１０２
は、描画命令を受信すると、これを解釈し、画像形成を
行う。これにより得られる画像データは、印刷装置１０
３へ送られ、印刷出力される。

【００１９】ここで、画像形成装置１０２は、以下のよ
うな構成になっている。すなわち、図２に示すように、
通信回線を制御するＩ／Ｏコントローラ２０４によって
描画命令を受信し、受信した描画命令を記憶装置２０６
に記憶する。ＣＰＵ２０５は、記憶装置２０６から描画
命令を読み出し、ＰＤＬの言語解釈を行い、ハードウェ
アによるレンダリングがしやすい描画命令の中間コード
を生成する。この中間コードには種々の形式がある。例
えば、（Ｘ座標、Ｙ座標、色情報）の形式で表される点
リスト、（始点のＸ座標、終点のＸ座標、Ｙ座標、色情
報）あるいは（Ｘ座標、始点のＹ座標、終点のＹ座標、
色情報）の形式で表されるエッジリスト、（始点のＸ座
標、終点のＸ座標、始点のＹ座標、終点のＹ座標、色情
報）の形式で表されるボックスリストなどである。これ
らの中間コードは、高速描画モジュール２０７によって
アドレス変換され、フレームバッファ２０８に描画され
る。フレームバッファ２０８は、高速性、記憶容量およ
びコストを考慮すれば、一般にＤＲＡＭによって構成す
ることが好ましい。フレームバッファ２０８に対して１
ページ分の描画が終了すると、その描画データが印刷制
御装置２０９を介し印刷装置１０３へ供給される。

【００２０】本発明は、上述した高速描画モジュール２
０７において、ＸＹ座標系で表現された描画命令をフレ
ームバッファ２０８のメモリアドレスに変換するための
アドレス変換装置として構成されるものである。以下、
本発明にかかるアドレス変換装置の幾つかの実施形態に
ついて説明する。

【００２１】Ａ：第１実施形態図１は、本発明にかかるアドレス変換装置の第１実施形
態を示すブロック図である。同図において、このアドレ
ス変換装置には、ＣＰＵ２０５（図２参照）によるＰＤ
Ｌ解釈の結果生成されるＸＹ座標系の描画命令が点リス
ト形式の座標値（Ｘ、Ｙ）として入力される。このう
ち、Ｙ座標は、変換装置３０１に入力される。変換装置
３０１は、入力されるＹ座標をフレームバッファ２０８
を構成するＤＲＡＭ上のアドレスであるロウアドレスと
カラムアドレスに変換する。

【００２２】ここで、図４に示すメモリマップを参照
し、本実施形態におけるアドレス変換の概念を説明す
る。図４（ａ）に示すように、描画すべき画像のサイズ
が例えばＡ４横であるとすると、Ｘ座標は１〜４６７
７、Ｙ座標は１〜３３０７の値をとる。ここで、図中の
ラインＬｉｎｅ１,２,……はＹ座標が共通する画素デー
タである。本実施形態では、このような入力画像のＸ、
Ｙ座標を、例えばカラムアドレスが０〜４０９５、ロウ
アドレスが０〜４０９５のＤＲＡＭ２０８のメモリアド
レスに変換する場合、図４（ｂ）に示すように、ライン
Ｌｉｎｅ１,２,……をメモリの先頭アドレスから順次詰
め込んで行くようにして変換後のメモリアドレスが対応
づけられる。この例では、ラインの長さ（すなわち、Ｘ
座標の最大値である４６７７）がカラムアドレスの最大
値４０９５より大きくなるため、１ラインが次のロウア
ドレスにまたがることになる。このようなアドレス変換
を行うべく、変換装置３０１ではＹ座標の値からロウア
ドレスとラインの先頭位置に対応するカラムアドレスが
求められる。

【００２３】また、変換装置３０１は、高速な変換を行
うためにルックアップテーブルの構成になっている。例
えば、図５に示すように、Ｙ座標をアドレスとしてこれ
に対応するロウアドレスとカラムアドレスのデータを保
持するルックアップテーブルとして構成される。これに
よって、１サイクルでＹ座標をロウアドレスとカラムア
ドレスに変換することが可能になる。このルックアップ
テーブルを例えばＳＲＡＭやマスクＲＯＭ等のメモリデ
バイスを用いて構成する場合、400dpiの解像度でＡ３サ
イズ（すなわち、6614dot×4677dot）の画像データを指
定できるようＹ座標の入力ビット数を１３ビットと仮定
し、ロウアドレスとカラムアドレスをそれぞれ１３ビッ
トとすれば、メモリデバイスが必要とするメモリサイズ
は、 2¹³×26bit＝8k×26bit となる。しかし、一般に市場に流通しているデバイス
は、８ビット単位であることから、 2¹³×32bit＝8k×32bit＝３２ｋＢｙｔｅの容量をもつメモリデバイスを使用することになる。

【００２４】さて、変換装置３０１により変換されたカ
ラムアドレスは、加算器３０２に入力される。加算器３
０２は、全加算器からなっており、入力されるカラムア
ドレスとＸ座標を加算し、その加算結果とキャリーフラ
グ（桁上げを示すフラグ）を出力する。すなわち、変換
装置３０１から出力されるカラムアドレスは、ラインの
先頭位置に対応するいわゆるカラムアドレスのオフセッ
ト値であり、これとＸ座標を加算することにより最終的
なカラムアドレスが確定する。ただし、オフセット値と
Ｘ座標の合計がカラム方向の最大値４０９５を越えた場
合には、ロウアドレスが繰り上がり、この結果がキャリ
ーフラグとして出力される。

【００２５】加算器３０２から出力される加算結果は、
セレクタ３０４に入力され、セレクタ３０４の選択によ
りカラムアドレスとしてＤＲＡＭ２０８のアドレス線に
送出される。一方、加算器３０２から出力されるキャリ
ーフラグは、加算器３０３に入力される。加算器３０３
は、変換装置３０１から出力されるロウアドレスとキャ
リーフラグを加算し、その加算結果を出力する。この加
算結果は、セレクタ３０４に入力され、セレクタ３０４
の選択によりロウアドレスとしてＤＲＡＭ２０８のアド
レス線に送出される。

【００２６】メモリ制御装置３０６は、ＤＲＡＭ２０８
に対しノーマルアクセスをするようにｃａｓ信号とｒａ
ｓ信号を制御する。ここに、ノーマルアクセスとは、メ
モリアクセスの都度、ロウアドレスとカラムアドレスを
あらためて指定するアクセスモードをいう。これに対す
るアクセスモードとして、高速ページモードがある。高
速ページモードでは、ＤＲＡＭ２０８上の連続領域を高
速にアクセスすべく、ロウアドレスを固定してカラムア
ドレスのみがあらためて指定される。なお、高速ページ
モードについては、第２実施形態にて説明する。

【００２７】本実施形態ではノーマルアクセスであるか
ら、ロウアドレスとカラムアドレスが交互に指定され
る。すなわち、メモリ制御装置３０６は、カラムアドレ
スを指定する場合、セレクタ３０４にカラムアドレスを
選択させるセレクト信号を出力するとともに、ｃａｓ信
号をＤＲＡＭ２０８へ出力する。一方、ロウアドレスを
指定する場合、セレクタ３０４にロウアドレスを選択さ
せるセレクト信号を出力するとともに、ｒａｓ信号をＤ
ＲＡＭ２０８へ出力する。

【００２８】次に、図６に示すタイミングチャートを参
照し、上記各部の動作をさらに詳細に説明する。図６に
示すように、基本クロックＣｋに同期して、Ｘ座標とＹ
座標が入力されると、１サイクル後に変換装置３０１か
らロウアドレスＲａ１とカラムアドレスＣａ１が出力さ
れる。そして、さらに１サイクル後には、加算器３０２
からカラムアドレスＣａ２が出力されるとともに、これ
より半サイクル程早いタイミングでキャリーフラグＣｆ
が出力される。このキャリーフラグＣｆが加算器３０３
に入力されることにより、加算器３０３からは加算器３
０２と同じタイミングでロウアドレスＲａ２が出力され
る。

【００２９】また、メモリ制御装置３０６からセレクタ
３０４に対しては、一定周期でＬｏｗとＨｉｇｈを繰り
返すセレクト信号Ｓｓが供給され、これによりセレクタ
３０４は、セレクト信号がＬｏｗレベルのときロウアド
レスＲａ２を選択し、Ｈｉｇｈレベルのときカラムアド
レスＣａ２を選択する。一方、メモリ制御装置３０６か
らＤＲＡＭ２０８に対しては、セレクト信号Ｓｓと同期
して、セレクタ３０４によってロウアドレスＲａ２が選
択されている間に立ち下がるｒａｓ信号と、セレクタ３
０４によってカラムアドレスＣａ２が選択されている間
に立ち下がるｃａｓ信号とが出力される。こうして、Ｄ
ＲＡＭ２０８に対しては、ｒａｓ信号とｃａｓ信号の立
ち下がりによりロウアドレスＲａ２とカラムアドレスＣ
ａ２が交互に指示される（アドレス信号Ａｄ）。

【００３０】このように、本実施形態によれば、簡単な
回路で、かつ、高速にアドレス変換を行うことが可能に
なる。また、特定の紙サイズの画像データに限られるこ
となく、メモリ容量が許す限り、画像データの書き込み
／読み出しが可能になる。さらに、高速ページモードに
よるアクセスを行う場合、これが妨げられるのは、元の
画像のＹ座標が変化する場合以外は、キャリーによるロ
ウアドレスの繰り上げのみであるので、高速ページモー
ドを十分に活用できる。

【００３１】Ｂ：第２実施形態次に、第２実施形態について説明する。図７は、本発明
にかかるアドレス変換装置の第２実施形態を示すブロッ
ク図である。この図において、図３に示す第１実施形態
と共通する部分については、同一符号を付し、説明を省
略する。この実施形態が第１実施形態と異なる点は、メ
モリ制御装置７０６がＤＲＡＭ２０８に対し高速ページ
モードによるメモリアクセスをするようにｃａｓ信号と
ｒａｓ信号を制御するところにある。高速ページモード
によるメモリアクセスは、ロウアドレスに変化がない場
合のみ可能であることから、本実施形態では、メモリ制
御装置７０６が高速ページモードが可能であるか否かを
判断するための構成が追加されている。

【００３２】すなわち、ロウアドレスが変化しないため
の条件としては、次の２つがある。第１の条件は、入力
されるＹ座標に変化がないことである。そして、第２の
条件は、加算器３０２においてキャリー（桁上げ）が発
生していないことである。

【００３３】そこで、第１の条件を判断するための構成
として、ラッチ回路７０１と比較器７０２が新たに追加
されている。すなわち、ラッチ回路７０１でＹ座標をラ
ッチし、このＹ座標と次に入力されるＹ座標とを比較器
７０２において比較する。そして、両者が一致しなけれ
ば比較器７０２の出力信号がアクティブ（Ｈｉｇｈレベ
ル）となり、一致すればインアクティブ（Ｌｏｗレベ
ル）となることにより、比較結果がメモリ制御装置７０
６に伝えられる。一方、第２の条件を判断するために、
加算器３０２から出力されるキャリーフラグをメモリ制
御装置７０６に入力し、キャリーが発生したか否かがメ
モリ制御装置７０６に伝えられる。

【００３４】これにより、メモリ制御装置７０６は、比
較器７０２の出力信号がインアクティブであり、かつ、
加算器３０２においてキャリーフラグがインアクティブ
（すなわち、キャリが発生していない）場合に、高速ペ
ージモードによるメモリアクセスをするようｃａｓ信号
とｒａｓ信号を制御する。その他の場合は、高速ページ
モードを解除し、ノーマルアクセスをする。

【００３５】ここで、図８に示す状態遷移図と図９に示
すテーブルを参照し、メモリ制御装置７０６の詳細を説
明する。図８および図９に示すように、メモリ制御装置
７０６は、リセット時において初期状態ＳＴＡＴＥＩｎ
ｉｔにあり、Ｘ座標およびＹ座標が生成されることによ
りデータライト要求（描画命令）があると、状態ＳＴＡ
ＴＥ１に移行する。このとき、ｒａｓ信号がＨｉｇｈか
らＬｏｗに変わる。そして、メモリ制御装置７０６は、
状態ＳＴＡＴＥ２へと移行し、セレクト信号とｃａｓ信
号がＨｉｇｈからＬｏｗになる。ここで、比較器７０２
の出力信号とキャリーフラグのいずれかがアクティブで
あるか、もしくはＸ座標、Ｙ座標のデータがなくなりデ
ータライト要求がインアクティブになっていれば、初期
状態ＳＴＡＴＥＩｎｉｔへ移行し、それ以外は、高速ペ
ージモードを維持すべく状態ＳＴＡＴＥ１へ移行する。

【００３６】次に、図１０に示すタイミングチャートを
参照し、本実施形態の動作を説明する。同図に示すよう
に、入力されるＹ座標に変化がない間は、ラッチ回路７
０１のラッチデータＬｄと新たに入力されるＹ座標が一
致することから、比較器７０２の出力信号ＣｓがＬｏｗ
レベルを維持する（図中Ｔ１）。一方、Ｙ座標に変化が
あると、ラッチデータＬｄと入力されるＹ座標とが一致
しなくなるため、比較器７０２の出力信号Ｃｓが一定期
間立ち上がる（図中Ｔ２）。

【００３７】また、メモリ制御装置７０６においては、
比較器７０２の出力信号ＣｓがＬｏｗレベルであって、
かつ加算器３０２から出力されるキャリーフラグＣｆが
キャリーがないことを示している場合、ｒａｓ信号がＬ
ｏｗレベルに維持される（図中Ｔ３）。この間、ロウア
ドレスは固定されており、ＤＲＡＭ２０８に新たな値が
指定されることはない。そして、比較器７０２の出力信
号Ｃｓが立ち上がるか、あるいは、キャリーが発生する
と、ｒａｓ信号が一旦立ち上げられ、その立ち下がりに
より新たなロウアドレスＲａ２がＤＲＡＭ２０８に指定
される（図中Ｔ４）。一方、カラムアドレスＣａ２につ
いては、セレクト信号と同期してｃａｓ信号が立ち下げ
る毎に新たな値がＤＲＡＭ２０８に指定される（図中Ｔ
５）。

【００３８】これにより、ロウアドレスＲａ２が変化し
ない間は、高速ページモードにより、ロウアドレスをあ
らためて指定することなく、カラムアドレスＣａ２を連
続して指定することができ（図８に示すアドレス信号Ａ
ｄでは、紙面の都合上連続回数が２回となっているが、
ロウアドレスＲａ２が変化しない限り、カラムアドレス
Ｃａ２の指定が連続する。）、高速なメモリアクセスが
可能となる。

【００３９】このように、本実施形態によれば、簡単な
回路で、ロウアドレスの変化を検出し、これによって画
像メモリに対して高速ページモードによるアクセスをす
るか否かを容易に制御することができ、高速ページモー
ドをより一層活用できるようになる。

【００４０】Ｃ：第３実施形態次に、第３実施形態について説明する。図１１は、本発
明にかかるアドレス変換装置の第３実施形態を示すブロ
ック図である。この図において、図３に示す第１実施形
態と共通する部分については、同一符号を付し、説明を
省略する。この実施形態が第１実施形態と異なる点は、
描画命令がエッジリスト形式の座標値（始点のＸ座標、
終点のＸ座標、Ｙ座標）として入力されるところにあ
る。

【００４１】図１１において、始点および終点のＸ座標
は、計数装置９０１にラッチされ、内部の計数器（図示
略）によってインクリメントされることにより始点から
終点までのＸ座標が順次生成される。こうして生成され
たＸ座標は、第１実施形態と同様、加算器３０２におい
て変換装置３０１から出力されるロウアドレス（ライン
開始点におけるオフセット）と加算される。その後の動
作は第１実施形態と同様である。

【００４２】Ｄ：第４実施形態次に、第４実施形態について説明する。図１２は、本発
明にかかるアドレス変換装置の第４実施形態を示すブロ
ック図である。この図に示す実施形態は、メモリ制御装
置１００６が高速ページモードによるメモリアクセスを
すべくｃａｓ信号とｒａｓ信号を制御するよう図１１に
示す第３実施形態を変形したものである。すなわち、第
３実施形態との関係では、第１実施形態に対する第２実
施形態と同様の関係にたつ。

【００４３】図１２において、座標生成装置たるＣＰＵ
２０５は、第３実施形態と同様、エッジリスト形式の座
標値（始点のＸ座標、終点のＸ座標、Ｙ座標）を計数装
置９０１へ供給するとともに、メモリ制御装置１００６
に対し新たな座標値の発生を知らせるべく座標発生信号
を出力する。すなわち、エッジリストの場合、Ｘ座標が
始点から終点まで変換する間、Ｙ座標は同一値であるた
め、この間は原則としてロウアドレスが変化しないこと
から（ただし、キャリーによる例外がある）高速ページ
モードによるアクセスが可能となる。一方、Ｙ座標が変
わるのは新たに座標値が入力されるタイミングであるか
ら、そのタイミングを知らせるべく座標発生信号がメモ
リ制御装置１００６へ供給される。また、キャリーによ
るロウアドレスの変化を知らせるために加算器３０２か
らキャリーフラグがメモリ制御装置１００６へ供給され
る点は、図７に示す第２実施形態と同様である。

【００４４】これによって、メモリ制御装置１００６
は、座標発生信号がインアクティブ（すなわち、新たな
座標値の入力がない）であり、かつ、加算器３０２にお
いてキャリーが発生していない場合にはロウアドレスが
変化しないことから、高速ページモードによるメモリア
クセスをすべくｃａｓ信号とｒａｓ信号を制御する。そ
の他の場合はロウアドレスが変化するため、ｒａｓ信号
を立ち上げて高速ページモードを解除する。

【００４５】Ｅ：第５実施形態次に、第５実施形態について説明する。図１３は、本発
明にかかるアドレス変換装置の第５実施形態を示すブロ
ック図である。この図において、図３に示す第１実施形
態と共通する部分については、同一符号を付し、説明を
省略する。この実施形態が第１実施形態と異なる点は、
描画命令がブロックリスト形式の座標値（始点のＸ座
標、終点のＸ座標、始点のＹ座標、終点のＹ座標）とし
て入力されるところにある。

【００４６】図１３において、始点および終点のＸ座標
は、計数装置１１０１にラッチされ、内部の計数器（図
示略）によって始点から終点までのＸ座標が生成され
る。、一方、始点および終点のＹ座標は、計数装置１１
０２にラッチされ、内部の計数器（図示略）によって始
点から終点までのＹ座標が生成される。計数装置１１０
１と計数装置１１０２の動作は、まず計数装置１１０１
がＸ座標について始点から終点までの計数を行い、これ
が終点に達したタイミングで、計数装置１１０２がＹ座
標について１つ計数を行い、再び計数装置１１０１がＸ
座標について始点から終点までの計数を行い、計数装置
１１０２がさらに１つ計数する、という手順で行われ、
これが終点のＹ座標に至るまで繰り返される。

【００４７】こうして生成されたＸ座標は、加算器３０
２において変換装置３０１から出力されるロウアドレス
（ライン開始点におけるオフセット）と加算される一
方、Ｙ座標は、加算器３０３において加算器３０２から
出力されるキャリーフラグと加算される。その後の動作
は第１実施形態と同様である。

【００４８】Ｆ：第６実施形態次に、第６実施形態について説明する。図１４は、本発
明にかかるアドレス変換装置の第６実施形態を示すブロ
ック図である。この図に示す実施形態は、メモリ制御装
置１２０６が高速ページモードによるメモリアクセスを
すべくｃａｓ信号とｒａｓ信号を制御するよう図１３に
示す第５実施形態を変形したものである。すなわち、第
５実施形態との関係では、第１実施形態に対する第２実
施形態と同様の関係にたつ。

【００４９】図１４において、Ｙ座標を生成する計数装
置１１０２は、そのカウントアップ動作と同時にカウン
トアップ信号をメモリ制御装置１２０６へ出力する。す
なわち、計数装置１１０２のカウントアップ動作によっ
てＹ座標が変化することから、そのタイミングがカウン
トアップ信号によりメモリ制御装置１２０６に伝えられ
る。また、キャリーによるロウアドレスの変化を知らせ
るために加算器３０２からキャリーフラグがメモリ制御
装置１２０６へ供給される点は、図７に示す第２実施形
態と同様である。

【００５０】これにより、メモリ制御装置１２０６は、
カウントアップ信号が供給されず、かつ、加算器３０２
においてキャリーが発生していない場合にはロウアドレ
スが変化しないことから、高速ページモードによるメモ
リアクセスをすべくｃａｓ信号とｒａｓ信号を制御す
る。その他の場合はロウアドレスが変化するため、ｒａ
ｓ信号を立ち上げて高速ページモードを解除する。

【００５１】Ｇ：第７実施形態次に、第７実施形態について説明する。図１５は、本発
明にかかるアドレス変換装置の第７実施形態を示すブロ
ック図である。この図において、図３に示す第１実施形
態と共通する部分については、同一符号を付し、説明を
省略する。この実施形態が第１実施形態と異なる点は、
リスト形式の座標値（Ｘ、Ｙ）が同一のバスよりＸ座標
かＹ座標かを示すフラグとともに入力されるところにあ
る。例えば、入力される座標値がＸ座標の場合、値
「０」のフラグが付加され、Ｙ座標の場合、値「１」の
フラグが付加される。

【００５２】この入力形式は、例えばアドレスバス幅が
小さい場合において、第５実施形態のようなボックスリ
スト形式のデータを同一バスで転送する場合を想定した
ものである。このような転送は、ボックスリスト形式の
データを一旦アドレス展開した後、各座標データにフラ
グを付加することによって、１つのＹ座標に続けて複数
のＸ座標を連続して転送することにより可能となる。

【００５３】図１５において、入力される座標値に付加
されたフラグの値が「１」の場合、その座標値はＹ座標
であることから一旦ラッチ回路１３０１にラッチされた
後、変換装置３０１に入力される。一方、フラグの値が
「０」の場合、その座標値はＸ座標であることから加算
器３０２に入力される。その後の動作は第１実施形態と
同様である。

【００５４】Ｈ：第８実施形態次に、第８実施形態について説明する。図１６は、本発
明にかかるアドレス変換装置の第８実施形態を示すブロ
ック図である。この図に示す実施形態は、メモリ制御装
置１４０６が高速ページモードによるメモリアクセスを
すべくｃａｓ信号とｒａｓ信号を制御するよう図１５に
示す第７実施形態を変形したものである。すなわち、第
７実施形態との関係では、第１実施形態に対する第２実
施形態と同様の関係にたつ。

【００５５】図１６において、Ｙ座標をラッチするラッ
チ回路１３０１は、そのラッチ動作と同時にラッチイネ
ーブル信号をメモリ制御装置１４０６へ出力する。すな
わち、ラッチ回路１３０１が新たなＹ座標をラッチする
ことによってＹ座標が変化することから、そのタイミン
グがラッチイネーブル信号によりメモリ制御装置１４０
６に伝えられる。また、キャリーによるロウアドレスの
変化を知らせるために加算器３０２からキャリーフラグ
がメモリ制御装置１４０６へ供給される点は、図７に示
す第２実施形態と同様である。

【００５６】これにより、メモリ制御装置１４０６は、
ラッチイネーブル信号が供給されず、かつ、加算器３０
２においてキャリーが発生していない場合にはロウアド
レスが変化しないことから、高速ページモードによるメ
モリアクセスをすべくｃａｓ信号とｒａｓ信号を制御す
る。その他の場合はロウアドレスが変化するため、ｒａ
ｓ信号を立ち上げて高速ページモードを解除する。

【００５７】Ｉ：第９実施形態次に、第９実施形態について説明する。図１７は、本発
明にかかるアドレス変換装置の第９実施形態を示すブロ
ック図である。この図において、図３に示す第１実施形
態と共通する部分については、同一符号を付し、説明を
省略する。この実施形態が第１実施形態と異なる点は、
変換装置１５０１のルックアップテーブルを書き換え可
能なメモリにより構成し、その内容を書き込み装置１５
０７によって書き換えるようにしたところにある。

【００５８】すなわち、書き込み装置１５０７は、変換
装置１５０１がもつメモリ容量の範囲内で画像データの
種々の紙サイズ（Ａ４横、Ｂ５縦など）に対応したアド
レス変換を行うためのルックアップテーブルを複数記憶
しており、装置の初期化時あるいは入力画像の紙サイズ
が変更されたタイミングで、そのときの入力画像の紙サ
イズに対応するルックアップテーブルを変換装置１５０
１に転送し、その内容を書き換えるようになっている。
これにより、変換装置１５０１においては、入力画像の
紙サイズに適したアドレス変換が行われる。その他の構
成および動作については第１実施形態と同様である。

【００５９】Ｊ：変形例なお、本発明における高速ページモードとは、ロウアド
レスを固定して連続領域を高速にアクセスするアクセス
モードを総称したものであり、一般に呼ばれている高速
ページモードを改良したハイパーページモード等その他
の同種のアクセスモードすべてを包含する概念である。
したがって、本発明は、ロウアドレスを固定して連続領
域を高速にアクセスするすべてのアクセスモードに適用
可能である。

【００６０】また、実施形態では、フレームバッファ２
０８としてＤＲＡＭを用いたことからロウアドレスとカ
ラムアドレスへの変換と称したが、本発明は、メモリの
アドレス領域を２次元のアドレスに分けて各々指定する
ものであれば、その他のメモリ素子に適用することはも
ちろん可能であり、ロウアドレス、カラムアドレス等の
名称によって限定されるものではない。

【００６１】また、実施形態においては、画像データの
書き込み時を想定して描画命令が発行された場合を例と
して説明したが、本発明は、書き込み時に限らす、読み
出しの時の場合にも適用可能であり、前述のように書き
込まれた画像データを読み出す読出命令が発行された場
合に同様のアドレス変換を行うことによりアクセスが可
能である。

【００６２】また、実施形態においては、２元座標系に
おける位置を、説明の便宜上、Ｘ座標、Ｙ座標と称して
いるが、仮にＸ方向とＹ方向と入れ換えたとしても、同
様に本発明を適用することができる。

【００６３】

【発明の効果】以上説明したように、請求項１および１
１記載の発明によれば、ＸＹ座標で表現された画像デー
タを画像メモリ上のロウアドレスとカラムアドレスに変
換するアドレス変換を、高速に、かつ簡単な回路で実現
でき、また、画像メモリの高速ページモードの活用を可
能とし、しかも、画像メモリの容量が有す限り種々の用
紙サイズに対応することができる、という効果が得られ
る。

【００６４】また、請求項３、５、７、１２〜１４に記
載の発明によれば、点リスト（Ｘ，Ｙ）の形式で表現さ
れた座標値に限らず、エッジリスト（始点のＸ座標，終
点のＸ座標，Ｙ座標）、ブロックリスト（始点のＸ座
標，終点のＸ座標，始点のＹ座標，終点のＹ座標）等の
形式や、同一バスでＸ、Ｙ座標が供給される場合に、請
求項１記載の発明による効果が得られる。

【００６５】また、請求項２、４、６、８に記載の発明
によれば、請求項１記載の発明による効果に加え、画像
メモリに対して高速ページモードによるアクセスをする
か否かを簡単な回路で容易に制御することができる。

【００６６】また、請求項９、１０に記載の発明によれ
ば、、請求項１記載の発明による効果に加え、変換手段
におけるルックアップテーブルの内容を書き換えること
ができ、各種の紙サイズに適した変換等を行うことが可
能になる。

【００６７】

【図面の簡単な説明】

【図１】本発明が適用されるクライアント／サーバシ
ステムの構成例を示すブロック図である。

【図２】同システムにおける画像形成装置の構成を示
すブロック図である。

【図３】本発明の第１実施形態の構成を示すブロック
である。

【図４】本発明のアドレス変換の概念を説明するため
の図であり、（ａ）は入力画像を、（ｂ）はメモリマッ
プを示している。

【図５】同実施形態おける変換装置のルックアップテ
ーブルの例を示す図である。

【図６】同実施形態の動作を説明するためのタイミン
グチャートである。

【図７】本発明の第２実施形態の構成を示すブロック
である。

【図８】同実施形態におけるメモリ制御装置の詳細を
説明するための状態遷移図である。

【図９】同メモリ制御装置の詳細を説明するための状
態遷移テーブルである。

【図１０】同実施形態の動作を説明するためのタイミ
ングチャートである。

【図１１】本発明の第３実施形態の構成を示すブロッ
クである。

【図１２】本発明の第４実施形態の構成を示すブロッ
クである。

【図１３】本発明の第５実施形態の構成を示すブロッ
クである。

【図１４】本発明の第６実施形態の構成を示すブロッ
クである。

【図１５】本発明の第７実施形態の構成を示すブロッ
クである。

【図１６】本発明の第８実施形態の構成を示すブロッ
クである。

【図１７】本発明の第９実施形態の構成を示すブロッ
クである。

【図１８】従来技術の第１の例を説明するためのブロ
ック図である。

【図１９】従来技術の第１の例を説明するためのメモ
リマップである。

【図２０】従来技術の第２の例を説明するためのブロ
ック図である。

【図２１】従来技術の第２の例を説明するためのメモ
リマップである。

【符号の説明】

１０１…クライアント、１０２…画像形成装置、１０３
…印刷装置、２０４…Ｉ／Ｏコントローラ、２０５…Ｃ
ＰＵ、２０６…記憶装置、２０７…高速描画モジュール
（アドレス変換装置）、２０８…フレームバッファ（画
像メモリ）、２０９…印刷制御装置、３０１，１５０１
…変換装置（変換手段）、３０２…加算器（第１の加算
手段）、３０３…加算器（第２の加算手段）、３０４…
セレクタ、３０６，７０６，１００６，１２０６，１４
０６…メモリ制御装置（アドレス制御手段）、７０１，
１３０１…ラッチ、７０２…比較器、９０１，１１０
１，１１０２…計数装置（Ｘ座標生成手段、Ｙ座標生成
手段）、１５０７…書き込み装置。

Claims

【特許請求の範囲】

【請求項１】２次元座標系におけるＸ座標およびＹ座
標で示される座標値を画像メモリのロウアドレスおよび
カラムアドレスに変換するアドレス変換装置であって、入力されるＹ座標値を画像メモリ上のロウアドレスとカ
ラムアドレスのオフセット値に変換し出力する変換手段
と、入力されるＸ座標値と前記変換手段から出力されるカラ
ムアドレスのオフセット値とを加算し、その加算結果と
キャリーとを出力する第１の加算手段と、前記第１の加算手段から出力されるキャリーと前記変換
手段から出力されるロウアドレスとを加算し、その加算
結果を出力する第２の加算手段とを具備し、前記第１の加算手段による加算結果をカラムアドレスと
して、前記第２の加算手段による加算結果をロウアドレ
スとして前記画像メモリに各々出力することを特徴とす
るアドレス変換装置。
【請求項２】請求項１記載のアドレス変換装置におい
て、入力されるＹ座標値が前回の入力値から変化したか否か
を検出し、その検出結果を出力する検出手段と、前記検出手段から出力される検出結果と前記第２の加算
手段から出力されるキャリーとに基づきロウアドレスが
変化したか否かを判断し、これによって前記画像メモリ
に対する高速ページモードによるアクセスの可否を決定
するアクセス制御手段とを具備することを特徴とするア
ドレス変換装置。
【請求項３】２次元座標系における始点のＸ座標、終
点のＸ座標および終点のＹ座標で示される座標値を画像
メモリのロウアドレスおよびカラムアドレスに変換する
アドレス変換装置であって、入力される始点と終点のＸ座標値に基づき始点から終点
までのＸ座標値を順次生成するＸ座標生成手段と、入力されるＹ座標値を画像メモリ上のロウアドレスとカ
ラムアドレスのオフセット値に変換する変換手段と、前記Ｘ座標生成手段によって生成されるＸ座標値と前記
変換手段から出力されるカラムアドレスのオフセット値
とを加算し、その加算結果とキャリーとを出力する第１
の加算手段と、前記第１の加算手段から出力されるキャリーと前記変換
手段から出力されるロウアドレスとを加算し、その加算
結果を出力する第２の加算手段とを具備し、前記第１の加算手段による加算結果をカラムアドレスと
して、前記第２の加算手段による加算結果をロウアドレ
スとして前記画像メモリに各々出力することを特徴とす
るアドレス変換装置。
【請求項４】請求項３記載のアドレス変換装置におい
て、前段の座標発生装置が座標値を生成する毎にそのタイミ
ングを示す座標生成報知信号を出力するとともに、前記座標発生装置から出力される座標生成報知信号と前
記第２の加算手段から出力されるキャリーとに基づきロ
ウアドレスが変化したか否かを判断し、これによって前
記画像メモリに対する高速ページモードによるアクセス
の可否を決定するアクセス制御手段を具備することを特
徴とするアドレス変換装置。
【請求項５】２次元座標系における始点のＸ座標、終
点のＸ座標、始点のＹ座標および終点のＹ座標で示され
る座標値を画像メモリのロウアドレスおよびカラムアド
レスに変換するアドレス変換装置であって、入力される始点と終点のＸ座標値に基づき始点から終点
までのＸ座標値を順次生成するＸ座標生成手段と、入力される始点と終点のＹ座標値に基づき始点から終点
までのＹ座標値を順次生成するＹ座標生成手段と、前記Ｙ座標生成手段によって生成されるＹ座標値を画像
メモリ上のロウアドレスとカラムアドレスのオフセット
値に変換する変換手段と、前記Ｘ座標生成手段によって生成されるＸ座標値と前記
変換手段から出力されるカラムアドレスのオフセット値
とを加算し、その加算結果とキャリーとを出力する第１
の加算手段と、前記第１の加算手段から出力されるキャリーと前記変換
手段から出力されるロウアドレスとを加算し、その加算
結果を出力する第２の加算手段とを具備し、前記第１の加算手段による加算結果をカラムアドレスと
して、前記第２の加算手段による加算結果をロウアドレ
スとして前記画像メモリに各々出力することを特徴とす
るアドレス変換装置。
【請求項６】請求項５記載のアドレス変換装置におい
て、前記Ｙ座標生成手段は、Ｙ座標値を生成する毎にそのタ
イミングを示す座標生成報知信号を出力するとともに、前記Ｙ座標生成手段から出力される座標生成報知信号と
前記第２の加算手段から出力されるキャリーとに基づき
ロウアドレスが変化したか否かを判断し、これによって
前記画像メモリに対する高速ページモードによるアクセ
スの可否を決定するアクセス制御手段を具備することを
特徴とするアドレス変換装置。
【請求項７】Ｙ座標か否かを識別する識別情報ととも
に同一バスを介して入力される２次元座標系のＸ、Ｙ座
標値を画像メモリ上のロウアドレスとカラムアドレスに
変換するアドレス変換装置において、前記識別情報に基づきＹ座標値を保持する保持手段と、前記保持手段によって保持されたＹ座標値を画像メモリ
上のロウアドレスとカラムアドレスのオフセット値に変
換し出力する変換手段と、入力されるＸ座標値と前記変換手段から出力されるカラ
ムアドレスのオフセット値とを加算し、その加算結果と
キャリーとを出力する第１の加算手段と、前記第１の加算手段から出力されるキャリーと前記変換
手段から出力されるロウアドレスとを加算し、その加算
結果を出力する第２の加算手段とを具備し、前記第１の加算手段による加算結果をカラムアドレスと
して、前記第２の加算手段による加算結果をロウアドレ
スとして前記画像メモリに各々出力することを特徴とす
るアドレス変換装置。
【請求項８】請求項７記載のアドレス変換装置におい
て、前記保持手段は、Ｙ座標値を保持したタイミングを示す
座標保持報知信号を出力するとともに、前記保持手段から出力される座標保持報知信号と前記第
２の加算手段から出力されるキャリーとに基づきロウア
ドレスが変化したか否かを判断し、これによって前記画
像メモリに対する高速ページモードによるアクセスの可
否を決定するアクセス制御手段を具備することを特徴と
するアドレス変換装置。
【請求項９】請求項１ないし８のいずれかに記載のア
ドレス変換装置において、前記変換手段は、ルックアップテーブルによって構成さ
れるとともに、前記ルックアップテーブルの内容を書き換える書換手段
を具備することを特徴とするアドレス変換装置。
【請求項１０】請求項９に記載のアドレス変換装置に
おいて、前記書換手段は、複数の画像サイズに対応したルックア
ップテーブルを記憶し、当該描画すべき画像の画像サイ
ズに対応するルックアップテーブルを選択して前記変換
手段の内容を書き換えることを特徴とするアドレス変換
装置。
【請求項１１】画像を描画すべき位置を２次元座標系
におけるＸ座標およびＹ座標の座標値で指定する座標生
成手段と、画像データを記憶する画像メモリと、前記座標値を前記画像メモリ上のロウアドレスとカラム
アドレスのオフセット値に変換する変換手段と、入力されるＸ座標値と前記変換手段から出力されるカラ
ムアドレスのオフセット値とを加算し、その加算結果と
キャリーとを出力する第１の加算手段と、前記第１の加算手段から出力されるキャリーと前記変換
手段から出力されるロウアドレスとを加算し、その加算
結果を出力する第２の加算手段とを具備し、前記第１の加算手段による加算結果をカラムアドレスと
して、前記第２の加算手段による加算結果をロウアドレ
スとして前記画像メモリに各々出力することを特徴とす
るアドレス変換装置。
【請求項１２】画像を描画すべき位置を２次元座標系
における始点のＸ座標、終点のＸ座標および終点のＹ座
標で示される座標値で指定する座標生成手段と、画像データを記憶する画像メモリと、前記座標値を前記画像メモリ上のロウアドレスとカラム
アドレスのオフセット値に変換する変換手段と、入力される始点と終点のＸ座標値に基づき始点から終点
までのＸ座標値を順次生成するＸ座標生成手段と、入力されるＹ座標値を画像メモリ上のロウアドレスとカ
ラムアドレスのオフセット値に変換する変換手段と、前記Ｘ座標生成手段によって生成されるＸ座標値と前記
変換手段から出力されるカラムアドレスのオフセット値
とを加算し、その加算結果とキャリーとを出力する第１
の加算手段と、前記第１の加算手段から出力されるキャリーと前記変換
手段から出力されるロウアドレスとを加算し、その加算
結果を出力する第２の加算手段とを具備し、前記第１の加算手段による加算結果をカラムアドレスと
して、前記第２の加算手段による加算結果をロウアドレ
スとして前記画像メモリに各々出力することを特徴とす
るアドレス変換装置。
【請求項１３】画像を描画すべき位置を２次元座標系
における始点のＸ座標、終点のＸ座標、始点のＹ座標お
よび終点のＹ座標で示される座標値で指定する座標生成
手段と、画像データを記憶する画像メモリと、入力される始点と終点のＸ座標値に基づき始点から終点
までのＸ座標値を順次生成するＸ座標生成手段と、入力される始点と終点のＹ座標値に基づき始点から終点
までのＹ座標値を順次生成するＹ座標生成手段と、前記Ｙ座標生成手段によって生成されるＹ座標値を画像
メモリ上のロウアドレスとカラムアドレスのオフセット
値に変換する変換手段と、前記Ｘ座標生成手段によって生成されるＸ座標値と前記
変換手段から出力されるカラムアドレスのオフセット値
とを加算し、その加算結果とキャリーとを出力する第１
の加算手段と、前記第１の加算手段から出力されるキャリーと前記変換
手段から出力されるロウアドレスとを加算し、その加算
結果を出力する第２の加算手段とを具備し、前記第１の加算手段による加算結果をカラムアドレスと
して、前記第２の加算手段による加算結果をロウアドレ
スとして前記画像メモリに各々出力することを特徴とす
るアドレス変換装置。
【請求項１４】Ｙ座標か否かを識別する識別情報とと
もに２次元座標系のＸ、Ｙ座標値を同一バスを介して指
定する座標生成手段と、画像データを記憶する画像メモリと、前記識別情報に基づきＹ座標値を保持する保持手段と、前記保持手段によって保持されたＹ座標値を画像メモリ
上のロウアドレスとカラムアドレスのオフセット値に変
換し出力する変換手段と、入力されるＸ座標値と前記変換手段から出力されるカラ
ムアドレスのオフセット値とを加算し、その加算結果と
キャリーとを出力する第１の加算手段と、前記第１の加算手段から出力されるキャリーと前記変換
手段から出力されるロウアドレスとを加算し、その加算
結果を出力する第２の加算手段とを具備し、前記第１の加算手段による加算結果をカラムアドレスと
して、前記第２の加算手段による加算結果をロウアドレ
スとして前記画像メモリに各々出力することを特徴とす
るアドレス変換装置。