JPH10270633A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH10270633A JPH10270633A JP6847197A JP6847197A JPH10270633A JP H10270633 A JPH10270633 A JP H10270633A JP 6847197 A JP6847197 A JP 6847197A JP 6847197 A JP6847197 A JP 6847197A JP H10270633 A JPH10270633 A JP H10270633A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- surge
- noise
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 ノイズ・サージ入力、とくにインパルス性サ
ージに対して無防備で、容易に破壊に至る集積回路素子
の、いわば宿命的な弱点を克服するとともに、小型化、
組立の省力化、信頼性向上に資するコンパクトな集積回
路装置を提供することである。 【解決手段】 コンデンサ機能とともに降伏電圧を有す
る非線形抵抗特性を示す窒化シリコン膜を採用したサー
ジ・ノイズ吸収素子３−１と、集積回路素子２−１とを
同一パッケージ１に収納して集積回路装置を構成する。
ージに対して無防備で、容易に破壊に至る集積回路素子
の、いわば宿命的な弱点を克服するとともに、小型化、
組立の省力化、信頼性向上に資するコンパクトな集積回
路装置を提供することである。 【解決手段】 コンデンサ機能とともに降伏電圧を有す
る非線形抵抗特性を示す窒化シリコン膜を採用したサー
ジ・ノイズ吸収素子３−１と、集積回路素子２−１とを
同一パッケージ１に収納して集積回路装置を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、サージ・ノイズ吸
収機能を有する集積回路装置に関する。
収機能を有する集積回路装置に関する。
【０００２】
【従来の技術】半導体集積回路を、電源入力ライン、信
号ラインにおけるノイズ、とりわけサージから保護する
ための方策は不可欠である。ノイズを除去し、サージ電
圧から半導体集積回路を保護するためには、コンデンサ
素子、チップインダクタ、バリスタ、あるいはこれらの
結合によって構成されるノイズ、またはサージ吸収手段
は有用である。とくにバイパスコンデンサは、電源の入
力ラインでノイズを除去し、半導体集積回路の保護に不
可欠とされてきた。
号ラインにおけるノイズ、とりわけサージから保護する
ための方策は不可欠である。ノイズを除去し、サージ電
圧から半導体集積回路を保護するためには、コンデンサ
素子、チップインダクタ、バリスタ、あるいはこれらの
結合によって構成されるノイズ、またはサージ吸収手段
は有用である。とくにバイパスコンデンサは、電源の入
力ラインでノイズを除去し、半導体集積回路の保護に不
可欠とされてきた。
【０００３】
【発明が解決しようとする課題】ところで、バイパスコ
ンデンサと呼ばれるコンデンサ素子や、チップインダク
タ、バリスタでは、いわゆるスパイクノイズによる回路
破壊を回避し切れないため、電源入力ラインにおける外
来サージ、誘導負荷からのサージ、信号ラインに重畳さ
れた高周波ノイズ成分、あるいは静電気等によるインパ
ルス性サージを十分にクランプできず、集積回路を保護
することができない。これら従来のコンデンサ素子は、
サージ耐量が小さく、静電気等の異常信号によって破壊
される恐れが高い。必要に応じてチップ型バリスタの負
荷（外付け）に依存しているのが現状である。
ンデンサと呼ばれるコンデンサ素子や、チップインダク
タ、バリスタでは、いわゆるスパイクノイズによる回路
破壊を回避し切れないため、電源入力ラインにおける外
来サージ、誘導負荷からのサージ、信号ラインに重畳さ
れた高周波ノイズ成分、あるいは静電気等によるインパ
ルス性サージを十分にクランプできず、集積回路を保護
することができない。これら従来のコンデンサ素子は、
サージ耐量が小さく、静電気等の異常信号によって破壊
される恐れが高い。必要に応じてチップ型バリスタの負
荷（外付け）に依存しているのが現状である。
【０００４】しかしながら、チップ型ＺｎＯバリスタ
も、サージ電圧の立ち上がりに追従できないものがあ
る。
も、サージ電圧の立ち上がりに追従できないものがあ
る。
【０００５】一方、バイパスコンデンサの接続は、一方
において、高集積化にともなう小型化、組立の省力化、
信頼性向上のいずれにおいても障害となっている。バイ
パスコンデンサのみならず、ノイズおよびサージ吸収の
ための他の素子や回路に対しても、事情は同様である。
において、高集積化にともなう小型化、組立の省力化、
信頼性向上のいずれにおいても障害となっている。バイ
パスコンデンサのみならず、ノイズおよびサージ吸収の
ための他の素子や回路に対しても、事情は同様である。
【０００６】サージおよびノイズ吸収手段が集積回路と
一体として形成されている少数の集積回路素子を除き、
多くの集積回路素子は、それ自体はサージおよびノイズ
に対して無防備であり、前述のような問題をはらんでい
る。
一体として形成されている少数の集積回路素子を除き、
多くの集積回路素子は、それ自体はサージおよびノイズ
に対して無防備であり、前述のような問題をはらんでい
る。
【０００７】そこで、本発明の技術的課題（目的）は、
主として、ノイズ・サージ入力、特にインパルス性サー
ジに対して無防備で、容易に破壊に至る集積回路素子
の、いわば宿命的な弱点を克服するとともに、小型化、
組立の省力化、信頼性向上に資するコンパクトな集積回
路装置を提供することである。
主として、ノイズ・サージ入力、特にインパルス性サー
ジに対して無防備で、容易に破壊に至る集積回路素子
の、いわば宿命的な弱点を克服するとともに、小型化、
組立の省力化、信頼性向上に資するコンパクトな集積回
路装置を提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、集積回
路素子が包含されたＩＣチップと、該ＩＣチップを収納
するためのパッケージとを備える集積回路装置におい
て、前記パッケージは、サージ・ノイズ吸収素子が包含
されたバリスタチップを更に収納していることを特徴と
する集積回路装置が得られる。
路素子が包含されたＩＣチップと、該ＩＣチップを収納
するためのパッケージとを備える集積回路装置におい
て、前記パッケージは、サージ・ノイズ吸収素子が包含
されたバリスタチップを更に収納していることを特徴と
する集積回路装置が得られる。
【０００９】
【発明の実施の形態】本発明の実施の形態による集積回
路装置は、パッケージにサージ・ノイズ吸収素子（以
下、ノイズ吸収素子ともいう）が包含されたバリスタチ
ップを備えている。
路装置は、パッケージにサージ・ノイズ吸収素子（以
下、ノイズ吸収素子ともいう）が包含されたバリスタチ
ップを備えている。
【００１０】バリスタチップ内のノイズ吸収素子は、パ
ッケージ内部で、ＩＣチップとパッケージから外に突出
した端子電極にそれぞれ接続されている。サージ・ノイ
ズ吸収素子は、コンデンサ機能とともに、降伏電圧を有
する非線形抵抗特性を有しているサージ・ノイズ吸収素
子は、基板上に一方の電極、誘電体膜、および他方の電
極の各層を順次積み重ねて形成されている。誘導体膜
は、窒化シリコン膜からなりとくに減圧ＣＶＤ成膜法に
よって形成されたものが有効である。サージ・ノイズ吸
収素子は、アルミナの絶縁体基板、または、シリコン基
板を備えている。シリコン基板の場合は、全体または一
部の抵抗率が１Ω・ｃｍ以下の領域が形成され、この領
域は、予め定められた濃度の燐（Ｐ）、砒素（Ａｓ）ま
たはボロン（Ｂ）のドーパントのうち少なくとも一つを
拡散されて形成される。
ッケージ内部で、ＩＣチップとパッケージから外に突出
した端子電極にそれぞれ接続されている。サージ・ノイ
ズ吸収素子は、コンデンサ機能とともに、降伏電圧を有
する非線形抵抗特性を有しているサージ・ノイズ吸収素
子は、基板上に一方の電極、誘電体膜、および他方の電
極の各層を順次積み重ねて形成されている。誘導体膜
は、窒化シリコン膜からなりとくに減圧ＣＶＤ成膜法に
よって形成されたものが有効である。サージ・ノイズ吸
収素子は、アルミナの絶縁体基板、または、シリコン基
板を備えている。シリコン基板の場合は、全体または一
部の抵抗率が１Ω・ｃｍ以下の領域が形成され、この領
域は、予め定められた濃度の燐（Ｐ）、砒素（Ａｓ）ま
たはボロン（Ｂ）のドーパントのうち少なくとも一つを
拡散されて形成される。
【００１１】以下に本発明の実施の形態について、図面
を参照して説明する。
を参照して説明する。
【００１２】図１を参照して、本発明の実施の形態によ
る集積回路装置の構造を説明する。図１において、同一
のパッケージ１に、集積回路素子２−１を包含するＩＣ
チップ２とノイズ吸収素子３−１を包含するバリスタチ
ップ３が収納され、それぞれパッケージ１の内部で端子
電極４に接続されている。すなわち、集積回路装置は、
集積回路素子２−１の電源入力ラインまたは信号ライン
にノイズ吸収素子３−１を接続して、サージ・ノイズを
除去し、集積回路素子２−１を保護する構造をなしてい
る。
る集積回路装置の構造を説明する。図１において、同一
のパッケージ１に、集積回路素子２−１を包含するＩＣ
チップ２とノイズ吸収素子３−１を包含するバリスタチ
ップ３が収納され、それぞれパッケージ１の内部で端子
電極４に接続されている。すなわち、集積回路装置は、
集積回路素子２−１の電源入力ラインまたは信号ライン
にノイズ吸収素子３−１を接続して、サージ・ノイズを
除去し、集積回路素子２−１を保護する構造をなしてい
る。
【００１３】図２には、本発明による集積回路装置にお
いて、集積回路素子２−１とともに搭載されるノイズ吸
収素子３−１を包含するバリスタチップの要部断面図が
示されている。
いて、集積回路素子２−１とともに搭載されるノイズ吸
収素子３−１を包含するバリスタチップの要部断面図が
示されている。
【００１４】図２において、集積回路装置は、主面１１
−１を持ち絶縁体であるアルミナから成る基板１１を備
え、アルミナ基板１１の主面１１−１上に、厚さが夫々
５０００オングストロームの二つの一方および他方の電
極用導電体膜１３と１４との間に、厚さ５０オングスト
ロームから２００オングストロームの間の、任意の膜厚
とした窒化シリコン（Ｓｉ3 Ｎ4 ）膜１７による誘電体
膜層を挟んで、積み重ねるように形成されている。後述
するように、降伏電圧の値は、膜厚と相関があるため、
目標とする降伏電圧に合わせて膜厚を選択することがで
きる。一方および他方の電極用導電体膜１３および１４
は、スパッタ法によって、Ｔｉ，Ｗ，Ｔａ，Ａｌ，Ｃｕ
等で形成される。窒化シリコン膜１７は、約７５０℃の
温度において、アンモニア（ＮＨ3 ）およびジクロルシ
ラン（ＳｉＨ2 Ｃｌ2 ）の混合ガスを用いた減圧ＣＶＤ
（ＬＰＣＶＤ）法によって形成される。
−１を持ち絶縁体であるアルミナから成る基板１１を備
え、アルミナ基板１１の主面１１−１上に、厚さが夫々
５０００オングストロームの二つの一方および他方の電
極用導電体膜１３と１４との間に、厚さ５０オングスト
ロームから２００オングストロームの間の、任意の膜厚
とした窒化シリコン（Ｓｉ3 Ｎ4 ）膜１７による誘電体
膜層を挟んで、積み重ねるように形成されている。後述
するように、降伏電圧の値は、膜厚と相関があるため、
目標とする降伏電圧に合わせて膜厚を選択することがで
きる。一方および他方の電極用導電体膜１３および１４
は、スパッタ法によって、Ｔｉ，Ｗ，Ｔａ，Ａｌ，Ｃｕ
等で形成される。窒化シリコン膜１７は、約７５０℃の
温度において、アンモニア（ＮＨ3 ）およびジクロルシ
ラン（ＳｉＨ2 Ｃｌ2 ）の混合ガスを用いた減圧ＣＶＤ
（ＬＰＣＶＤ）法によって形成される。
【００１５】反応式は、
【数１】 となる。
【００１６】耐熱絶縁層１８には、ＳｉＯ2 ，ＳｉＯ4
等の酸化硅素膜、ＳｉＮx のシリコン窒化膜が好適で、
常圧ＣＶＤ法あるいはプラズマＣＶＤ法等によって形成
される。これらの方法による形成速度は、減圧ＣＶＤ
（ＬＰＣＶＤ）法よりも１桁程度大きい。
等の酸化硅素膜、ＳｉＮx のシリコン窒化膜が好適で、
常圧ＣＶＤ法あるいはプラズマＣＶＤ法等によって形成
される。これらの方法による形成速度は、減圧ＣＶＤ
（ＬＰＣＶＤ）法よりも１桁程度大きい。
【００１７】このように構成されたサージ・ノイズ吸収
素子３−１は、コンデンサ素子である。このコンデンサ
素子の静電容量は１７ｎＦで、１５Ｖ（ボルト）の降伏
電圧（図４参照）を示す。
素子３−１は、コンデンサ素子である。このコンデンサ
素子の静電容量は１７ｎＦで、１５Ｖ（ボルト）の降伏
電圧（図４参照）を示す。
【００１８】なお、アルミナ基板１１は、石英や、比抵
抗が高い高純度シリコンから成るものを用いてもよい。
例えば、純度９Ｎ（ナイン）のシリコン材料は比抵抗が
１００Ω・ｃｍで、本発明のコンデンサ成分を含むサー
ジ・ノイズ吸収素子３−１の基板として好適である。
抗が高い高純度シリコンから成るものを用いてもよい。
例えば、純度９Ｎ（ナイン）のシリコン材料は比抵抗が
１００Ω・ｃｍで、本発明のコンデンサ成分を含むサー
ジ・ノイズ吸収素子３−１の基板として好適である。
【００１９】また、一方および他方の電極用導電体膜１
３および１４の形成は、例えば、蒸着技術によってもよ
く、窒化シリコン膜１７の形成にはプラズマＣＶＤや光
ＣＶＤ法によってもよい。耐熱絶縁層１８には、また、
酸化哇素膜の代わりにポリイミド樹脂を用いてもよい。
３および１４の形成は、例えば、蒸着技術によってもよ
く、窒化シリコン膜１７の形成にはプラズマＣＶＤや光
ＣＶＤ法によってもよい。耐熱絶縁層１８には、また、
酸化哇素膜の代わりにポリイミド樹脂を用いてもよい。
【００２０】図６は、本発明の他の実施の形態による集
積回路装置に搭載されるノイズ吸収素子３−１の要部を
示す部分断面図である。シリコン基板１２の主面（上
面）１２−１の一部の領域に燐（Ｐ）をイオン注入する
ことにより、抵抗率が１Ω・ｃｍ以下の領域すなわちｎ
＋拡散層１９を形成する。厚さ２００オングストローム
の窒化シリコン（Ｓｉ3 Ｎ4 ）膜１７すなわち誘電体膜
層をｎ＋拡散層１９とシリコン基板１２とをまたぐよう
にその境界の上に形成し、さらに、厚さ５０００オング
ストロームの他方の電極用導電体１６をこの順に重ねて
形成する。
積回路装置に搭載されるノイズ吸収素子３−１の要部を
示す部分断面図である。シリコン基板１２の主面（上
面）１２−１の一部の領域に燐（Ｐ）をイオン注入する
ことにより、抵抗率が１Ω・ｃｍ以下の領域すなわちｎ
＋拡散層１９を形成する。厚さ２００オングストローム
の窒化シリコン（Ｓｉ3 Ｎ4 ）膜１７すなわち誘電体膜
層をｎ＋拡散層１９とシリコン基板１２とをまたぐよう
にその境界の上に形成し、さらに、厚さ５０００オング
ストロームの他方の電極用導電体１６をこの順に重ねて
形成する。
【００２１】図３の実施の形態による集積回路装置のキ
ャパシタ成分は、図２の構成においてシリコン基板１２
上に配置され電極用導電体膜１３にかわってｎ＋拡散層
１９の領域がその機能を担い、これと接続された電極用
導電体膜１５を経て、パッケージ１の端子電極４に接続
される（図１参照のこと）。
ャパシタ成分は、図２の構成においてシリコン基板１２
上に配置され電極用導電体膜１３にかわってｎ＋拡散層
１９の領域がその機能を担い、これと接続された電極用
導電体膜１５を経て、パッケージ１の端子電極４に接続
される（図１参照のこと）。
【００２２】
【実施例】さて、発明者は、これから述べる評価試験の
結果から、図２、および、図３に示された構成のサージ
・ノイズ吸収素子３−１は、コンデンサとしての機能の
ほかに図４のサージ・ノイズ吸収機能の非線形抵抗特性
を示すことを見い出した。
結果から、図２、および、図３に示された構成のサージ
・ノイズ吸収素子３−１は、コンデンサとしての機能の
ほかに図４のサージ・ノイズ吸収機能の非線形抵抗特性
を示すことを見い出した。
【００２３】図４を参照して、図２および図３のノイズ
吸収素子３−１の特性を説明する。ここで、ある電圧を
境としてそれ以下ではほとんど電流は流れず、それ以上
の電圧では急激に電流が流れはじめ、わずかな電圧の増
加に対して極めて大きな電流増加を生じる特性を示すと
ころに特徴がある。この立ち上がりの電圧を降伏電圧と
いう。すなわち、降伏電圧よりも低い電圧領域では、誘
電体膜である窒化シリコン（Ｓｉ3 Ｎ4 ）膜１７は、コ
ンデンサ成分として機能し、降伏電圧よりも高い電圧領
域では非線形抵抗特性を示す。降伏電圧の値は、誘電体
膜厚と相関があり、膜厚が小さければ降伏電圧は低い値
を示す。
吸収素子３−１の特性を説明する。ここで、ある電圧を
境としてそれ以下ではほとんど電流は流れず、それ以上
の電圧では急激に電流が流れはじめ、わずかな電圧の増
加に対して極めて大きな電流増加を生じる特性を示すと
ころに特徴がある。この立ち上がりの電圧を降伏電圧と
いう。すなわち、降伏電圧よりも低い電圧領域では、誘
電体膜である窒化シリコン（Ｓｉ3 Ｎ4 ）膜１７は、コ
ンデンサ成分として機能し、降伏電圧よりも高い電圧領
域では非線形抵抗特性を示す。降伏電圧の値は、誘電体
膜厚と相関があり、膜厚が小さければ降伏電圧は低い値
を示す。
【００２４】図２、および図３に示されるノイズ吸収素
子３−１の等価回路は、それぞれ図５および図６のよう
に示される。なお、抵抗成分２１はシリコン基板１２に
よる抵抗成分である。容量成分２２，２３および抵抗成
分２４，２５は、それぞれ、窒化シリコン膜１７を誘電
体とする容量成分および非線形抵抗成分を表す。評価試
験をするとき、容量は窒化シリコン膜１７の膜厚を２０
０オングストロームとした場合、約０．１ｎＦであり、
また、電流値１ｍＡが流れるときの電圧を以て規定され
る降伏電圧の値は約１５Ｖを示した。なお、窒化シリコ
ン膜１７の膜厚が５０オングストロームに選択すると、
降伏電圧は約５ないし８Ｖに低下した。
子３−１の等価回路は、それぞれ図５および図６のよう
に示される。なお、抵抗成分２１はシリコン基板１２に
よる抵抗成分である。容量成分２２，２３および抵抗成
分２４，２５は、それぞれ、窒化シリコン膜１７を誘電
体とする容量成分および非線形抵抗成分を表す。評価試
験をするとき、容量は窒化シリコン膜１７の膜厚を２０
０オングストロームとした場合、約０．１ｎＦであり、
また、電流値１ｍＡが流れるときの電圧を以て規定され
る降伏電圧の値は約１５Ｖを示した。なお、窒化シリコ
ン膜１７の膜厚が５０オングストロームに選択すると、
降伏電圧は約５ないし８Ｖに低下した。
【００２５】減圧ＣＶＤ成膜法によって形成された窒化
シリコン膜１７は、均質で欠陥がなく、強誘電体セラミ
ックスに比べて高周波域における誘電体損失が小さく、
寄生インダクタンス成分が極めて小さいことが特徴であ
る。また、窒化シリコン膜１７はサージ耐量に優れ、一
過性の異常電圧に対する絶縁耐力が高い。さらに、本発
明の集積回路装置では、陽極酸化法などを用いていない
からノイズ吸収素子３−１には極性がない。
シリコン膜１７は、均質で欠陥がなく、強誘電体セラミ
ックスに比べて高周波域における誘電体損失が小さく、
寄生インダクタンス成分が極めて小さいことが特徴であ
る。また、窒化シリコン膜１７はサージ耐量に優れ、一
過性の異常電圧に対する絶縁耐力が高い。さらに、本発
明の集積回路装置では、陽極酸化法などを用いていない
からノイズ吸収素子３−１には極性がない。
【００２６】本発明による集積回路装置のうち、同一の
パッケージ１内に集積回路素子２−１とともに装着され
る窒化シリコン膜１７を用いたサージ・ノイズ吸収素子
３−１は、優れたサージ・ノイズ吸収機能を有する。サ
ージおよびノイズをグランドの端子電極４に流し、熱に
変換して吸収するため、グランドからの輻射ノイズは低
減される。従来付加して使われてきたＺｎＯバリスタの
場合には、サージ電圧が印加されたときの立ち上がり部
分では追従できないためクランプし切れなかった。これ
に対して、本発明の集積回路装置では、窒化シリコン膜
１７を用いたノイズ吸収素子３−１をバリスタチップ３
に内蔵していることにより、サージ電圧の入力を回避で
きることが確認された。窒化シリコン膜１７を用いたノ
イズ吸収素子３−１が応答性に優れ、急峻なサージ電圧
や、高周波成分のノイズに対して有効な効果を示すもの
である。静電気等による高速サージの流れ込みによる集
積回路素子の破壊防止に有効である。
パッケージ１内に集積回路素子２−１とともに装着され
る窒化シリコン膜１７を用いたサージ・ノイズ吸収素子
３−１は、優れたサージ・ノイズ吸収機能を有する。サ
ージおよびノイズをグランドの端子電極４に流し、熱に
変換して吸収するため、グランドからの輻射ノイズは低
減される。従来付加して使われてきたＺｎＯバリスタの
場合には、サージ電圧が印加されたときの立ち上がり部
分では追従できないためクランプし切れなかった。これ
に対して、本発明の集積回路装置では、窒化シリコン膜
１７を用いたノイズ吸収素子３−１をバリスタチップ３
に内蔵していることにより、サージ電圧の入力を回避で
きることが確認された。窒化シリコン膜１７を用いたノ
イズ吸収素子３−１が応答性に優れ、急峻なサージ電圧
や、高周波成分のノイズに対して有効な効果を示すもの
である。静電気等による高速サージの流れ込みによる集
積回路素子の破壊防止に有効である。
【００２７】ところで、図１に示した、本発明の実施の
形態による集積回路装置は、１６ピンの端子電極４を備
えたＤＩＰタイプの積層焼結セラミック・パッケージ１
を用いて説明したが、本発明は、すでに述べた発明の趣
旨から、パッケージ１の種類に依存しないことは明らか
である。通称キャンタイプと呼ばれるメタル・ガラス・
パッケージや、集積回路装置のうち最も多いプラスチッ
クのトランスファモールドによるプラスチック・パッケ
ージにも同様に適用することができる。いずれにして
も、パッケージ１には、従来のものそのまま、あるいは
わずかに大きいサイズのパッケージ１を使うことができ
るため、本発明による集積回路装置はコンパクトで、組
立の省力化、信頼性向上にも有益である。
形態による集積回路装置は、１６ピンの端子電極４を備
えたＤＩＰタイプの積層焼結セラミック・パッケージ１
を用いて説明したが、本発明は、すでに述べた発明の趣
旨から、パッケージ１の種類に依存しないことは明らか
である。通称キャンタイプと呼ばれるメタル・ガラス・
パッケージや、集積回路装置のうち最も多いプラスチッ
クのトランスファモールドによるプラスチック・パッケ
ージにも同様に適用することができる。いずれにして
も、パッケージ１には、従来のものそのまま、あるいは
わずかに大きいサイズのパッケージ１を使うことができ
るため、本発明による集積回路装置はコンパクトで、組
立の省力化、信頼性向上にも有益である。
【００２８】本発明による集積回路装置は他のバリスタ
チップ（図示せず）を収納することにより、ノイズ吸収
素子３−１を複数個設けてもよい。また、バリスタチッ
プ３の単一基板上に複数のノイズ吸収素子３−１を形成
してもよい。
チップ（図示せず）を収納することにより、ノイズ吸収
素子３−１を複数個設けてもよい。また、バリスタチッ
プ３の単一基板上に複数のノイズ吸収素子３−１を形成
してもよい。
【００２９】さらに、ノイズ吸収素子３−１がＩＣチッ
プ２と一体として形成され、部分的にサージ吸収・ノイ
ズ吸収機能を備えている集積回路素子２−１について
も、ノイズ吸収素子３−１とともに、本発明を適用して
集積回路装置を形成することもできる。
プ２と一体として形成され、部分的にサージ吸収・ノイ
ズ吸収機能を備えている集積回路素子２−１について
も、ノイズ吸収素子３−１とともに、本発明を適用して
集積回路装置を形成することもできる。
【００３０】ノイズ・サージ吸収の機能自体が不十分で
ありながら、その機能充足か、小型化、組立の省力化、
信頼性等かの選択を余儀なくされてきた従来技術に対し
て、本発明による集積回路装置は、すでに述べたよう
に、これらのすべてを満足することは言うまでもない。
ありながら、その機能充足か、小型化、組立の省力化、
信頼性等かの選択を余儀なくされてきた従来技術に対し
て、本発明による集積回路装置は、すでに述べたよう
に、これらのすべてを満足することは言うまでもない。
【００３１】
【発明の効果】以上説明したように、本発明の集積回路
装置は、コンデンサ機能とともに降伏電圧を有する非線
形抵抗特性を示す窒化シリコン膜を採用したサージ・ノ
イズ吸収素子を内蔵していることにより、チップ型Ｚｎ
Ｏバリスタ等を付加する必要がなくなった。しかも外来
ノイズ、誘導負荷からのノイズ、信号ラインに重畳され
た高周波ノイズ成分、静電気等によるインパルス性サー
ジ等の各種サージに対して強く、しかも、小型化、組立
の省力化、信頼性向上にも効果がある。
装置は、コンデンサ機能とともに降伏電圧を有する非線
形抵抗特性を示す窒化シリコン膜を採用したサージ・ノ
イズ吸収素子を内蔵していることにより、チップ型Ｚｎ
Ｏバリスタ等を付加する必要がなくなった。しかも外来
ノイズ、誘導負荷からのノイズ、信号ラインに重畳され
た高周波ノイズ成分、静電気等によるインパルス性サー
ジ等の各種サージに対して強く、しかも、小型化、組立
の省力化、信頼性向上にも効果がある。
【図１】本発明の実施の形態による集積回路装置の外観
斜視図である。
斜視図である。
【図２】図１の集積回路装置のII−II線に沿って断面し
た断面図である。
た断面図である。
【図３】図１および図２の集積回路装置の模式的回路図
である。
である。
【図４】図１〜図３の集積回路装置の要部の概略を模式
的に説明するための斜視図である。
的に説明するための斜視図である。
【図５】図１〜図４の集積回路装置に搭載されるサージ
・ノイズ吸収素子３−１の要部を示す部分断面図であ
る。
・ノイズ吸収素子３−１の要部を示す部分断面図であ
る。
【図６】本発明の他の実施の形態による集積回路装置に
搭載されるサージ・ノイズ吸収素子３−１の要部を示す
部分断面図である。
搭載されるサージ・ノイズ吸収素子３−１の要部を示す
部分断面図である。
【図７】図１〜図６に係る本発明の集積回路装置の内部
に搭載されたサージ・ノイズ吸収素子３−１の電圧・電
流特性図である。
に搭載されたサージ・ノイズ吸収素子３−１の電圧・電
流特性図である。
【図８】図５および図７に係るサージ・ノイズ吸収素子
３−１の等価回路である。
３−１の等価回路である。
【図９】図６および図７に係るサージ・ノイズ吸収素子
３−１の等価回路である。
３−１の等価回路である。
１ パッケージ ２ 集積回路素子２−１を包含するＩＣチップ ３ サージ・ノイズ吸収素子３−１を包含するバリス
タチップ ４ 端子電極 １１ アルミナ基板 １２ シリコン基板 １３，１４，１５，１６ 電極用導電体膜 １７ 窒化シリコン（Ｓｉ3 Ｎ4 ）膜 １８ 耐熱絶縁層 １９ 拡散層 ２１，２４，２５ 抵抗成分 ２２，２３ 容量成分
タチップ ４ 端子電極 １１ アルミナ基板 １２ シリコン基板 １３，１４，１５，１６ 電極用導電体膜 １７ 窒化シリコン（Ｓｉ3 Ｎ4 ）膜 １８ 耐熱絶縁層 １９ 拡散層 ２１，２４，２５ 抵抗成分 ２２，２３ 容量成分
Claims (10)
- 【請求項１】 集積回路素子が包含されたＩＣチップ
と、該ＩＣチップを収納するためのパッケージとを備え
る集積回路装置において、 前記パッケージは、サージ・ノイズ吸収素子が包含され
たバリスタチップを更に収納していることを特徴とする
集積回路装置。 - 【請求項２】 前記パッケージは、植設された端子電極
を備え、前記バリスタチップのサージ・ノイズ吸収素子
は、前記端子電極と前記集積回路素子とにそれぞれ接続
されていることを特徴とする請求項１記載の集積回路装
置。 - 【請求項３】 前記サージ・ノイズ吸収素子は、コンデ
ンサ機能とともに、降伏電圧を有する非線形抵抗特性を
有することを特徴とする請求項２記載の集積回路装置。 - 【請求項４】 前記バリスタチップは、主面を持つ基板
を備え、該主面上に一方の電極、誘電体膜、および他方
の電極の各層を順次積み重ねて前記サージ・ノイズ吸収
素子を形成したことを特徴とする請求項３記載の集積回
路装置。 - 【請求項５】 前記誘電体膜は窒化シリコン膜からなる
ことを特徴とする請求項４記載の集積回路装置。 - 【請求項６】 前記窒化シリコン膜は減圧ＣＶＤ成膜法
によって形成されたことを特徴とする請求項５記載の集
積回路装置。 - 【請求項７】 前記基板は、アルミナから成る絶縁体基
板であることを特徴とする請求項４記載の集積回路装
置。 - 【請求項８】 前記基板は、シリコン基板であることを
特徴とする請求項４記載の集積回路装置。 - 【請求項９】 前記基板は、前記主面に抵抗率が１Ω・
ｃｍ以下の領域を形成したことを特徴とする請求項８記
載の集積回路装置。 - 【請求項１０】 前記領域は、予め定められた濃度の
燐、砒素またはボロンのドーパントのうち少なくとも一
つが拡散されていることを特徴とする請求項９記載の集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6847197A JPH10270633A (ja) | 1997-03-21 | 1997-03-21 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6847197A JPH10270633A (ja) | 1997-03-21 | 1997-03-21 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270633A true JPH10270633A (ja) | 1998-10-09 |
Family
ID=13374649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6847197A Withdrawn JPH10270633A (ja) | 1997-03-21 | 1997-03-21 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011523776A (ja) * | 2008-05-21 | 2011-08-18 | エプコス アクチエンゲゼルシャフト | バリスタおよび半導体構成要素を備える電気的構成要素アセンブリ |
-
1997
- 1997-03-21 JP JP6847197A patent/JPH10270633A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011523776A (ja) * | 2008-05-21 | 2011-08-18 | エプコス アクチエンゲゼルシャフト | バリスタおよび半導体構成要素を備える電気的構成要素アセンブリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1976028B (zh) | Esd保护元件 | |
| US20070029646A1 (en) | Inter-chip esd protection structure for high speed and high frequency devices | |
| US7825750B2 (en) | EMI filter for controlling cutoff frequency | |
| US7151298B1 (en) | Electrostatic discharge protection network having distributed components | |
| JP2988480B2 (ja) | フィルタに係合できる保護回路 | |
| US5431987A (en) | Noise filter | |
| US5245412A (en) | Low capacitance silicon transient suppressor with monolithic structure | |
| US20050180091A1 (en) | High current feedthru device | |
| JPH10270633A (ja) | 集積回路装置 | |
| KR101041752B1 (ko) | 다단형 구조의 반도체 필터 및 그 제조방법 | |
| US7564101B2 (en) | Semiconductor device for protecting a circuit formed on a semiconductor chip from destruction caused by an electrostatic discharge | |
| JP2016207846A (ja) | オンチップノイズ保護回路を有する半導体チップ | |
| US6684371B2 (en) | Layout of semiconductor integrated circuit | |
| EP0911879A1 (en) | Ferroelectric device for semiconductor integrated circuit and method for manufacturing the same | |
| US7989917B2 (en) | Integrated circuit device including a resistor having a narrow-tolerance resistance value coupled to an active component | |
| JP4695823B2 (ja) | 半導体装置 | |
| US10706994B2 (en) | Varistor | |
| KR101872596B1 (ko) | 복합 전자부품 | |
| JPH0214288Y2 (ja) | ||
| JPH09283707A (ja) | 集積半導体装置 | |
| JP3496639B2 (ja) | 高周波半導体装置 | |
| JP2008283594A (ja) | Ｅｍｉフィルタ | |
| KR20200046998A (ko) | 다이오드 복합소자 | |
| JPS6191906A (ja) | サ−ジ・ノイズ吸収器 | |
| JPH03239357A (ja) | マイクロ波集積回路用キャパシタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040601 |