JPH10261107A - 輝度補間方法及び装置 - Google Patents
輝度補間方法及び装置Info
- Publication number
- JPH10261107A JPH10261107A JP34456797A JP34456797A JPH10261107A JP H10261107 A JPH10261107 A JP H10261107A JP 34456797 A JP34456797 A JP 34456797A JP 34456797 A JP34456797 A JP 34456797A JP H10261107 A JPH10261107 A JP H10261107A
- Authority
- JP
- Japan
- Prior art keywords
- register
- luminance
- triangle
- dimensional plane
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】
【課題】３次元図形を２次元画面に立体感を持たせて描
画する場合に使用して好適な輝度補間装置に関し、乗算
回路を必要とせず、回路規模を縮小化し、チップ面積の
縮小化による価格の低減化を図る。 【解決手段】三角形の内部の左斜辺に沿った画素の輝度
は、三角形の内部の左斜辺に沿った画素間の輝度の差分
値を予め２種類算出しておき、三角形の内部の左斜辺に
沿った画素の中の先頭の画素の輝度に、三角形の内部の
左斜辺に沿った画素間の輝度の差分値２種類を選択的、
逐次的に加算することにより決定し、三角形の内部の水
平方向の画素の輝度は、三角形の内部の水平方向の左端
の画素の輝度に、三角形の内部の水平方向の画素間当た
りの輝度の差分値を逐次的に加算することにより決定す
る。
画する場合に使用して好適な輝度補間装置に関し、乗算
回路を必要とせず、回路規模を縮小化し、チップ面積の
縮小化による価格の低減化を図る。 【解決手段】三角形の内部の左斜辺に沿った画素の輝度
は、三角形の内部の左斜辺に沿った画素間の輝度の差分
値を予め２種類算出しておき、三角形の内部の左斜辺に
沿った画素の中の先頭の画素の輝度に、三角形の内部の
左斜辺に沿った画素間の輝度の差分値２種類を選択的、
逐次的に加算することにより決定し、三角形の内部の水
平方向の画素の輝度は、三角形の内部の水平方向の左端
の画素の輝度に、三角形の内部の水平方向の画素間当た
りの輝度の差分値を逐次的に加算することにより決定す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータ・グ
ラフィックス・システムにおいて、３次元図形を２次元
画面に立体感を持たせて描画する場合に使用して好適な
輝度補間方法及び装置に関する。
ラフィックス・システムにおいて、３次元図形を２次元
画面に立体感を持たせて描画する場合に使用して好適な
輝度補間方法及び装置に関する。
【０００２】
【従来の技術】従来、コンピュータ・グラフィックス・
システムにおいて、３次元図形を２次元画面に立体感を
持たせて描画する方法として、３次元図形を三角形の集
合体として表現する方法が知られている。
システムにおいて、３次元図形を２次元画面に立体感を
持たせて描画する方法として、３次元図形を三角形の集
合体として表現する方法が知られている。
【０００３】この場合、３次元空間における三角形は、
座標変換により、画素の位置を整数座標で示してなる２
次元平面に投影された三角形として２次元画面に描画さ
れることになる。
座標変換により、画素の位置を整数座標で示してなる２
次元平面に投影された三角形として２次元画面に描画さ
れることになる。
【０００４】図１５は、画素の位置を整数座標で示して
なる２次元平面に投影された三角形を示す図であり、図
１５中、１はメモリに描画し、ＣＲＴ（cathode ray tu
be）等の２次元平面に表示しようとする３次元空間にお
ける三角形を座標変換により２次元平面に投影した三角
形を示している。
なる２次元平面に投影された三角形を示す図であり、図
１５中、１はメモリに描画し、ＣＲＴ（cathode ray tu
be）等の２次元平面に表示しようとする３次元空間にお
ける三角形を座標変換により２次元平面に投影した三角
形を示している。
【０００５】なお、垂直線（縦線）及び水平線（横線）
は、画素の位置を示すための仮想線であり、垂直線と水
平線との交点が画素の位置を示しており、黒の四角形
（■）は、三角形１の内部の画素の位置を強調して示し
ている。
は、画素の位置を示すための仮想線であり、垂直線と水
平線との交点が画素の位置を示しており、黒の四角形
（■）は、三角形１の内部の画素の位置を強調して示し
ている。
【０００６】ところで、２次元平面に投影された３次元
図形の立体感を表現する要素は、２次元平面における三
角形１の内部の各画素の輝度であり、輝度で陰影が表現
されることにより、２次元平面に投影された３次元図形
は、立体的に見えることになる。
図形の立体感を表現する要素は、２次元平面における三
角形１の内部の各画素の輝度であり、輝度で陰影が表現
されることにより、２次元平面に投影された３次元図形
は、立体的に見えることになる。
【０００７】ここに、全ての画素の輝度の計算を厳密に
行う場合には、複雑な計算を必要とし、図形描画の高速
化を図ることができないことから、基本図形である三角
形１の頂点１Ａ、１Ｂ、１Ｃの輝度のみを厳密に計算
し、三角形１の内部の画素の輝度は、補間で決定する方
法が使用されている。
行う場合には、複雑な計算を必要とし、図形描画の高速
化を図ることができないことから、基本図形である三角
形１の頂点１Ａ、１Ｂ、１Ｃの輝度のみを厳密に計算
し、三角形１の内部の画素の輝度は、補間で決定する方
法が使用されている。
【０００８】この場合、三角形１の内部の水平方向（Ｘ
軸方向）の画素の輝度は、三角形１の内部の水平方向の
画素間当たり（ΔＸ＝１当たり）の輝度の差分値を予め
算出しておき、三角形１の内部の水平方向の左端の画素
の輝度に、三角形１の内部の水平方向の画素間当たりの
輝度の差分値を逐次的に加算することにより決定するこ
とができる。
軸方向）の画素の輝度は、三角形１の内部の水平方向の
画素間当たり（ΔＸ＝１当たり）の輝度の差分値を予め
算出しておき、三角形１の内部の水平方向の左端の画素
の輝度に、三角形１の内部の水平方向の画素間当たりの
輝度の差分値を逐次的に加算することにより決定するこ
とができる。
【０００９】ここに、三角形１の内部の水平方向の左端
の画素の輝度は、三角形１の左斜辺１Ｄと水平線との交
点、即ち、ラスタの左端の輝度に基づいて、端点補正演
算を行うことにより決定することができる。
の画素の輝度は、三角形１の左斜辺１Ｄと水平線との交
点、即ち、ラスタの左端の輝度に基づいて、端点補正演
算を行うことにより決定することができる。
【００１０】例えば、図１６に示すように、三角形１の
左斜辺１Ｄと水平線との交点、即ち、ラスタの左端の輝
度をＰj（但し、ｊ＝１、２、３・・・）、ラスタの左
端と三角形１の内部の水平方向の左端の画素との距離を
ｅj、三角形１の内部の水平方向の画素間当たりの輝度
の差分値をΔＰとすると、画素間の距離は、この例では
１であるから、三角形１の内部の水平方向の左端の画素
の輝度Ｐj’は、 Ｐj’＝Ｐj＋ｅj×ΔＰ で求めることができる。
左斜辺１Ｄと水平線との交点、即ち、ラスタの左端の輝
度をＰj（但し、ｊ＝１、２、３・・・）、ラスタの左
端と三角形１の内部の水平方向の左端の画素との距離を
ｅj、三角形１の内部の水平方向の画素間当たりの輝度
の差分値をΔＰとすると、画素間の距離は、この例では
１であるから、三角形１の内部の水平方向の左端の画素
の輝度Ｐj’は、 Ｐj’＝Ｐj＋ｅj×ΔＰ で求めることができる。
【００１１】なお、三角形１の左斜辺１Ｄと水平線との
交点の輝度Ｐ１、Ｐ２、Ｐ３・・・は、図１７に示すよ
うに、１水平線当たり（ΔＹ＝１当たりの）の三角形１
の左斜辺方向の輝度の差分値を予め計算しておき、三角
形１の描画開始点の輝度に１水平線当たりの三角形１の
左斜辺方向の輝度の差分値を逐次的に加算することによ
り決定することができる。
交点の輝度Ｐ１、Ｐ２、Ｐ３・・・は、図１７に示すよ
うに、１水平線当たり（ΔＹ＝１当たりの）の三角形１
の左斜辺方向の輝度の差分値を予め計算しておき、三角
形１の描画開始点の輝度に１水平線当たりの三角形１の
左斜辺方向の輝度の差分値を逐次的に加算することによ
り決定することができる。
【００１２】図１８は、このような考え方により３次元
図形を２次元画面であるＣＲＴに立体感を持たせて描画
するという従来のコンピュータ・グラフィックス・シス
テムの一例の要部を示すブロック回路図である。
図形を２次元画面であるＣＲＴに立体感を持たせて描画
するという従来のコンピュータ・グラフィックス・シス
テムの一例の要部を示すブロック回路図である。
【００１３】図１８中、２はホストＣＰＵ（central pr
ocessing unit）、３はホストＣＰＵ２から供給される
初期値に基づいて三角形の内部の画素の輝度を補間によ
り決定してＶＲＡＭ（video random access memory）４
に対して描画を行う輝度補間装置、５はＶＲＡＭ４から
出力されるデジタル図形信号をＣＲＴによる表示に必要
なアナログ・ビデオ信号に変換するＤ／Ａコンバータで
ある。
ocessing unit）、３はホストＣＰＵ２から供給される
初期値に基づいて三角形の内部の画素の輝度を補間によ
り決定してＶＲＡＭ（video random access memory）４
に対して描画を行う輝度補間装置、５はＶＲＡＭ４から
出力されるデジタル図形信号をＣＲＴによる表示に必要
なアナログ・ビデオ信号に変換するＤ／Ａコンバータで
ある。
【００１４】また、図１９は輝度補間装置３の構成を示
すブロック回路図である。図１９中、６はラスタのＹ座
標値Ｙを出力するＹカウンタと呼ばれるカウンタ、７は
Ｙｅレジスタと呼ばれるレジスタ、８はＹカウンタ６の
出力値とＹｅレジスタ７の格納値とを比較する比較回路
である。
すブロック回路図である。図１９中、６はラスタのＹ座
標値Ｙを出力するＹカウンタと呼ばれるカウンタ、７は
Ｙｅレジスタと呼ばれるレジスタ、８はＹカウンタ６の
出力値とＹｅレジスタ７の格納値とを比較する比較回路
である。
【００１５】また、９はＸレジスタと呼ばれるレジス
タ、１０はＸａレジスタと呼ばれるレジスタ、１１はＸ
ｂレジスタと呼ばれるレジスタ、１２はＸレジスタ９の
格納値とＸｂレジスタ１１の格納値とを比較する比較回
路、１３はＸレジスタ９の格納値、Ｘａレジスタ１０の
格納値又はＸｂレジスタ１１の格納値を選択して出力す
る選択回路である。
タ、１０はＸａレジスタと呼ばれるレジスタ、１１はＸ
ｂレジスタと呼ばれるレジスタ、１２はＸレジスタ９の
格納値とＸｂレジスタ１１の格納値とを比較する比較回
路、１３はＸレジスタ９の格納値、Ｘａレジスタ１０の
格納値又はＸｂレジスタ１１の格納値を選択して出力す
る選択回路である。
【００１６】また、１４はＤＸａレジスタと呼ばれるレ
ジスタ、１５はＤＸｂレジスタと呼ばれるレジスタ、１
６はＤＸａレジスタ１４の格納値、ＤＸｂレジスタ１５
の格納値又は数値１を選択して出力する選択回路、１７
は選択回路１３の出力値と選択回路１６の出力値とを加
算する加算回路、１８はホストＣＰＵ２から供給される
数値又は加算回路１７の出力値を選択して出力する選択
回路である。
ジスタ、１５はＤＸｂレジスタと呼ばれるレジスタ、１
６はＤＸａレジスタ１４の格納値、ＤＸｂレジスタ１５
の格納値又は数値１を選択して出力する選択回路、１７
は選択回路１３の出力値と選択回路１６の出力値とを加
算する加算回路、１８はホストＣＰＵ２から供給される
数値又は加算回路１７の出力値を選択して出力する選択
回路である。
【００１７】また、１９はＸａレジスタ１０の格納値の
小数部の値から数値１を減算する減算回路、２０は減算
回路１９の出力値と後述するＤＲｈレジスタ、ＤＧｈレ
ジスタ又はＤＢｈレジスタの格納値との乗算を行う乗算
回路、２１は乗算回路２０の出力値を格納するＥレジス
タと呼ばれるレジスタである。
小数部の値から数値１を減算する減算回路、２０は減算
回路１９の出力値と後述するＤＲｈレジスタ、ＤＧｈレ
ジスタ又はＤＢｈレジスタの格納値との乗算を行う乗算
回路、２１は乗算回路２０の出力値を格納するＥレジス
タと呼ばれるレジスタである。
【００１８】また、２２はＲｈレジスタと呼ばれるレジ
スタ、２３はＲｓレジスタと呼ばれるレジスタ、２４は
Ｒｈレジスタ２２の格納値又はＲｓレジスタ２３の格納
値を選択して出力する選択回路である。
スタ、２３はＲｓレジスタと呼ばれるレジスタ、２４は
Ｒｈレジスタ２２の格納値又はＲｓレジスタ２３の格納
値を選択して出力する選択回路である。
【００１９】また、２５はＤＲｈレジスタと呼ばれるレ
ジスタ、２６はＤＲｓレジスタと呼ばれるレジスタ、２
７はＥレジスタ２１の格納値、ＤＲｈレジスタ２５の格
納値又はＤＲｓレジスタ２６の格納値を選択して出力す
る選択回路である。
ジスタ、２６はＤＲｓレジスタと呼ばれるレジスタ、２
７はＥレジスタ２１の格納値、ＤＲｈレジスタ２５の格
納値又はＤＲｓレジスタ２６の格納値を選択して出力す
る選択回路である。
【００２０】また、２８は選択回路２４の出力値と選択
回路２７の出力値とを加算する加算回路、２９はホスト
ＣＰＵ２から供給される数値又は加算回路２８の出力値
を選択して出力する選択回路である。
回路２７の出力値とを加算する加算回路、２９はホスト
ＣＰＵ２から供給される数値又は加算回路２８の出力値
を選択して出力する選択回路である。
【００２１】また、３０はＧｈレジスタと呼ばれるレジ
スタ、３１はＧｓレジスタと呼ばれるレジスタ、３２は
Ｇｈレジスタ３０の格納値又はＧｓレジスタ３１の格納
値を選択して出力する選択回路である。
スタ、３１はＧｓレジスタと呼ばれるレジスタ、３２は
Ｇｈレジスタ３０の格納値又はＧｓレジスタ３１の格納
値を選択して出力する選択回路である。
【００２２】また、３３はＤＧｈレジスタと呼ばれるレ
ジスタ、３４はＤＧｓレジスタと呼ばれるレジスタ、３
５はＥレジスタ２１の格納値、ＤＧｈレジスタ３３の格
納値又はＤＧｓレジスタ３４の格納値を選択して出力す
る選択回路である。
ジスタ、３４はＤＧｓレジスタと呼ばれるレジスタ、３
５はＥレジスタ２１の格納値、ＤＧｈレジスタ３３の格
納値又はＤＧｓレジスタ３４の格納値を選択して出力す
る選択回路である。
【００２３】また、３６は選択回路３２の出力値と選択
回路３５の出力値とを加算する加算回路、３７はホスト
ＣＰＵ２から供給される数値又は加算回路３６の出力値
を選択して出力する選択回路である。
回路３５の出力値とを加算する加算回路、３７はホスト
ＣＰＵ２から供給される数値又は加算回路３６の出力値
を選択して出力する選択回路である。
【００２４】また、３８はＢｈレジスタと呼ばれるレジ
スタ、３９はＢｓレジスタと呼ばれるレジスタ、４０は
Ｂｈレジスタ３８の格納値又はＢｓレジスタ３９の格納
値を選択して出力する選択回路である。
スタ、３９はＢｓレジスタと呼ばれるレジスタ、４０は
Ｂｈレジスタ３８の格納値又はＢｓレジスタ３９の格納
値を選択して出力する選択回路である。
【００２５】また、４１はＤＢｈレジスタと呼ばれるレ
ジスタ、４２はＤＢｓレジスタと呼ばれるレジスタ、４
３はＥレジスタ２１の格納値、ＤＢｈレジスタ４１の格
納値又はＤＢｓレジスタ４２の格納値を選択して出力す
る選択回路である。
ジスタ、４２はＤＢｓレジスタと呼ばれるレジスタ、４
３はＥレジスタ２１の格納値、ＤＢｈレジスタ４１の格
納値又はＤＢｓレジスタ４２の格納値を選択して出力す
る選択回路である。
【００２６】また、４４は選択回路４０の出力値と選択
回路４３の出力値とを加算する加算回路、４５はホスト
ＣＰＵ２から供給される数値又は加算回路４４の出力値
を選択して出力する選択回路、４６は内部回路の制御を
行う制御回路である。
回路４３の出力値とを加算する加算回路、４５はホスト
ＣＰＵ２から供給される数値又は加算回路４４の出力値
を選択して出力する選択回路、４６は内部回路の制御を
行う制御回路である。
【００２７】図２０、図２１及び図２２は輝度補間装置
３の動作（従来の輝度補間方法の一例）を分図して示す
フローチャートである。
３の動作（従来の輝度補間方法の一例）を分図して示す
フローチャートである。
【００２８】即ち、輝度補間装置３においては、図１５
に示す三角形１について画素の補間を行う場合、まず、
ホストＣＰＵ２からの赤色Ｒの輝度の初期値のＲｈレジ
スタ２２への格納、及び、ホストＣＰＵ２からの赤色Ｒ
の輝度の初期値のＲｓレジスタ２３への格納が順に行わ
れる（ステップＳ１−、）。
に示す三角形１について画素の補間を行う場合、まず、
ホストＣＰＵ２からの赤色Ｒの輝度の初期値のＲｈレジ
スタ２２への格納、及び、ホストＣＰＵ２からの赤色Ｒ
の輝度の初期値のＲｓレジスタ２３への格納が順に行わ
れる（ステップＳ１−、）。
【００２９】次に、ホストＣＰＵ２からの赤色Ｒの水平
方向の画素間当たりの輝度の差分値ＤＲｈのＤＲｈレジ
スタ２５への格納、及び、ホストＣＰＵ２からの赤色Ｒ
の１水平線当たりの左斜辺方向の輝度の差分値ＤＲｓの
ＤＲｓレジスタ２６への格納が順に行われる（ステップ
Ｓ１−、）。
方向の画素間当たりの輝度の差分値ＤＲｈのＤＲｈレジ
スタ２５への格納、及び、ホストＣＰＵ２からの赤色Ｒ
の１水平線当たりの左斜辺方向の輝度の差分値ＤＲｓの
ＤＲｓレジスタ２６への格納が順に行われる（ステップ
Ｓ１−、）。
【００３０】次に、ホストＣＰＵ２からの緑色Ｇの輝度
の初期値のＧｈレジスタ３０への格納、及び、ホストＣ
ＰＵ２からの緑色Ｇの輝度の初期値のＧｓレジスタ３１
への格納が順に行われる（ステップＳ２−、）。
の初期値のＧｈレジスタ３０への格納、及び、ホストＣ
ＰＵ２からの緑色Ｇの輝度の初期値のＧｓレジスタ３１
への格納が順に行われる（ステップＳ２−、）。
【００３１】次に、ホストＣＰＵ２からの緑色Ｇの水平
方向の画素間当たりの輝度の差分値ＤＧｈのＤＧｈレジ
スタ３３への格納、及び、ホストＣＰＵ２からの緑色Ｇ
の１水平線当たりの左斜辺方向の輝度の差分値ＤＧｓの
ＤＧｓレジスタ３４への格納が順に行われる（ステップ
Ｓ２−、）。
方向の画素間当たりの輝度の差分値ＤＧｈのＤＧｈレジ
スタ３３への格納、及び、ホストＣＰＵ２からの緑色Ｇ
の１水平線当たりの左斜辺方向の輝度の差分値ＤＧｓの
ＤＧｓレジスタ３４への格納が順に行われる（ステップ
Ｓ２−、）。
【００３２】次に、ホストＣＰＵ２からの青色Ｂの輝度
の初期値のＢｈレジスタ３８への格納、及び、ホストＣ
ＰＵ２からの青色Ｂの輝度の初期値のＢｓレジスタ３９
への格納が順に行われる（ステップＳ３−、）。
の初期値のＢｈレジスタ３８への格納、及び、ホストＣ
ＰＵ２からの青色Ｂの輝度の初期値のＢｓレジスタ３９
への格納が順に行われる（ステップＳ３−、）。
【００３３】次に、ホストＣＰＵ２からの青色Ｂの水平
方向の画素間当たりの輝度の差分値ＤＢｈのＤＢｈレジ
スタ４１への格納、及び、ホストＣＰＵ２からの青色Ｂ
の１水平線当たりの左斜辺方向の輝度の差分値ＤＢｓの
ＤＢｓレジスタ４２への格納が順に行われる（ステップ
Ｓ３−、）。
方向の画素間当たりの輝度の差分値ＤＢｈのＤＢｈレジ
スタ４１への格納、及び、ホストＣＰＵ２からの青色Ｂ
の１水平線当たりの左斜辺方向の輝度の差分値ＤＢｓの
ＤＢｓレジスタ４２への格納が順に行われる（ステップ
Ｓ３−、）。
【００３４】次に、ホストＣＰＵ２からの開始ラスタの
左端のＸ座標値ＸａのＸａレジスタ１０への格納、ホス
トＣＰＵ２からの開始ラスタの左端のＸ座標値ＸａのＸ
レジスタ９への格納、及び、ホストＣＰＵ２からの開始
ラスタの右端のＸ座標値ＸｂのＸｂレジスタ１１への格
納が順に行われる（ステップＳ４−、、）。
左端のＸ座標値ＸａのＸａレジスタ１０への格納、ホス
トＣＰＵ２からの開始ラスタの左端のＸ座標値ＸａのＸ
レジスタ９への格納、及び、ホストＣＰＵ２からの開始
ラスタの右端のＸ座標値ＸｂのＸｂレジスタ１１への格
納が順に行われる（ステップＳ４−、、）。
【００３５】次に、ホストＣＰＵ２からの１水平線当た
りの左斜辺の水平方向の位置の差分値ＤＸａのＤＸａレ
ジスタ１４への格納、及び、ホストＣＰＵ２からの１水
平線当たりの右斜辺の水平方向の位置の差分値ＤＸｂの
ＤＸｂレジスタ１５への格納が順に行われる（ステップ
Ｓ４−、）。
りの左斜辺の水平方向の位置の差分値ＤＸａのＤＸａレ
ジスタ１４への格納、及び、ホストＣＰＵ２からの１水
平線当たりの右斜辺の水平方向の位置の差分値ＤＸｂの
ＤＸｂレジスタ１５への格納が順に行われる（ステップ
Ｓ４−、）。
【００３６】次に、ホストＣＰＵ２からの開始ラスタの
Ｙ座標値ＹのＹカウンタ６に対する初期値の設定、及
び、ホストＣＰＵ２からの終了ラスタのＹ座標値Ｙｅの
Ｙｅレジスタ７への格納が順に行われる（ステップＳ
５）。
Ｙ座標値ＹのＹカウンタ６に対する初期値の設定、及
び、ホストＣＰＵ２からの終了ラスタのＹ座標値Ｙｅの
Ｙｅレジスタ７への格納が順に行われる（ステップＳ
５）。
【００３７】次に、制御回路４６によりＸａレジスタ１
０の小数部が０であるか否かが判断される（ステップＳ
６）。
０の小数部が０であるか否かが判断される（ステップＳ
６）。
【００３８】ここに、Ｘａレジスタ１０の小数部が０で
ない場合（ステップＳ６でＮＯの場合）には、減算回路
１９及び乗算回路２０を使用して、（１−Ｘａ小数部）
×ＤＲｈなる演算が行われ、演算結果がＥとしてＥレジ
スタ２１に格納され、続いて、加算回路２８において、
Ｒｈ＋Ｅなる演算が行われ、演算結果が新たなＲｈとし
てＲｈレジスタ２２に格納される（ステップＳ７−、
）。なお、このステップＳ７−、は、赤色Ｒにつ
いての端点補正の実行ステップである。
ない場合（ステップＳ６でＮＯの場合）には、減算回路
１９及び乗算回路２０を使用して、（１−Ｘａ小数部）
×ＤＲｈなる演算が行われ、演算結果がＥとしてＥレジ
スタ２１に格納され、続いて、加算回路２８において、
Ｒｈ＋Ｅなる演算が行われ、演算結果が新たなＲｈとし
てＲｈレジスタ２２に格納される（ステップＳ７−、
）。なお、このステップＳ７−、は、赤色Ｒにつ
いての端点補正の実行ステップである。
【００３９】次に、減算回路１９及び乗算回路２０を使
用して、（１−Ｘａ小数部）×ＤＧｈなる演算が行わ
れ、演算結果がＥとしてＥレジスタ２１に格納され、続
いて、加算回路３６において、Ｇｈ＋Ｅなる演算が行わ
れ、演算結果が新たなＧｈとしてＧｈレジスタ３０に格
納される（ステップＳ７−、）。なお、このステッ
プＳ７−、は、緑色Ｇについての端点補正の実行ス
テップである。
用して、（１−Ｘａ小数部）×ＤＧｈなる演算が行わ
れ、演算結果がＥとしてＥレジスタ２１に格納され、続
いて、加算回路３６において、Ｇｈ＋Ｅなる演算が行わ
れ、演算結果が新たなＧｈとしてＧｈレジスタ３０に格
納される（ステップＳ７−、）。なお、このステッ
プＳ７−、は、緑色Ｇについての端点補正の実行ス
テップである。
【００４０】次に、減算回路１９及び乗算回路２０を使
用して、（１−Ｘａ小数部）×ＤＢｈなる演算が行わ
れ、演算結果がＥとしてＥレジスタ２１に格納され、続
いて、加算回路４４において、Ｂｈ＋Ｅなる演算が行わ
れ、演算結果が新たなＢｈとしてＢｈレジスタ３８に格
納される（ステップＳ７−、）。なお、このステッ
プＳ７−、は、青色Ｂについての端点補正の実行ス
テップである。
用して、（１−Ｘａ小数部）×ＤＢｈなる演算が行わ
れ、演算結果がＥとしてＥレジスタ２１に格納され、続
いて、加算回路４４において、Ｂｈ＋Ｅなる演算が行わ
れ、演算結果が新たなＢｈとしてＢｈレジスタ３８に格
納される（ステップＳ７−、）。なお、このステッ
プＳ７−、は、青色Ｂについての端点補正の実行ス
テップである。
【００４１】そして、ステップＳ７が終了した場合又は
ステップＳ６でＹＥＳの場合には、比較回路１２におい
て、Ｘレジスタ９の格納値ＸとＸｂレジスタ１１の格納
値Ｘｂの比較が行われ、Ｘ≦Ｘｂであるか否か、即ち、
描画点が開始ラスタの右端となっているか否かが判断さ
れる（ステップＳ８）。
ステップＳ６でＹＥＳの場合には、比較回路１２におい
て、Ｘレジスタ９の格納値ＸとＸｂレジスタ１１の格納
値Ｘｂの比較が行われ、Ｘ≦Ｘｂであるか否か、即ち、
描画点が開始ラスタの右端となっているか否かが判断さ
れる（ステップＳ８）。
【００４２】そして、Ｘ≦Ｘｂである場合（ステップＳ
８でＹＥＳの場合）には、ＶＲＡＭ４のアドレス［Ｘ
（Ｘレジスタ９の格納値）、Ｙ（Ｙカウンタ６の出力
値）］にＲｈレジスタ２２の格納値Ｒｈ、Ｇｈレジスタ
３０の格納値Ｇｈ及びＢｈレジスタ３８の格納値Ｂｈが
それぞれ赤色Ｒ、緑色Ｇ及び青色Ｂの輝度としてライト
される（ステップＳ９）。
８でＹＥＳの場合）には、ＶＲＡＭ４のアドレス［Ｘ
（Ｘレジスタ９の格納値）、Ｙ（Ｙカウンタ６の出力
値）］にＲｈレジスタ２２の格納値Ｒｈ、Ｇｈレジスタ
３０の格納値Ｇｈ及びＢｈレジスタ３８の格納値Ｂｈが
それぞれ赤色Ｒ、緑色Ｇ及び青色Ｂの輝度としてライト
される（ステップＳ９）。
【００４３】次に、加算回路２８を使用して、Ｒｈレジ
スタ２２の格納値Ｒｈ及びＤＲｈレジスタ２５の格納値
ＤＲｈについて、Ｒｈ＋ＤＲｈなる演算が行われ、演算
結果が新たなＲｈとしてＲｈレジスタ２２に格納される
（ステップＳ１０−）。
スタ２２の格納値Ｒｈ及びＤＲｈレジスタ２５の格納値
ＤＲｈについて、Ｒｈ＋ＤＲｈなる演算が行われ、演算
結果が新たなＲｈとしてＲｈレジスタ２２に格納される
（ステップＳ１０−）。
【００４４】次に、加算回路３６を使用して、Ｇｈレジ
スタ３０の格納値Ｇｈ及びＤＧｈレジスタ３３の格納値
ＤＧｈについて、Ｇｈ＋ＤＧｈなる演算が行われ、演算
結果が新たなＧｈとしてＧｈレジスタ３０に格納される
（ステップＳ１０−）。
スタ３０の格納値Ｇｈ及びＤＧｈレジスタ３３の格納値
ＤＧｈについて、Ｇｈ＋ＤＧｈなる演算が行われ、演算
結果が新たなＧｈとしてＧｈレジスタ３０に格納される
（ステップＳ１０−）。
【００４５】次に、加算回路４４を使用して、Ｂｈレジ
スタ３８の格納値Ｂｈ及びＤＢｈレジスタ４１の格納値
ＤＢｈについて、Ｂｈ＋ＤＢｈなる演算が行われ、演算
結果が新たなＢｈとしてＢｈレジスタ３８に格納される
（ステップＳ１０−）。
スタ３８の格納値Ｂｈ及びＤＢｈレジスタ４１の格納値
ＤＢｈについて、Ｂｈ＋ＤＢｈなる演算が行われ、演算
結果が新たなＢｈとしてＢｈレジスタ３８に格納される
（ステップＳ１０−）。
【００４６】次に、加算回路１７を使用して、Ｘレジス
タ９の格納値Ｘについて、Ｘ＋１なる演算が行われ、演
算結果が新たなＸとしてＸレジスタ９に格納される（ス
テップＳ１１）。
タ９の格納値Ｘについて、Ｘ＋１なる演算が行われ、演
算結果が新たなＸとしてＸレジスタ９に格納される（ス
テップＳ１１）。
【００４７】以下、ステップＳ８において、Ｘ＞Ｘｂと
判断されるまで、即ち、ステップＳ８でＮＯと判断され
るまで、ステップＳ９、Ｓ１０、Ｓ１１が繰り返され
る。なお、ステップＳ１０、Ｓ１１は、水平方向の画素
の輝度補間の実行ステップである。
判断されるまで、即ち、ステップＳ８でＮＯと判断され
るまで、ステップＳ９、Ｓ１０、Ｓ１１が繰り返され
る。なお、ステップＳ１０、Ｓ１１は、水平方向の画素
の輝度補間の実行ステップである。
【００４８】そして、ステップＳ８において、Ｘ＞Ｘｂ
と判断された場合には、比較回路８において、Ｙカウン
タ６の出力値ＹとＹｅレジスタ７の格納値Ｙｅとの比較
が行われ、Ｙ＝Ｙｅとなっているか否か、即ち、ラスタ
が終了ラスタとなっているか否かが判断される（ステッ
プＳ１２）。
と判断された場合には、比較回路８において、Ｙカウン
タ６の出力値ＹとＹｅレジスタ７の格納値Ｙｅとの比較
が行われ、Ｙ＝Ｙｅとなっているか否か、即ち、ラスタ
が終了ラスタとなっているか否かが判断される（ステッ
プＳ１２）。
【００４９】ここに、Ｙ＝Ｙｅではない場合（ステップ
Ｓ１２でＮＯの場合）には、制御回路４６による制御に
よりＹカウンタ６から次ラスタのＹ座標値としてＹ＋１
が出力される（ステップＳ１３）。
Ｓ１２でＮＯの場合）には、制御回路４６による制御に
よりＹカウンタ６から次ラスタのＹ座標値としてＹ＋１
が出力される（ステップＳ１３）。
【００５０】次に、加算回路１７において、Ｘａレジス
タ１０の格納値ＸａとＤＸａレジスタ１４の格納値ＤＸ
ａについて、Ｘａ＋ＤＸａなる演算が行われ、演算結果
が次ラスタの左端のＸ座標値ＸａとしてＸａレジスタ１
０及びＸレジスタ９に順に格納される（ステップＳ１４
−、）。
タ１０の格納値ＸａとＤＸａレジスタ１４の格納値ＤＸ
ａについて、Ｘａ＋ＤＸａなる演算が行われ、演算結果
が次ラスタの左端のＸ座標値ＸａとしてＸａレジスタ１
０及びＸレジスタ９に順に格納される（ステップＳ１４
−、）。
【００５１】次に、加算回路１７において、Ｘｂレジス
タ１１の格納値Ｘｂ及びＤＸｂレジスタ１５の格納値Ｄ
Ｘｂについて、Ｘｂ＋ＤＸｂなる演算が行われ、演算結
果が次ラスタの右端のＸ座標値ＸｂとしてＸｂレジスタ
１１に格納される（ステップＳ１４−）。
タ１１の格納値Ｘｂ及びＤＸｂレジスタ１５の格納値Ｄ
Ｘｂについて、Ｘｂ＋ＤＸｂなる演算が行われ、演算結
果が次ラスタの右端のＸ座標値ＸｂとしてＸｂレジスタ
１１に格納される（ステップＳ１４−）。
【００５２】次に、加算回路２８において、Ｒｓレジス
タ２３の格納値Ｒｓ及びＤＲｓレジスタ２６の格納値Ｄ
Ｒｓについて、Ｒｓ＋ＤＲｓなる演算が行われ、演算結
果が次ラスタの左端の点の赤色Ｒの輝度として、Ｒｈレ
ジスタ２２及びＲｓレジスタ２３に順に格納される（ス
テップＳ１５−、）。
タ２３の格納値Ｒｓ及びＤＲｓレジスタ２６の格納値Ｄ
Ｒｓについて、Ｒｓ＋ＤＲｓなる演算が行われ、演算結
果が次ラスタの左端の点の赤色Ｒの輝度として、Ｒｈレ
ジスタ２２及びＲｓレジスタ２３に順に格納される（ス
テップＳ１５−、）。
【００５３】次に、加算回路３６において、Ｇｓレジス
タ３１の格納値Ｇｓ及びＤＧｓレジスタ３４の格納値Ｄ
Ｇｓについて、Ｇｓ＋ＤＧｓなる演算が行われ、演算結
果が次ラスタの左端の点の緑色Ｇの輝度として、Ｇｈレ
ジスタ３０及びＧｓレジスタ３１に順に格納される（ス
テップＳ１５−、）。
タ３１の格納値Ｇｓ及びＤＧｓレジスタ３４の格納値Ｄ
Ｇｓについて、Ｇｓ＋ＤＧｓなる演算が行われ、演算結
果が次ラスタの左端の点の緑色Ｇの輝度として、Ｇｈレ
ジスタ３０及びＧｓレジスタ３１に順に格納される（ス
テップＳ１５−、）。
【００５４】次に、加算回路４４において、Ｂｓレジス
タ３９の格納値Ｂｓ及びＤＢｓレジスタ４２の格納値Ｄ
Ｂｓについて、Ｂｓ＋ＤＢｓなる演算が行われ、演算結
果が次ラスタの左端の点の青色Ｂの輝度として、Ｂｈレ
ジスタ３８及びＢｓレジスタ３９に順に格納される（ス
テップＳ１５−、）。
タ３９の格納値Ｂｓ及びＤＢｓレジスタ４２の格納値Ｄ
Ｂｓについて、Ｂｓ＋ＤＢｓなる演算が行われ、演算結
果が次ラスタの左端の点の青色Ｂの輝度として、Ｂｈレ
ジスタ３８及びＢｓレジスタ３９に順に格納される（ス
テップＳ１５−、）。
【００５５】そして、ステップＳ１２においてＹ＝Ｙｅ
と判断されるまで、即ち、ラスタが終了ラスタとなるま
で、ステップＳ１３〜Ｓ１５、Ｓ６〜Ｓ１２が繰り返さ
れ、ステップＳ１２においてＹ＝Ｙｅと判断された場合
には、処理が終了する。
と判断されるまで、即ち、ラスタが終了ラスタとなるま
で、ステップＳ１３〜Ｓ１５、Ｓ６〜Ｓ１２が繰り返さ
れ、ステップＳ１２においてＹ＝Ｙｅと判断された場合
には、処理が終了する。
【００５６】
【発明が解決しようとする課題】このように、従来の輝
度補間装置３においては、端点補正を行うことができる
ようにする必要があるため、即ち、図２１に示すステッ
プＳ７を実行できるようにするために、乗算回路２０を
設ける必要があり、このため、回路規模が大きくなり、
これが、チップ面積を大きくし、価格を高める原因とな
っていた。
度補間装置３においては、端点補正を行うことができる
ようにする必要があるため、即ち、図２１に示すステッ
プＳ７を実行できるようにするために、乗算回路２０を
設ける必要があり、このため、回路規模が大きくなり、
これが、チップ面積を大きくし、価格を高める原因とな
っていた。
【００５７】本発明は、かかる点に鑑み、輝度補間装置
に乗算回路を設ける必要がなく、輝度補間装置の回路規
模を縮小化し、輝度補間装置のチップ面積の縮小化によ
る価格の低減化を図ることができるようにした輝度補間
方法を提供することを第１の目的とし、乗算回路を必要
とせず、回路規模を縮小化し、チップ面積の縮小化によ
る価格の低減化を図ることができるようにした輝度補間
装置を提供することを第２の目的とする。
に乗算回路を設ける必要がなく、輝度補間装置の回路規
模を縮小化し、輝度補間装置のチップ面積の縮小化によ
る価格の低減化を図ることができるようにした輝度補間
方法を提供することを第１の目的とし、乗算回路を必要
とせず、回路規模を縮小化し、チップ面積の縮小化によ
る価格の低減化を図ることができるようにした輝度補間
装置を提供することを第２の目的とする。
【００５８】
【課題を解決するための手段】本発明中、第１の発明
（請求項１記載の輝度補間方法）は、３次元図形を三角
形の集合体として、画素の位置を整数座標で示してなる
２次元平面に投影した場合における２次元平面上の三角
形の内部の画素の輝度を補間する輝度補間方法におい
て、２次元平面上の三角形の内部の左斜辺に沿った画素
間の輝度の差分値を予め２種類算出しておき、２次元平
面上の三角形の内部の左斜辺に沿った画素の中の先頭の
画素の輝度に２次元平面上の三角形の内部の左斜辺に沿
った画素間の輝度の差分値２種類を選択的、逐次的に加
算することにより、２次元平面上の三角形の内部の左斜
辺に沿った画素の輝度を決定する工程と、２次元平面上
の三角形の内部の水平方向の画素間当たりの輝度の差分
値を予め算出しておき、２次元平面上の三角形の内部の
水平方向の左端の画素の輝度に２次元平面上の三角形の
内部の水平方向の画素間当たりの輝度の差分値を逐次的
に加算することにより、２次元平面上の三角形の内部の
水平方向の画素の輝度を決定する工程とを実行するとい
うものである。
（請求項１記載の輝度補間方法）は、３次元図形を三角
形の集合体として、画素の位置を整数座標で示してなる
２次元平面に投影した場合における２次元平面上の三角
形の内部の画素の輝度を補間する輝度補間方法におい
て、２次元平面上の三角形の内部の左斜辺に沿った画素
間の輝度の差分値を予め２種類算出しておき、２次元平
面上の三角形の内部の左斜辺に沿った画素の中の先頭の
画素の輝度に２次元平面上の三角形の内部の左斜辺に沿
った画素間の輝度の差分値２種類を選択的、逐次的に加
算することにより、２次元平面上の三角形の内部の左斜
辺に沿った画素の輝度を決定する工程と、２次元平面上
の三角形の内部の水平方向の画素間当たりの輝度の差分
値を予め算出しておき、２次元平面上の三角形の内部の
水平方向の左端の画素の輝度に２次元平面上の三角形の
内部の水平方向の画素間当たりの輝度の差分値を逐次的
に加算することにより、２次元平面上の三角形の内部の
水平方向の画素の輝度を決定する工程とを実行するとい
うものである。
【００５９】本発明中、第１の発明によれば、２次元平
面上の三角形の内部の左斜辺に沿った画素間の輝度の差
分値を予め２種類算出しておき、２次元平面上の三角形
の内部の左斜辺に沿った画素の中の先頭の画素の輝度に
２次元平面上の三角形の内部の左斜辺に沿った画素間の
輝度の差分値２種類を選択的、逐次的に加算することに
より、２次元平面上の三角形の左斜辺の内側の整数座標
上の輝度を正確に決定する工程を実行するとしたことに
より、水平方向の画素の輝度の補間を行う場合に、端点
補正を行う必要がないので、輝度補間装置に乗算回路を
設ける必要がない。
面上の三角形の内部の左斜辺に沿った画素間の輝度の差
分値を予め２種類算出しておき、２次元平面上の三角形
の内部の左斜辺に沿った画素の中の先頭の画素の輝度に
２次元平面上の三角形の内部の左斜辺に沿った画素間の
輝度の差分値２種類を選択的、逐次的に加算することに
より、２次元平面上の三角形の左斜辺の内側の整数座標
上の輝度を正確に決定する工程を実行するとしたことに
より、水平方向の画素の輝度の補間を行う場合に、端点
補正を行う必要がないので、輝度補間装置に乗算回路を
設ける必要がない。
【００６０】本発明中、第２の発明（請求項２記載の輝
度補間装置）は、３次元図形を三角形の集合体として、
画素の位置を整数座標で示してなる２次元平面に投影し
た場合における２次元平面上の三角形の内部の画素の輝
度を補間する輝度補間装置において、外部から与えられ
る２次元平面上の三角形の内部の左斜辺に沿った画素間
の輝度の第１差分値を記憶する第１レジスタ手段と、外
部から与えられる２次元平面上の三角形の内部の左斜辺
に沿った画素間の輝度の第２差分値を記憶する第２レジ
スタ手段と、第１レジスタ手段に記憶されている第１差
分値又は第２レジスタ手段に記憶されている第２差分値
のいずれかを選択する選択手段と、２次元平面上の三角
形の内部の左斜辺に沿った画素の中の先頭の画素の輝度
に、選択手段の出力を逐次的に加算し、２次元平面上の
三角形の内部の左斜辺に沿った画素の輝度を算出する第
１加算手段と、２次元平面上の三角形の内部の水平方向
の左端の画素の輝度に、外部から与えられる２次元平面
上の三角形の内部の水平方向の画素間当たりの輝度の差
分値を逐次的に加算し、２次元平面上の三角形の内部の
水平方向の画素の輝度を算出する第２加算手段とを備え
ているというものである。
度補間装置）は、３次元図形を三角形の集合体として、
画素の位置を整数座標で示してなる２次元平面に投影し
た場合における２次元平面上の三角形の内部の画素の輝
度を補間する輝度補間装置において、外部から与えられ
る２次元平面上の三角形の内部の左斜辺に沿った画素間
の輝度の第１差分値を記憶する第１レジスタ手段と、外
部から与えられる２次元平面上の三角形の内部の左斜辺
に沿った画素間の輝度の第２差分値を記憶する第２レジ
スタ手段と、第１レジスタ手段に記憶されている第１差
分値又は第２レジスタ手段に記憶されている第２差分値
のいずれかを選択する選択手段と、２次元平面上の三角
形の内部の左斜辺に沿った画素の中の先頭の画素の輝度
に、選択手段の出力を逐次的に加算し、２次元平面上の
三角形の内部の左斜辺に沿った画素の輝度を算出する第
１加算手段と、２次元平面上の三角形の内部の水平方向
の左端の画素の輝度に、外部から与えられる２次元平面
上の三角形の内部の水平方向の画素間当たりの輝度の差
分値を逐次的に加算し、２次元平面上の三角形の内部の
水平方向の画素の輝度を算出する第２加算手段とを備え
ているというものである。
【００６１】本発明中、第２の発明によれば、外部から
与えられる２次元平面上の三角形の内部の左斜辺に沿っ
た画素間の輝度の第１差分値を記憶する第１レジスタ手
段と、外部から与えられる２次元平面上の三角形の内部
の左斜辺に沿った画素間の輝度の第２差分値を記憶する
第２レジスタ手段と、第１レジスタ手段に記憶されてい
る第１差分値又は第２レジスタ手段に記憶されている第
２差分値のいずれかを選択する選択手段と、２次元平面
上の三角形の内部の左斜辺に沿った画素の中の先頭の画
素の輝度に、選択手段の出力を逐次的に加算し、２次元
平面上の三角形の内部の左斜辺に沿った画素の輝度を算
出する第１加算手段とを備えるとしたことにより、水平
方向の画素の輝度の補間を行う場合に、端点補正を行う
必要がないので、乗算回路を設ける必要がない。
与えられる２次元平面上の三角形の内部の左斜辺に沿っ
た画素間の輝度の第１差分値を記憶する第１レジスタ手
段と、外部から与えられる２次元平面上の三角形の内部
の左斜辺に沿った画素間の輝度の第２差分値を記憶する
第２レジスタ手段と、第１レジスタ手段に記憶されてい
る第１差分値又は第２レジスタ手段に記憶されている第
２差分値のいずれかを選択する選択手段と、２次元平面
上の三角形の内部の左斜辺に沿った画素の中の先頭の画
素の輝度に、選択手段の出力を逐次的に加算し、２次元
平面上の三角形の内部の左斜辺に沿った画素の輝度を算
出する第１加算手段とを備えるとしたことにより、水平
方向の画素の輝度の補間を行う場合に、端点補正を行う
必要がないので、乗算回路を設ける必要がない。
【００６２】本発明中、第３の発明（請求項３記載の輝
度補間方法）は、３次元図形を三角形の集合体として、
画素の位置を整数座標で示してなる２次元平面に投影し
た場合における２次元平面上の三角形の内部の画素の輝
度を補間する輝度補間方法において、２次元平面上の三
角形の内部の水平方向の画素間当たりの輝度の差分値を
予め算出しておき、２次元平面上の三角形の左斜辺と水
平線との交点位置の輝度に、２次元平面上の三角形の内
部の水平方向の画素間当たりの輝度の差分値を、２次元
平面上の三角形の左斜辺と水平線との交点位置と、２次
元平面上の三角形の内部の水平線上の左端の画素の位置
との距離に応じてシフトして加算することにより、２次
元平面上の三角形の内部の水平線上の左端の画素の輝度
を決定する工程と、２次元平面上の三角形の内部の水平
線上の左端の画素の輝度に２次元平面上の三角形の内部
の水平方向の画素間当たりの輝度の差分値を逐次的に加
算することにより、２次元平面上の三角形の内部の水平
方向の画素の輝度を決定する工程とを実行するというも
のである。
度補間方法）は、３次元図形を三角形の集合体として、
画素の位置を整数座標で示してなる２次元平面に投影し
た場合における２次元平面上の三角形の内部の画素の輝
度を補間する輝度補間方法において、２次元平面上の三
角形の内部の水平方向の画素間当たりの輝度の差分値を
予め算出しておき、２次元平面上の三角形の左斜辺と水
平線との交点位置の輝度に、２次元平面上の三角形の内
部の水平方向の画素間当たりの輝度の差分値を、２次元
平面上の三角形の左斜辺と水平線との交点位置と、２次
元平面上の三角形の内部の水平線上の左端の画素の位置
との距離に応じてシフトして加算することにより、２次
元平面上の三角形の内部の水平線上の左端の画素の輝度
を決定する工程と、２次元平面上の三角形の内部の水平
線上の左端の画素の輝度に２次元平面上の三角形の内部
の水平方向の画素間当たりの輝度の差分値を逐次的に加
算することにより、２次元平面上の三角形の内部の水平
方向の画素の輝度を決定する工程とを実行するというも
のである。
【００６３】本発明中、第３の発明によれば、２次元平
面上の三角形の内部の水平方向の画素間当たりの輝度の
差分値を予め算出しておき、２次元平面上の三角形の左
斜辺と水平線との交点位置の輝度に、２次元平面上の三
角形の内部の水平方向の画素間当たりの輝度の差分値
を、２次元平面上の三角形の左斜辺と水平線との交点位
置と、２次元平面上の三角形の内部の水平線上の左端の
画素の位置との距離に応じてシフトして加算することに
より、２次元平面上の三角形の内部の水平線上の左端の
画素の輝度を決定するとしているので、水平方向の画素
の輝度の補間を行う前提として端点補正を行う場合にお
いて、輝度補間装置に乗算回路を必要としない。
面上の三角形の内部の水平方向の画素間当たりの輝度の
差分値を予め算出しておき、２次元平面上の三角形の左
斜辺と水平線との交点位置の輝度に、２次元平面上の三
角形の内部の水平方向の画素間当たりの輝度の差分値
を、２次元平面上の三角形の左斜辺と水平線との交点位
置と、２次元平面上の三角形の内部の水平線上の左端の
画素の位置との距離に応じてシフトして加算することに
より、２次元平面上の三角形の内部の水平線上の左端の
画素の輝度を決定するとしているので、水平方向の画素
の輝度の補間を行う前提として端点補正を行う場合にお
いて、輝度補間装置に乗算回路を必要としない。
【００６４】本発明中、第４の発明（請求項４記載の輝
度補間装置）は、３次元図形を三角形の集合体として、
画素の位置を整数座標で示してなる２次元平面に投影し
た場合における２次元平面上の三角形の内部の画素の輝
度を補間する輝度補間装置において、２次元平面上の三
角形の内部の水平方向の画素間当たりの輝度の差分値を
記憶するレジスタ手段と、２次元平面上の三角形の左斜
辺と水平線との交点位置の輝度に、２次元平面上の三角
形の内部の水平方向の画素間当たりの輝度の差分値を、
２次元平面上の三角形の左斜辺と水平線との交点位置
と、２次元平面上の三角形の内部の水平線上の左端の画
素の位置との距離に応じてシフトして加算するシフト・
加算手段と、２次元平面上の三角形の内部の水平線上の
左端の画素の輝度に、外部から与えられる２次元平面上
の三角形の内部の水平方向の画素間当たりの輝度の差分
値を逐次的に加算し、２次元平面上の三角形の内部の水
平方向の画素の輝度を算出する加算手段とを備えている
というものである。
度補間装置）は、３次元図形を三角形の集合体として、
画素の位置を整数座標で示してなる２次元平面に投影し
た場合における２次元平面上の三角形の内部の画素の輝
度を補間する輝度補間装置において、２次元平面上の三
角形の内部の水平方向の画素間当たりの輝度の差分値を
記憶するレジスタ手段と、２次元平面上の三角形の左斜
辺と水平線との交点位置の輝度に、２次元平面上の三角
形の内部の水平方向の画素間当たりの輝度の差分値を、
２次元平面上の三角形の左斜辺と水平線との交点位置
と、２次元平面上の三角形の内部の水平線上の左端の画
素の位置との距離に応じてシフトして加算するシフト・
加算手段と、２次元平面上の三角形の内部の水平線上の
左端の画素の輝度に、外部から与えられる２次元平面上
の三角形の内部の水平方向の画素間当たりの輝度の差分
値を逐次的に加算し、２次元平面上の三角形の内部の水
平方向の画素の輝度を算出する加算手段とを備えている
というものである。
【００６５】本発明中、第４の発明によれば、２次元平
面上の三角形の内部の水平方向の画素間当たりの輝度の
差分値を記憶するレジスタ手段と、２次元平面上の三角
形の左斜辺と水平線との交点位置の輝度に、２次元平面
上の三角形の内部の水平方向の画素間当たりの輝度の差
分値を、２次元平面上の三角形の左斜辺と水平線との交
点位置と、２次元平面上の三角形の内部の水平線上の左
端の画素の位置との距離に応じてシフトして加算するシ
フト・加算手段とを備えるとしているので、水平方向の
画素の輝度の補間を行う前提として端点補正を行う場合
において、乗算回路を必要としない。
面上の三角形の内部の水平方向の画素間当たりの輝度の
差分値を記憶するレジスタ手段と、２次元平面上の三角
形の左斜辺と水平線との交点位置の輝度に、２次元平面
上の三角形の内部の水平方向の画素間当たりの輝度の差
分値を、２次元平面上の三角形の左斜辺と水平線との交
点位置と、２次元平面上の三角形の内部の水平線上の左
端の画素の位置との距離に応じてシフトして加算するシ
フト・加算手段とを備えるとしているので、水平方向の
画素の輝度の補間を行う前提として端点補正を行う場合
において、乗算回路を必要としない。
【００６６】
【発明の実施の形態】以下、図１〜図１４を参照して、
本発明による輝度補間方法及び装置の第１実施形態及び
第２実施形態について説明する。
本発明による輝度補間方法及び装置の第１実施形態及び
第２実施形態について説明する。
【００６７】図１は本発明による輝度補間装置の第１実
施形態４８をホストＣＰＵ２と共に示すブロック回路図
であり、本発明による輝度補間装置の第１実施形態４８
は、図１８に示すコンピュータ・グラフィックス・シス
テムにおいて、従来の輝度補間装置３の代わりに使用す
るというものである。
施形態４８をホストＣＰＵ２と共に示すブロック回路図
であり、本発明による輝度補間装置の第１実施形態４８
は、図１８に示すコンピュータ・グラフィックス・シス
テムにおいて、従来の輝度補間装置３の代わりに使用す
るというものである。
【００６８】図１中、４９はラスタのＹ座標値Ｙを出力
するＹカウンタと呼ぶカウンタ、５０はＹｅレジスタと
呼ぶレジスタ、５１はＹカウンタ４９の出力値とＹｅレ
ジスタ５０の格納値とを比較する比較回路である。
するＹカウンタと呼ぶカウンタ、５０はＹｅレジスタと
呼ぶレジスタ、５１はＹカウンタ４９の出力値とＹｅレ
ジスタ５０の格納値とを比較する比較回路である。
【００６９】また、５２はＸレジスタと呼ぶレジスタ、
５３はＸａレジスタと呼ぶレジスタ、５４はＸｂレジス
タと呼ぶレジスタ、５５はＸレジスタ５２の格納値とＸ
ｂレジスタ５４の格納値とを比較する比較回路、５６は
Ｘレジスタ５２の格納値、Ｘａレジスタ５３の格納値又
はＸｂレジスタ５４の格納値を選択して出力する選択回
路である。
５３はＸａレジスタと呼ぶレジスタ、５４はＸｂレジス
タと呼ぶレジスタ、５５はＸレジスタ５２の格納値とＸ
ｂレジスタ５４の格納値とを比較する比較回路、５６は
Ｘレジスタ５２の格納値、Ｘａレジスタ５３の格納値又
はＸｂレジスタ５４の格納値を選択して出力する選択回
路である。
【００７０】また、５７はＤＸａレジスタと呼ぶレジス
タ、５８はＤＸｂレジスタと呼ぶレジスタ、５９はＤＸ
ａレジスタ５７の格納値、ＤＸｂレジスタ５８の格納値
又は数値１を選択して出力する選択回路、６０は選択回
路５６の出力値と選択回路５９の出力値とを加算する加
算回路、６１はホストＣＰＵ２から供給される数値又は
加算回路６０の出力値を選択して出力する選択回路であ
る。
タ、５８はＤＸｂレジスタと呼ぶレジスタ、５９はＤＸ
ａレジスタ５７の格納値、ＤＸｂレジスタ５８の格納値
又は数値１を選択して出力する選択回路、６０は選択回
路５６の出力値と選択回路５９の出力値とを加算する加
算回路、６１はホストＣＰＵ２から供給される数値又は
加算回路６０の出力値を選択して出力する選択回路であ
る。
【００７１】また、６２はＲｈレジスタと呼ぶレジス
タ、６３はＲｓレジスタと呼ぶレジスタ、６４はＲｈレ
ジスタ６２の格納値又はＲｓレジスタ６３の格納値を選
択して出力する選択回路である。
タ、６３はＲｓレジスタと呼ぶレジスタ、６４はＲｈレ
ジスタ６２の格納値又はＲｓレジスタ６３の格納値を選
択して出力する選択回路である。
【００７２】また、６５はＤＲｈレジスタと呼ぶレジス
タ、６６はＤＲｓレジスタと呼ぶレジスタ、６７はＤＲ
ｔレジスタと呼ぶレジスタ、６８はＤＲｈレジスタ６５
の格納値、ＤＲｓレジスタ６６の格納値又はＤＲｔレジ
スタ６７の格納値を選択して出力する選択回路である。
タ、６６はＤＲｓレジスタと呼ぶレジスタ、６７はＤＲ
ｔレジスタと呼ぶレジスタ、６８はＤＲｈレジスタ６５
の格納値、ＤＲｓレジスタ６６の格納値又はＤＲｔレジ
スタ６７の格納値を選択して出力する選択回路である。
【００７３】また、６９は選択回路６４の出力値と選択
回路６８の出力値とを加算する加算回路、７０はホスト
ＣＰＵ２から供給される値又は加算回路６９の出力値を
選択して出力する選択回路である。
回路６８の出力値とを加算する加算回路、７０はホスト
ＣＰＵ２から供給される値又は加算回路６９の出力値を
選択して出力する選択回路である。
【００７４】また、７１はＧｈレジスタと呼ぶレジス
タ、７２はＧｓレジスタと呼ぶレジスタ、７３はＧｈレ
ジスタ７１の格納値又はＧｓレジスタ７２の格納値を選
択して出力する選択回路である。
タ、７２はＧｓレジスタと呼ぶレジスタ、７３はＧｈレ
ジスタ７１の格納値又はＧｓレジスタ７２の格納値を選
択して出力する選択回路である。
【００７５】また、７４はＤＧｈレジスタと呼ぶレジス
タ、７５はＤＧｓレジスタと呼ぶレジスタ、７６はＤＧ
ｔレジスタと呼ぶレジスタ、７７はＤＧｈレジスタ７４
の格納値、ＤＧｓレジスタ７５の格納値又はＤＧｔレジ
スタ７６の格納値を選択して出力する選択回路である。
タ、７５はＤＧｓレジスタと呼ぶレジスタ、７６はＤＧ
ｔレジスタと呼ぶレジスタ、７７はＤＧｈレジスタ７４
の格納値、ＤＧｓレジスタ７５の格納値又はＤＧｔレジ
スタ７６の格納値を選択して出力する選択回路である。
【００７６】また、７８は選択回路７３の出力値と選択
回路７７の出力値とを加算する加算回路、７９はホスト
ＣＰＵ２から供給される値又は加算回路７８の出力値を
選択して出力する選択回路である。
回路７７の出力値とを加算する加算回路、７９はホスト
ＣＰＵ２から供給される値又は加算回路７８の出力値を
選択して出力する選択回路である。
【００７７】また、８０はＢｈレジスタと呼ぶレジス
タ、８１はＢｓレジスタと呼ぶレジスタ、８２はＢｈレ
ジスタ８０の格納値又はＢｓレジスタ８１の格納値を選
択して出力する選択回路である。
タ、８１はＢｓレジスタと呼ぶレジスタ、８２はＢｈレ
ジスタ８０の格納値又はＢｓレジスタ８１の格納値を選
択して出力する選択回路である。
【００７８】また、８３はＤＢｈレジスタと呼ぶレジス
タ、８４はＤＢｓレジスタと呼ぶレジスタ、８５はＤＢ
ｔレジスタと呼ぶレジスタ、８６はＤＢｈレジスタ８３
の格納値、ＤＢｓレジスタ８４の格納値又はＤＢｔレジ
スタ８５の格納値を選択して出力する選択回路である。
タ、８４はＤＢｓレジスタと呼ぶレジスタ、８５はＤＢ
ｔレジスタと呼ぶレジスタ、８６はＤＢｈレジスタ８３
の格納値、ＤＢｓレジスタ８４の格納値又はＤＢｔレジ
スタ８５の格納値を選択して出力する選択回路である。
【００７９】また、８７は選択回路８２の出力値と選択
回路８６の出力値とを加算する加算回路、８８はホスト
ＣＰＵ２から供給される値又は加算回路８７の出力値を
選択して出力する選択回路、８９は内部回路の制御を行
う制御回路である。
回路８６の出力値とを加算する加算回路、８８はホスト
ＣＰＵ２から供給される値又は加算回路８７の出力値を
選択して出力する選択回路、８９は内部回路の制御を行
う制御回路である。
【００８０】ここに、本発明による輝度補間装置の第１
実施形態４８においては、２次元平面上の三角形の内部
の水平方向の画素の輝度は、２次元平面上の三角形の内
部の水平方向の画素間当たりの輝度の差分値をホストＣ
ＰＵ２により算出し、２次元平面上の三角形の内部の水
平方向の左端の画素の輝度に、２次元平面上の三角形の
内部の水平方向の画素間当たりの輝度の差分値を逐次的
に加算することにより決定される。
実施形態４８においては、２次元平面上の三角形の内部
の水平方向の画素の輝度は、２次元平面上の三角形の内
部の水平方向の画素間当たりの輝度の差分値をホストＣ
ＰＵ２により算出し、２次元平面上の三角形の内部の水
平方向の左端の画素の輝度に、２次元平面上の三角形の
内部の水平方向の画素間当たりの輝度の差分値を逐次的
に加算することにより決定される。
【００８１】そして、２次元平面上の三角形の内部の左
斜辺に沿った画素の輝度は、２次元平面上の三角形の内
部の左斜辺に沿った画素間の輝度の差分値をホストＣＰ
Ｕ２により算出し、２次元平面上の三角形の内部の左斜
辺に沿った画素の中の先頭の画素の輝度に、２次元平面
上の三角形の内部の左斜辺に沿った画素間の輝度の差分
値を逐次的に加算することにより決定される。
斜辺に沿った画素の輝度は、２次元平面上の三角形の内
部の左斜辺に沿った画素間の輝度の差分値をホストＣＰ
Ｕ２により算出し、２次元平面上の三角形の内部の左斜
辺に沿った画素の中の先頭の画素の輝度に、２次元平面
上の三角形の内部の左斜辺に沿った画素間の輝度の差分
値を逐次的に加算することにより決定される。
【００８２】ところで、三角形の左斜辺の直線の傾きは
一般的に整数値ではなく、これに対応して、三角形内で
左斜辺に最も近い画素をたどって輝度の補間を行うため
に、本発明による輝度補間方法の第１実施形態では、２
種類の差分値を使用するようにしている。図２は、これ
を説明するための図であり、三角形の左斜辺１Ｄの垂直
方向の画素間あたりの水平方向の位置の差分値ＤＸａが
１.４の場合を例として示している。なお、説明を簡単
にする都合上、図２は、一般の場合と左右が逆に書かれ
ている。
一般的に整数値ではなく、これに対応して、三角形内で
左斜辺に最も近い画素をたどって輝度の補間を行うため
に、本発明による輝度補間方法の第１実施形態では、２
種類の差分値を使用するようにしている。図２は、これ
を説明するための図であり、三角形の左斜辺１Ｄの垂直
方向の画素間あたりの水平方向の位置の差分値ＤＸａが
１.４の場合を例として示している。なお、説明を簡単
にする都合上、図２は、一般の場合と左右が逆に書かれ
ている。
【００８３】ここに、ラスタのＹ座標値がＹ＝ｍにおけ
るラスタの左端Ｑ１のＸ座標値Ｘ１を０とすると、ラス
タのＹ座標値がＹ＝ｍ＋１になると、左斜辺１Ｄに沿っ
た画素間の輝度の差分値は、画素Ｑ１・Ｑ２’間の差分
値、即ち、ＤＸａを１とする斜辺１Ｅについての差分値
となる。
るラスタの左端Ｑ１のＸ座標値Ｘ１を０とすると、ラス
タのＹ座標値がＹ＝ｍ＋１になると、左斜辺１Ｄに沿っ
た画素間の輝度の差分値は、画素Ｑ１・Ｑ２’間の差分
値、即ち、ＤＸａを１とする斜辺１Ｅについての差分値
となる。
【００８４】次に、ラスタのＹ座標値がＹ＝ｍ＋２にな
ると、左斜辺１Ｄに沿った画素間の輝度の差分値は、画
素Ｑ２’・Ｑ３’間＝画素Ｑ１・Ｑ２’間の差分値、即
ち、ＤＸａを１とする斜辺１Ｆについての差分値とな
る。
ると、左斜辺１Ｄに沿った画素間の輝度の差分値は、画
素Ｑ２’・Ｑ３’間＝画素Ｑ１・Ｑ２’間の差分値、即
ち、ＤＸａを１とする斜辺１Ｆについての差分値とな
る。
【００８５】次に、ラスタのＹ座標値がＹ＝ｍ＋２にな
ると、左斜辺１Ｄに沿った画素間の輝度の差分値は、画
素Ｑ３’・Ｑ４’間の差分値、即ち、ＤＸａを２とする
斜辺１Ｇについての差分値となる。
ると、左斜辺１Ｄに沿った画素間の輝度の差分値は、画
素Ｑ３’・Ｑ４’間の差分値、即ち、ＤＸａを２とする
斜辺１Ｇについての差分値となる。
【００８６】次に、ラスタのＹ座標値がＹ＝ｍ＋３にな
ると、左斜辺１Ｄに沿った画素間の輝度の差分値は、画
素Ｑ４’・Ｑ５’間の差分値、即ち、ＤＸａを１とする
斜辺１Ｈについての差分値となる。
ると、左斜辺１Ｄに沿った画素間の輝度の差分値は、画
素Ｑ４’・Ｑ５’間の差分値、即ち、ＤＸａを１とする
斜辺１Ｈについての差分値となる。
【００８７】ここに、画素Ｑ１のＸ座標値Ｘ１を０とす
ると、点Ｑ２のＸ座標値Ｘ２は、 Ｘ２＝Ｘ１＋ＤＸａ ＝０.０＋１.４ ＝１.０（整数部分の加算値）＋０.４（小数部分の加算値） ＝１.４ となる。
ると、点Ｑ２のＸ座標値Ｘ２は、 Ｘ２＝Ｘ１＋ＤＸａ ＝０.０＋１.４ ＝１.０（整数部分の加算値）＋０.４（小数部分の加算値） ＝１.４ となる。
【００８８】また、点Ｑ３のＸ座標値Ｘ３は、逐次加算
により、 Ｘ３＝Ｘ２＋ＤＸａ ＝１.４＋１.４ ＝２.０（整数部分の加算値）＋０.８（小数部分の加算値） ＝２.８ となる。
により、 Ｘ３＝Ｘ２＋ＤＸａ ＝１.４＋１.４ ＝２.０（整数部分の加算値）＋０.８（小数部分の加算値） ＝２.８ となる。
【００８９】また、点Ｑ４のＸ座標値Ｘ４は、逐次加算
により、 Ｘ４＝Ｘ３＋ＤＸａ ＝２.８＋１.４ ＝３.０（整数部分の加算値）＋１.２（小数部分の加算値） ＝４.２ となる。
により、 Ｘ４＝Ｘ３＋ＤＸａ ＝２.８＋１.４ ＝３.０（整数部分の加算値）＋１.２（小数部分の加算値） ＝４.２ となる。
【００９０】また、点Ｑ５のＸ座標値Ｘ５は、逐次加算
により、 Ｘ５＝Ｘ４＋ＤＸａ ＝４.２＋１.４ ＝５.０（整数部分の加算値）＋０.６（小数部分の加算値） ＝５.６ となる。
により、 Ｘ５＝Ｘ４＋ＤＸａ ＝４.２＋１.４ ＝５.０（整数部分の加算値）＋０.６（小数部分の加算値） ＝５.６ となる。
【００９１】即ち、ラスタの左端Ｘａに左斜辺１Ｄの垂
直方向の画素間あたりの水平方向の位置の差分値ＤＸａ
を加算し、次ラスタの左端Ｘａを計算した場合に、小数
部分の加算により整数部へのキャリーが発生しない場合
には、左斜辺１Ｄに沿った画素間の輝度の差分値は、Ｄ
Ｘａを１とする斜辺についての差分値となり、小数部分
の加算により整数部へのキャリーが発生する場合には、
左斜辺１Ｄに沿った画素間の輝度の差分値は、ＤＸａを
２とする斜辺についての差分値となる。
直方向の画素間あたりの水平方向の位置の差分値ＤＸａ
を加算し、次ラスタの左端Ｘａを計算した場合に、小数
部分の加算により整数部へのキャリーが発生しない場合
には、左斜辺１Ｄに沿った画素間の輝度の差分値は、Ｄ
Ｘａを１とする斜辺についての差分値となり、小数部分
の加算により整数部へのキャリーが発生する場合には、
左斜辺１Ｄに沿った画素間の輝度の差分値は、ＤＸａを
２とする斜辺についての差分値となる。
【００９２】この例のように、左斜辺１Ｄの垂直方向の
画素間あたりの水平方向の位置の差分値が整数値の場合
を除くと、左斜辺１Ｄに沿った画素間の輝度の差分値
は、大小２個の差分値が存在することになるが、本発明
による輝度補間装置の第１実施形態４８においては、小
さい方の差分値を第１差分値、大きい方の差分値を第２
差分値とする。
画素間あたりの水平方向の位置の差分値が整数値の場合
を除くと、左斜辺１Ｄに沿った画素間の輝度の差分値
は、大小２個の差分値が存在することになるが、本発明
による輝度補間装置の第１実施形態４８においては、小
さい方の差分値を第１差分値、大きい方の差分値を第２
差分値とする。
【００９３】なお、左斜辺１Ｄの垂直方向の画素間あた
りの水平方向の位置の差分値が整数値の場合には、左斜
辺１Ｄに沿った画素間の輝度の差分値は、１個しか存在
しないので、その差分値を第１差分値として扱うことに
なる。
りの水平方向の位置の差分値が整数値の場合には、左斜
辺１Ｄに沿った画素間の輝度の差分値は、１個しか存在
しないので、その差分値を第１差分値として扱うことに
なる。
【００９４】図３〜図５は本発明による輝度補間装置の
第１実施形態４８の動作（本発明の輝度補間方法の第１
実施形態）を分図して示すフローチャートである。
第１実施形態４８の動作（本発明の輝度補間方法の第１
実施形態）を分図して示すフローチャートである。
【００９５】即ち、本発明による輝度補間装置の第１実
施形態４８においては、図１５に示す三角形１について
画素の補間を行う場合、まず、ホストＣＰＵ２からの赤
色Ｒの輝度の初期値のＲｈレジスタ６２への格納、及
び、ホストＣＰＵ２からの赤色Ｒの輝度の初期値のＲｓ
レジスタ６３への格納が順に行われる（ステップＳ１−
、）。
施形態４８においては、図１５に示す三角形１について
画素の補間を行う場合、まず、ホストＣＰＵ２からの赤
色Ｒの輝度の初期値のＲｈレジスタ６２への格納、及
び、ホストＣＰＵ２からの赤色Ｒの輝度の初期値のＲｓ
レジスタ６３への格納が順に行われる（ステップＳ１−
、）。
【００９６】次に、ホストＣＰＵ２からの赤色Ｒの水平
方向の画素間当たりの輝度の差分値ＤＲｈのＤＲｈレジ
スタ６５への格納、ホストＣＰＵ２からの赤色Ｒの左斜
辺に沿った画素間の輝度の第１差分値ＤＲｓのＤＲｓレ
ジスタ６６への格納、及び、ホストＣＰＵ２からの赤色
Ｒの左斜辺に沿った画素間の輝度の第２差分値ＤＲｔの
ＤＲｔレジスタ６７への格納が順に行われる（ステップ
Ｓ１−、、）。
方向の画素間当たりの輝度の差分値ＤＲｈのＤＲｈレジ
スタ６５への格納、ホストＣＰＵ２からの赤色Ｒの左斜
辺に沿った画素間の輝度の第１差分値ＤＲｓのＤＲｓレ
ジスタ６６への格納、及び、ホストＣＰＵ２からの赤色
Ｒの左斜辺に沿った画素間の輝度の第２差分値ＤＲｔの
ＤＲｔレジスタ６７への格納が順に行われる（ステップ
Ｓ１−、、）。
【００９７】次に、ホストＣＰＵ２からの緑色Ｇの輝度
の初期値のＧｈレジスタ７１への格納、及び、ホストＣ
ＰＵ２からの緑色Ｒの輝度の初期値のＧｓレジスタ７２
への格納が順に行われる（ステップＳ２−、）。
の初期値のＧｈレジスタ７１への格納、及び、ホストＣ
ＰＵ２からの緑色Ｒの輝度の初期値のＧｓレジスタ７２
への格納が順に行われる（ステップＳ２−、）。
【００９８】次に、ホストＣＰＵ２からの緑色Ｇの水平
方向の画素間当たりの輝度の差分値ＤＧｈのＤＧｈレジ
スタ７４への格納、ホストＣＰＵ２からの緑色Ｇの左斜
辺に沿った画素間の輝度の第１差分値ＤＧｓのＤＧｓレ
ジスタ７５への格納、及び、ホストＣＰＵ２からの緑色
Ｇの左斜辺に沿った画素間の輝度の第２差分値ＤＧｔの
ＤＧｔレジスタ７６への格納が順に行われる（ステップ
Ｓ２−、、）。
方向の画素間当たりの輝度の差分値ＤＧｈのＤＧｈレジ
スタ７４への格納、ホストＣＰＵ２からの緑色Ｇの左斜
辺に沿った画素間の輝度の第１差分値ＤＧｓのＤＧｓレ
ジスタ７５への格納、及び、ホストＣＰＵ２からの緑色
Ｇの左斜辺に沿った画素間の輝度の第２差分値ＤＧｔの
ＤＧｔレジスタ７６への格納が順に行われる（ステップ
Ｓ２−、、）。
【００９９】次に、ホストＣＰＵ２からの青色Ｂの輝度
の初期値のＢｈレジスタ８０への格納、及び、ホストＣ
ＰＵ２からの青色Ｂの輝度の初期値のＢｓレジスタ８１
への格納が順に行われる（ステップＳ３−、）。
の初期値のＢｈレジスタ８０への格納、及び、ホストＣ
ＰＵ２からの青色Ｂの輝度の初期値のＢｓレジスタ８１
への格納が順に行われる（ステップＳ３−、）。
【０１００】次に、ホストＣＰＵ２からの青色Ｂの水平
方向の画素間当たりの輝度の差分値ＤＢｈのＤＢｈレジ
スタ８３への格納、ホストＣＰＵ２からの青色Ｂの左斜
辺に沿った画素間の輝度の第１差分値ＤＢｓのＤＢｓレ
ジスタ８４への格納、及び、ホストＣＰＵ２からの青色
Ｂの左斜辺に沿った画素間の輝度の第２差分値ＤＢｔの
ＤＢｔレジスタ８５への格納が順に行われる（ステップ
Ｓ３−、、）。
方向の画素間当たりの輝度の差分値ＤＢｈのＤＢｈレジ
スタ８３への格納、ホストＣＰＵ２からの青色Ｂの左斜
辺に沿った画素間の輝度の第１差分値ＤＢｓのＤＢｓレ
ジスタ８４への格納、及び、ホストＣＰＵ２からの青色
Ｂの左斜辺に沿った画素間の輝度の第２差分値ＤＢｔの
ＤＢｔレジスタ８５への格納が順に行われる（ステップ
Ｓ３−、、）。
【０１０１】次に、ホストＣＰＵ２からの開始ラスタの
左端のＸ座標値ＸａのＸａレジスタ５３への格納、ホス
トＣＰＵ２からの開始ラスタの左端のＸ座標値ＸａのＸ
レジスタ５２への格納、及び、ホストＣＰＵ２からの開
始ラスタの右端のＸ座標値ＸｂのＸｂレジスタ５４への
格納が順に行われる（ステップＳ４−、、）。
左端のＸ座標値ＸａのＸａレジスタ５３への格納、ホス
トＣＰＵ２からの開始ラスタの左端のＸ座標値ＸａのＸ
レジスタ５２への格納、及び、ホストＣＰＵ２からの開
始ラスタの右端のＸ座標値ＸｂのＸｂレジスタ５４への
格納が順に行われる（ステップＳ４−、、）。
【０１０２】次に、ホストＣＰＵ２からの１水平線当た
りの左斜辺の水平方向の位置の差分値ＤＸａのＤＸａレ
ジスタ５７への格納、及び、ホストＣＰＵ２からの１水
平線当たりの右斜辺の水平方向の位置の差分値ＤＸｂの
ＤＸｂレジスタ５８への格納が順に行われる（ステップ
Ｓ４−、）。
りの左斜辺の水平方向の位置の差分値ＤＸａのＤＸａレ
ジスタ５７への格納、及び、ホストＣＰＵ２からの１水
平線当たりの右斜辺の水平方向の位置の差分値ＤＸｂの
ＤＸｂレジスタ５８への格納が順に行われる（ステップ
Ｓ４−、）。
【０１０３】次に、ホストＣＰＵ２からの開始ラスタの
Ｙ座標値ＹのＹカウンタ４９に対する初期値の設定、及
び、ホストＣＰＵ２からの終了ラスタのＹ座標値Ｙｅの
Ｙｅレジスタ５０への格納が順に行われる（ステップＳ
５）。
Ｙ座標値ＹのＹカウンタ４９に対する初期値の設定、及
び、ホストＣＰＵ２からの終了ラスタのＹ座標値Ｙｅの
Ｙｅレジスタ５０への格納が順に行われる（ステップＳ
５）。
【０１０４】次に、比較回路５５において、Ｘレジスタ
５２の格納値ＸとＸｂレジスタ５４の格納値Ｘｂの比較
が行われ、Ｘ≦Ｘｂであるか否か、即ち、描画点が開始
ラスタの右端となっているか否かが判断される（ステッ
プＳ６）。
５２の格納値ＸとＸｂレジスタ５４の格納値Ｘｂの比較
が行われ、Ｘ≦Ｘｂであるか否か、即ち、描画点が開始
ラスタの右端となっているか否かが判断される（ステッ
プＳ６）。
【０１０５】判断の結果、Ｘ≦Ｘｂである場合（ステッ
プＳ６でＹＥＳの場合）には、ＶＲＡＭ４のアドレス
［Ｘ（Ｘレジスタ５２の格納値）、Ｙ（Ｙカウンタ４９
の出力値）］に対してＲｈレジスタ６２の格納値Ｒｈ、
Ｇｈレジスタ７１の格納値Ｇｈ及びＢｈレジスタ８０の
格納値Ｂｈがそれぞれ赤色Ｒ、緑色Ｇ及び青色Ｂの輝度
値としてライトされる（ステップＳ７）。
プＳ６でＹＥＳの場合）には、ＶＲＡＭ４のアドレス
［Ｘ（Ｘレジスタ５２の格納値）、Ｙ（Ｙカウンタ４９
の出力値）］に対してＲｈレジスタ６２の格納値Ｒｈ、
Ｇｈレジスタ７１の格納値Ｇｈ及びＢｈレジスタ８０の
格納値Ｂｈがそれぞれ赤色Ｒ、緑色Ｇ及び青色Ｂの輝度
値としてライトされる（ステップＳ７）。
【０１０６】次に、加算回路６９を使用して、Ｒｈレジ
スタ６２の格納値Ｒｈ及びＤＲｈレジスタ６５の格納値
ＤＲｈについて、Ｒｈ＋ＤＲｈなる演算が行われ、演算
結果が新たなＲｈとしてＲｈレジスタ６２に格納される
（ステップＳ８−）。
スタ６２の格納値Ｒｈ及びＤＲｈレジスタ６５の格納値
ＤＲｈについて、Ｒｈ＋ＤＲｈなる演算が行われ、演算
結果が新たなＲｈとしてＲｈレジスタ６２に格納される
（ステップＳ８−）。
【０１０７】次に、加算回路７８を使用して、Ｇｈレジ
スタ７１の格納値Ｇｈ及びＤＧｈレジスタ７４の格納値
ＤＧｈについて、Ｇｈ＋ＤＧｈなる演算が行われ、演算
結果が新たなＧｈとしてＧｈレジスタ７１に格納される
（ステップＳ８−）。
スタ７１の格納値Ｇｈ及びＤＧｈレジスタ７４の格納値
ＤＧｈについて、Ｇｈ＋ＤＧｈなる演算が行われ、演算
結果が新たなＧｈとしてＧｈレジスタ７１に格納される
（ステップＳ８−）。
【０１０８】次に、加算回路８７を使用して、Ｂｈレジ
スタ８０の格納値Ｂｈ及びＤＢｈレジスタ８３の格納値
ＤＢｈについて、Ｂｈ＋ＤＢｈなる演算が行われ、演算
結果が新たなＢｈとしてＢｈレジスタ８０に格納される
（ステップＳ８−）。
スタ８０の格納値Ｂｈ及びＤＢｈレジスタ８３の格納値
ＤＢｈについて、Ｂｈ＋ＤＢｈなる演算が行われ、演算
結果が新たなＢｈとしてＢｈレジスタ８０に格納される
（ステップＳ８−）。
【０１０９】次に、加算回路６０を使用して、Ｘレジス
タ５２の格納値Ｘについて、Ｘ＋１なる演算が行われ、
演算結果が新たなＸとしてＸレジスタ５２に格納される
（ステップＳ９）。
タ５２の格納値Ｘについて、Ｘ＋１なる演算が行われ、
演算結果が新たなＸとしてＸレジスタ５２に格納される
（ステップＳ９）。
【０１１０】以下、ステップＳ６において、Ｘ＞Ｘｂと
判断されるまで、即ち、ステップＳ６でＮＯと判断され
るまで、ステップＳ７、Ｓ８、Ｓ９が繰り返される。な
お、ステップＳ８、Ｓ９は、水平方向の画素の輝度補間
の実行ステップである。
判断されるまで、即ち、ステップＳ６でＮＯと判断され
るまで、ステップＳ７、Ｓ８、Ｓ９が繰り返される。な
お、ステップＳ８、Ｓ９は、水平方向の画素の輝度補間
の実行ステップである。
【０１１１】そして、ステップＳ６でＸ＞Ｘｂと判断さ
れた場合には、比較回路５１において、Ｙカウンタ４９
の出力値ＹとＹｅレジスタ５０の格納値Ｙｅとの比較が
行われ、Ｙ＝Ｙｅとなっているか否か、即ち、ラスタが
終了ラスタとなっているか否かが判断される（ステップ
Ｓ１０）。
れた場合には、比較回路５１において、Ｙカウンタ４９
の出力値ＹとＹｅレジスタ５０の格納値Ｙｅとの比較が
行われ、Ｙ＝Ｙｅとなっているか否か、即ち、ラスタが
終了ラスタとなっているか否かが判断される（ステップ
Ｓ１０）。
【０１１２】ここに、Ｙ＝Ｙｅではない場合（ステップ
Ｓ１０でＮＯの場合）には、制御回路８９の制御により
Ｙカウンタ４９から次ラスタのＹ座標値としてＹ＋１が
出力される（ステップＳ１１）。
Ｓ１０でＮＯの場合）には、制御回路８９の制御により
Ｙカウンタ４９から次ラスタのＹ座標値としてＹ＋１が
出力される（ステップＳ１１）。
【０１１３】次に、加算回路６０において、Ｘａレジス
タ５３の格納値ＸａとＤＸａレジスタ５７の格納値ＤＸ
ａについて、Ｘａ＋ＤＸａなる演算が行われ、演算結果
が次ラスタの左端のＸ座標値としてＸレジスタ５２及び
Ｘａレジスタ５３に格納される（ステップＳ１２−、
）。
タ５３の格納値ＸａとＤＸａレジスタ５７の格納値ＤＸ
ａについて、Ｘａ＋ＤＸａなる演算が行われ、演算結果
が次ラスタの左端のＸ座標値としてＸレジスタ５２及び
Ｘａレジスタ５３に格納される（ステップＳ１２−、
）。
【０１１４】次に、加算回路６０において、Ｘｂレジス
タ５４の格納値Ｘｂ及びＤＸｂレジスタ５８の格納値Ｄ
Ｘｂについて、Ｘｂ＋ＤＸｂなる演算が行われ、演算結
果が次ラスタの右端のＸ座標値としてＸｂレジスタ５４
に格納される（ステップＳ１２−）。
タ５４の格納値Ｘｂ及びＤＸｂレジスタ５８の格納値Ｄ
Ｘｂについて、Ｘｂ＋ＤＸｂなる演算が行われ、演算結
果が次ラスタの右端のＸ座標値としてＸｂレジスタ５４
に格納される（ステップＳ１２−）。
【０１１５】次に、ステップＳ１２におけるＸａ＝Ｘａ
＋ＤＸａなる加算において、小数部の加算によって整数
部へのキャリーが発生したか否かが制御回路８９により
判断される（ステップＳ１３）。
＋ＤＸａなる加算において、小数部の加算によって整数
部へのキャリーが発生したか否かが制御回路８９により
判断される（ステップＳ１３）。
【０１１６】ここに、整数部へのキャリーの発生がない
場合（ステップＳ１３で無の場合）には、加算回路６９
において、Ｒｓレジスタ６３の格納値Ｒｓ及びＤＲｓレ
ジスタ６６の格納値ＤＲｓについて、Ｒｓ＋ＤＲｓなる
演算が行われ、演算結果が次ラスタの左端の点の赤色Ｒ
の輝度として、Ｒｈレジスタ６２及びＲｓレジスタ６３
に順に格納される（ステップＳ１４−、）。
場合（ステップＳ１３で無の場合）には、加算回路６９
において、Ｒｓレジスタ６３の格納値Ｒｓ及びＤＲｓレ
ジスタ６６の格納値ＤＲｓについて、Ｒｓ＋ＤＲｓなる
演算が行われ、演算結果が次ラスタの左端の点の赤色Ｒ
の輝度として、Ｒｈレジスタ６２及びＲｓレジスタ６３
に順に格納される（ステップＳ１４−、）。
【０１１７】次に、加算回路７８において、Ｇｓレジス
タ７２の格納値Ｇｓ及びＤＧｓレジスタ７５の格納値Ｄ
Ｇｓについて、Ｇｓ＋ＤＧｓなる演算が行われ、演算結
果が次ラスタの左端の点の緑色Ｇの輝度として、Ｇｈレ
ジスタ７１及びＧｓレジスタ７２に順に格納される（ス
テップＳ１４−、）。
タ７２の格納値Ｇｓ及びＤＧｓレジスタ７５の格納値Ｄ
Ｇｓについて、Ｇｓ＋ＤＧｓなる演算が行われ、演算結
果が次ラスタの左端の点の緑色Ｇの輝度として、Ｇｈレ
ジスタ７１及びＧｓレジスタ７２に順に格納される（ス
テップＳ１４−、）。
【０１１８】次に、加算回路８７において、Ｂｓレジス
タ８１の格納値Ｂｓ及びＤＢｓレジスタ８４の格納値Ｄ
Ｂｓについて、Ｂｓ＋ＤＢｓなる演算が行われ、演算結
果が次ラスタの左端の点の青色Ｂの輝度として、Ｂｈレ
ジスタ８０及びＢｓレジスタ８１に順に格納される（ス
テップＳ１４−、）。
タ８１の格納値Ｂｓ及びＤＢｓレジスタ８４の格納値Ｄ
Ｂｓについて、Ｂｓ＋ＤＢｓなる演算が行われ、演算結
果が次ラスタの左端の点の青色Ｂの輝度として、Ｂｈレ
ジスタ８０及びＢｓレジスタ８１に順に格納される（ス
テップＳ１４−、）。
【０１１９】これに対して、ステップＳ１２におけるＸ
ａ＝Ｘａ＋ＤＸａなる加算において、小数部の加算によ
る整数部へのキャリーの発生がある場合（ステップＳ１
３で有の場合）には、加算回路６９において、Ｒｓレジ
スタ６３の格納値Ｒｓ及びＤＲｔレジスタ６７の格納値
ＤＲｔについて、Ｒｓ＋ＤＲｔなる演算が行われ、演算
結果が次ラスタの左端の点の赤色Ｒの輝度として、Ｒｈ
レジスタ６２及びＲｓレジスタ６３に順に格納される
（ステップＳ１５−、）。
ａ＝Ｘａ＋ＤＸａなる加算において、小数部の加算によ
る整数部へのキャリーの発生がある場合（ステップＳ１
３で有の場合）には、加算回路６９において、Ｒｓレジ
スタ６３の格納値Ｒｓ及びＤＲｔレジスタ６７の格納値
ＤＲｔについて、Ｒｓ＋ＤＲｔなる演算が行われ、演算
結果が次ラスタの左端の点の赤色Ｒの輝度として、Ｒｈ
レジスタ６２及びＲｓレジスタ６３に順に格納される
（ステップＳ１５−、）。
【０１２０】次に、加算回路７８において、Ｇｓレジス
タ７２の格納値Ｇｓ及びＤＧｔレジスタ７６の格納値Ｄ
Ｇｔについて、Ｇｓ＋ＤＧｔなる演算が行われ、演算結
果が次ラスタの左端の点の緑色Ｇの輝度として、Ｇｈレ
ジスタ７１及びＧｓレジスタ７２に順に格納される（ス
テップＳ１５−、）。
タ７２の格納値Ｇｓ及びＤＧｔレジスタ７６の格納値Ｄ
Ｇｔについて、Ｇｓ＋ＤＧｔなる演算が行われ、演算結
果が次ラスタの左端の点の緑色Ｇの輝度として、Ｇｈレ
ジスタ７１及びＧｓレジスタ７２に順に格納される（ス
テップＳ１５−、）。
【０１２１】次に、加算回路８７において、Ｂｓレジス
タ８１の格納値Ｂｓ及びＤＢｔレジスタ８５の格納値Ｄ
Ｂｔについて、Ｂｓ＋ＤＢｔなる演算が行われ、演算結
果が次ラスタの左端の点の青色Ｂの輝度として、Ｂｈレ
ジスタ８０及びＢｓレジスタ８１に順に格納される（ス
テップＳ１５−、）。
タ８１の格納値Ｂｓ及びＤＢｔレジスタ８５の格納値Ｄ
Ｂｔについて、Ｂｓ＋ＤＢｔなる演算が行われ、演算結
果が次ラスタの左端の点の青色Ｂの輝度として、Ｂｈレ
ジスタ８０及びＢｓレジスタ８１に順に格納される（ス
テップＳ１５−、）。
【０１２２】そして、ステップＳ１４又はステップＳ１
５が終了した場合には、ステップＳ１０において、Ｙ＝
Ｙｅと判断されるまで、即ち、ラスタが終了ラスタとな
るまで、ステップＳ６〜Ｓ１４又はＳ６〜Ｓ１３、Ｓ１
５を繰り返し、ステップＳ１０において、Ｙ＝Ｙｅと判
断された場合には、処理が終了する。
５が終了した場合には、ステップＳ１０において、Ｙ＝
Ｙｅと判断されるまで、即ち、ラスタが終了ラスタとな
るまで、ステップＳ６〜Ｓ１４又はＳ６〜Ｓ１３、Ｓ１
５を繰り返し、ステップＳ１０において、Ｙ＝Ｙｅと判
断された場合には、処理が終了する。
【０１２３】このように、本発明による輝度補間装置の
第１実施形態４８（本発明による輝度補間方法の第１実
施形態）によれば、２次元平面上の三角形の内部の水平
方向の左端の画素の輝度に、ホストＣＰＵ２により算出
された２次元平面上の三角形の内部の水平方向の画素間
当たりの輝度の差分値２種類を選択的、逐次的に加算し
て、２次元平面上の三角形の内部の水平方向の画素の輝
度を算出するようにしている。
第１実施形態４８（本発明による輝度補間方法の第１実
施形態）によれば、２次元平面上の三角形の内部の水平
方向の左端の画素の輝度に、ホストＣＰＵ２により算出
された２次元平面上の三角形の内部の水平方向の画素間
当たりの輝度の差分値２種類を選択的、逐次的に加算し
て、２次元平面上の三角形の内部の水平方向の画素の輝
度を算出するようにしている。
【０１２４】したがって、水平方向の画素の輝度の補間
を行う場合に、端点補正を行う必要がなく、図１８（図
１９）に示す従来の輝度補間装置３のように乗算回路２
０を設ける必要がないので、ＤＲｔレジスタ６７、ＤＧ
ｔレジスタ７６及びＤＢｔレジスタ８５を設けたとして
も、全体としての回路規模を縮小し、チップ面積の縮小
化による価格の低減化を図ることができる。
を行う場合に、端点補正を行う必要がなく、図１８（図
１９）に示す従来の輝度補間装置３のように乗算回路２
０を設ける必要がないので、ＤＲｔレジスタ６７、ＤＧ
ｔレジスタ７６及びＤＢｔレジスタ８５を設けたとして
も、全体としての回路規模を縮小し、チップ面積の縮小
化による価格の低減化を図ることができる。
【０１２５】第２実施形態・・図６〜図１４ 図６は本発明による輝度補間装置の第２実施形態９１を
ホストＣＰＵ２と共に示すブロック回路図であり、本発
明による輝度補間装置の第２実施形態９１は、図１８に
示すコンピュータ・グラフィックス・システムにおい
て、従来の輝度補間装置３の代わりに使用するというも
のである。
ホストＣＰＵ２と共に示すブロック回路図であり、本発
明による輝度補間装置の第２実施形態９１は、図１８に
示すコンピュータ・グラフィックス・システムにおい
て、従来の輝度補間装置３の代わりに使用するというも
のである。
【０１２６】図６中、９２はラスタのＹ座標値Ｙを出力
するＹカウンタと呼ぶカウンタ、９３はＹｅレジスタと
呼ぶレジスタ、９４はＹカウンタ９２の出力値とＹｅレ
ジスタ９３の格納値とを比較する比較回路である。
するＹカウンタと呼ぶカウンタ、９３はＹｅレジスタと
呼ぶレジスタ、９４はＹカウンタ９２の出力値とＹｅレ
ジスタ９３の格納値とを比較する比較回路である。
【０１２７】また、９５はＸレジスタと呼ぶレジスタ、
９６はＸａレジスタと呼ぶレジスタ、９７はＸｂレジス
タと呼ぶレジスタ、９８はＸレジスタ９５の格納値とＸ
ｂレジスタ９７の格納値とを比較する比較回路、９９は
Ｘレジスタ９５の格納値、Ｘａレジスタ９６の格納値又
はＸｂレジスタ９７の格納値を選択して出力する選択回
路である。
９６はＸａレジスタと呼ぶレジスタ、９７はＸｂレジス
タと呼ぶレジスタ、９８はＸレジスタ９５の格納値とＸ
ｂレジスタ９７の格納値とを比較する比較回路、９９は
Ｘレジスタ９５の格納値、Ｘａレジスタ９６の格納値又
はＸｂレジスタ９７の格納値を選択して出力する選択回
路である。
【０１２８】また、１００はＤＸａレジスタと呼ぶレジ
スタ、１０１はＤＸｂレジスタと呼ぶレジスタ、１０２
はＤＸａレジスタ１００の格納値、ＤＸｂレジスタ１０
１の格納値又は数値１を選択して出力する選択回路であ
る。
スタ、１０１はＤＸｂレジスタと呼ぶレジスタ、１０２
はＤＸａレジスタ１００の格納値、ＤＸｂレジスタ１０
１の格納値又は数値１を選択して出力する選択回路であ
る。
【０１２９】また、１０３は選択回路９９の出力値と選
択回路１０２の出力値とを加算する加算回路、１０４は
ホストＣＰＵ２から供給される数値又は加算回路１０３
の出力値を選択して出力する選択回路である。
択回路１０２の出力値とを加算する加算回路、１０４は
ホストＣＰＵ２から供給される数値又は加算回路１０３
の出力値を選択して出力する選択回路である。
【０１３０】また、１０５は２ビット・カウンタ、１０
６はＸａレジスタ９６の３ビットからなる小数部から出
力される２-1のビットの値ｂ２、２-2のビットの値ｂ１
又は２-3のビットの値ｂ０をカウンタ１０５の出力値に
制御されて図７に示すように選択する選択回路である。
６はＸａレジスタ９６の３ビットからなる小数部から出
力される２-1のビットの値ｂ２、２-2のビットの値ｂ１
又は２-3のビットの値ｂ０をカウンタ１０５の出力値に
制御されて図７に示すように選択する選択回路である。
【０１３１】即ち、選択回路１０６は、カウンタ１０５
の出力値＝“００”の場合には、Ｘａレジスタ９６の小
数部から出力される２-1のビットの値ｂ２を選択して出
力し、カウンタ１０５の出力値＝“０１”の場合には、
Ｘａレジスタ９６の小数部から出力される２-2のビット
の値ｂ１を選択して出力し、カウンタ１０５の出力値＝
“１０”の場合には、Ｘａレジスタ９６の小数部から出
力される２-3のビットの値ｂ０を選択して出力し、カウ
ンタ１０５の出力値＝“１１”の場合には、選択動作を
行わず、適当な値を出力するものである。
の出力値＝“００”の場合には、Ｘａレジスタ９６の小
数部から出力される２-1のビットの値ｂ２を選択して出
力し、カウンタ１０５の出力値＝“０１”の場合には、
Ｘａレジスタ９６の小数部から出力される２-2のビット
の値ｂ１を選択して出力し、カウンタ１０５の出力値＝
“１０”の場合には、Ｘａレジスタ９６の小数部から出
力される２-3のビットの値ｂ０を選択して出力し、カウ
ンタ１０５の出力値＝“１１”の場合には、選択動作を
行わず、適当な値を出力するものである。
【０１３２】また、１０７はＲｈレジスタと呼ぶレジス
タ、１０８はＲｓレジスタと呼ぶレジスタ、１０９はＲ
ｈレジスタ１０７の格納値又はＲｓレジスタ１０８の格
納値を選択して出力する選択回路である。
タ、１０８はＲｓレジスタと呼ぶレジスタ、１０９はＲ
ｈレジスタ１０７の格納値又はＲｓレジスタ１０８の格
納値を選択して出力する選択回路である。
【０１３３】また、１１０はＤＲｈレジスタと呼ぶレジ
スタ、１１１はＤＲｓレジスタと呼ぶレジスタ、１１２
はＤＲｈレジスタ１１０の格納値又はＤＲｓレジスタ１
１１の格納値を選択して出力する選択回路である。
スタ、１１１はＤＲｓレジスタと呼ぶレジスタ、１１２
はＤＲｈレジスタ１１０の格納値又はＤＲｓレジスタ１
１１の格納値を選択して出力する選択回路である。
【０１３４】また、１１３は２ビットカウンタ１０５及
び選択回路１０６の出力値に制御されて選択回路１１２
の出力値をシフトするシフタである。
び選択回路１０６の出力値に制御されて選択回路１１２
の出力値をシフトするシフタである。
【０１３５】図８はシフタ１１３の動作を説明するため
の図であり、２ビットカウンタ１０５の出力値＝“０
０”である場合において、選択回路１０６の出力値＝
“０”の場合には、Ｘａレジスタ９６の小数部の２-1の
ビットの値ｂ２の論理否定値／ｂ２は“１”であること
を示しているので、この場合には、シフタ１１３は、選
択回路１１２の出力値を右へ１ビット、シフトして、選
択回路１１２の出力値を１／２とするように動作する。
の図であり、２ビットカウンタ１０５の出力値＝“０
０”である場合において、選択回路１０６の出力値＝
“０”の場合には、Ｘａレジスタ９６の小数部の２-1の
ビットの値ｂ２の論理否定値／ｂ２は“１”であること
を示しているので、この場合には、シフタ１１３は、選
択回路１１２の出力値を右へ１ビット、シフトして、選
択回路１１２の出力値を１／２とするように動作する。
【０１３６】これに対して、２ビットカウンタ１０５の
出力値＝“００”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-1のビットの値ｂ２の論理否定値／ｂ２は“０”
であることを示しているので、この場合には、シフタ１
１３は“０”を出力するように動作する。
出力値＝“００”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-1のビットの値ｂ２の論理否定値／ｂ２は“０”
であることを示しているので、この場合には、シフタ１
１３は“０”を出力するように動作する。
【０１３７】また、２ビットカウンタ１０５の出力値＝
“０１”である場合において、選択回路１０６の出力値
＝“０”の場合には、Ｘａレジスタ９６の小数部の２-2
のビットの値ｂ１の論理否定値／ｂ１は“１”であるこ
とを示しているので、この場合には、シフタ１１３は、
選択回路１１２の出力値を右へ２ビット、シフトして、
選択回路１１２の出力値を１／４とするように動作す
る。
“０１”である場合において、選択回路１０６の出力値
＝“０”の場合には、Ｘａレジスタ９６の小数部の２-2
のビットの値ｂ１の論理否定値／ｂ１は“１”であるこ
とを示しているので、この場合には、シフタ１１３は、
選択回路１１２の出力値を右へ２ビット、シフトして、
選択回路１１２の出力値を１／４とするように動作す
る。
【０１３８】これに対して、２ビットカウンタ１０５の
出力値＝“０１”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-2のビットの値ｂ１の論理否定値／ｂ１は“０”
であることを示しているので、この場合には、シフタ１
１３は“０”を出力するように動作する。
出力値＝“０１”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-2のビットの値ｂ１の論理否定値／ｂ１は“０”
であることを示しているので、この場合には、シフタ１
１３は“０”を出力するように動作する。
【０１３９】また、２ビットカウンタ１０５の出力値＝
“１０”である場合において、選択回路１０６の出力値
＝“０”の場合には、Ｘａレジスタ９６の小数部の２-3
のビットの値ｂ０の論理否定値／ｂ０は“１”であるこ
とを示しているので、この場合には、シフタ１１３は、
選択回路１１２の出力値を右へ３ビット、シフトして、
選択回路１１２の出力値を１／８とするように動作す
る。
“１０”である場合において、選択回路１０６の出力値
＝“０”の場合には、Ｘａレジスタ９６の小数部の２-3
のビットの値ｂ０の論理否定値／ｂ０は“１”であるこ
とを示しているので、この場合には、シフタ１１３は、
選択回路１１２の出力値を右へ３ビット、シフトして、
選択回路１１２の出力値を１／８とするように動作す
る。
【０１４０】これに対して、２ビットカウンタ１０５の
出力値＝“１０”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-3のビットの値ｂ０の論理否定値／ｂ０は“０”
であることを示しているので、この場合には、シフタ１
１３は“０”を出力するように動作する。
出力値＝“１０”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-3のビットの値ｂ０の論理否定値／ｂ０は“０”
であることを示しているので、この場合には、シフタ１
１３は“０”を出力するように動作する。
【０１４１】また、２ビットカウンタ１０５の出力値＝
“１１”の場合には、シフタ１１３は、選択回路１１２
の出力値をそのまま出力するように動作する。
“１１”の場合には、シフタ１１３は、選択回路１１２
の出力値をそのまま出力するように動作する。
【０１４２】また、１１４は選択回路１０９の出力値と
シフタ１１３の出力値とを加算する加算回路、１１５は
ホストＣＰＵ２から供給される値又は加算回路１１４の
出力値を選択して出力する選択回路である。
シフタ１１３の出力値とを加算する加算回路、１１５は
ホストＣＰＵ２から供給される値又は加算回路１１４の
出力値を選択して出力する選択回路である。
【０１４３】また、１１６はＧｈレジスタと呼ぶレジス
タ、１１７はＧｓレジスタと呼ぶレジスタ、１１８はＧ
ｈレジスタ１１６の格納値又はＧｓレジスタ１１７の格
納値を選択して出力する選択回路である。
タ、１１７はＧｓレジスタと呼ぶレジスタ、１１８はＧ
ｈレジスタ１１６の格納値又はＧｓレジスタ１１７の格
納値を選択して出力する選択回路である。
【０１４４】また、１１９はＤＧｈレジスタと呼ぶレジ
スタ、１２０はＤＧｓレジスタと呼ぶレジスタ、１２１
はＤＧｈレジスタ１１９の格納値又はＤＧｓレジスタ１
２０の格納値を選択して出力する選択回路である。
スタ、１２０はＤＧｓレジスタと呼ぶレジスタ、１２１
はＤＧｈレジスタ１１９の格納値又はＤＧｓレジスタ１
２０の格納値を選択して出力する選択回路である。
【０１４５】また、１２２は２ビットカウンタ１０５及
び選択回路１０６の出力値に制御されて選択回路１２１
の出力値をシフトするシフタである。
び選択回路１０６の出力値に制御されて選択回路１２１
の出力値をシフトするシフタである。
【０１４６】図９はシフタ１２２の動作を説明するため
の図であり、２ビットカウンタ１０５の出力値＝“０
０”である場合において、選択回路１０６の出力値＝
“０”の場合には、Ｘａレジスタ９６の小数部の２-1の
ビットの値ｂ２の論理否定値／ｂ２は“１”であること
を示しているので、この場合には、シフタ１２２は、選
択回路１２１の出力値を右へ１ビット、シフトして、選
択回路１２１の出力値を１／２とするように動作する。
の図であり、２ビットカウンタ１０５の出力値＝“０
０”である場合において、選択回路１０６の出力値＝
“０”の場合には、Ｘａレジスタ９６の小数部の２-1の
ビットの値ｂ２の論理否定値／ｂ２は“１”であること
を示しているので、この場合には、シフタ１２２は、選
択回路１２１の出力値を右へ１ビット、シフトして、選
択回路１２１の出力値を１／２とするように動作する。
【０１４７】これに対して、２ビットカウンタ１０５の
出力値＝“００”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-1のビットの値ｂ２の論理否定値／ｂ２は“０”
であることを示しているので、この場合には、シフタ１
２２は“０”を出力するように動作する。
出力値＝“００”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-1のビットの値ｂ２の論理否定値／ｂ２は“０”
であることを示しているので、この場合には、シフタ１
２２は“０”を出力するように動作する。
【０１４８】また、２ビットカウンタ１０５の出力値＝
“０１”である場合において、選択回路１０６の出力値
＝“０”の場合には、Ｘａレジスタ９６の小数部の２-2
のビットの値ｂ１の論理否定値／ｂ１は“１”であるこ
とを示しているので、この場合には、シフタ１２２は、
選択回路１２１の出力値を右へ２ビット、シフトして、
選択回路１２１の出力値を１／４とするように動作す
る。
“０１”である場合において、選択回路１０６の出力値
＝“０”の場合には、Ｘａレジスタ９６の小数部の２-2
のビットの値ｂ１の論理否定値／ｂ１は“１”であるこ
とを示しているので、この場合には、シフタ１２２は、
選択回路１２１の出力値を右へ２ビット、シフトして、
選択回路１２１の出力値を１／４とするように動作す
る。
【０１４９】これに対して、２ビットカウンタ１０５の
出力値＝“０１”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-2のビットの値ｂ１の論理否定値／ｂ１は“０”
であることを示しているので、この場合には、シフタ１
２２は“０”を出力するように動作する。
出力値＝“０１”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-2のビットの値ｂ１の論理否定値／ｂ１は“０”
であることを示しているので、この場合には、シフタ１
２２は“０”を出力するように動作する。
【０１５０】また、２ビットカウンタ１０５の出力値＝
“１０”である場合において、選択回路１０６の出力値
＝“０”の場合には、Ｘａレジスタ９６の小数部の２-3
のビットの値ｂ０の論理否定値／ｂ０は“１”であるこ
とを示しているので、この場合には、シフタ１２２は、
選択回路１２１の出力値を右へ３ビット、シフトして、
選択回路１２１の出力値を１／８とするように動作す
る。
“１０”である場合において、選択回路１０６の出力値
＝“０”の場合には、Ｘａレジスタ９６の小数部の２-3
のビットの値ｂ０の論理否定値／ｂ０は“１”であるこ
とを示しているので、この場合には、シフタ１２２は、
選択回路１２１の出力値を右へ３ビット、シフトして、
選択回路１２１の出力値を１／８とするように動作す
る。
【０１５１】これに対して、２ビットカウンタ１０５の
出力値＝“１０”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-3のビットの値ｂ０の論理否定値／ｂ０は“０”
であることを示しているので、この場合には、シフタ１
２２は“０”を出力するように動作する。
出力値＝“１０”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-3のビットの値ｂ０の論理否定値／ｂ０は“０”
であることを示しているので、この場合には、シフタ１
２２は“０”を出力するように動作する。
【０１５２】また、２ビットカウンタ１０５の出力値＝
“１１”の場合には、シフタ１２２は、選択回路１２１
の出力値をそのまま出力するように動作する。
“１１”の場合には、シフタ１２２は、選択回路１２１
の出力値をそのまま出力するように動作する。
【０１５３】また、１２３は選択回路１１８の出力値と
シフタ１２２の出力値とを加算する加算回路、１２４は
ホストＣＰＵ２から供給される値又は加算回路１２３の
出力値を選択して出力する選択回路である。
シフタ１２２の出力値とを加算する加算回路、１２４は
ホストＣＰＵ２から供給される値又は加算回路１２３の
出力値を選択して出力する選択回路である。
【０１５４】また、１２５はＢｈレジスタと呼ぶレジス
タ、１２６はＢｓレジスタと呼ぶレジスタ、１２７はＢ
ｈレジスタ１２５の格納値又はＢｓレジスタ１２６の格
納値を選択して出力する選択回路である。
タ、１２６はＢｓレジスタと呼ぶレジスタ、１２７はＢ
ｈレジスタ１２５の格納値又はＢｓレジスタ１２６の格
納値を選択して出力する選択回路である。
【０１５５】また、１２８はＤＢｈレジスタと呼ぶレジ
スタ、１２９はＤＢｓレジスタと呼ぶレジスタ、１３０
はＤＢｈレジスタ１２８の格納値又はＤＢｓレジスタ１
２９の格納値を選択して出力する選択回路である。
スタ、１２９はＤＢｓレジスタと呼ぶレジスタ、１３０
はＤＢｈレジスタ１２８の格納値又はＤＢｓレジスタ１
２９の格納値を選択して出力する選択回路である。
【０１５６】また、１３１は２ビットカウンタ１０５及
び選択回路１０６の出力値に制御されて選択回路１３０
の出力値をシフトするシフタである。
び選択回路１０６の出力値に制御されて選択回路１３０
の出力値をシフトするシフタである。
【０１５７】図１０はシフタ１３１の動作を説明するた
めの図であり、２ビットカウンタ１０５の出力値＝“０
０”である場合において、選択回路１０６の出力値＝
“０”の場合には、Ｘａレジスタ９６の小数部の２-1の
ビットの値ｂ２の論理否定値／ｂ２は“１”であること
を示しているので、この場合には、シフタ１３１は、選
択回路１３０の出力値を右へ１ビット、シフトして、選
択回路１３０の出力値を１／２とするように動作する。
めの図であり、２ビットカウンタ１０５の出力値＝“０
０”である場合において、選択回路１０６の出力値＝
“０”の場合には、Ｘａレジスタ９６の小数部の２-1の
ビットの値ｂ２の論理否定値／ｂ２は“１”であること
を示しているので、この場合には、シフタ１３１は、選
択回路１３０の出力値を右へ１ビット、シフトして、選
択回路１３０の出力値を１／２とするように動作する。
【０１５８】これに対して、２ビットカウンタ１０５の
出力値＝“００”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-1のビットの値ｂ２の論理否定値／ｂ２は“０”
であることを示しているので、この場合には、シフタ１
３１は“０”を出力するように動作する。
出力値＝“００”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-1のビットの値ｂ２の論理否定値／ｂ２は“０”
であることを示しているので、この場合には、シフタ１
３１は“０”を出力するように動作する。
【０１５９】また、２ビットカウンタ１０５の出力値＝
“０１”である場合において、選択回路１０６の出力値
＝“０”の場合には、Ｘａレジスタ９６の小数部の２-2
のビットの値ｂ１の論理否定値／ｂ１は“１”であるこ
とを示しているので、この場合には、シフタ１３１は、
選択回路１３０の出力値を右へ２ビット、シフトして、
選択回路１３０の出力値を１／４とするように動作す
る。
“０１”である場合において、選択回路１０６の出力値
＝“０”の場合には、Ｘａレジスタ９６の小数部の２-2
のビットの値ｂ１の論理否定値／ｂ１は“１”であるこ
とを示しているので、この場合には、シフタ１３１は、
選択回路１３０の出力値を右へ２ビット、シフトして、
選択回路１３０の出力値を１／４とするように動作す
る。
【０１６０】これに対して、２ビットカウンタ１０５の
出力値＝“０１”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-2のビットの値ｂ１の論理否定値／ｂ１は“０”
であることを示しているので、この場合には、シフタ１
３１は“０”を出力するように動作する。
出力値＝“０１”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-2のビットの値ｂ１の論理否定値／ｂ１は“０”
であることを示しているので、この場合には、シフタ１
３１は“０”を出力するように動作する。
【０１６１】また、２ビットカウンタ１０５の出力値＝
“１０”である場合において、選択回路１０６の出力値
＝“０”の場合には、Ｘａレジスタ９６の小数部の２-3
のビットの値ｂ０の論理否定値／ｂ０は“１”であるこ
とを示しているので、この場合には、シフタ１３１は、
選択回路１３０の出力値を右へ３ビット、シフトして、
選択回路１３０の出力値を１／８とするように動作す
る。
“１０”である場合において、選択回路１０６の出力値
＝“０”の場合には、Ｘａレジスタ９６の小数部の２-3
のビットの値ｂ０の論理否定値／ｂ０は“１”であるこ
とを示しているので、この場合には、シフタ１３１は、
選択回路１３０の出力値を右へ３ビット、シフトして、
選択回路１３０の出力値を１／８とするように動作す
る。
【０１６２】これに対して、２ビットカウンタ１０５の
出力値＝“１０”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-3のビットの値ｂ０の論理否定値／ｂ０は“０”
であることを示しているので、この場合には、シフタ１
３１は“０”を出力するように動作する。
出力値＝“１０”である場合において、選択回路１０６
の出力値＝“１”の場合には、Ｘａレジスタ９６の小数
部の２-3のビットの値ｂ０の論理否定値／ｂ０は“０”
であることを示しているので、この場合には、シフタ１
３１は“０”を出力するように動作する。
【０１６３】また、２ビットカウンタ１０５の出力値＝
“１１”の場合には、シフタ１３１は、選択回路１３０
の出力値をそのまま出力するように動作する。
“１１”の場合には、シフタ１３１は、選択回路１３０
の出力値をそのまま出力するように動作する。
【０１６４】また、１３２は選択回路１２７の出力値と
シフタ１３１の出力値とを加算する加算回路、１３３は
ホストＣＰＵ２から供給される値又は加算回路１３２の
出力値を選択して出力する選択回路、１３４は内部回路
の制御を行う制御回路である。
シフタ１３１の出力値とを加算する加算回路、１３３は
ホストＣＰＵ２から供給される値又は加算回路１３２の
出力値を選択して出力する選択回路、１３４は内部回路
の制御を行う制御回路である。
【０１６５】ここに、本発明による輝度補間装置の第２
実施形態９１においては、２次元平面上の三角形の内部
の水平方向の画素の輝度は、２次元平面上の三角形の内
部の水平方向の画素間当たりの輝度の差分値をホストＣ
ＰＵ２により算出し、２次元平面上の三角形の内部の水
平方向の左端の画素の輝度に、２次元平面上の三角形の
内部の水平方向の画素間当たりの輝度の差分値を逐次的
に加算することにより決定される。
実施形態９１においては、２次元平面上の三角形の内部
の水平方向の画素の輝度は、２次元平面上の三角形の内
部の水平方向の画素間当たりの輝度の差分値をホストＣ
ＰＵ２により算出し、２次元平面上の三角形の内部の水
平方向の左端の画素の輝度に、２次元平面上の三角形の
内部の水平方向の画素間当たりの輝度の差分値を逐次的
に加算することにより決定される。
【０１６６】そして、２次元平面上の三角形の内部の左
斜辺に沿った画素の輝度は、２次元平面上の三角形の内
部の左斜辺に沿った画素間の輝度の差分値をホストＣＰ
Ｕ２により算出し、２次元平面上の三角形の内部の左斜
辺に沿った画素の中の先頭の画素の輝度に、２次元平面
上の三角形の内部の左斜辺に沿った画素間の輝度の差分
値を逐次的に加算することにより決定される。
斜辺に沿った画素の輝度は、２次元平面上の三角形の内
部の左斜辺に沿った画素間の輝度の差分値をホストＣＰ
Ｕ２により算出し、２次元平面上の三角形の内部の左斜
辺に沿った画素の中の先頭の画素の輝度に、２次元平面
上の三角形の内部の左斜辺に沿った画素間の輝度の差分
値を逐次的に加算することにより決定される。
【０１６７】図１１〜図１４は、本発明による輝度補間
装置の第２実施形態９１の動作（本発明による輝度補間
方法の第２実施形態）を分図して示すフローチャートで
ある。
装置の第２実施形態９１の動作（本発明による輝度補間
方法の第２実施形態）を分図して示すフローチャートで
ある。
【０１６８】即ち、本発明による輝度補間装置の第２実
施形態９１においては、図１５に示す三角形１について
画素の補間を行う場合、まず、ホストＣＰＵ２からの赤
色Ｒの輝度の初期値のＲｈレジスタ１０７への格納、及
び、ホストＣＰＵ２からの赤色Ｒの輝度の初期値のＲｓ
レジスタ１０８への格納が順に行われる（ステップＳ１
−、）。
施形態９１においては、図１５に示す三角形１について
画素の補間を行う場合、まず、ホストＣＰＵ２からの赤
色Ｒの輝度の初期値のＲｈレジスタ１０７への格納、及
び、ホストＣＰＵ２からの赤色Ｒの輝度の初期値のＲｓ
レジスタ１０８への格納が順に行われる（ステップＳ１
−、）。
【０１６９】次に、ホストＣＰＵ２からの赤色Ｒの水平
方向の画素間当たりの輝度の差分値ＤＲｈのＤＲｈレジ
スタ１１０への格納、及び、ホストＣＰＵ２からの赤色
Ｒの左斜辺に沿った画素間の輝度の差分値ＤＲｓのＤＲ
ｓレジスタ１１１への格納が順に行われる（ステップＳ
１−、）。
方向の画素間当たりの輝度の差分値ＤＲｈのＤＲｈレジ
スタ１１０への格納、及び、ホストＣＰＵ２からの赤色
Ｒの左斜辺に沿った画素間の輝度の差分値ＤＲｓのＤＲ
ｓレジスタ１１１への格納が順に行われる（ステップＳ
１−、）。
【０１７０】次に、ホストＣＰＵ２からの緑色Ｇの輝度
の初期値のＧｈレジスタ１１６への格納、及び、ホスト
ＣＰＵ２からの緑色Ｒの輝度の初期値のＧｓレジスタ１
１７への格納が順に行われる（ステップＳ２−、
）。
の初期値のＧｈレジスタ１１６への格納、及び、ホスト
ＣＰＵ２からの緑色Ｒの輝度の初期値のＧｓレジスタ１
１７への格納が順に行われる（ステップＳ２−、
）。
【０１７１】次に、ホストＣＰＵ２からの緑色Ｇの水平
方向の画素間当たりの輝度の差分値ＤＧｈのＤＧｈレジ
スタ１１９への格納、及び、ホストＣＰＵ２からの緑色
Ｇの左斜辺に沿った画素間の輝度の差分値ＤＧｓのＤＧ
ｓレジスタ１２０への格納が順に行われる（ステップＳ
２−、）。
方向の画素間当たりの輝度の差分値ＤＧｈのＤＧｈレジ
スタ１１９への格納、及び、ホストＣＰＵ２からの緑色
Ｇの左斜辺に沿った画素間の輝度の差分値ＤＧｓのＤＧ
ｓレジスタ１２０への格納が順に行われる（ステップＳ
２−、）。
【０１７２】次に、ホストＣＰＵ２からの青色Ｂの輝度
の初期値のＢｈレジスタ１２５への格納、及び、ホスト
ＣＰＵ２からの青色Ｂの輝度の初期値のＢｓレジスタ１
２６への格納が順に行われる（ステップＳ３−、
）。
の初期値のＢｈレジスタ１２５への格納、及び、ホスト
ＣＰＵ２からの青色Ｂの輝度の初期値のＢｓレジスタ１
２６への格納が順に行われる（ステップＳ３−、
）。
【０１７３】次に、ホストＣＰＵ２からの青色Ｂの水平
方向の画素間当たりの輝度の差分値ＤＢｈのＤＢｈレジ
スタ１２８への格納、及び、ホストＣＰＵ２からの青色
Ｂの左斜辺に沿った画素間の輝度の差分値ＤＢｓのＤＢ
ｓレジスタ１２９への格納が順に行われる（ステップＳ
３−、）。
方向の画素間当たりの輝度の差分値ＤＢｈのＤＢｈレジ
スタ１２８への格納、及び、ホストＣＰＵ２からの青色
Ｂの左斜辺に沿った画素間の輝度の差分値ＤＢｓのＤＢ
ｓレジスタ１２９への格納が順に行われる（ステップＳ
３−、）。
【０１７４】次に、ホストＣＰＵ２からの開始ラスタの
左端のＸ座標値ＸａのＸａレジスタ９６への格納、ホス
トＣＰＵ２からの開始ラスタの左端のＸ座標値ＸａのＸ
レジスタ９５への格納、及び、ホストＣＰＵ２からの開
始ラスタの右端のＸ座標値ＸｂのＸｂレジスタ９７への
格納が順に行われる（ステップＳ４−、、）。
左端のＸ座標値ＸａのＸａレジスタ９６への格納、ホス
トＣＰＵ２からの開始ラスタの左端のＸ座標値ＸａのＸ
レジスタ９５への格納、及び、ホストＣＰＵ２からの開
始ラスタの右端のＸ座標値ＸｂのＸｂレジスタ９７への
格納が順に行われる（ステップＳ４−、、）。
【０１７５】次に、ホストＣＰＵ２からの１水平線当た
りの左斜辺の水平方向の位置の差分値ＤＸａのＤＸａレ
ジスタ１００への格納、及び、ホストＣＰＵ２からの１
水平線当たりの右斜辺の水平方向の位置の差分値ＤＸｂ
のＤＸｂレジスタ１０１への格納が順に行われる（ステ
ップＳ４−、）。
りの左斜辺の水平方向の位置の差分値ＤＸａのＤＸａレ
ジスタ１００への格納、及び、ホストＣＰＵ２からの１
水平線当たりの右斜辺の水平方向の位置の差分値ＤＸｂ
のＤＸｂレジスタ１０１への格納が順に行われる（ステ
ップＳ４−、）。
【０１７６】次に、ホストＣＰＵ２からの開始ラスタの
Ｙ座標値ＹのＹカウンタ９２に対する初期値の設定、及
び、ホストＣＰＵ２からの終了ラスタのＹ座標値Ｙｅの
Ｙｅレジスタ９３への格納が順に行われる（ステップＳ
５）。
Ｙ座標値ＹのＹカウンタ９２に対する初期値の設定、及
び、ホストＣＰＵ２からの終了ラスタのＹ座標値Ｙｅの
Ｙｅレジスタ９３への格納が順に行われる（ステップＳ
５）。
【０１７７】次に、従来例の場合には図２１に示すステ
ップＳ７で行われる（１−Ｘａ小数部）×ＤＲｈという
演算は、本発明の第２実施形態では以下に述べるような
原理に基づいて行われる。
ップＳ７で行われる（１−Ｘａ小数部）×ＤＲｈという
演算は、本発明の第２実施形態では以下に述べるような
原理に基づいて行われる。
【０１７８】即ち、Ｘａ小数部＝２-1×ｂ２＋２-2×ｂ
１＋２-3×ｂ０とすると（但し、ｂｎ＝“１”又は
“０”）、１−Ｘａ小数部は次のようになる。 １−Ｘａ小数部＝１−（２-1×ｂ２＋２-2×ｂ１＋２-3×ｂ０） ＝（７＋１）／８ −（２-1×ｂ２＋２-2×ｂ１＋２-3×ｂ０） ＝（２2＋２1＋２0＋１）×２-3 −（２-1×ｂ２＋２-2×ｂ１＋２-3×ｂ０） ＝２-1＋２-2＋２-3＋２-3 −（２-1×ｂ２＋２-2×ｂ１＋２-3×ｂ０） ＝２-1＋２-2＋２-3 −（２-1×ｂ２＋２-2×ｂ１＋２-3×ｂ０） ＋２-3 ＝２-1×（１−ｂ２） ＋２-2×（１−ｂ１） ＋２-3×（１−ｂ０） ＋２-3 ＝２-1×／ｂ２＋２-2×／ｂ１＋２-3×／ｂ０＋２-3 ≒２-1×／ｂ２＋２-2×／ｂ１＋２-3×／ｂ０
１＋２-3×ｂ０とすると（但し、ｂｎ＝“１”又は
“０”）、１−Ｘａ小数部は次のようになる。 １−Ｘａ小数部＝１−（２-1×ｂ２＋２-2×ｂ１＋２-3×ｂ０） ＝（７＋１）／８ −（２-1×ｂ２＋２-2×ｂ１＋２-3×ｂ０） ＝（２2＋２1＋２0＋１）×２-3 −（２-1×ｂ２＋２-2×ｂ１＋２-3×ｂ０） ＝２-1＋２-2＋２-3＋２-3 −（２-1×ｂ２＋２-2×ｂ１＋２-3×ｂ０） ＝２-1＋２-2＋２-3 −（２-1×ｂ２＋２-2×ｂ１＋２-3×ｂ０） ＋２-3 ＝２-1×（１−ｂ２） ＋２-2×（１−ｂ１） ＋２-3×（１−ｂ０） ＋２-3 ＝２-1×／ｂ２＋２-2×／ｂ１＋２-3×／ｂ０＋２-3 ≒２-1×／ｂ２＋２-2×／ｂ１＋２-3×／ｂ０
【０１７９】この結果、（１−Ｘａ小数部）×ＤＲｈは
次のようになる。 （１−Ｘａ小数部）×ＤＲｈ≒ＤＲｈ×２-1×／ｂ２＋
ＤＲｈ×２-2×／ｂ１＋ＤＲｈ×２-3×／ｂ０
次のようになる。 （１−Ｘａ小数部）×ＤＲｈ≒ＤＲｈ×２-1×／ｂ２＋
ＤＲｈ×２-2×／ｂ１＋ＤＲｈ×２-3×／ｂ０
【０１８０】したがって、（１−Ｘａ小数部）×ＤＲｈ
は、ＤＲｈレジスタ１１０の格納値ＤＲｈをシフトしな
がら加算することで計算することができる。但し、／ｂ
ｎ＝０（ｂｎ＝１）の項は加算しなくとも良い。
は、ＤＲｈレジスタ１１０の格納値ＤＲｈをシフトしな
がら加算することで計算することができる。但し、／ｂ
ｎ＝０（ｂｎ＝１）の項は加算しなくとも良い。
【０１８１】以上、（１−Ｘａ小数部）×ＤＲｈについ
て説明したことは、（１−Ｘａ小数部）×ＤＧｈ、（１
−Ｘａ小数部）×ＤＢｈについても同様であり、本発明
の第２実施形態では、これらの演算が次に説明する図１
２に示すステップＳ６、Ｓ７、Ｓ８で行われることにな
る。
て説明したことは、（１−Ｘａ小数部）×ＤＧｈ、（１
−Ｘａ小数部）×ＤＢｈについても同様であり、本発明
の第２実施形態では、これらの演算が次に説明する図１
２に示すステップＳ６、Ｓ７、Ｓ８で行われることにな
る。
【０１８２】即ち、ステップＳ５の後、２ビットカウン
タ１０５の出力値＝“００”とし、選択回路１０６にＸ
ａレジスタ９６の小数部から出力される値ｂ２、ｂ１、
ｂ０のうち、ｂ２を選択させ、シフタ１１３と加算器１
１４を使用して、 （Ｒｈレジスタ１０７の格納値Ｒｈ）＋（ＤＲｈレジス
タ１１０の格納値ＤＲｈ）×２-1×／ｂ２ なる演算が行われ、その演算結果が選択回路１１５を介
してＲｈレジスタ１０７に格納される（ステップＳ６−
、）。
タ１０５の出力値＝“００”とし、選択回路１０６にＸ
ａレジスタ９６の小数部から出力される値ｂ２、ｂ１、
ｂ０のうち、ｂ２を選択させ、シフタ１１３と加算器１
１４を使用して、 （Ｒｈレジスタ１０７の格納値Ｒｈ）＋（ＤＲｈレジス
タ１１０の格納値ＤＲｈ）×２-1×／ｂ２ なる演算が行われ、その演算結果が選択回路１１５を介
してＲｈレジスタ１０７に格納される（ステップＳ６−
、）。
【０１８３】次に、シフタ１２２と加算器１２３を使用
して、 （Ｇｈレジスタ１１６の格納値Ｇｈ）＋（ＤＧｈレジス
タ１１９の格納値ＤＧｈ）×２-1×／ｂ２ なる演算が行われ、その演算結果が選択回路１２４を介
してＧｈレジスタ１１６に格納される（ステップＳ６−
）。
して、 （Ｇｈレジスタ１１６の格納値Ｇｈ）＋（ＤＧｈレジス
タ１１９の格納値ＤＧｈ）×２-1×／ｂ２ なる演算が行われ、その演算結果が選択回路１２４を介
してＧｈレジスタ１１６に格納される（ステップＳ６−
）。
【０１８４】次に、シフタ１３１と加算器１３２を使用
して、 （Ｂｈレジスタ１２５の格納値Ｂｈ）＋（ＤＢｈレジス
タ１２８の格納値ＤＢｈ）×２-1×／ｂ２ なる演算が行われ、その演算結果が選択回路１３３を介
してＢｈレジスタ１２５に格納される（ステップＳ６−
）。
して、 （Ｂｈレジスタ１２５の格納値Ｂｈ）＋（ＤＢｈレジス
タ１２８の格納値ＤＢｈ）×２-1×／ｂ２ なる演算が行われ、その演算結果が選択回路１３３を介
してＢｈレジスタ１２５に格納される（ステップＳ６−
）。
【０１８５】次に、２ビットカウンタ１０５の出力値＝
０１とし、選択回路１０６にＸａレジスタ９６の小数部
から出力される値ｂ２、ｂ１、ｂ０のうち、ｂ１を選択
させ、シフタ１１３と加算器１１４を使用して、 （Ｒｈレジスタ１０７の格納値Ｒｈ）＋（ＤＲｈレジス
タ１１０の格納値ＤＲｈ）×２-2×／ｂ１ なる演算が行われ、その演算結果が選択回路１１５を介
してＲｈレジスタ１０７に格納される（ステップＳ７−
、）。
０１とし、選択回路１０６にＸａレジスタ９６の小数部
から出力される値ｂ２、ｂ１、ｂ０のうち、ｂ１を選択
させ、シフタ１１３と加算器１１４を使用して、 （Ｒｈレジスタ１０７の格納値Ｒｈ）＋（ＤＲｈレジス
タ１１０の格納値ＤＲｈ）×２-2×／ｂ１ なる演算が行われ、その演算結果が選択回路１１５を介
してＲｈレジスタ１０７に格納される（ステップＳ７−
、）。
【０１８６】次に、シフタ１２２と加算器１２３を使用
して、 （Ｇｈレジスタ１１６の格納値Ｇｈ）＋（ＤＧｈレジス
タ１１９の格納値ＤＧｈ）×２-2×／ｂ１ なる演算が行われ、その演算結果が選択回路１２４を介
してＧｈレジスタ１１６に格納される（ステップＳ７−
）。
して、 （Ｇｈレジスタ１１６の格納値Ｇｈ）＋（ＤＧｈレジス
タ１１９の格納値ＤＧｈ）×２-2×／ｂ１ なる演算が行われ、その演算結果が選択回路１２４を介
してＧｈレジスタ１１６に格納される（ステップＳ７−
）。
【０１８７】次に、シフタ１３１と加算器１３２を使用
して、 （Ｂｈレジスタ１２５の格納値Ｂｈ）＋（ＤＢｈレジス
タ１２８の格納値ＤＢｈ）×２-2×／ｂ１ なる演算が行われ、その演算結果が選択回路１３３を介
してＢｈレジスタ１２５に格納される（ステップＳ７−
）。
して、 （Ｂｈレジスタ１２５の格納値Ｂｈ）＋（ＤＢｈレジス
タ１２８の格納値ＤＢｈ）×２-2×／ｂ１ なる演算が行われ、その演算結果が選択回路１３３を介
してＢｈレジスタ１２５に格納される（ステップＳ７−
）。
【０１８８】なお、ステップＳ６、Ｓ７、Ｓ８は、三角
形１の内部の水平方向の左端の画素の輝度を決定するス
テップである。
形１の内部の水平方向の左端の画素の輝度を決定するス
テップである。
【０１８９】次に、２ビットカウンタ１０５の出力値＝
１０とし、選択回路１０６にＸａレジスタ９６の小数部
から出力される値ｂ２、ｂ１、ｂ０のうち、ｂ０を選択
させ、シフタ１１３と加算器１１４を使用して、 （Ｒｈレジスタ１０７の格納値Ｒｈ）＋（ＤＲｈレジス
タ１１０の格納値ＤＲｈ）×２-3×／ｂ０ なる演算が行われ、その演算結果が選択回路１１５を介
してＲｈレジスタ１０７に格納される（ステップＳ８−
、）。
１０とし、選択回路１０６にＸａレジスタ９６の小数部
から出力される値ｂ２、ｂ１、ｂ０のうち、ｂ０を選択
させ、シフタ１１３と加算器１１４を使用して、 （Ｒｈレジスタ１０７の格納値Ｒｈ）＋（ＤＲｈレジス
タ１１０の格納値ＤＲｈ）×２-3×／ｂ０ なる演算が行われ、その演算結果が選択回路１１５を介
してＲｈレジスタ１０７に格納される（ステップＳ８−
、）。
【０１９０】次に、シフタ１２２と加算器１２３を使用
して、 （Ｇｈレジスタ１１６の格納値Ｇｈ）＋（ＤＧｈレジス
タ１１９の格納値ＤＧｈ）×２-3×／ｂ０ なる演算が行われ、その演算結果が選択回路１２４を介
してＧｈレジスタ１１６に格納される（ステップＳ８−
）。
して、 （Ｇｈレジスタ１１６の格納値Ｇｈ）＋（ＤＧｈレジス
タ１１９の格納値ＤＧｈ）×２-3×／ｂ０ なる演算が行われ、その演算結果が選択回路１２４を介
してＧｈレジスタ１１６に格納される（ステップＳ８−
）。
【０１９１】次に、シフタ１３１と加算器１３２を使用
して、 （Ｂｈレジスタ１２５の格納値Ｂｈ）＋（ＤＢｈレジス
タ１２８の格納値ＤＢｈ）×２-3×／ｂ０ なる演算が行われ、その演算結果が選択回路１３３を介
してＢｈレジスタ１２５に格納される（ステップＳ８−
）。
して、 （Ｂｈレジスタ１２５の格納値Ｂｈ）＋（ＤＢｈレジス
タ１２８の格納値ＤＢｈ）×２-3×／ｂ０ なる演算が行われ、その演算結果が選択回路１３３を介
してＢｈレジスタ１２５に格納される（ステップＳ８−
）。
【０１９２】次に、比較回路９８において、Ｘレジスタ
９５の格納値ＸとＸｂレジスタ９７の格納値Ｘｂの比較
が行われ、Ｘ≦Ｘｂであるか否か、即ち、描画点が開始
ラスタの右端となっているか否かが判断される（ステッ
プＳ９）。
９５の格納値ＸとＸｂレジスタ９７の格納値Ｘｂの比較
が行われ、Ｘ≦Ｘｂであるか否か、即ち、描画点が開始
ラスタの右端となっているか否かが判断される（ステッ
プＳ９）。
【０１９３】判断の結果、Ｘ≦Ｘｂである場合（ステッ
プＳ９でＹＥＳの場合）には、ＶＲＡＭ４のアドレス
［Ｘ（Ｘレジスタ９５の格納値）、Ｙ（Ｙカウンタ９２
の出力値）］に対してＲｈレジスタ１０７の格納値Ｒ
ｈ、Ｇｈレジスタ１１６の格納値Ｇｈ及びＢｈレジスタ
１２５の格納値Ｂｈがそれぞれ赤色Ｒ、緑色Ｇ及び青色
Ｂの輝度値としてライトされる（ステップＳ１０）。
プＳ９でＹＥＳの場合）には、ＶＲＡＭ４のアドレス
［Ｘ（Ｘレジスタ９５の格納値）、Ｙ（Ｙカウンタ９２
の出力値）］に対してＲｈレジスタ１０７の格納値Ｒ
ｈ、Ｇｈレジスタ１１６の格納値Ｇｈ及びＢｈレジスタ
１２５の格納値Ｂｈがそれぞれ赤色Ｒ、緑色Ｇ及び青色
Ｂの輝度値としてライトされる（ステップＳ１０）。
【０１９４】次に、加算回路１１４を使用して、Ｒｈレ
ジスタ１０７の格納値Ｒｈ及びＤＲｈレジスタ１１０の
格納値ＤＲｈについて、Ｒｈ＋ＤＲｈなる演算が行わ
れ、演算結果が新たなＲｈとしてＲｈレジスタ１０７に
格納される（ステップＳ１１−）。
ジスタ１０７の格納値Ｒｈ及びＤＲｈレジスタ１１０の
格納値ＤＲｈについて、Ｒｈ＋ＤＲｈなる演算が行わ
れ、演算結果が新たなＲｈとしてＲｈレジスタ１０７に
格納される（ステップＳ１１−）。
【０１９５】次に、加算回路１２３を使用して、Ｇｈレ
ジスタ１１６の格納値Ｇｈ及びＤＧｈレジスタ１１９の
格納値ＤＧｈについて、Ｇｈ＋ＤＧｈなる演算が行わ
れ、演算結果が新たなＧｈとしてＧｈレジスタ１１６に
格納される（ステップＳ１１−）。
ジスタ１１６の格納値Ｇｈ及びＤＧｈレジスタ１１９の
格納値ＤＧｈについて、Ｇｈ＋ＤＧｈなる演算が行わ
れ、演算結果が新たなＧｈとしてＧｈレジスタ１１６に
格納される（ステップＳ１１−）。
【０１９６】次に、加算回路１３２を使用して、Ｂｈレ
ジスタ１２５の格納値Ｂｈ及びＤＢｈレジスタ１２８の
格納値ＤＢｈについて、Ｂｈ＋ＤＢｈなる演算が行わ
れ、演算結果が新たなＢｈとしてＢｈレジスタ１２５に
格納される（ステップＳ１１−）。
ジスタ１２５の格納値Ｂｈ及びＤＢｈレジスタ１２８の
格納値ＤＢｈについて、Ｂｈ＋ＤＢｈなる演算が行わ
れ、演算結果が新たなＢｈとしてＢｈレジスタ１２５に
格納される（ステップＳ１１−）。
【０１９７】次に、加算回路１０３を使用して、Ｘレジ
スタ９５の格納値Ｘについて、Ｘ＋１なる演算が行わ
れ、演算結果が新たなＸとしてＸレジスタ９５に格納さ
れる（ステップＳ１２）。
スタ９５の格納値Ｘについて、Ｘ＋１なる演算が行わ
れ、演算結果が新たなＸとしてＸレジスタ９５に格納さ
れる（ステップＳ１２）。
【０１９８】以下、ステップＳ９において、Ｘ＞Ｘｂと
判断されるまで、即ち、ステップＳ９でＮＯと判断され
るまで、ステップＳ１０、Ｓ１１、Ｓ１２が繰り返され
る。なお、ステップＳ１１、Ｓ１２は、水平方向の画素
の輝度補間の実行ステップである。
判断されるまで、即ち、ステップＳ９でＮＯと判断され
るまで、ステップＳ１０、Ｓ１１、Ｓ１２が繰り返され
る。なお、ステップＳ１１、Ｓ１２は、水平方向の画素
の輝度補間の実行ステップである。
【０１９９】そして、ステップＳ９でＸ＞Ｘｂと判断さ
れた場合には、比較回路９４において、Ｙカウンタ９２
の出力値ＹとＹｅレジスタ９３の格納値Ｙｅとの比較が
行われ、Ｙ＝Ｙｅとなっているか否か、即ち、ラスタが
終了ラスタとなっているか否かが判断される（ステップ
Ｓ１３）。
れた場合には、比較回路９４において、Ｙカウンタ９２
の出力値ＹとＹｅレジスタ９３の格納値Ｙｅとの比較が
行われ、Ｙ＝Ｙｅとなっているか否か、即ち、ラスタが
終了ラスタとなっているか否かが判断される（ステップ
Ｓ１３）。
【０２００】ここに、Ｙ＝Ｙｅではない場合（ステップ
Ｓ１３でＮＯの場合）には、制御回路１３４の制御によ
りＹカウンタ９２から次ラスタのＹ座標値としてＹ＋１
が出力される（ステップＳ１４）。
Ｓ１３でＮＯの場合）には、制御回路１３４の制御によ
りＹカウンタ９２から次ラスタのＹ座標値としてＹ＋１
が出力される（ステップＳ１４）。
【０２０１】次に、加算回路１０３において、Ｘａレジ
スタ９６の格納値ＸａとＤＸａレジスタ１００の格納値
ＤＸａについて、Ｘａ＋ＤＸａなる演算が行われ、演算
結果が次ラスタの左端のＸ座標値としてＸレジスタ９５
及びＸａレジスタ９６に格納される（ステップＳ１５−
、）。
スタ９６の格納値ＸａとＤＸａレジスタ１００の格納値
ＤＸａについて、Ｘａ＋ＤＸａなる演算が行われ、演算
結果が次ラスタの左端のＸ座標値としてＸレジスタ９５
及びＸａレジスタ９６に格納される（ステップＳ１５−
、）。
【０２０２】次に、加算回路１０３において、Ｘｂレジ
スタ９７の格納値Ｘｂ及びＤＸｂレジスタ１０１の格納
値ＤＸｂについて、Ｘｂ＋ＤＸｂなる演算が行われ、演
算結果が次ラスタの右端のＸ座標値としてＸｂレジスタ
９７に格納される（ステップＳ１５−）。
スタ９７の格納値Ｘｂ及びＤＸｂレジスタ１０１の格納
値ＤＸｂについて、Ｘｂ＋ＤＸｂなる演算が行われ、演
算結果が次ラスタの右端のＸ座標値としてＸｂレジスタ
９７に格納される（ステップＳ１５−）。
【０２０３】次に、加算回路１１４において、Ｒｓレジ
スタ１０８の格納値Ｒｓ及びＤＲｓレジスタ１１１の格
納値ＤＲｓについて、Ｒｓ＋ＤＲｓなる演算が行われ、
演算結果が次ラスタの左端の点の赤色Ｒの輝度として、
Ｒｈレジスタ１０７及びＲｓレジスタ１０８に順に格納
される（ステップＳ１６−、）。
スタ１０８の格納値Ｒｓ及びＤＲｓレジスタ１１１の格
納値ＤＲｓについて、Ｒｓ＋ＤＲｓなる演算が行われ、
演算結果が次ラスタの左端の点の赤色Ｒの輝度として、
Ｒｈレジスタ１０７及びＲｓレジスタ１０８に順に格納
される（ステップＳ１６−、）。
【０２０４】次に、加算回路１２３において、Ｇｓレジ
スタ１１７の格納値Ｇｓ及びＤＧｓレジスタ１２０の格
納値ＤＧｓについて、Ｇｓ＋ＤＧｓなる演算が行われ、
演算結果が次ラスタの左端の点の緑色Ｇの輝度として、
Ｇｈレジスタ１１６及びＧｓレジスタ１１７に順に格納
される（ステップＳ１６−、）。
スタ１１７の格納値Ｇｓ及びＤＧｓレジスタ１２０の格
納値ＤＧｓについて、Ｇｓ＋ＤＧｓなる演算が行われ、
演算結果が次ラスタの左端の点の緑色Ｇの輝度として、
Ｇｈレジスタ１１６及びＧｓレジスタ１１７に順に格納
される（ステップＳ１６−、）。
【０２０５】次に、加算回路１３２において、Ｂｓレジ
スタ１２６の格納値Ｂｓ及びＤＢｓレジスタ１２９の格
納値ＤＢｓについて、Ｂｓ＋ＤＢｓなる演算が行われ、
演算結果が次ラスタの左端の点の青色Ｂの輝度として、
Ｂｈレジスタ１２５及びＢｓレジスタ１２６に順に格納
される（ステップＳ１６−、）。
スタ１２６の格納値Ｂｓ及びＤＢｓレジスタ１２９の格
納値ＤＢｓについて、Ｂｓ＋ＤＢｓなる演算が行われ、
演算結果が次ラスタの左端の点の青色Ｂの輝度として、
Ｂｈレジスタ１２５及びＢｓレジスタ１２６に順に格納
される（ステップＳ１６−、）。
【０２０６】そして、ステップＳ１３においてＹ＝Ｙｅ
と判断されるまで、即ち、ラスタが終了ラスタとなるま
で、ステップＳ１４〜Ｓ１６、Ｓ６〜Ｓ１３が繰り返さ
れ、ステップＳ１２においてＹ＝Ｙｅと判断された場合
には、処理が終了する。
と判断されるまで、即ち、ラスタが終了ラスタとなるま
で、ステップＳ１４〜Ｓ１６、Ｓ６〜Ｓ１３が繰り返さ
れ、ステップＳ１２においてＹ＝Ｙｅと判断された場合
には、処理が終了する。
【０２０７】このように、本発明による輝度補間装置の
第２実施形態９１（本発明による輝度補間方法の第２実
施形態）によれば、２次元平面上の三角形の左斜辺と水
平線との交点位置の輝度に、２次元平面上の三角形の内
部の水平方向の画素間当たりの輝度の差分値を、２次元
平面上の三角形の左斜辺と水平線との交点位置と、２次
元平面上の三角形の内部の水平線上の左端の画素の位置
との距離に応じてシフトして加算することにより、２次
元平面上の三角形の内部の水平線上の左端の画素の輝度
を決定するとしている。
第２実施形態９１（本発明による輝度補間方法の第２実
施形態）によれば、２次元平面上の三角形の左斜辺と水
平線との交点位置の輝度に、２次元平面上の三角形の内
部の水平方向の画素間当たりの輝度の差分値を、２次元
平面上の三角形の左斜辺と水平線との交点位置と、２次
元平面上の三角形の内部の水平線上の左端の画素の位置
との距離に応じてシフトして加算することにより、２次
元平面上の三角形の内部の水平線上の左端の画素の輝度
を決定するとしている。
【０２０８】したがって、水平方向の画素の輝度の補間
を行う前提として端点補正を行う場合に、図１８（図１
９）に示す従来の輝度補間装置３のように乗算回路２０
を必要としないので、カウンタ１０５やシフタ１１３、
１２２、１３１等を設けるとしても、全体としての回路
規模を縮小し、チップ面積の縮小化による価格の低減化
を図ることができる。
を行う前提として端点補正を行う場合に、図１８（図１
９）に示す従来の輝度補間装置３のように乗算回路２０
を必要としないので、カウンタ１０５やシフタ１１３、
１２２、１３１等を設けるとしても、全体としての回路
規模を縮小し、チップ面積の縮小化による価格の低減化
を図ることができる。
【０２０９】
【発明の効果】本発明中、第１の発明（請求項１記載の
輝度補間方法）によれば、２次元平面上の三角形の内部
の左斜辺に沿った画素間の輝度の差分値を予め２種類算
出しておき、２次元平面上の三角形の内部の左斜辺に沿
った画素の中の先頭の画素の輝度に２次元平面上の三角
形の内部の左斜辺に沿った画素間の輝度の差分値２種類
を選択的、逐次的に加算することにより、２次元平面上
の三角形の内部の左斜辺に沿った画素の輝度を決定する
工程を実行するとしたことにより、水平方向の画素の輝
度の補間を行う場合に、端点補正を行う必要がなく、輝
度補間装置に乗算回路を設ける必要がないので、輝度補
間装置の回路規模を縮小化し、輝度補間装置のチップ面
積の縮小化による価格の低減化を図ることができる。
輝度補間方法）によれば、２次元平面上の三角形の内部
の左斜辺に沿った画素間の輝度の差分値を予め２種類算
出しておき、２次元平面上の三角形の内部の左斜辺に沿
った画素の中の先頭の画素の輝度に２次元平面上の三角
形の内部の左斜辺に沿った画素間の輝度の差分値２種類
を選択的、逐次的に加算することにより、２次元平面上
の三角形の内部の左斜辺に沿った画素の輝度を決定する
工程を実行するとしたことにより、水平方向の画素の輝
度の補間を行う場合に、端点補正を行う必要がなく、輝
度補間装置に乗算回路を設ける必要がないので、輝度補
間装置の回路規模を縮小化し、輝度補間装置のチップ面
積の縮小化による価格の低減化を図ることができる。
【０２１０】本発明中、第２の発明（請求項２記載の輝
度補間装置）によれば、外部から与えられる２次元平面
上の三角形の内部の左斜辺に沿った画素間の輝度の第１
差分値を記憶する第１レジスタ手段と、外部から与えら
れる２次元平面上の三角形の内部の左斜辺に沿った画素
間の輝度の第２差分値を記憶する第２レジスタ手段と、
第１レジスタ手段に記憶されている第１差分値又は第２
レジスタ手段に記憶されている第２差分値のいずれかを
選択する選択手段と、２次元平面上の三角形の内部の左
斜辺に沿った画素の中の先頭の画素の輝度に、選択手段
の出力を逐次的に加算し、２次元平面上の三角形の内部
の左斜辺に沿った画素の輝度を算出する第１加算手段と
を備えるとしたことにより、水平方向の画素の輝度の補
間を行う場合に、端点補正を行う必要がなく、乗算回路
を設ける必要がないので、回路規模を縮小化し、チップ
面積の縮小化による価格の低減化を図ることができる。
度補間装置）によれば、外部から与えられる２次元平面
上の三角形の内部の左斜辺に沿った画素間の輝度の第１
差分値を記憶する第１レジスタ手段と、外部から与えら
れる２次元平面上の三角形の内部の左斜辺に沿った画素
間の輝度の第２差分値を記憶する第２レジスタ手段と、
第１レジスタ手段に記憶されている第１差分値又は第２
レジスタ手段に記憶されている第２差分値のいずれかを
選択する選択手段と、２次元平面上の三角形の内部の左
斜辺に沿った画素の中の先頭の画素の輝度に、選択手段
の出力を逐次的に加算し、２次元平面上の三角形の内部
の左斜辺に沿った画素の輝度を算出する第１加算手段と
を備えるとしたことにより、水平方向の画素の輝度の補
間を行う場合に、端点補正を行う必要がなく、乗算回路
を設ける必要がないので、回路規模を縮小化し、チップ
面積の縮小化による価格の低減化を図ることができる。
【０２１１】本発明中、第３の発明（請求項３記載の輝
度補間装置）によれば、２次元平面上の三角形の内部の
水平方向の画素間当たりの輝度の差分値を予め算出して
おき、２次元平面上の三角形の左斜辺と水平線との交点
位置の輝度に、２次元平面上の三角形の内部の水平方向
の画素間当たりの輝度の差分値を、２次元平面上の三角
形の左斜辺と水平線との交点位置と、２次元平面上の三
角形の内部の水平線上の左端の画素の位置との距離に応
じてシフトして加算することにより、２次元平面上の三
角形の内部の水平線上の左端の画素の輝度を決定すると
したことにより、水平方向の画素の輝度の補間を行う前
提として端点補正を行う場合に、輝度補間装置に乗算回
路を必要としないので、全体としての回路規模を縮小
し、チップ面積の縮小化による価格の低減化を図ること
ができる。
度補間装置）によれば、２次元平面上の三角形の内部の
水平方向の画素間当たりの輝度の差分値を予め算出して
おき、２次元平面上の三角形の左斜辺と水平線との交点
位置の輝度に、２次元平面上の三角形の内部の水平方向
の画素間当たりの輝度の差分値を、２次元平面上の三角
形の左斜辺と水平線との交点位置と、２次元平面上の三
角形の内部の水平線上の左端の画素の位置との距離に応
じてシフトして加算することにより、２次元平面上の三
角形の内部の水平線上の左端の画素の輝度を決定すると
したことにより、水平方向の画素の輝度の補間を行う前
提として端点補正を行う場合に、輝度補間装置に乗算回
路を必要としないので、全体としての回路規模を縮小
し、チップ面積の縮小化による価格の低減化を図ること
ができる。
【０２１２】本発明中、第４の発明（請求項４記載の輝
度補間装置）によれば、２次元平面上の三角形の内部の
水平方向の画素間当たりの輝度の差分値を記憶するレジ
スタ手段と、２次元平面上の三角形の左斜辺と水平線と
の交点位置の輝度に、２次元平面上の三角形の内部の水
平方向の画素間当たりの輝度の差分値を、２次元平面上
の三角形の左斜辺と水平線との交点位置と、２次元平面
上の三角形の内部の水平線上の左端の画素の位置との距
離に応じてシフトして加算するシフト・加算手段とを備
えるとしたことにより、水平方向の画素の輝度の補間を
行う前提として端点補正を行う場合に、乗算回路を必要
としないので、全体としての回路規模を縮小し、チップ
面積の縮小化による価格の低減化を図ることができる。
度補間装置）によれば、２次元平面上の三角形の内部の
水平方向の画素間当たりの輝度の差分値を記憶するレジ
スタ手段と、２次元平面上の三角形の左斜辺と水平線と
の交点位置の輝度に、２次元平面上の三角形の内部の水
平方向の画素間当たりの輝度の差分値を、２次元平面上
の三角形の左斜辺と水平線との交点位置と、２次元平面
上の三角形の内部の水平線上の左端の画素の位置との距
離に応じてシフトして加算するシフト・加算手段とを備
えるとしたことにより、水平方向の画素の輝度の補間を
行う前提として端点補正を行う場合に、乗算回路を必要
としないので、全体としての回路規模を縮小し、チップ
面積の縮小化による価格の低減化を図ることができる。
【図１】本発明による輝度補間装置の第１実施形態（本
発明による輝度補間方法の第１実施形態を実行する輝度
補間装置）をホストＣＰＵと共に示すブロック回路図で
ある。
発明による輝度補間方法の第１実施形態を実行する輝度
補間装置）をホストＣＰＵと共に示すブロック回路図で
ある。
【図２】２次元平面上の三角形の内部の左斜辺に沿った
画素間の輝度の差分値を説明するための図である。
画素間の輝度の差分値を説明するための図である。
【図３】本発明による輝度補間装置の第１実施形態の動
作（本発明による輝度補間方法の第１実施形態）を分図
して示すフローチャートである。
作（本発明による輝度補間方法の第１実施形態）を分図
して示すフローチャートである。
【図４】本発明による輝度補間装置の第１実施形態の動
作（本発明による輝度補間方法の第１実施形態）を分図
して示すフローチャートである。
作（本発明による輝度補間方法の第１実施形態）を分図
して示すフローチャートである。
【図５】本発明による輝度補間装置の第１実施形態の動
作（本発明による輝度補間方法の第１実施形態）を分図
して示すフローチャートである。
作（本発明による輝度補間方法の第１実施形態）を分図
して示すフローチャートである。
【図６】本発明による輝度補間装置の第２実施形態（本
発明による輝度補間方法の第２実施形態を実行する輝度
補間装置）をホストＣＰＵと共に示すブロック回路図で
ある。
発明による輝度補間方法の第２実施形態を実行する輝度
補間装置）をホストＣＰＵと共に示すブロック回路図で
ある。
【図７】本発明による輝度補間装置の第２実施形態が備
えるＸａレジスタの小数部から各ビットの値を順に選択
するための選択回路の選択動作を説明するための図であ
る。
えるＸａレジスタの小数部から各ビットの値を順に選択
するための選択回路の選択動作を説明するための図であ
る。
【図８】本発明による輝度補間装置の第２実施形態が備
える赤色に対応して設けられているシフタの動作を説明
するための図である。
える赤色に対応して設けられているシフタの動作を説明
するための図である。
【図９】本発明による輝度補間装置の第２実施形態が備
える緑色に対応して設けられているシフタの動作を説明
するための図である。
える緑色に対応して設けられているシフタの動作を説明
するための図である。
【図１０】本発明による輝度補間装置の第２実施形態が
備える青色に対応して設けられているシフタの動作を説
明するための図である。
備える青色に対応して設けられているシフタの動作を説
明するための図である。
【図１１】本発明による輝度補間装置の第２実施形態の
動作（本発明による輝度補間方法の第２実施形態）を分
図して示すフローチャートである。
動作（本発明による輝度補間方法の第２実施形態）を分
図して示すフローチャートである。
【図１２】本発明による輝度補間装置の第２実施形態の
動作（本発明による輝度補間方法の第２実施形態）を分
図して示すフローチャートである。
動作（本発明による輝度補間方法の第２実施形態）を分
図して示すフローチャートである。
【図１３】本発明による輝度補間装置の第２実施形態の
動作（本発明による輝度補間方法の第２実施形態）を分
図して示すフローチャートである。
動作（本発明による輝度補間方法の第２実施形態）を分
図して示すフローチャートである。
【図１４】本発明による輝度補間装置の第２実施形態の
動作（本発明による輝度補間方法の第２実施形態）を分
図して示すフローチャートである。
動作（本発明による輝度補間方法の第２実施形態）を分
図して示すフローチャートである。
【図１５】画素の位置を整数座標で示してなる２次元平
面に投影された三角形を示す図である。
面に投影された三角形を示す図である。
【図１６】端点補正を説明するための図である。
【図１７】三角形の左斜辺方向の輝度の補間方法を説明
するための図である。
するための図である。
【図１８】従来のコンピュータ・グラフィックス・シス
テムの一例の要部を示すブロック回路図である。
テムの一例の要部を示すブロック回路図である。
【図１９】図１８に示すコンピュータ・グラフィックス
・システムが備える輝度補間装置の構成を示すブロック
回路図である。
・システムが備える輝度補間装置の構成を示すブロック
回路図である。
【図２０】図１８に示すコンピュータ・グラフィックス
・システムが備える輝度補間装置の動作を分図して示す
フローチャートである。
・システムが備える輝度補間装置の動作を分図して示す
フローチャートである。
【図２１】図１８に示すコンピュータ・グラフィックス
・システムが備える輝度補間装置の動作を分図して示す
フローチャートである。
・システムが備える輝度補間装置の動作を分図して示す
フローチャートである。
【図２２】図１８に示すコンピュータ・グラフィックス
・システムが備える輝度補間装置の動作を分図して示す
フローチャートである。
・システムが備える輝度補間装置の動作を分図して示す
フローチャートである。
２ ホストＣＰＵ ４８ 本発明の輝度補間装置の第１実施形態 ９１ 本発明の輝度補間装置の第２実施形態
Claims (4)
- 【請求項１】３次元図形を三角形の集合体として、画素
の位置を整数座標で示してなる２次元平面に投影した場
合における前記２次元平面上の三角形の内部の画素の輝
度を補間する輝度補間方法において、 前記２次元平面上の三角形の内部の左斜辺に沿った画素
間の輝度の差分値を予め２種類算出しておき、前記２次
元平面上の三角形の内部の左斜辺に沿った画素の中の先
頭の画素の輝度に前記２次元平面上の三角形の内部の左
斜辺に沿った画素間の輝度の差分値２種類を選択的、逐
次的に加算することにより、前記２次元平面上の三角形
の内部の左斜辺に沿った画素の輝度を決定する工程と、 前記２次元平面上の三角形の内部の水平方向の画素間当
たりの輝度の差分値を予め算出しておき、前記２次元平
面上の三角形の内部の水平方向の左端の画素の輝度に前
記２次元平面上の三角形の内部の水平方向の画素間当た
りの輝度の差分値を逐次的に加算することにより、前記
２次元平面上の三角形の内部の水平方向の画素の輝度を
決定する工程とが実行されることを特徴とする輝度補間
方法。 - 【請求項２】３次元図形を三角形の集合体として、画素
の位置を整数座標で示してなる２次元平面に投影した場
合における前記２次元平面上の三角形の内部の画素の輝
度を補間する輝度補間装置において、 外部から与えられる前記２次元平面上の三角形の内部の
左斜辺に沿った画素間の輝度の第１差分値を記憶する第
１レジスタ手段と、 外部から与えられる前記２次元平面上の三角形の内部の
左斜辺に沿った画素間の輝度の第２差分値を記憶する第
２レジスタ手段と、 前記第１レジスタ手段に記憶されている前記第１差分値
又は前記第２レジスタ手段に記憶されている前記第２差
分値のいずれかを選択する選択手段と、 前記２次元平面上の三角形の内部の左斜辺に沿った画素
の中の先頭の画素の輝度に、前記選択手段の出力を逐次
的に加算し、前記２次元平面上の三角形の内部の左斜辺
に沿った画素の輝度を算出する第１加算手段と、 前記２次元平面上の三角形の内部の水平方向の左端の画
素の輝度に、外部から与えられる前記２次元平面上の三
角形の内部の水平方向の画素間当たりの輝度の差分値を
逐次的に加算し、前記２次元平面上の三角形の内部の水
平方向の画素の輝度を算出する第２加算手段とを備えて
いることを特徴とする輝度補間装置。 - 【請求項３】３次元図形を三角形の集合体として、画素
の位置を整数座標で示してなる２次元平面に投影した場
合における前記２次元平面上の三角形の内部の画素の輝
度を補間する輝度補間方法において、 前記２次元平面上の三角形の内部の水平方向の画素間当
たりの輝度の差分値を予め算出しておき、前記２次元平
面上の三角形の左斜辺と水平線との交点位置の輝度に、
前記２次元平面上の三角形の内部の水平方向の画素間当
たりの輝度の差分値を、前記２次元平面上の三角形の左
斜辺と水平線との交点位置と、前記２次元平面上の三角
形の内部の前記水平線上の左端の画素の位置との距離に
応じてシフトして加算することにより、前記２次元平面
上の三角形の内部の前記水平線上の左端の画素の輝度を
決定する工程と、 前記２次元平面上の三角形の内部の前記水平線上の左端
の画素の輝度に前記２次元平面上の三角形の内部の水平
方向の画素間当たりの輝度の差分値を逐次的に加算する
ことにより、前記２次元平面上の三角形の内部の水平方
向の画素の輝度を決定する工程とが実行されることを特
徴とする輝度補間方法。 - 【請求項４】３次元図形を三角形の集合体として、画素
の位置を整数座標で示してなる２次元平面に投影した場
合における前記２次元平面上の三角形の内部の画素の輝
度を補間する輝度補間装置において、 前記２次元平面上の三角形の内部の水平方向の画素間当
たりの輝度の差分値を記憶するレジスタ手段と、 前記２次元平面上の三角形の左斜辺と水平線との交点位
置の輝度に、前記２次元平面上の三角形の内部の水平方
向の画素間当たりの輝度の差分値を、前記２次元平面上
の三角形の左斜辺と水平線との交点位置と、前記２次元
平面上の三角形の内部の前記水平線上の左端の画素の位
置との距離に応じてシフトして加算するシフト・加算手
段と、 前記２次元平面上の三角形の内部の前記水平線上の左端
の画素の輝度に、外部から与えられる前記２次元平面上
の三角形の内部の水平方向の画素間当たりの輝度の差分
値を逐次的に加算し、前記２次元平面上の三角形の内部
の水平方向の画素の輝度を算出する加算手段とを備えて
いることを特徴とする輝度補間装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34456797A JPH10261107A (ja) | 1997-01-14 | 1997-12-15 | 輝度補間方法及び装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-4195 | 1997-01-14 | ||
| JP419597 | 1997-01-14 | ||
| JP34456797A JPH10261107A (ja) | 1997-01-14 | 1997-12-15 | 輝度補間方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10261107A true JPH10261107A (ja) | 1998-09-29 |
Family
ID=26337926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34456797A Withdrawn JPH10261107A (ja) | 1997-01-14 | 1997-12-15 | 輝度補間方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10261107A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003102875A1 (fr) * | 2002-06-03 | 2003-12-11 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de trace d'un polygone triangulaire et procede de trace d'un polygone triangulaire |
-
1997
- 1997-12-15 JP JP34456797A patent/JPH10261107A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003102875A1 (fr) * | 2002-06-03 | 2003-12-11 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de trace d'un polygone triangulaire et procede de trace d'un polygone triangulaire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682562B2 (ja) | データ処理システムおよび方法 | |
| US7545388B2 (en) | Apparatus, method, and product for downscaling an image | |
| JP3675488B2 (ja) | 線形補間を用いて非同次２次遠近テクスチャマッピング座標を決定する回路 | |
| JPH05307610A (ja) | テクスチャマッピング方法およびその装置 | |
| US5684941A (en) | Interpolation rendering of polygons into a pixel grid | |
| JP2002519769A (ja) | 画素ごとのｍｉｐマッピングおよび三線フィルタリングの改良された方法および装置 | |
| KR100723421B1 (ko) | 포인트 보간에 의한 렌더링 방법, 포인트 보간에 의한 렌더링 장치 및 기록매체 | |
| US6501474B1 (en) | Method and system for efficient rendering of image component polygons | |
| KR20060007054A (ko) | 이미지 데이터의 래스터화를 슈퍼샘플링하는 방법 및시스템 | |
| KR101222360B1 (ko) | 픽셀 샘플링용 방법 및 장치 | |
| JPH11161819A (ja) | 画像処理装置、画像処理方法、及び画像処理プログラムを記録した記録媒体 | |
| KR100305461B1 (ko) | 그래픽처리장치 | |
| KR20040011525A (ko) | 드로잉 방법 | |
| JPH10261107A (ja) | 輝度補間方法及び装置 | |
| US6570562B1 (en) | Method for drawing patterned lines in a system supporting off-screen graphics | |
| JP4300650B2 (ja) | 演算処理回路およびその方法と画像処理装置 | |
| JPH11306366A (ja) | グラフィック演算装置およびその方法 | |
| JPH10228537A (ja) | 画素面積計算装置 | |
| JP4042204B2 (ja) | グラフィック演算装置およびその方法 | |
| JPH11296160A (ja) | エンコーダおよびその方法とグラフィック演算装置 | |
| JPS63113785A (ja) | 図形表示方法 | |
| JP4635379B2 (ja) | 画像処理装置 | |
| JP2003187260A (ja) | 描画処理プログラム、描画処理プログラムを記録した記録媒体、描画処理装置及び方法 | |
| JP3538826B2 (ja) | 演算回路および演算方法 | |
| JP4244444B2 (ja) | データ処理装置、除算回路および画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |