JPH10228537A - 画素面積計算装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明はスキャンコンバージョンに際してア
ンチエリアシングのための面積計算を高速に実現する画
素面積計算装置を提供することを目的とする。 【解決手段】 エッジＤＤＡ部１０１は、スキャンライ
ン単位に、前記図形のエッジとスキャンラインの上下境
界線との各交点の座標を算出する。該スキャンラインに
おいて、ライン初端面積部１０２により初端画素、ライ
ン終端面積部１０３により終端画素、１０４〜１０７に
より中間画素のそれぞれの面積が算出される。スキャン
ラインＤＤＡ部１１０は、前記エッジ部分にかかる画素
を走査するとともに走査中の画素を判別する。セレクタ
１１１は、判別結果に従って走査中の画素に対応する画
素面積を選択し、走査変換用の画素面積として出力す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータグラ
フィックスのアンチエリアシングを行うための画素面積
を計算する画素面積計算装置に関する。

【０００２】

【従来の技術】一般に、コンピュータのＣＲＴ等の表示
装置ではドットの集まりとして図形や絵などの画像を表
示しているため、エイリアシングと呼ばれる不具合いが
発生する。エイリアシングには、斜め線が階段状のギザ
ギザ（ジャギーともいう）になること、ピクセルより小
さい形状が不正確になること、テクスチャーの模様の細
部が不正確になることなどがある。

【０００３】コンピュータグラフィックスにおけるエイ
リアシングの発生を抑えるため、中間色や中間調を補う
ことによって滑らかに見えるように処理する技術がアン
チエイリアシングである。従来のアンチエリアシング法
は、『実践コンピュータグラフィックス』（日刊工業新
聞社）の第２章２．２５及び２．２６に記述されている
ように、基本的には大きく２つの方法にわかれている。

【０００４】一つは、図２上段に示すように、ピクセル
をさらに細かい仮想的なサブピクセルに分割して図形を
描画し、平均化してピクセルに戻す方法である。分割数
は４、１６等である。図２上段では、ピクセルを４分割
した仮想的なサブピクセル画面に、図形のエッジ部分２
０２を描画した場合を示している。また、エッジ２０２
の右側が図形内部としている。この場合、各ピクセルの
輝度（中間調）は、ピクセル内部のサブピクセルの階調
値の単純平均あるいは重み付きの平均により求められ
る。その結果、図２下段のように、中間調のピクセルが
補われてギザギザが低減される。

【０００５】もう一つは、描画すべき図形が直線や多角
形の場合に、ピクセル内にかかる図形の面積を計算し、
その割合に応じて中間調を得る方法がある。この方法
は、整数演算のみで直線描画を可能にしたBresenhamの
方法を変形することによって実現することができる。す
なわち、Bresenhamの方法にて直線を表すピクセルを１
つずつ決定し、これと同時に決定されたピクセルに隣接
するピクセルにかかる図形面積を計算することになる。
この結果も図２下段のようになる。

【０００６】

【発明が解決しようとする課題】しかしながら、従来技
術によれば、アンチエイリアシング処理を高速には実現
できないという問題があった。すなわち、前者の方法で
は、ピクセルを４あるいは１６分割したサブピクセルに
対して描画することは計算量が膨大になってしまい、処
理時間がかかってしまうという問題があった。後者の方
法では、Bresenhamの方法によるピクセル決定と面積計
算とを交互に逐一行う必要があるため、処理速度の向上
が望めないという問題があった。

【０００７】それゆえ、グラフィックスのスキャンコン
バージョン（走査変換）とアンチエイリアス処理とを１
フレーム時間内に行うことが困難だった。上記の課題に
鑑み本発明は、スキャンコンバージョンに際してアンチ
エリアシングのための面積計算を高速に実現する画素面
積計算装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するた
め、本発明の画素面積計算装置は、描画すべき画像の走
査変換に際して、描画すべき画像のエッジ部分が交差す
る画素について、画素面積に対して画像部分が占める面
積を計算する画素面積計算装置であって、スキャンライ
ン単位に、前記画像のエッジとスキャンラインに沿った
帯状の走査域の上下境界線との各交点の座標を算出する
座標算出手段と、該スキャンラインにおいて、算出され
た一方の交点を含む初端画素、算出された他方の交点を
含む終端画素、初端画素と終端画素との間に位置する中
間画素のそれぞれについて、画素に占める画像部分の面
積を算出する算出手段と、該スキャンラインにおいて前
記エッジ部分にかかる画素を走査するとともに、走査中
の画素が初端画素、終端画素、中間画素の何れであるか
を判別する判別手段と、判別結果に従って、算出手段の
算出結果のうち走査中の画素に対応する画素面積を選択
し、走査変換用の画素面積として出力する選択手段とを
備えている。この構成では、座標算出手段によりスキャ
ンラインにおけるエッジスパン（一方の交点から他の交
点まで）の部分が抽出され、当該エッジスパンに対して
算出手段により画素の種類毎に画像部分の面積が算出さ
れ、判別手段と選択手段により画素の走査に合わせて当
該画素の面積が得られる。

【０００９】また、前記算出手段は、さらに一方の交点
と他方の交点との両者を含む平均画素について、画素に
占める画像部分の面積を算出し、判別手段は、さらに一
方の交点と他方の交点との両者が１つの画素に含まれる
場合には平均画素であると判別するように構成してもよ
い。さらに、前記算出手段は、座標算出手段に算出され
た一方の交点の座標と当該エッジの傾きとから初端画素
に占める画像部分の面積を算出する初端面積手段と、座
標算出手段に算出された他方の交点の座標と前記傾きと
から終端画素に占める画像部分の面積を算出する終端面
積手段と、初端画素に隣接する中間画素の初期面積を算
出する手段と、初期面積に、前記傾きを差分値として順
次加算することにより、各中間画素に占める画像部分の
面積を算出する中間面積手段とを有する構成としてもよ
い。

【００１０】また、前記座標算出手段は、前記エッジ部
分の端点のＸ座標を、Ｘ座標初期値として保持するエッ
ジＸ座標初期値保持部と、前記エッジ部分の傾きの逆数
を、Ｘ座標差分値として保持するエッジＸ座標差分値保
持部と、スキャンライン毎に、前記エッジＸ座標初期値
に、前記エッジＸ座標差分値を順次加算することによ
り、前記画像のエッジとスキャンラインの前記下部境界
線との交点のＸ座標（以下現Ｘ座標と呼ぶ）を順次算出
する現Ｘ座標算出部と、現在のスキャンラインにおける
現Ｘ座標を遅延することにより、現スキャンラインの上
部境界線と前記エッジとの交点のＸ座標（以下前Ｘ座標
と呼ぶ）を保持する前Ｘ座標保持部と、現在のスキャン
ラインにおける現Ｘ座標と前Ｘ座標との大小を比較する
比較部と、比較結果に従って、小さい方を初端座標とし
て選択する初端選択部と、比較結果に従って、大きい方
を終端座標として選択する終端選択部とを有する構成と
してもよい。

【００１１】さらに、前記比較部、初端選択部および終
端選択部の代わりに、エッジの傾きの正負に従って、ス
キャンラインにおける現Ｘ座標と前Ｘ座標とのうち小さ
い方を初端座標として選択する初端選択部と、エッジの
傾きの正負に従って、スキャンラインにおける現Ｘ座標
と前Ｘ座標とのうち大きい方を終端座標として選択する
終端選択部とを備えるようにしてもよい。

【００１２】

【発明の実施の形態】

（実施の形態１）図１は、本発明の第１の実施形態にお
ける画素面積計算装置およびその周辺部分の構成を示す
ブロック図である。同図のように画素面積計算装置１
は、エッジＤＤＡ部１０１、ライン初端面積部１０２、
ライン終端面積部１０３、ライン中間面積初期部１０
４、ライン中間面積差分部１０５、ライン中間面積部１
０６、加算部１０７、ライン平均面積部１０８、ライン
全面積部１０９、スキャンラインＤＤＡ部１１０、セレ
クタ１１１から構成され、さらに周辺部分として画素値
決定部１１２、書き込み部１１３、フレームメモリ１１
４を備え、２画面分のダブルバッファ構成のフレームメ
モリ１１４における非表示側の裏バッファに対して、１
フレーム時間内でスキャンコンバージョンと同時にアン
チエイリアス用の画素面積を算出するよう構成されてい
る。

【００１３】エッジＤＤＡ部１０１は、描画すべき画像
例えばポリゴンなどの描画すべき図形のエッジ方向のＤ
ＤＡ（Digital Differencial Analiser）を行う。すな
わちエッジＤＤＡ部１０１は、図４（ａ）に示すよう
に、描画すべき図形のエッジ部分とスキャンラインの上
下境界線との各交点の座標を、ＤＤＡによりスキャンラ
イン毎に順次算出するとともに、当該エッジの傾きの絶
対値を算出する。図４（ａ）の例では、画面上の画素の
位置は、左上を原点とし１画素の縦横を１×１とした
（Ｘ，Ｙ）座標で表される。Ｘ，Ｙは、それぞれ整数部
分と小数部分とからなる。この整数部分はピクセル境界
線を表し、例えば水平解像度が５１２画素の場合には９
ビット長である。小数部分はピクセル内の位置を表し、
例えば４ビット長である。同図（ａ）の場合、エッジＤ
ＤＡ部１０１は、スキャンラインnについては座標X1とX
2とを出力し、同様にn+1についてはX2とX3を、n+2につ
いてはX3とX4を順次出力して行く。以下、図４（ｂ）に
示すようにスキャンラインの上下境界線とエッジとの交
点の座標のうち小さい方を初端（座標）又はIP、大きい
方を終端（座標）又はEP、エッジの傾きの絶対値をSLと
呼ぶ。また、初端を含む画素を初端画素、終端を含む画
素を終端画素、初端画素と終端画素との間の画素を中間
画素、初端と終端の両者を含む画素を平均画素、図形内
部の画素で図形のエッジが存在しない画素を全画素と呼
ぶ。さらに、初端画素、終端画素、中間画素、平均画
素、全画素それぞれに含まれる図形部分の面積をそれぞ
れ、単に初端画素の面積、終端画素の面積、中間画素の
面積、平均画素の面積、全画素の面積と略す。

【００１４】ライン初端面積部１０２は、エッジＤＤＡ
部１０１から入力されるエッジの傾きの絶対値SLと初端
の座標IPとに基づいて、スキャンライン上の初端画素の
面積ACiniを（数１）に従って算出する。但し、fIPは初
端の座標IPの小数部分である。

【００１５】

【数１】 この式は、スキャンラインに対して図５（ａ）のように
図形のエッジ４０１が交差している場合に、図５（ｂ）
の拡大図に示すように画素４０３内の三角形の面積を表
している。ライン終端面積部１０３は、エッジＤＤＡ部
１０１から入力されるエッジの傾きの絶対値SLと前記座
標EPとに基づいて、スキャンライン上のエッジ終端画素
の面積ACtailを（数２）に従って算出する。但し、fEP
は終端の座標EPの小数部分である。

【００１６】

【数２】 ライン中間面積初期部１０４は、エッジＤＤＡ部１０１
から入力されるエッジの傾きの絶対値SLと前記初端の座
標IPとに基づいて、スキャンライン上の中間画素の面積
計算に用いる初期値IACを（数３）に従って算出する。

【００１７】

【数３】 この初期値IACは、図６（ａ）（ｂ）に示すように最初
（初端画素の隣）の中間画素における図形面積から面積
SLを除いた部分の面積を意味し、正の値をとる場合と負
の値をとる場合とがあるが、何れにしても中間画素の面
積計算の基礎となる値である。

【００１８】ライン中間面積差分部１０５は、エッジＤ
ＤＡ部１０１から入力されるエッジの傾きの絶対値SL
を、個々の中間画素の面積を計算するための差分値とし
て保持する。ライン中間面積部１０６及び加算部１０７
は、まず、（数４）に従って、ライン中間面積初期部１
０４からの初期値IACにライン中間面積差分部１０５か
らの差分値SLを加算することにより最初の中間画素の面
積ACddaを算出し、次に、（数５）に従って、面積ACdda
に差分値SLを加算することにより、その隣の中間画素の
面積ACdda2を順次算出する。

【００１９】

【数４】

【００２０】

【数５】 ライン平均面積部１０８は、エッジＤＤＡ部１０１から
入力される初端の座標IPと終端の座標EPとに基づいて、
初端と終端とを含む平均画素の面積ACaveを（数６）に
従って算出する。

【００２１】

【数６】 このACaveは、図５（ｃ）、（ｄ）に示すように図形の
エッジ部分がスキャンライン上の１画素を通過する場合
の面積である。ライン全面積部１０９は、全画素の面積
すなわち１を出力する。スキャンラインＤＤＡ部１１０
は、スキャンライン上の図形部分の画素のＸ座標を順次
指定する。その際、エッジＤＤＡ部１０１から入力され
る初端座標IP、終端座標EPとに基づいて、各画素毎に、
初端画素、中間画素、終端画素、平均画素、全画素の何
れであるかを示す種別情報を出力する。例えば、図５
（ｂ）のスキャンラインの場合、種別情報は、画素４０
３から４０７についてはそれぞれ初端、中間、中間、中
間、終端であることを示し、画素４０８以降は全画素で
あることを示す。なお同図では、図形の右側のエッジ部
分は図示していないが、同様に種別情報を出力するセレ
クタ１１１は、初端画素の面積、中間画素の面積、終端
画素の面積、平均画素の面積、画素の全面積のうち、ス
キャンラインＤＤＡ部１１０からの種別情報に対応する
面積を選択する。

【００２２】画素値決定部１１２は、セレクタ１１１か
らの画素面積に比例した画素値（階調値、輝度値）を決
定する。例えば、１６階調表示の場合、画素面積の小数
点以下４ビットをそのまま画素値としてもよい。この画
素値は、画素面積に比例しているのでエイリアスを低減
するになる。書き込み部１１３は、画素値決定部１１２
で決定された画素値を、フレームメモリ１１４に書き込
む。書き込み先の画素位置は、エッジＤＤＡ部１０１に
より指定されるスキャンライン（Ｙ座標）、スキャンラ
インＤＤＡ部１１０に指定されるＸ座標で特定される。

【００２３】フレームメモリ１１４は、２画面分のダブ
ルバッファ構成であり、表示側の表バッファと非表示側
の裏バッファとが交互に切り換えらる。表バッファは表
示装置（図外）の表示用に読み出され、裏バッファは、
スキャンコンバージョン用であり書き込み部１１３によ
り画素値が書き込まれる。図３は、エッジＤＤＡ部１０
１及びスキャンラインＤＤＡ部１１０の詳細な構成を示
すブロック図である。

【００２４】同図においてエッジＤＤＡ部１０１は、エ
ッジＸ座標初期値レジスタ３００、エッジＸ座標差分値
レジスタ３０１、絶対値化部３０２、エッジＸ座標ＤＤ
Ａ値レジスタ３０３、加算器３０４、現Ｘ座標レジスタ
３０５、前Ｘ座標レジスタ３０６、比較器３０７、初期
値セレクタ３０８、最終値セレクタ３０９からなる。エ
ッジＸ座標初期値レジスタ３００は、描画すべき図形の
頂点の座標が入力され、そのＸ座標をエッジ部分のＤＤ
Ａ用の初期値として保持する。なお本実施形態では説明
を分かり易くするため、頂点の座標は画素境界線上にあ
る（小数部が０である）ものとする。

【００２５】エッジＸ座標差分値保持部３０１は、描画
すべき図形のエッジ部分の傾きが入力され、その傾きの
逆数つまりＹ方向に１増加したときのＸ座標の差分値を
保持する。絶対値化部３０２は、描画すべき図形のエッ
ジ部分の傾きが入力され、その絶対値を、ライン初端面
積部１０２、ライン終端面積部１０３、ライン中間面積
初期部１０４、ライン中間面積差分部１０５、ライン平
均面積部１０８に出力する。

【００２６】エッジＸ座標ＤＤＡ値レジスタ３０３およ
び加算器３０４は、エッジＸ座標初期値レジスタ３００
の初期値に、エッジＸ座標差分値保持部３０１の差分値
を順次加算することにより、スキャンライン毎に（エッ
ジＤＤＡ用のクロック毎に）画素境界線と描画すべき図
形のエッジ部分との交点のＸ座標（つまりエッジＸ座標
ＤＤＡ値）を順次算出する。エッジＸ座標ＤＤＡ値レジ
スタ３０３のエッジＸ座標ＤＤＡ値は、頂点のＸ座標か
ら始まって、図４（ａ）の・・・X1、X2、X3、X4・・・
のように各Ｘ座標を表す。

【００２７】現Ｘ座標レジスタ３０５は、エッジＸ座標
ＤＤＡ値レジスタ３０３からのＸ座標を保持し、エッジ
ＤＤＡ用クロック毎に更新する。つまりスキャンライン
下部境界線におけるエッジＸ座標ＤＤＡ値（現Ｘ座標）
を小数部も含めて保持する。前Ｘ座標レジスタ３０６
は、現Ｘ座標レジスタ３０５の現Ｘ座標を遅延した値を
保持、すなわちエッジＤＤＡ用の１クロック前の現Ｘ座
標レジスタ３０５のＸ座標値を保持し、前記エッジＤＤ
Ａ用クロック毎に更新する。つまりスキャンライン上部
境界線におけるエッジＸ座標ＤＤＡ値（前Ｘ座標）を小
数部も含めて保持する。

【００２８】比較器３０７は、スキャンライン下部境界
線のエッジＸ座標と、スキャンライン上部境界線のエッ
ジＸ座標との大小関係を比較する。初期値セレクタ３０
８は、スキャンライン下部境界線のエッジＸ座標と、ス
キャンライン上部境界線のエッジＸ座標とのうち、小さ
い方を選択して初端座標IPとして、ライン初端面積部１
０２、ライン中間面積初期部１０４、ライン平均面積部
１０８に出力する。

【００２９】最終値セレクタ３０９は、スキャンライン
下部境界線のエッジＸ座標と、スキャンライン上部境界
線のエッジＸ座標とのうち大きい方を選択して終端座標
EPとして、ライン終端面積部１０３、ライン平均面積部
１０８に出力する。また。図３におけるスキャンライン
ＤＤＡ部１１０は、Ｘ初期値レジスタ３１０、Ｘ最終値
レジスタ３１１、スパンＸ座標ＤＤＡ値レジスタ３１
２、インクリメンタ３１３、初期値比較器３１４、最終
値比較器３１５、フラグ管理部３１６から構成される。

【００３０】Ｘ初期値レジスタ３１０は、上記のエッジ
ＤＤＡ用クロックの１クロック間、初期値セレクタ３０
８からの初端座標をスキャンラインＤＤＡの初期値とし
て保持する。Ｘ最終値レジスタ３１１は、上記のエッジ
ＤＤＡ用クロックの１クロック間、最終値セレクタ３０
９からの終端座標を保持する。この終端座標は、スキャ
ンラインＤＤＡの最終値ではなく、スキャンラインＤＤ
Ａの区間（描画すべき図形がスキャンライン上に占める
区間であり、以下スパンと呼ぶ）内のアンチエイリアス
の対象となるエッジ部分の終端を表す。

【００３１】スパンＸ座標ＤＤＡ値レジスタ３１２およ
びインクリメンタ３１３は、スパンＤＤＡ用クロック毎
にスパン内の画素を順に指定して行く。具体的にはレジ
スタ３１２のスパンＸ座標ＤＤＡ値は、IP、IP+1、IP+
2、IP+3・・・となる。ここでスパンＤＤＡ用クロック
は、上記のエッジＤＤＡ用クロックに対して、少なくと
も表示画面の水平画素数倍の周波数のクロックである。

【００３２】初期値比較器３１４は、Ｘ初期値レジスタ
３１０のスキャンラインＤＤＡ初期値と、スパンＸ座標
ＤＤＡ値レジスタ３１２のスパン座標ＤＤＡ値とを比較
する。比較の結果、一致するときは１を不一致のときは
０を出力する。最終値比較器３１５は、Ｘ最終値レジス
タ３１１のエッジ終端座標と、スパンＸ座標ＤＤＡ値レ
ジスタ３１２とを比較する。比較の結果、一致するとき
は１を不一致のときは０を出力する。

【００３３】フラグ管理部３１６は、初期値比較器３１
４、最終値比較器３１５の比較結果に基づいて、スパン
Ｘ座標ＤＤＡ値レジスタ３１２のスパン座標ＤＤＡ値が
示す画素の種別を判定しする。判定結果は、上記比較結
果と併せて種別情報としてセレクタ１１１に出力され
る。本実施形態では、種別情報は次のような４ビット
（b0-b3）フラグで表される。 b0-b3=0000:アイドル（いずれの画素でもない） b0-b3=1000:初端画素 b0-b3=0100:中間画素 b0-b3=0001:終端画素 b0-b3=1001:平均画素 b0-b3=0010:全画素 図７は、フラグ管理部３１６内部の動作論理を示すフラ
グの状態遷移図である。同図のおいてフラグの状態は、
上記のアイドル、初端、中間、終端、平均、全画素を表
す６種類ある。また[ ]内はフラグの値であり、矢線に
付された（ ）内は遷移条件を示している。図５（ｂ）
に示したエッジ部分を例にとると、スパンＸ座標ＤＤＡ
値レジスタ３１２のＸ座標が画素４０３を指すときは
（アイドルから）初端画素を示すフラグに遷移し、画素
４０４では（初端から）中間に、画素４０５、４０６で
は（中間から）中間に、画素４０７では（中間から）終
端に、画素４０８では（終端から）全画素に遷移するこ
とになる。

【００３４】以上のように構成された本実施形態におけ
る画素面積計算装置について、その動作を説明する。図
８は、図５（ｂ）に示したスキャンラインに対する画素
面積計算装置の動作タイミングを示すタイムチャートで
ある。エッジＤＤＡ部１０１では、初端座標IPと終端座
標EPとエッジの傾きの絶対値SLとを、エッジＤＤＡ用ク
ロックの１サイクル毎に初期値セレクタ３０８、最終値
セレクタ３０９から出力する。

【００３５】今、同図のX2、X1が図５（ｂ）の初端IP、
終端EPであるものとする。初端IP、終端EP、傾きSLに基
づいて、ライン初端面積部１０２、ライン終端面積部１
０３は、図５（ｂ）の初端画素４０３の面積、終端画素
４０７の面積それぞれを算出する。また、ライン中間面
積部１０６および加算器１０７は、スパンＤＤＡ用クロ
ックに従って初期値IAC、中間画素４０４、４０５、４
０６の面積を順に算出する。

【００３６】一方、スキャンラインＤＤＡ部１１０では
初期値比較器３１４、最終値比較器３１５の比較結果に
基づいてスパンＸ座標ＤＤＡ値レジスタ３１２のＸ座標
が示す画素について、種別情報（フラグ）を出力する。
この種別情報に従って、セレクタ１１１は、当該画素の
面積を選択出力する。この面積に従って画素値決定部１
１２によって当該画素の階調が決定され、書き込み部１
１３によりフレームメモリ１１４に書き込まれる。その
結果、エッジ部のエイリアス（ジャギー）を低減した画
像を得ることができる。

【００３７】なお、本実施例では、図４に示すような右
上がりの左エッジ（図形の左側のエッジ）部分の面積を
計算する例に説明したが、右下がりの左エッジである場
合にも本実施例の構成により画素面積を計算することが
できる。なぜなら、（数１）〜（数６）に示したよう
に、傾きＳＬの絶対値を用いて面積を計算しているの
で、図形の傾きの正負に関らないからである。

【００３８】また、右上がりの右エッジ（図形の右側の
エッジ）部分の面積を計算する場合には、次のようにし
て計算することができる。すなわち、図１のブロック図
において、セレクタ１１１の後段に、１からセレクタ１
１１の出力を減算する減算器を設ければ構成とすればよ
い。さらに、右下がりの右エッジ部分の面積についても
同様にして計算することができる。 （実施の形態２）本発明の実施の形態２における画素面
積計算装置は、実施の形態１のエッジＤＤＡ部１０１の
内部構成の一部が異なる構成になっている。この点以外
は同じなので以下異なる点のみを説明する。

【００３９】図９は、本実施の形態におけるエッジＤＤ
Ａ部１０１およびスキャンラインＤＤＡ部１１０の詳細
な構成を示すブロック図である。同図のエッジＤＤＡ部
１０１は、図３の比較器３０７が削除され、その代わり
に描画すべき図形エッジ部の傾きの符号ビットを初期値
セレクタ３０８、最終値セレクタ３０９の選択制御信号
としている点が異なっている。

【００４０】すなわち初期値セレクタ３０８は、傾きが
正のとき現Ｘ座標レジスタ３０５のＸ座標を、負のとき
前Ｘ座標レジスタ３０６のＸ座標を選択する。最終値セ
レクタ３０９は、傾きが正のとき前Ｘ座標レジスタ３０
６のＸ座標を、負のとき現Ｘ座標レジスタ３０５のＸ座
標を選択する。この構成によれば、実施の形態１におけ
る比較器３０７を削減することができるので、回路規模
をより低減することができる。 （実施の形態３）図１０は、本発明の実施の形態３にお
ける画素面積計算装置およびその周辺部分を示すブロッ
ク図であり、図１１（ａ）に示すような、１画素内に左
エッジと右エッジの両方が含まれる場合に、図形部分の
面積を計算するよう構成されている。

【００４１】図１０において、画素面積計算装置２は、
左エッジ面積算出部１１、右エッジ面積算出部１２、減
算器６０１、加算器６０２、減算器６０３とからなり、
周辺部分として画素値決定部１１２、書き込み部１１
３、フレームメモリ１１４を有している。これらの構成
要素のうち、左エッジ面積算出部１１および右エッジ面
積算出部１２は、それぞれ実施の形態１の画素面積計算
装置１と同じである。また、画素値決定部１１２、書き
込み部１１３、フレームメモリ１１４は、実施の形態１
の同名の構成要素と同じである。以下、同じ点は説明を
省略し、異なる点を中心に説明する。

【００４２】左エッジ面積算出部１１は、図１１（ｂ）
に示すような面積Ａｌ、つまり左エッジによる画素面積
を計算する。右エッジ面積算出部１２及び減算器６０１
は、図１１（ｂ）に示すような面積Ａｒ、つまり右エッ
ジによる画素面積を計算する。減算器６０１は、１から
右エッジ面積算出部１２の計算結果を減算している。

【００４３】加算器６０２及び減算器６０３は、面積Ａ
ｌ、Ａｒに基づいて図１１（ｂ）に示すような面積Ａｔ
を計算する。この面積Ａｔは、（数７）により求められ
る。（数７）を簡単化すれば（数８）になる。加算器６
０２は（数７）におけるＡｌ＋Ａｒを求める。さらに減
算器６０３はこの加算結果から１を減じて、面積Ａｔを
求める。

【００４４】

【数７】

【００４５】

【数８】 以上の構成によれば、図１１（ａ）に示すように１画素
の中に左エッジと右エッジの両者が存在する場合に、図
形部分の画素面積を正確かつ高速に計算することができ
る。 （実施の形態４）図１２は、本発明の実施の形態４にお
ける画素面積計算装置の構成を示すブロック図である。

【００４６】同図の画素面積計算装置３は、図形の頂点
が画素内部に存在する場合、言い換えれば、図形の頂点
Ｘ、Ｙが整数値でなく小数の値を持つ場合に、例えば図
１３（ａ）に示すような画素９０１、９０２、９０３・
・・の図形部分が占める面積を計算するよう構成されて
いる。そのため画素面積計算装置３は、図１に示した画
素面積計算装置１に対して次の点が異なっている。すな
わち画素面積計算装置３は、図１のエッジＤＤＡ部１０
１、ライン終端面積部１０３、ライン平均面積部１０
８、ライン全面積部１０９の代わりに、エッジＤＤＡ部
１３１、ライン終端面積部１３３、ライン平均面積部１
３８、ライン全面積部１３９がそれぞれ設けられ、新た
にバッファメモリ１４１と加算器１４２とが追加された
構成になっている。 以下、同じ構成要素は説明を省略
し、異なる構成要素を中心に説明する。

【００４７】エッジＤＤＡ部１３１は、図１のエッジＤ
ＤＡ部１０１の機能に加えて、図１３（ｂ）に示すよう
に、図形の頂点が画素内の存在する場合には、その頂点
を境にスキャンラインを上下２つの新たなスキャンライ
ンに分割して、図１３（ｃ）、（ｄ）に示すように分割
後の上のラインと下のラインのそれぞれに対して、エッ
ジＤＤＡを行う。このとき、エッジＤＤＡ部１３１は、
分割後のスキャンラインの上下境界線とエッジの交点の
座標と当該ライン幅ＤＹとを出力する。このライン幅Ｄ
Ｙは、分割されたラインにおける終端画素、平均画素、
全画素それぞれの面積計算に用いられる。

【００４８】ライン終端面積部１３３は、ライン終端面
積部１０３の機能に加えて、分割後のラインにおける終
端画素の面積ACtailを（数９）に従って計算する。

【００４９】

【数９】 ライン平均面積部１３８は、ライン平均面積部１０８の
機能に加えて、分割後のラインにおける平均画素の面積
ACaveを（数１０）に従って計算する。

【００５０】

【数１０】 ライン全画素１３９は、ライン全面積部１０９の機能に
加えて、分割後のラインにおける全画素面積ACallを
（数１１）に従って計算する。

【００５１】

【数１１】 （数９）〜（数１１）によるライン終端面積、ライン平
均面積、ライン全面積は、実施の形態１の計算式を分割
後の各スキャンライン幅ＤＹを基に補正したものであ
る。バッファメモリ１４１は、セレクタ１１１から出力
される各画素面積のうち、分割後の上のスキャンライン
における各画素面積を一時記憶するバッファである。

【００５２】加算器１４２は、バッファメモリ１４１か
ら入力される分割後の上のスキャンラインにおける画素
面積と、セレクタ１１１から入力される下のスキャンラ
インにおける画素面積とを加算することにより、分割前
のスキャンラインにおける画素面積を得る。ただし、分
割されないスキャンラインについては、セレクタ１１１
からの画素面積をそのまま（０を加算して）出力する。

【００５３】図１４は、図１２中のエッジＤＤＡ部１３
１のより詳細な構成を示すブロック図である。同図のエ
ッジＤＤＡ部１３１は、図９に示したエッジＤＤＡ部１
０１に比べて新たにＹ幅算出部１５１が追加された構成
となっているので、同じ点は説明を省略して異なる点を
中心に説明する。

【００５４】Ｙ幅算出部１５１は、分割後のスキャンラ
インについてＹ軸方向のスキャンライン幅ＤＹを算出
し、エッジＸ座標差分値保持部３０１からの差分値とス
キャンライン幅ＤＹとを乗算して加算器３０４に出力す
る。この乗算結果は、加算器３０４によりエッジＸ座標
ＤＤＡ値レジスタ３０３のＸ座標ＤＤＡ値と加算され
る。加算結果は、スキャンライン幅ＤＹをもつ分割後の
スキャンラインのＸ座標ＤＤＡ値を表す。このようにし
て、スキャンラインの有効幅が１より小さいスキャンラ
インに対してもＸ座標ＤＤＡ値を正確に算出することが
できる。

【００５５】図１５は、図１４中のＹ幅算出部１５１の
詳細な構成を示すブロック図である。Ｙ幅算出部１５１
は、Ｙ座標値レジスタ７０２、加算器７０３、Ｙ更新点
レジスタ７０４、比較器７０５、セレクタ７０６、減算
器７０７、乗算器７０８とからなる。Ｙ座標値レジスタ
７０２および加算器７０３は、スキャンラインを更新す
るたびに１ずつ増加させる。ただし、比較器７０５の比
較結果が一致するときは、スキャンラインの中に図形の
頂点が存在するので、加算器７０３は１回分の更新を停
止する。Ｙ座標値レジスタ７０２は、スキャンラインを
示すＹ座標を保持する。

【００５６】Ｙ更新点レジスタ７０４は、図１３（ａ）
に示すように、図形の頂点の座標（Ｙ更新値）を保持す
る。Ｙ更新点は図形の内部にあるので、整数部と小数部
とで表される。比較器７０５は、Ｙ座標値レジスタ７０
２からのＹ座標と、Ｙ更新点レジスタ７０４からのＹ更
新点の整数部とを比較する。これによりスキャンライン
中にＹ更新点つまり図形の頂点が存在するか否かを検出
する。

【００５７】減算器７０７は、Ｙ更新点レジスタ７０４
からＹ更新値の小数部分を１から減算する。Ｙ更新値の
小数部は図１３（ｃ）のように、分割後の上のスキャン
ライン幅ＤＹを表すので、この減算結果は分割後の下の
スキャンライン幅ＤＹを表す。セレクタ７０６は、比較
器７０５の比較結果が一致しない場合には、スキャンラ
イン幅として１を選択し、比較結果が一致する場合に
は、まず、Ｙ更新点レジスタ７０４からのＹ更新値の小
数部を選択し、次に、減算器７０７の減算結果を選択す
る。つまり、図１３（ｃ）（ｄ）のように、分割後の上
のスキャンライン幅ＤＹ、下のスキャンライン幅ＤＹを
順次選択する。

【００５８】乗算器７０８は、エッジＸ座標差分値保持
部３０１からのＸ座標差分値と、セレクタ７０６の出力
とを乗算する。これにより、分割後のスキャンラインに
対してはスキャンライン幅ＤＹに応じたＸ座標ＤＤＡ値
を得ることができる。以上のように構成された本実施形
態の画素面積計算装置について、その動作を説明する。

【００５９】図１３（ａ）は、図形（多角形）の頂点
Ｘ、Ｙが整数値でなく小数の値を持つ場合の頂点付近の
拡大図である。この時に一度に画素９０１、画素９０
２、画素９０３の面積を求めることは困難である。そこ
で、本実施形態の画素面積計算装置３は、同図（ｂ）に
示すように頂点をＹ更新点とし、スキャンラインをＹ更
新点の上の部分と下の部分に分割し、まず同図（ｃ）に
示す分割後の上のスキャンラインについて、スキャンン
ライン幅ＤＹの部分の各画素面積を計算する。計算され
た各画素面積は、バッファメモリ１４１に一時記憶され
る。

【００６０】次に、画素面積計算装置３は、同図（ｄ）
に示す分割後の下のスキャンンラインについても同様
に、当該スキャンライン幅ＤＹの部分の各画素面積を計
算する。ただし、下のスキャンンラインにおける画素面
積算出時には、セレクタ１１１を介して出力される各画
素面積は、バッファメモリ１４１内の同じ画素内の画素
面積と加算される。つまり、上のスキャンラインと下の
スキャンラインとで個別に算出された画素面積が加算さ
れる。こうして、分割される元の有効幅１のスキャンラ
インにおける画素面積が得られる。

【００６１】以上説明してきたように本実施形態では、
図形の頂点がスキャンラインの内部に存在する場合であ
っても、画素に占める図形部分の面積を正確かつ高速に
算出することができる。

【００６２】

【発明の効果】本発明の画素面積計算装置は、スキャン
ライン単位に、描画すべき画像のエッジとスキャンライ
ンに沿った帯状の走査域の上下境界線との各交点の座標
を算出する座標算出手段と、該スキャンラインにおい
て、算出された一方の交点を含む初端画素、算出された
他方の交点を含む終端画素、初端画素と終端画素との間
に位置する中間画素のそれぞれについて、画素に占める
画像部分の面積を算出する算出手段と、該スキャンライ
ンにおいて前記エッジ部分にかかる画素を走査するとと
もに、走査中の画素が初端画素、終端画素、中間画素の
何れであるかを判別する判別手段と、判別結果に従っ
て、算出手段の算出結果のうち走査中の画素に対応する
画素面積を選択し、走査変換用の画素面積として出力す
る選択手段とを備えている。この構成によれば、座標算
出手段によりスキャンラインにおけるエッジスパン（一
方の交点から他の交点まで）の部分が抽出され、当該エ
ッジスパンに対して算出手段により画素の種類毎に画像
部分の面積が算出され、判別手段と選択手段により画素
の走査に合わせて当該画素の面積が得られることになる
ので、スキャンコンバージョン（走査変換）時にリアル
タイムにアンチエリアシング用の画素面積を得ることが
できるという効果がある。

【００６３】また、前記算出手段は、さらに一方の交点
と他方の交点との両者を含む平均画素について、画素に
占める画像部分の面積を算出し、判別手段は、さらに一
方の交点と他方の交点との両者が１つの画素に含まれる
場合には平均画素であると判別する構成としている。こ
の構成によれば、一方の交点と他方の交点との両者が１
つの画素に含まれる場合にも、アンチエイリアス用の画
素面積を高速に算出することができる。

【００６４】さらに、前記算出手段は、座標算出手段に
算出された一方の交点の座標と当該エッジの傾きとから
初端画素に占める画像部分の面積を算出する初端面積手
段と、座標算出手段に算出された他方の交点の座標と前
記傾きとから終端画素に占める画像部分の面積を算出す
る終端面積手段と、初端画素に隣接する中間画素の初期
面積を算出する手段と、初期面積に、前記傾きを差分値
として順次加算することにより、各中間画素に占める画
像部分の面積を算出する中間面積手段とを有する構成と
している。この構成によれば、画像のエッジを含む画素
の種類毎に高速に画素面積を算出することができる。

【００６５】また、前記座標算出手段は、前記エッジ部
分の端点のＸ座標を、Ｘ座標初期値として保持するエッ
ジＸ座標初期値保持部と、前記エッジ部分の傾きの逆数
を、Ｘ座標差分値として保持するエッジＸ座標差分値保
持部と、スキャンライン毎に、前記エッジＸ座標初期値
に、前記エッジＸ座標差分値を順次加算することによ
り、前記画像のエッジとスキャンラインの下部境界線と
の交点のＸ座標（以下現Ｘ座標と呼ぶ）を順次算出する
現Ｘ座標算出部と、現在のスキャンラインにおける現Ｘ
座標を遅延することにより、現スキャンラインの上部境
界線と前記エッジとの交点のＸ座標（以下前Ｘ座標と呼
ぶ）を保持する前Ｘ座標保持部と、現在のスキャンライ
ンにおける現Ｘ座標と前Ｘ座標との大小を比較する比較
部と、比較結果に従って、小さい方を初端座標として選
択する初端選択部と、比較結果に従って、大きい方を終
端座標として選択する終端選択部とを有する構成として
いる。この構成によれば、スキャンラインの端から端ま
でを走査するのではなく、初端座標から終端座標までの
部分、すなわちスキャンラインにおけるエッジスパンの
部分のみを抽出して、エッジ部分のみの画素面積の算出
を行うので、効率良く高速に画素面積を得ることができ
る。

【００６６】さらに、前記比較部、初端選択部および終
端選択部の代わりに、エッジの傾きの正負に従って、ス
キャンラインにおける現Ｘ座標と前Ｘ座標とのうち小さ
い方を初端座標として選択する初端選択部と、エッジの
傾きの正負に従って、スキャンラインにおける現Ｘ座標
と前Ｘ座標とのうち大きい方を終端座標として選択する
終端選択部とを備える構成としている。この構成によれ
ば、エッジスパン部分の抽出、つまり初端座標と終端座
標の抽出を、より簡単な回路にて実現することができ
る。

【００６７】また、前記判別手段は、現在のスキャンラ
インにおいて、初端画素から終端画素まで画素の順に走
査する走査部と、指定された画素の座標と初端座標と終
端座標とに基づいて、指定された走査中の画素が、初端
画素、終端画素、中間画素の何れであるかを判別する判
別部とを備える構成としている。この構成によれば、エ
ッジスパン部分におけるエッジの交差の仕方によって画
素の種類を簡単に判別することができる。

【００６８】また、本発明の画素面積計算装置前記画素
面積計算装置２つを第１、第２計算部として備え、さら
に第１、第２計算部の計算結果に基づいて、１画素に前
記画像の２つエッジ部分が存在するときの画像部分の面
積を算出する算出部を備える構成としている。この構成
によれば、１画素に画像の左エッジと右エッジとが混在
するような複雑な場合であっても、スキャンコンバージ
ョン（走査変換）時にリアルタイムにアンチエリアシン
グ用の画素面積を得ることができる。

【００６９】前記算出部は、第２計算部の計算結果を１
から減じる減算部と、第１計算部の計算結果と減算部の
減算結果とを加算し、この加算結果から１を減じる加減
算部とを有する構成としている。この構成によれば、加
算と減算という簡単な操作により、１画素に画像の２つ
エッジ部分が混在するような複雑な場合であっても、ス
キャンコンバージョン（走査変換）時にリアルタイムに
アンチエリアシング用の画素面積を得ることができる。

【００７０】前記座標算出手段は、さらに、前記画像の
エッジの端点がスキャンラインに沿った帯状の上下境界
線の内部に存在する場合には、当該端点から上の境界線
までの幅をもつ第１スキャンラインと、当該端点から下
の境界線までの幅をもつ第２スキャンラインとに分割
し、第１、第２スキャンラインに対して前記交点の座標
を算出し、前記算出手段は、さらに、第１、第２スキャ
ンラインの幅に基づいて第１、第２スキャンライン内の
画素における画像部分の面積を算出する構成としてい
る。この構成によれば、画像の頂点（端点）がスキャン
ラインの内部に存在する場合であっても、画素に占める
図形部分の面積を正確かつ高速に算出することができ
る。

【００７１】前記画素面積計算装置は、さらに前記画像
のエッジの端点がスキャンラインの上下境界線の内部に
存在する場合には、当該端点から上の境界線までの幅を
もつ第１スキャンラインと、当該端点から下の境界線ま
での幅をもつ第２スキャンラインとに分割し、第１、第
２スキャンラインそれぞれの幅を算出するＹ幅算出部
と、さらに、第１、第２スキャンラインに対しては、Ｙ
幅算出部に算出された幅を、前記エッジＸ座標差分値保
持部のエッジＸ座標差分値と乗算する乗算部とを備え、
前記現Ｘ座標算出部は、第１、第２スキャンラインに対
して、乗算部の乗算結果に基づいて、前記現Ｘ座標を算
出する構成としている。この構成によれば、画像の頂点
（端点）がスキャンラインの内部に存在する場合であっ
ても、画素に占める画像部分の面積を正確かつ高速に算
出することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における画素面積計算装
置およびその周辺部分の構成を示すブロック図である。

【図２】従来技術における、ピクセル分割の説明図であ
る。

【図３】実施の形態１におけるエッジＤＤＡ部１０１及
びスキャンラインＤＤＡ部１１０の詳細な構成を示すブ
ロック図である。

【図４】（ａ） 描画すべき図形のエッジ部分とスキャ
ンラインの上下境界線との各交点の座標、及びエッジＤ
ＤＡ部１０１から出力される座標を示す図である。 （ｂ） 初端画素、中間画素、終端画素の種類を示す説
明図である。

【図５】（ａ） エッジの初端位置と終端位置を示す図
である。 （ｂ） 初端面積の説明図である。 （ｃ） 平均面積の説明図である。 （ｄ） 平均面積の拡大図である。

【図６】中間面積計算の説明図である。

【図７】フラグ管理部３１６内部の動作論理を示すフラ
グの状態遷移図である。

【図８】、スキャンラインに対する画素面積計算装置の
動作タイミングを示すタイムチャートである。

【図９】実施の形態２におけるエッジＤＤＡ部１０１お
よびスキャンラインＤＤＡ部１１０の詳細な構成を示す
ブロック図である。

【図１０】実施の形態３における画素面積計算装置およ
びその周辺部分を示すブロック図であ

【図１１】１画素内に左エッジと右エッジの両方が含ま
れる場合の、画素面積計算の説明図である。

【図１２】実施の形態４における画素面積計算装置の構
成を示すブロック図である。

【図１３】図形の頂点が画素内部に存在する例を示す説
明図である。

【図１４】エッジＤＤＡ部１３１のより詳細な構成を示
すブロック図である。

【図１５】Ｙ幅算出部１５１の詳細な構成を示すブロッ
ク図である。

【符号の説明】

１ 画素面積計算装置 １０１ エッジＤＤＡ部 １０２ ライン初端面積部 １０３ ライン終端面積部 １０４ ライン中間面積初期部 １０５ ライン中間面積差分部 １０６ ライン中間面積部 １０７ 加算器 １０７ 加算部 １０８ ライン平均面積部 １０９ ライン全面積部 １１０ スキャンラインＤＤＡ部 １１１ セレクタ １１２ 画素値決定部 １１３ 部 １１４ フレームメモリ １３１ エッジＤＤＡ部 １３３ ライン終端面積部 １３８ ライン平均面積部 １３９ ライン全画素 １３９ ライン全面積部 １４１ バッファメモリ １４２ 加算器 １５１ Ｙ幅算出部 ２０２ エッジ ２０２ エッジ部分 ３００ エッジＸ座標初期値レジスタ ３０１ エッジＸ座標差分値レジスタ ３０１ エッジＸ座標差分値保持部 ３０２ 絶対値化部 ３０３ エッジＸ座標ＤＤＡ値レジスタ ３０４ 加算器 ３０５ 現Ｘ座標レジスタ ３０６ 前Ｘ座標レジスタ ３０７ 比較器 ３０８ 初期値セレクタ ３０９ 最終値セレクタ ３１０ Ｘ初期値レジスタ ３１１ Ｘ最終値レジスタ ３１２ スパンＸ座標ＤＤＡ値レジスタ ３１２ レジスタ ３１３ インクリメンタ ３１４ 初期値比較器 ３１５ 最終値比較器 ３１６ フラグ管理部

Claims (10)

【特許請求の範囲】
1. 【請求項１】 描画すべき画像の走査変換に際して、描
   画すべき画像のエッジ部分が交差する画素について、画
   素面積に対して画像部分が占める面積を計算する画素面
   積計算装置であって、 スキャンライン単位に、前記画像のエッジとスキャンラ
   インに沿った帯状の走査域の上下境界線との各交点の座
   標を算出する座標算出手段と、 該スキャンラインにおいて、算出された一方の交点を含
   む初端画素、算出された他方の交点を含む終端画素、初
   端画素と終端画素との間に位置する中間画素のそれぞれ
   について、画素に占める画像部分の面積を算出する算出
   手段と、 該スキャンラインにおいて前記エッジ部分にかかる画素
   を走査するとともに、走査中の画素が初端画素、終端画
   素、中間画素の何れであるかを判別する判別手段と、 判別結果に従って、算出手段の算出結果のうち走査中の
   画素に対応する画素面積を選択し、走査変換用の画素面
   積として出力する選択手段とを備えることを特徴とする
   画素面積計算装置。
2. 【請求項２】 前記算出手段は、さらに一方の交点と他
   方の交点との両者を含む平均画素について、画素に占め
   る画像部分の面積を算出し、 判別手段は、さらに一方の交点と他方の交点との両者が
   １つの画素に含まれる場合には平均画素であると判別す
   ることを特徴とする請求項１記載の画素面積計算装置。
3. 【請求項３】 前記算出手段は、 座標算出手段に算出された一方の交点の座標と当該エッ
   ジの傾きとから初端画素に占める画像部分の面積を算出
   する初端面積手段と、 座標算出手段に算出された他方の交点の座標と前記傾き
   とから終端画素に占める画像部分の面積を算出する終端
   面積手段と、 初端画素に隣接する中間画素の初期面積を算出する手段
   と、 初期面積に、前記傾きを差分値として順次加算すること
   により、各中間画素に占める画像部分の面積を算出する
   中間面積手段とを有することを特徴とする請求項１又は
   ２記載の画素面積計算装置。
4. 【請求項４】 前記座標算出手段は、 前記エッジ部分の端点のＸ座標を、Ｘ座標初期値として
   保持するエッジＸ座標初期値保持部と、 前記エッジ部分の傾きの逆数を、Ｘ座標差分値として保
   持するエッジＸ座標差分値保持部と、 スキャンライン毎に、前記エッジＸ座標初期値に、前記
   エッジＸ座標差分値を順次加算することにより、前記画
   像のエッジとスキャンラインの前記下部境界線との交点
   のＸ座標（以下現Ｘ座標と呼ぶ）を順次算出する現Ｘ座
   標算出部と、 現在のスキャンラインにおける現Ｘ座標を遅延すること
   により、現スキャンラインの前記上部境界線と前記エッ
   ジとの交点のＸ座標（以下前Ｘ座標と呼ぶ）を保持する
   前Ｘ座標保持部と、 現在のスキャンラインにおける現Ｘ座標と前Ｘ座標との
   大小を比較する比較部と、 比較結果に従って、小さい方を初端座標として選択する
   初端選択部と、 比較結果に従って、大きい方を終端座標として選択する
   終端選択部とを有し、 前記一方の交点の座標は初端座標であり、前記他方の交
   点の座標は終端座標である ことを特徴とする請求項３
   記載の画素面積計算装置。
5. 【請求項５】 前記比較部、初端選択部および終端選択
   部の代わりに、 エッジの傾きの正負に従って、スキャンラインにおける
   現Ｘ座標と前Ｘ座標とのうち小さい方を初端座標として
   選択する初端選択部と、 エッジの傾きの正負に従って、スキャンラインにおける
   現Ｘ座標と前Ｘ座標とのうち大きい方を終端座標として
   選択する終端選択部とを備えることを特徴とする請求項
   ４記載の画素面積計算装置。
6. 【請求項６】 前記判別手段は、 現在のスキャンラインにおいて、初端画素から終端画素
   まで画素の順に走査する走査部と、 指定された画素の座標と初端座標と終端座標とに基づい
   て、指定された走査中の画素が、初端画素、終端画素、
   中間画素の何れであるかを判別する判別部とを備えるこ
   とを特徴とする請求項４又は５記載の画素面積計算装
   置。
7. 【請求項７】 請求項１記載の画素面積計算装置２つを
   第１、第２計算部として備え、 さらに第１、第２計算部の計算結果に基づいて、１画素
   に前記画像の２つエッジ部分が存在するときの画像部分
   の面積を算出する算出部を備えることを特徴とする画素
   面積計算装置。
8. 【請求項８】 前記算出部は、 第２計算部の計算結果を１から減じる減算部と、 第１計算部の計算結果と減算部の減算結果とを加算し、
   この加算結果から１を減じる加減算部とを有することを
   特徴とする請求項７記載の画素面積計算装置。
9. 【請求項９】 前記座標算出手段は、さらに、前記画像
   のエッジの端点がスキャンラインの上下境界線の内部に
   存在する場合には、当該端点から上の境界線までの幅を
   もつ第１スキャンラインと、当該端点から下の境界線ま
   での幅をもつ第２スキャンラインとに分割し、第１、第
   ２スキャンラインに対して前記交点の座標を算出し、 前記算出手段は、さらに第１、第２スキャンラインの幅
   に基づいて第１、第２スキャンライン内の画素における
   画像部分の面積を算出することを特徴とする請求項１又
   は２記載の画素面積計算装置。
10. 【請求項１０】 前記画素面積計算装置は、さらに前記
    画像のエッジの端点がスキャンラインの上下境界線の内
    部に存在する場合には、当該端点から上の境界線までの
    幅をもつ第１スキャンラインと、当該端点から下の境界
    線までの幅をもつ第２スキャンラインとに分割し、第
    １、第２スキャンラインそれぞれの幅を算出するＹ幅算
    出部と、 さらに、第１、第２スキャンラインに対しては、Ｙ幅算
    出部に算出された幅を、前記エッジＸ座標差分値保持部
    のエッジＸ座標差分値と乗算する乗算部とを備え、 前記現Ｘ座標算出部は、第１、第２スキャンラインに対
    して、乗算部の乗算結果に基づいて、前記現Ｘ座標を算
    出することを特徴とする請求項４記載の画素面積計算装
    置。