JPH10257112A

JPH10257112A - 信号を生成するための装置、信号へ変換するための装置、信号を処理するための装置、および信号を処理する方法、ならびに変調器

Info

Publication number: JPH10257112A
Application number: JP10009245A
Authority: JP
Inventors: Joshua L Koslov; ジョシュア・エル・コスロフ; Frank A Lane; フランク・エー・レイン; Carl G Scarpa; カール・ジー・スカーパ
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-01-27
Filing date: 1998-01-21
Publication date: 1998-09-25
Also published as: US5783974A

Abstract

(57)【要約】【課題】ディジタル領域において、高い周波数で動作
するディジタルミクサを必要としないで、比較的低い周
波数の信号を高い周波数の信号に変換する方法および装
置を提供する。【解決手段】本発明の変調器１００によれば、補間技
術を用いて低レートディジタル信号を高レート信号に変
換し、搬送波を所望の周波数にシフトさせる。これは、
第１に、最終ディジタル−アナログ変換周波数の分数で
動作する複素ミクサ１０６を用いて、変調されるべきデ
ィジタル波形を比較的低いレートの搬送波に載せること
により達成される。これにより生成される比較的低いレ
ートの信号は、次いで、補間回路１１０の補間段によっ
て高レート信号に変換される。各々の補間段には、信号
パディング処理の結果として生成される信号あるいは像
を選択的にフィルタ処理して取り出す調整可能な帯域フ
ィルタ回路が含まれている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、構成可能なフィル
タに関し、特に、変調器に用いるのに適したディジタル
フィルタを実現し制御するための方法および装置に適用
して有効な技術に関する。

【０００２】

【従来の技術】様々なタイプの情報を伝送するためにデ
ィジタル信号を用いることの重要性は増大しつづけてい
る。

【０００３】ディジタル変調は、ビットをシンボルへと
マッピングし、そのシンボルを所望のパルス波形へとフ
ィルタ処理すること、また、ベースバンドパルスを伝送
用の搬送信号に変換することを含むものである。ビット
をシンボルへとマッピングするには、例えば、Ｎビット
を集め、それらのビットを２^N個の信号振幅および位相
の値の１つにマッピングすることを含むものである。例
えば、４相位相変調（ＱＰＳＫ：Quadrature Phase Shi
ft Keying ）を考えると、図１に示されているように、
２ビットが４個の振幅および位相の値の１つにマッピン
グされる。

【０００４】伝送される信号の帯域幅を所望のチャネル
帯域に限定するためにパルス整形が利用される。それは
ディジタルフィルタ処理によって達成することができ、
しばしば有限インパルス応答フィルタ（ＦＩＲ：Finite
Impulse Response Filter）として実現されている。チ
ャネル帯域はシンボル伝送レートより広くなければなら
ないので、パルス整形フィルタが動作するレートはシン
ボルレートより大きくなければならない。一般的に、そ
れはチャネル帯域の少なくとも２倍でなければならない
が、しばしばそれより大きく、シンボルレートの整数
倍、例えばシンボルレートの２倍（２ｘ）あるいは４倍
（４ｘ）とされている。代表的な４ｘ低域パルス整形フ
ィルタに対する正規化周波数特性が図２に示されてい
る。

【０００５】既知の様々な変調器においては、搬送周波
数への変換は、しばしば、信号がディジタル信号からア
ナログ信号に変換された後に実行されている。そのよう
な実施の形態では、ミキシングオペレーションがアナロ
グ領域において実行されて、情報信号が搬送周波数へと
変換される。

【０００６】そのような既知のシステムには、アナログ
ミクサおよびそれに関連した他のアナログ回路構成要素
を必要とするという問題がある。アナログシステム部品
と比較してディジタル集積回路が高い信頼性を有するこ
とを考慮すると、アナログ回路構成要素ではなく、すべ
てあるいは殆どすべてディジタル回路構成要素を用いて
実現される設計に移行することは有利である。

【０００７】アメリカ合衆国特許第５，４１２，３５２
号に記載されている１つの特定の既知の変調器が図３に
示されている。図３の変調器は、ディジタルベースバン
ド信号から選択された搬送周波数への単一の周波数変換
を必要としている。この周波数変換はディジタル領域で
実行される。

【０００８】図３の変調器は、シンボルマッピング回路
７２と、パルス整形回路７３と、補間器７４と、補間器
７４により出力されるディジタルのＩ信号およびＱ信号
をミキシングするための第１および第２のミクサ７５，
７６と、発振器７８と、移相器７７と、総和器８０と、
Ｄ／Ａ変換器７９とを含んでいる。発振器７８およびミ
クサ７５，７６は補間器７４の後に位置している。

【０００９】既知の変調器７０では、搬送信号の比較的
高い周波数、例えば５〜５０ＭＨｚにおいてディジタル
信号を生成するために、補間器７４が、パルス整形回路
７３の出力とミクサ７５，７６との間に置かれている。

【００１０】

【発明が解決しようとする課題】ところが、既知のシス
テムの各々は、アナログ領域において搬送周波数に対す
るミキシング処理を実行するか、あるいは、図３に示さ
れた変調器の場合のように、最終サンプリング周波数で
動作可能なディジタルミクサ７５，７６を設けなければ
ならないか、のいずれかの問題点を有している。搬送周
波数が比較的高い（例えば４０ＭＨｚ）ために、そのよ
うなミクサ７５，７６を実現するコストは、ある応用分
野の場合、禁止同様に高くなり得る。これはおもに、ミ
クサ７５，７６を実現するために必要な高速乗算器のコ
ストによるものである。

【００１１】従って、ディジタル領域において信号を搬
送周波数にミキシングすることができるディジタル変調
器で、手頃なコストで実現できるものが求められてい
る。更に、ディジタル変調器の実現のために用いられる
ディジタルフィルタを手頃なコストで実現し制御するた
めの方法および装置が求められている。

【００１２】

【課題を解決するための手段】本発明は、信号、例えば
ディジタル信号を搬送信号に直接合成するための方法お
よび装置に関する。本発明の様々な実施の形態は、構成
可能なフィルタの実現に関し、また、１つあるいはそれ
以上のアップサンプリング段において構成可能なフィル
タを用いている変調器の一部としての構成可能なフィル
タを制御する方法に関する。

【００１３】本発明は、振幅により表される信号、すな
わち、同相振幅および直交振幅により表される信号の変
調、例えば振幅変調（ＡＭ：Amplitude Modulation）、
残留側波帯（ＶＳＢ：Vestigial Sideband）、単側波帯
（ＳＳＢ：Single Side Band）、４相位相変調（ＱＰＳ
Ｋ：Quadrature Phase Shift Keying ）、直交振幅変調
（ＱＡＭ：Quadrature Amplitude Modulation ）、ある
いはディジタルＶＳＢ（例えば、多値ＶＳＢ）に用いる
ことができる。例示的な実施の形態を示すため、以下に
おいて、信号のタイプが適切な場合における、ＱＰＳＫ
変調器によって本発明を説明する。しかし、本発明はど
のような意味においてもＱＰＳＫの実施の形態に限定さ
れるわけではない。

【００１４】信号の同相振幅および／または直交振幅
は、例えば、ディジタル情報伝送システムにおいてシン
ボルを表すレベルを示すことができる。

【００１５】本発明によれば、低レート信号、例えばデ
ィジタル信号を高レート信号に変換するために、また、
搬送波を所望の周波数にシフトするために補間技術が用
いられる。これは、本発明によれば、情報信号、例えば
変調されるディジタル波形を、比較的低レートの搬送波
に載せることにより達成される。これは、ディジタルミ
キシング処理を実行することにより達成される。次い
で、ミキシング処理により生成される比較的低レートの
信号は、カスケード接続された補間段によって高レート
信号に変換される。

【００１６】１つの実施の形態では、通過帯域フィル
タ、例えば、構成可能なフィルタが、補間段の各々に含
まれている。各段の通過帯域フィルタを制御して、可能
な幾つかの伝達関数のうちの１つを持つようにそれを構
成する。可能な伝達関数の各々は、その通過帯域がディ
ジタルスペクトルのそれぞれ異なる部分にある。１つあ
るいはそれ以上の段にわたるフィルタの構成の選択は、
その結果として、搬送波をナイキスト帯域周波数の低レ
ート信号からナイキスト帯域における実質的に任意の周
波数の最終出力、例えば伝送レート、へとシフトさせる
ためになされる。本発明の補間器回路を用いて周波数シ
フト処理を実行することにより、情報信号をディジタル
領域における高い搬送周波数へとシフトすることができ
る。重要なことは、それを行うために、高い搬送周波数
で動作するディジタルミクサを必要としないことであ
る。

【００１７】本発明の１つの実施の形態によれば、フィ
ルタの構成を実質的に選択するために、通過帯域フィル
タの入力に対する入力信号をシフトし、次いでフィルタ
の出力信号を反対方向に周波数シフトする。通過帯域フ
ィルタ処理の前後に周波数シフト処理を実行すると、結
果は、フィルタ通過帯域を変更し、フィルタ処理される
信号はシフトされなかった場合と実質的に同じである。
各フィルタの入力および出力において周波数をシフトさ
せるこの技術は、本発明の１つの実施の形態によれば、
複数の補間段の一部として互いにカスケード接続された
複数のフィルタを制御するために用いられる。

【００１８】本発明の信号周波数シフト技術は、構成可
能な通過帯域フィルタ回路を効果的に実現するために、
通過帯域フィルタの入力および出力に対して周波数シフ
ト回路を必要とするが、この方法は、例えばマルチタッ
プフィルタの場合、フィルタの通過帯域の中心周波数を
（例えばフィルタ係数値を変化させることにより）シフ
トさせて所望のフィルタ伝達関数を達成するシステムよ
りも実現コストの点で効果的である。

【００１９】以下の詳細な説明においては、本発明に用
いるのに適した、比較的単純で、したがって比較的費用
の安い周波数シフト回路が説明される。

【００２０】本発明による構成可能な様々なフィルタの
設計に加えて、本発明は、例えば変調器の補間器に用い
られる、構成可能なフィルタを制御するのに適した方法
および装置に関するものでもある。

【００２１】１つの特定の実施の形態では、所望の最終
出力周波数を指定するために多ビット２進制御ワードが
用いられる。そして、制御ワードのうち限定された数の
ビット（例えば、予め選択された３ビット）を用いて、
その制御ワードによって指定された搬送出力周波数を達
成するために必要とされる多段補間器の１つの段におけ
るフィルタの構成を制御するための制御信号を生成す
る。異なる３ビットの組を用いて、フィルタの各々を制
御することができる。制御ワードの一部は、本発明の補
間回路の入力に供給される信号をミックスするのに用い
られる発振器を制御するために用いられる。

【００２２】本発明の様々な方法および装置の使用につ
いてはディジタルパルス変調器の文脈で説明されるが、
本発明の方法および装置は、構成可能なディジタルフィ
ルタの使用あるいは制御が望ましいあるいは必要な広範
な応用分野に適用可能である。

【００２３】本発明の結果、ディジタル領域で変調処理
を実行することの有利さを維持しつつ、先行技術のディ
ジタル設計のものよりコストが低く実現が容易な変調器
を提供することができる。

【００２４】本発明の他の多くの特徴および実施の形態
は以下に詳細に説明される。

【００２５】

【発明の実施の形態】本発明は信号、例えばディジタル
信号、を搬送信号に直接合成するための方法および装置
に関するものである。上に述べたように、本発明は、振
幅により表される信号、すなわち、同相振幅および直交
振幅により表される任意の信号を変調するために用いる
ことができる。

【００２６】ここで図４を参照すると、本発明の１つの
実施の形態によって実現される変調器１００が示されて
いる。変調器１００は、シンボルマッピング回路１０２
と、複素パルス整形回路１０４と、複素ミクサ１０６
と、発振器１０８と、補間回路１１０と、Ｄ／Ａ変換器
１１２と、低域フィルタ１１４とを含んでいる。発振器
１０８は、例えば、供給される制御信号を介して制御さ
れる数値制御発振器とすることができる。補間回路１１
０は１つあるいはそれ以上の段１１１（各段はそれぞれ
１つの補間器１１５と帯域フィルタ１１７とを含んでい
る）を含んでいる。補間器１１５と帯域フィルタ１１７
は複素回路（例えば、実数信号と虚数信号との両方を処
理する）として図示されているが、複素回路の使用は必
須ではない。更に、４相位相信号が必要でない場合に
は、補間回路１１０の実数出力のみをＤ／Ａ変換器に供
給することが可能である。

【００２７】本発明によれば、情報信号、例えばデータ
のディジタルビットはシンボルマッピング回路１０２の
入力に供給される。シンボルマッピング回路１０２は同
相信号（Ｉ）および４相位相信号（Ｑ）を出力し、それ
らは複素パルス整形回路１０４の対応する入力にそれぞ
れ供給される。パルス整形回路１０４のＩ出力およびＱ
出力はミクサ１０６の対応するＩ入力およびＱ入力に供
給される。

【００２８】図４に示された実施の形態においては、発
振器１０８による信号出力の周波数は、発振器のサンプ
リングレートを法として、伝送、すなわち、最終搬送周
波数、に等しい。複素ミクサ１０６は発振器１０８の出
力をパルス整形回路１０４により出力されたＩ信号およ
びＱ信号とミキシングする。Ｉ信号およびＱ信号は発振
器１０８の出力周波数で、補間回路１１０の対応するＩ
入力およびＱ入力に供給される。本発明の補間回路１１
０の動作については以下に詳細に説明する。

【００２９】図４の実施の形態では、補間回路への入力
はディジタル回路、例えばディジタルミクサ１０６を用
いて生成されるが、入力信号はアナログ回路を用いて入
力し、次いで、例えば本発明の新規な補間回路１１０へ
の入力の直前に、ディジタル信号に変換することができ
る。

【００３０】補間回路１１０の出力は、本発明によっ
て、発振器１０８の比較的低い出力周波数から最終伝送
周波数まで周波数がシフトされた信号である。図示され
た実施の形態では、補間回路１１０の出力、例えば複素
出力信号の実数部分はＤ／Ａ変換器１１２の入力へと供
給される。アナログ信号へと変換された後、伝送される
信号は低域フィルタ１１４によって低域フィルタ処理さ
れ、次いで伝送のために出力される。

【００３１】整数比による補間という単純な形態を用い
て補間回路１１０の補間器１１５を実現することができ
る。この形態の補間は、パルス整形フィルタ１０４の出
力サンプル間にゼロを挿入し、次いで、このパッドされ
た信号をフィルタ処理することを含むものである。この
ゼロをパディングする処理のアーチファクトは、アップ
サンプリングされた領域において、＋／− ２π／Ｎ
（ここでＮは補間比に対応する整数）のディジタル周波
数の間隔の信号像の生成である。

【００３２】このような実施の形態では、信号が周波数
ω₁に位置し、補間のためにＮ＝２によってゼロパディ
ングされる場合、信号は補間された領域、すなわちアッ
プサンプリングされた領域においてω₁／２に位置さ
れ、像はω₁／２＋πに現れる。本発明によれば、元の
信号ではなくその像を選択する帯域フィルタ１１７を用
いることにより、信号を補間領域においてπラジアンだ
けシフトすることができる。次に、図５を参照すると、
「像」の語の下の破線は、補間領域において像を選択す
るために帯域フィルタ１１７を使用し、それによって周
波数のシフトを達成する場合を示したものである。

【００３３】このようにして、補間回路１１０を用いる
ことにより、補間領域において信号を搬送波に載せるこ
とができ、その際、補間段が実行された後にミキシング
処理を実行する必要がない。このように、補間回路１１
０は、搬送周波数におけるシフトを実現するので、それ
を帯域シフト補間器と呼ぶことができる。このような実
施の形態では、出力搬送波は入力搬送波と補間器の選択
帯域との関数である。すなわち、 ω_out＝ ω_in／Ｎ＋２πｍ／Ｎここで、０≦ｍ＜Ｎであって、ｍおよびＮは整数。

【００３４】このように、本発明によれば、ミクサ１０
６をパルス整形フィルタ１０４の後で、補間回路１１０
の前に置くことにより、出力搬送周波数を正確に制御す
ることができる。本発明の変調器１００は、ミクサ１０
６を実現するために必要な乗算器を出力周波数の１／Ｎ
で動作させることができるという利点を有する。これ
は、ミクサが最終搬送信号の全クロックレートで出力を
計算する必要のある既知の変調器とは著しい対照をなし
ている。

【００３５】補間比がＮの補間回路１１０が任意の信号
像を独立に選択することができるためには、Ｎ個の異な
る帯域フィルタが必要とされるであろう。そのような実
施の形態では、任意の所定の時点で、Ｎ個のフィルタの
うちの１つをフィルタ１１７として用いるために選択す
る。Ｎの値が大きい場合、これは大きな負担となる。

【００３６】本発明の１つの実施の形態は、単一の補間
回路ではなくて、カスケード接続された一連の補間回路
を用いて、大きな補間比を達成する方法に関するもので
ある。一連の補間段を用いる場合、最終補間比はカスケ
ード接続されたそれぞれの段の補間比の積となる。従っ
て、一連の補間回路を用いることにより、個々の補間回
路が比較的低い補間値であっても、大きな補間値を得る
ことが可能である。

【００３７】次に、図６を参照すると、一連のＬ個の補
間回路あるいは補間段、Ｓ₀２０１，Ｓ₁２０２，…，
Ｓ_L-1２０３として実現された補間回路２００が示され
ている。第１から第Ｌ番目までの補間段の各々は、ゼロ
パディング回路２０４，２１０，…，２２０と、帯域フ
ィルタ２０６，２１２，…，２２２とをそれぞれ有して
いる。第Ｌ番目の補間段２０３は、そのＩ出力およびＱ
出力が、出力回路を有する総和器に結合されている。総
和器の出力は、補間回路２００の出力となっている。

【００３８】図６の実施の形態では、最終補間値Ｎは、
カスケード接続されたＬ個の段の比の積である。Ｎを２
の累乗として選択すると、Ｎ＝２^LとなるＬ個の２ｘ補
間段をカスケード接続することによりそのＮを実現する
ことができる。本発明によれば、補間回路２００は、ミ
クサ１０６による信号出力を出力搬送周波数まで変換す
るために用いることができる。

【００３９】２ｘ補間器をカスケード接続する実施の形
態では、信号あるいはその像は、各段２０１，２０２，
…，２０３のフィルタ２０６，２１２，…，２２２を用
いて選択される。２ｘ補間段の場合、信号はアップサン
プリングされた周波数が０からπの範囲に位置するが、
像はπから２πの範囲に位置する。各段２０１，２０
２，…，２０３においてどちらの周波数帯域を用いる
か、すなわち信号か像かどちらを用いるかの決定は、出
力搬送信号を各補間段にわたって戻してマッピングする
ことにより決定される。図７は正規化周波数と信号振幅
を対比させて示したものであるが、そこに示されている
ように、３個の２ｘ段を用いることにより達成される８
ｘ補間回路に関しては、出力搬送波はω_in／８＋３π／
４へとマッピングされる。これは、下方の周波数帯域７
０２、すなわち最終段（すなわち、段２０３）のアップ
サンプリングされた領域における信号と、上方の周波数
帯域７０４，７０６、すなわち最初の２つの段（すなわ
ち、段２０１，２０２）のアップサンプリングされた領
域における信号像とを選択することによりなされる。こ
の選択プロセスは、３つの段２０１，２０２，２０３の
それぞれに含まれる帯域フィルタ２０６，２１２，２２
２を用いることにより達成される。

【００４０】設計の単純化のためには、すべてのゼロパ
ディング回路２０４，２１０，２２０およびフィルタ２
０６，２１２，２２２が同じ一般的なハードウェア設計
であることが望ましい。本発明によれば、フィルタ毎に
フィルタ係数値を変更することにより、すべてのフィル
タ２０６，２１２，２２２に対して単一のフィルタ設計
を用いることができる。フィルタの係数値の変更を用い
て、任意の所定のフィルタ２０６，２１２，２２２に必
要な伝達関数を達成することができる。

【００４１】このようにして、補間回路２００は、一連
の実質的に同一の補間段を用いて実現することができ、
各補間段は、例えば、同一のゼロパディング回路と帯域
フィルタとを含んでいる。１つあるいはそれ以上のフィ
ルタ構成制御信号、例えば、フィルタ帯域選択（ＢＳ）
信号がフィルタ回路２０６，２１２，２２２の各々に供
給され、個々のフィルタの伝達関数を、例えばフィルタ
の係数値を変更することにより、制御する。

【００４２】次に、２ｘ補間段を用いる実施の形態にお
けるフィルタ２０６，２１２，２２２として用いるのに
適したフィルタのフィルタ構造について説明する。

【００４３】２ｘ補間器のための補間器フィルタは、信
号をω_in／２で通過させ、その像をω_in／２＋πで阻止
する、あるいは像が選択される場合はその正反対とする
特性を有していなければならない。ω_inが〔０，２π〕
の範囲を取り得るのであれば、所望の信号の全範囲をカ
バーし、また像を阻止する単一のフィルタを設計するの
は非常に困難である。補間される帯域が４分の１ずつに
分割されるのであれば、帯域の４分の１を通過させ、帯
域のπラジアン離れた４分の１を阻止するフィルタを設
計するのはずっと容易である。

【００４４】通過帯域が０からπ／４および７π／４か
ら２πであり、阻止域が３π／４から５π／４である４
分の１帯域フィルタは、３π／２から２πの範囲のω_in
の信号に適切な補間フィルタとなることができる。これ
は２ｘ補間の後にω_out＝ω_in／２となるからである。
そのようなフィルタの周波数をシフトさせて中心が０，
π／２，π，または３π／２となるようにすれば、この
単一のフィルタ設計で補間スペクトルの全体をカバーす
ることができる。図８は４個の４分の１帯域フィルタ、
すなわち、それぞれ０，π／２，π，または３π／２に
中心をおいたフィルタ１、フィルタ２、フィルタ３、フ
ィルタ４の通過帯域を示すものである。４つのフィルタ
の各々に対する通過帯域が異なる種類の破線および実線
で示されている。フィルタ１の通過帯域は実線を用いて
示されており、フィルタ４の通過帯域は点の最も小さな
破線で示されている。

【００４５】これら４分の１帯域フィルタ、フィルタ
１、フィルタ２、フィルタ３、フィルタ４の各々は、比
較的少ない数のタップに対応する比較的幅広の遷移スカ
ート部を有している。各フィルタが平坦な通過帯域を有
しているので、直線ひずみを引き起こさずに、また、π
ラジアン離れたフィルタに対して非常に低いクロストー
クで、４分の１帯域のいずれにも信号を位置させること
ができる。これにより、アップコンバージョンのプロセ
スにおけるエイリアシングを効果的に減少させあるいは
取り除くことができる。

【００４６】図８に示されている周波数特性を有する４
個の低域フィルタの第１のもの、すなわちフィルタ１
は、実数値係数で実現することができる。シフトされた
フィルタ、すなわちフィルタ２，３，４はフィルタ１と
同じ一般的ハードウェアを用いて、しかしフィルタ係数
を異なるものとすることにより実現することができる。
フィルタ２から４に対するフィルタ係数は、フィルタ１
の形態の第１から第ｍまでの係数の各々と、以下の繰り
返し数列の対応する１つにおける第１から第ｍ番目の値
の対応するものとを乗算することにより生成することが
できる。

【００４７】

【数１】

【００４８】フィルタ２，３，４は、元のフィルタ１と
比べて、ある係数の符号が異なっており、また、それら
が実数値であるか虚数であるかが異なっている。それら
は、マルチプレクサを用いてフィルタ加算器ツリーの構
造を変えることにより元のフィルタを再構成することに
より元のフィルタから実現することができる。

【００４９】図８に示されたフィルタ伝達関数の任意の
１つを提供するためにＬ個の帯域フィルタ２０６，２１
２，２２２の任意の１つとして用いることのできる４タ
ップ複素フィルタ３００が図９に示されている。ＢＳ信
号（フィルタ帯域選択信号）によってフィルタ係数の値
を制御することにより、フィルタ２０６，２１２，２２
２の任意のものを実現する際に求められるように、フィ
ルタの通過帯域を適切な位置に置くことができる。

【００５０】フィルタに必要な伝達関数の選択は、実数
あるいは虚数としてのフィルタ係数を反転あるいは非反
転することによって、あるいは解釈することによって達
成されるので、Ｌ個のフィルタ２０６，２１２，２２２
の設計は単一の４分の１帯域フィルタの設計として取扱
うことができる。この単一のフィルタ設計は、例えば標
準符号付きディジット（ＣＳＤ）設計を用いることによ
り、可能なかぎり最適化し単純化することができる。

【００５１】フィルタ３００は第１および第２のフィル
タセグメント３０１，４０１を有しており、第１のフィ
ルタセグメント３０１がフィルタ３００に供給される複
素信号の実数部分を処理するのに用いられ、第２のフィ
ルタセグメント４０１がその複素信号の虚数部分を処理
するのに用いられることを除いて、それらのセグメント
は一般的に同一である。

【００５２】第１のフィルタセグメント３０１は第１か
ら第４のユニット遅延エレメント３０２，３０４，３０
６，３０７と、第１から第３のマイナス１乗算器３１
６，３１８，３２０と、第１から第４のマルチプレクサ
３２２，３２４，３２６，３３４と、第１から第５の乗
算器３０８，３１０，３１２，３１４，３１５と、第１
から第３の総和器３２８，３３０，３３２とを有してい
る。

【００５３】第１のフィルタセグメント３０１と第２の
フィルタセグメント４０１は類似しているために、第２
のフィルタセグメント４０１については詳細に説明しな
い。しかし、第２のフィルタセグメント４０１が第１の
フィルタセグメント３０１と同じ一般的なエレメントを
有していることに注目することができる。

【００５４】再び、図９のフィルタセグメント３０１を
参照すると、フィルタ処理される信号の実数部分が第１
のユニット遅延エレメント３０２および第１の乗算器３
０８への入力として供給されていることが分かる。第１
の乗算器３０８は、入力信号に第１のフィルタ信号係数
値Ｃ₀を乗算するものである。第１の乗算器３０８の出
力は第１の総和器３２８の第１の入力に供給される。

【００５５】第１のユニット遅延エレメント３０２の出
力は、第１のマイナス１乗算器３１６の入力と、第１の
マルチプレクサ３２２の第２の入力と、第２のユニット
遅延エレメント３０４とに結合されている。第１のマル
チプレクサ３２２は、第１のユニット遅延エレメント３
０２の出力と、第１のマイナス１乗算器３１６の出力
と、ＢＳ信号とを入力として受け取り、ＢＳ信号は前者
２つの入力のうちどちらの１つを第１のマルチプレクサ
３２２の出力に供給するかを制御するのに用いられる。
図示された実施の形態では、ＢＳ信号は、補間回路の各
段に対してそれぞれ異なる２ビット制御信号とすること
ができる。第１マルチプレクサ３２２の出力は、第２の
マルチプレクサ３１０の入力に供給され、第２の係数Ｃ
₁と乗算した後、第２の総和器３３０の第１の入力に供
給される。

【００５６】同様にして、第２のユニット遅延エレメン
ト３０４の出力は、第２のマイナス１乗算器３１８の入
力と、第２のマルチプレクサ３２４の第２の入力と、第
３のユニット遅延エレメント３０６とに結合されてい
る。第２のマルチプレクサ３２４は、第２のユニット遅
延エレメント３０４の出力と、第２のマイナス１乗算器
３１８の出力と、ＢＳ信号とを入力として受け取り、Ｂ
Ｓ信号は前者２つの入力のうちどちらの１つを第２のマ
ルチプレクサ３２４の出力に供給するかを制御するのに
用いられる。第２のマルチプレクサ３２４の出力は、第
３のマルチプレクサ３１２の入力に供給されて、第３の
係数Ｃ₂と乗算された後、第１の総和器３２８の第２の
入力に供給される。

【００５７】第３のユニット遅延エレメント３０６の出
力は、第４のユニット遅延エレメント３０７の入力と、
第３のマイナス１乗算器３２０と、第３のマルチプレク
サ３２６の第２の入力とに結合されている。このように
して、第３のマルチプレクサ３２６は、第３のユニット
遅延エレメント３０６の出力と、第３のマイナス１乗算
器３２０の出力と、ＢＳ信号とを入力として受け取り、
ＢＳ信号は前者２つの入力のうちどちらの１つを第３の
マルチプレクサ３２６の出力に供給するかを制御するの
に用いられる。第３のマルチプレクサ３２６の出力は、
第４のマルチプレクサ３１４の入力に供給されて、第４
の係数Ｃ₃と乗算された後、第２の総和器３３０の第２
の入力に供給される。

【００５８】第４のユニット遅延エレメント３０７の出
力は、第５の乗算器３１５の入力に結合されている。こ
のようにして、第４のユニット遅延エレメント３０７の
出力は、第５の係数Ｃ₄によって乗算された後、第３の
総和器３３２の入力に供給される。

【００５９】第２の総和器３３０の出力は、第１のフィ
ルタセグメント３０１の第４のマルチプレクサ３３４の
第１の入力と、第２のフィルタセグメント４０１の第４
のマルチプレクサ４３４の第１の入力とに結合されてい
る。第４のマルチプレクサ３３４の第２の入力は第２の
フィルタセグメント４０１の第２の総和器の出力に結合
されている。ＢＳ信号を用いて、第４マルチプレクサ３
３４が２つの入力信号のうちどちらの１つを第３の総和
器３３２に出力するかを制御する。

【００６０】第３の総和器３３２は、第１の総和器３２
８により生成される信号と、第４のマルチプレクサ３３
４による信号出力と、第５のマルチプレクサ３１５によ
る信号出力とを受け取って総和し、フィルタ回路３００
によって生成される実数出力信号（Ｉ）を生成する。

【００６１】図９に図示されたタイプで、係数値がＣ₀
＝１５，Ｃ₁＝７１，Ｃ₂＝１０６，Ｃ₃＝７１，Ｃ₄
＝１５の帯域４タップフィルタの伝達関数が図１０に示
されている。このフィルタの伝達関数をＺ変換を用いて
表現すると、Ｈ（ｚ）＝１５＋７１ｚ^-1＋１０６ｚ^-2＋
７１ｚ^-3＋１５ｚ^-4である。このような帯域フィルタは
２ｘ補間器フィルタとして用いるのに適している。

【００６２】図９のフィルタは、係数を数列｛１，ｊ，
−１，−ｊ，１｝によって乗算するだけで、通過帯域の
中心がπ／２に位置するフィルタに変換することができ
る。そのような操作は、第１および第２のフィルタセグ
メント３０１，４０１の第１から第４のマルチプレクサ
３２２，４２２，３２４，４２４，３２６，４２６，３
３４，４３４をＢＳ信号を用いて制御することにより実
行することができる。伝達関数Ｈ（ｚ）＝１５＋ｊ７１
ｚ^-1−１０６ｚ^-2−７１ｊｚ^-3＋１５ｚ^-4が図１１に図
示されている。

【００６３】同様に、図９のフィルタは、係数を数列
｛１，−１，１，−１，１｝によって乗算するだけで、
通過帯域の中心がπに位置するフィルタに変換すること
ができる。そのような操作は、第１から第４のマルチプ
レクサ３２２，４２２，３２４，４２４，３２６，４２
６，３３４，４３４をＢＳ信号を用いて制御することに
より実行することができる。結果として得られる伝達関
数Ｈ（ｚ）＝１５−７１ｚ^-1＋１０６ｚ^-2−７１ｚ^-3＋
１５ｚ^-4が図１２に図示されている。

【００６４】図９のフィルタはまた、係数を数列｛１，
−ｊ，−１，ｊ，１｝によって乗算するだけで、通過帯
域の中心が３π／２に位置するフィルタに変換すること
ができる。やはり、そのような操作は、第１から第４の
マルチプレクサ３２２，４２２，３２４，４２４，３２
６，４２６，３３４，４３４をＢＳ信号を用いて制御す
ることにより実行することができる。結果として得られ
る伝達関数Ｈ（ｚ）＝１５−７１ｊｚ^-1−１０６ｚ^-2＋
７１ｊｚ^-3＋１５ｚ^-4が図１３に図示されている。

【００６５】上述のようにして、単一のフィルタ設計を
用いて、補間回路２００のフィルタ回路２０６，２１
２，２２２を実現することができ、制御信号、例えばＢ
Ｓ信号を、個々のフィルタ２０６，２１２，２２２の伝
達関数を決定するために用いることができる。

【００６６】例えば図６に示されたような本発明のカス
ケード接続された補間段の実施の形態では、任意の補間
段２０１，２０２，２０３の出力は最終段として用いる
ことができる。このようにして、カスケード補間器２０
０は、実際には、補間比が選択可能な一群の補間段２０
１，２０２，２０３である。各々の補間段２０１，２０
２，２０３が２ｘ補間段である場合、出力補間比は選択
可能とすることができる。出力補間比は２^Xに対応する
任意の値とすることができ、ここでｘは１からＬの任意
の値を選択し、Ｌは２ｘ補間段２０１，２０２，２０３
の総数を表している。

【００６７】次に図１４を参照すると、そこに示されて
いるのは４個の２ｘ補間段５０１，５０２，５０３，５
０４のカスケード配列であり、そのそれぞれは図８の補
間段２０１，２０２，２０３と全く同じか同様のものと
することができる。第１の２ｘ補間段５０１への入力は
補間されるべき信号である。各々の２ｘ補間段の出力
は、最後の２ｘ補間段を除いて、次の２ｘ補間段に結合
され、また、マルチプレクサ５０６の入力に結合されて
いる。最後の２ｘ補間段５０４の出力はマルチプレクサ
５０６の入力へと結合されているが、他の補間段の入力
には結合されていない。

【００６８】マルチプレクサ５０６は、それに供給され
る出力選択信号によって制御される。マルチプレクサ５
０６を用いて、補間段のうちの任意の１つのものの出力
を、補間段のこのカスケード配列の出力として選択する
ことができ、それによって補間の全体量を制御すること
ができる。このような実施の形態では、各々の補間段５
０１，５０２，５０３，５０４は、出力クロックレート
を現行段と最終段との間の補間量によって除算したクロ
ックレートで動作するように実現されていると考えられ
る。このようにして、最終補間段５０４とは異なる補間
段５０１，５０２，５０３の出力を選択することにより
補間レートが変更されると、出力レートは、出力信号を
提供するために選択された補間段のクロックレートに減
少させられる。

【００６９】補間比を選択するための他の配列は、各補
間段の入力をマルチプレクシングして、前段の出力と全
体としての補間器に対する入力とを選択するようにする
ものである。そのような実施の形態が図１５に示されて
いる。

【００７０】図１５に示されているように、第１の補間
段５１１に対する入力は、第１から第３のマルチプレク
サ５１５，５１６，５１７にも供給されている。第１の
マルチプレクサ５１５は、第１の補間段５１１と第２の
補間段５１２の間に配置されている。第２のマルチプレ
クサ５１６は第２と第３の補間段５１２，５１３の間に
配置されており、第３のマルチプレクサ５１７は第３と
第４の補間段５１３，５１４の間に配置されている。入
力制御信号をこれらのマルチプレクサ５１５，５１６，
５１７に供給することによって、各段に対する入力が、
第１の補間段への入力と１つ前の補間段の出力とのどち
らかとなるように制御することができる。

【００７１】図１５の実施の形態は、出力クロックレー
トを設計最大値に維持しながら、補間器の入力レートを
増加させ、また、補間レートを減少させることができる
という利点を有する。

【００７２】図１４および図１５の実施の形態の補間段
の入力および出力は複素信号とすることができることに
注目すべきである。

【００７３】上述のように、図８は、本発明の１つの実
施の形態に用いられる４分の１帯域フィルタの周波数応
答を示すものである。アップサンプリングのプロセスの
際に像信号を除去するために、４分の１帯域フィルタ伝
達関数の幾つかの可能なもののうちから１つを選択する
方法の１つは、上述のように構成可能なタップを有する
フィルタ３００を用いることである。

【００７４】特定のフィルタ構成を選択する他の方法
は、固定フィルタを用い、その固定フィルタに供給さ
れ、次いでそれから出力される信号の周波数をシフトさ
せることである。そのような実施の形態が図１６に示さ
れている。図１６に示されているように、構成可能なフ
ィルタ回路６００は、第１のミクサ６０２と、固定フィ
ルタ６０４と、第２のミクサ６０６と、発振器６０８
と、周波数インバータ回路６１０とを有している。説明
の便宜上、第１のミクサ６０２はアップミクサと呼ぶこ
とにする。というのは、それが、構成可能なフィルタ回
路６００に供給される信号への周波数シフトを導入して
いるからである。構成可能なフィルタ回路６００は入力
信号として帯域選択信号も受け取っている。この信号は
発振器６０８を制御するために用いられ、発振器６０８
はＢＳ信号（帯域選択信号）の関数として、複素出力信
号を生成する。発振器の複素出力信号は、アップミクサ
によって、フィルタ処理が実行される前に、入力信号の
周波数をシフトさせるために用いられる。更に、発振器
の複素出力信号は、周波数インバータ回路６１０にも供
給される。周波数インバータ回路６１０は、複素発振器
の出力信号の逆周波数を生成する。すなわち、例えば複
素発振器の出力信号の実数成分と虚数成分を交換するこ
とにより、あるいは、例えば複素発振器の出力信号の複
素共役を取ることにより、複素信号の回転上の意味を逆
転する。例示する目的のため、以下において、周波数イ
ンバータ６１０を、複素発振器の出力信号の複素共役を
生成する複素共役実施の形態によって説明する。

【００７５】複素発振器の出力信号に対して生成された
複素共役はダウンミクサ６０６の入力に供給される。ダ
ウンミクサ６０６は固定フィルタ６０４の出力も受け取
っている。ダウンミクサ６０６は、アップミクサ６０２
によって搬送信号に導入された周波数シフトを効果的に
逆転する。制御信号に応じて、搬送信号の周波数をシフ
トし、信号をフィルタ処理し、次いで周波数シフトを逆
転することにより、固定フィルタ６０４を使用している
にもかかわらず、構成可能なフィルタ回路６００の伝達
関数を変化させる能力が実現されている。

【００７６】固定フィルタ６０４は、図８の実線で示さ
れた伝達関数と同じあるいは類似したフィルタ伝達関数
を達成するために、例えば、実数のフィルタ係数を持つ
単一の低域フィルタによって実現することができる。固
定フィルタ６０４は、同相信号（Ｉ）と４相位相信号
（Ｑ）とにそれぞれ別々に作用する２つの独立したフィ
ルタとして実現することができる。そのような実施の形
態では、ＩフィルタおよびＱフィルタの各々は実数の係
数を持ち、実数のデータを処理する。

【００７７】１つの実施の形態では、固定フィルタ６０
４の入力において、アップミクサ６０２を用いて、入力
信号の周波数が０，π／２，π，または３π／２ラジア
ンだけシフトされ、そのとき、フィルタサンプリングレ
ートｆｃｌｋは２πラジアンを示している。次いで、固
定フィルタ６０４による信号出力は、ダウンミクサ６０
６によって周波数が反対方向にシフトされ、この構成可
能なフィルタ回路６００の入力と出力の間において、正
味では周波数シフトが無いようにされている。

【００７８】構成可能なフィルタ回路６００を実現する
この方法の利点は、固定フィルタ６０４におけるタップ
の数にかかわらず、周波数シフト処理が固定フィルタ６
０４の入力と出力においてのみなされることであり、例
えば、マルチタップのフィルタ係数は変更する必要がな
い。

【００７９】図１６に示されたタイプの実施の形態は、
周波数シフトがサンプル当たり０，π／２，π，または
３π／２ラジアンに限られている場合、実現が特に用意
であることに注目されたい。なぜなら、これは、各サン
プルにおいて０，π／２，π，または３π／２ラジアン
の回転が関係しており、それはマルチプレクサとインバ
ータの組み合わせを用いて達成できるからである。

【００８０】補間プロセスの各段において実行されるパ
ディング処理およびフィルタ処理は、ここでは、別々の
パディング回路、フィルタリング回路を用いて実現され
るものとして示されているが、これらの処理は、フィル
タ処理の一部としてパディング処理を行うことの可能な
単一のデバイスで実行することができる。

【００８１】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【００８２】

【発明の効果】本発明によれば、補間器回路を用いて周
波数シフト処理を実行することにより、高い搬送周波数
で動作するディジタルミクサを必要としないで、情報信
号をディジタル領域における高い搬送周波数へとシフト
することができる。また、通過帯域フィルタ処理の前後
に周波数シフト処理を実行することで、フィルタ通過帯
域を変更し、フィルタ処理される信号はシフトされなか
った場合と実質的に同じにすることができる。よって、
本発明の信号周波数シフト技術は、比較的単純で、比較
的費用の安い周波数シフト回路を用いて、構成可能な通
過帯域フィルタ回路を効果的に実現し、実現コストの点
で効果的である。

【００８３】また、本発明は、たとえば変調器の補間器
に用いられる、構成可能なフィルタを制御するのに適
し、構成可能なディジタルフィルタの使用あるいは制御
が望ましいあるいは必要な広範な応用分野に適用可能で
ある。この結果、ディジタル領域で変調処理を実行する
ことの有利さを維持しつつ、先行技術のディジタル設計
のものよりコストが低く実現が容易な変調器を提供する
ことができる。

【図面の簡単な説明】

【図１】ＱＰＳＫ信号が取り得る４つの振幅および位相
値を示す図である。

【図２】既知の４ｘ低域パルス整形フィルタの周波数応
答を示す図である。

【図３】既知の変調器を示す図である。

【図４】本発明により実現されるディジタル変調器を示
す図である。

【図５】本発明のスイッチ帯域補間器回路の周波数応答
を示す図である。

【図６】カスケード接続された一連の補間段として実現
された本発明の補間回路を示す図である。

【図７】本発明の１つの実施の形態において用いられる
カスケード接続された８ｘ補間器のための周波数帯域の
選択を示す図である。

【図８】本発明の１つの実施の形態において用いられる
４分の１帯域フィルタの周波数応答を示す図である。

【図９】本発明の補間器の１つの実施の形態において用
いるのに適した例示的な４タップ通過帯域フィルタを示
す図である。

【図１０】本発明の１つの例示的な実施の形態による補
間回路の一部として用いられる通過帯域フィルタの正規
化周波数応答を示す図である。

【図１１】本発明の１つの例示的な実施の形態による補
間回路の一部として用いられる通過帯域フィルタの正規
化周波数応答を示す図である。

【図１２】本発明の１つの例示的な実施の形態による補
間回路の一部として用いられる通過帯域フィルタの正規
化周波数応答を示す図である。

【図１３】本発明の１つの例示的な実施の形態による補
間回路の一部として用いられる通過帯域フィルタの正規
化周波数応答を示す図である。

【図１４】本発明の様々な実施の形態による、カスケー
ド接続された一連の補間段を含む補間回路を実現するた
めに用いるのに適した回路構成要素を示す図である。

【図１５】本発明の様々な実施の形態による、カスケー
ド接続された一連の補間段を含む補間回路を実現するた
めに用いるのに適した回路構成要素を示す図である。

【図１６】本発明の様々な例示的な実施の形態によって
実現される構成可能なフィルタ回路を示す図である。

【符号の説明】

７０変調器７２シンボルマッピング回路７３パルス整形回路７４補間器７５，７６ミクサ７７移相器７８発振器７９Ｄ／Ａ変換器８０総和器１００変調器１０２シンボルマッピング回路１０４複素パルス整形回路１０６複素ミクサ１０８発振器１１０補間回路１１２Ｄ／Ａ変換器１１４低域フィルタ１１５補間器１１７帯域フィルタ２００補間回路２０１，２０２，２０３補間段２０４，２１０，２２０ゼロパディング回路２０６，２１２，２２２帯域フィルタ３００４タップ複素フィルタ３０１フィルタセグメント３０２，３０４，３０６，３０７ユニット遅延エレメ
ント３０８乗算器３１０，３１２，３１４，３１５マルチプレクサ３１５，３１６，３１８，３２０乗算器３２２，３２４，３２６マルチプレクサ３２８，３３０，３３２総和器３３４マルチプレクサ４０１フィルタセグメント４０２，４０４，４０６，４０７ユニット遅延エレメ
ント４０８乗算器４１０，４１２，４１４，４１５マルチプレクサ４１５，４１６，４１８，４２０乗算器４２２，４２４，４２６マルチプレクサ４２８，４３０，４３２総和器４３４マルチプレクサ５０１，５０２，５０３，５０４補間段５０６マルチプレクサ５１１，５１２，５１３，５１４補間段５１５，５１６，５１７マルチプレクサ６００フィルタ回路６０２アップミクサ６０４固定フィルタ６０６ダウンミクサ６０８発振器６１０周波数インバータ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者カール・ジー・スカーパアメリカ合衆国、08536 ニュージャージー州、プレインズボロ、マーション・レイン９

Claims

【特許請求の範囲】

【請求項１】第１のサンプリング周波数を有する情報
信号を表すディジタルデータを処理して、前記第１のサ
ンプリング周波数よりも高いサンプリング周波数を有す
る信号を生成するための装置であって、前記装置は補間回路を有し、前記補間回路は第１の補間段を含み、前記第１の補間段は、ｉ．前記情報信号から第１のパッドされた信号を生成す
る第１の信号パディング回路であって、前記第１のパッ
ドされた信号は前記第１のサンプリング周波数の倍数の
第２のサンプリング周波数を有し、また、前記情報信号
および情報信号像の表現を含むものである前記第１の信
号パディング回路と、ｉｉ．前記情報信号像の表現を通
過させ、前記情報信号の表現を除去することによって第
１のフィルタ処理された信号を生成するための第１のフ
ィルタとを含むものであることを特徴とする信号を生成
するための装置。
【請求項２】請求項１記載の信号を生成するための装
置であって、前記第１のパッドされた信号は複数の情報信号像の表現
を含み、前記第１のフィルタは構成可能なフィルタであって、前記装置は更に、前記第１のパッドされた信号からの情報信号像の表現の
除去を制御するために前記第１のフィルタの伝達関数を
変化させる手段を有することを特徴とする信号を生成す
るための装置。
【請求項３】請求項１記載の信号を生成するための装
置であって、前記補間回路は前記第１のフィルタに結合された第２の
補間段を有し、前記第２の補間段は、ｉ．前記第１のフィルタ処理された信号から、前記第２
のサンプリング周波数よりも高い第３のサンプリング周
波数を有する第２のパッドされた信号を生成する第２の
信号パディング回路であって、第２のフィルタ処理され
た信号は前記第１のフィルタによって通過させられた情
報信号成分の部分集合を含むものである前記第２の信号
パディング回路と、ｉｉ．前記情報信号成分の少なくと
も１つを通過させ、前記第２のパッドされた信号に含ま
れる前記情報信号成分の少なくとも１つを拒絶する伝達
関数を有する第２のフィルタとを含むものであることを
特徴とする信号を生成するための装置。
【請求項４】第１のサンプリングレートを有する第１
の信号をより高いサンプリングレートを有する信号へ変
換するための装置であって、補間回路であって、次のもの、すなわち、前記第１の信号より高いサンプリングレートを有する第
１のパッドされた信号を生成するために、前記第１の信
号に対してパディング処理を実行するための第１の信号
パディング回路と、前記第１のパッドされた信号に対してフィルタ処理を実
行して第１のフィルタ処理された信号を生成するために
前記第１の信号パディング回路に結合された第１の構成
可能なフィルタとを有する補間回路と、前記第１の構成可能なフィルタの伝達関数を制御するた
めの手段とを有するものであることを特徴とする信号へ
変換するための装置。
【請求項５】請求項４記載の信号へ変換するための装
置であって、前記第１の信号は第１の搬送周波数を有し、前記第１の構成可能なフィルタの伝達関数を制御するた
めの手段は、前記第１のフィルタ処理された信号が、前
記第１の搬送周波数とは異なる第２の搬送周波数を有す
るように前記伝達関数を制御するものであることを特徴
とする信号へ変換するための装置。
【請求項６】請求項４記載の信号へ変換するための装
置であって、前記補間回路が更に、前記第１のフィルタ処理された信号にパディング処理を
実行して、前記第１のフィルタ処理された信号よりも高
いサンプリングレートを有する第２のパッドされた信号
を生成するために、前記第１の構成可能なフィルタに結
合された第２の信号パディング回路と、前記第２のパッドされた信号に対してフィルタ処理を実
行するために前記第２の信号パディング回路に結合され
た第２の構成可能なフィルタとを有するものであること
を特徴とする信号へ変換するための装置。
【請求項７】請求項６記載の信号へ変換するための装
置であって、前記補間回路が更に、前記第２のフィルタ処理された信号にパディング処理を
実行して、前記第２のフィルタ処理された信号よりも高
いサンプリングレートを有する第３のパッドされた信号
を生成するために、前記第２の構成可能なフィルタに結
合された第３の信号パディング回路と、前記第３のパッドされた信号に対してフィルタ処理を実
行するために前記第３の信号パディング回路に結合され
た第３の構成可能なフィルタとを有するものであること
を特徴とする信号へ変換するための装置。
【請求項８】請求項７記載の信号へ変換するための装
置であって、更に、前記第２および第３の構成可能なフィルタの伝達関数を
変更するための手段を有することを特徴とする信号へ変
換するための装置。
【請求項９】請求項４記載の信号へ変換するための装
置であって、前記第１の信号はディジタル信号であり、前記第１の構成可能なフィルタは複素ディジタルフィル
タであり、前記第１の構成可能なフィルタの伝達関数を変更するた
めの手段は、フィルタ係数値を変更させるために用いら
れるマルチプレクサを含むものであることを特徴とする
信号へ変換するための装置。
【請求項１０】請求項４記載の信号へ変換するための
装置であって、更に、前記第１のフィルタ処理された信号のサンプリング周波
数の分数である発振器周波数を有する搬送信号を出力す
るための発振器と、入力が前記発振器に結合され、出力が前記補間回路に結
合されたディジタルミクサであって、前記第１の信号を
受け取り、それを前記発振器により出力された信号とミ
キシングする前記ディジタルミクサとを有することを特
徴とする信号へ変換するための装置。
【請求項１１】第１のサンプリング周波数を有するデ
ィジタル情報信号を処理するための装置であって、前記装置は補間回路を有し、前記補間回路は、ｉ．前記情報信号に対して第１のパディングおよびフィ
ルタ処理を実行して、第１のパディング処理の関数とし
て生成された情報信号の表現を通過させ、前記情報信号
の表現を拒絶することにより、それから第１のパッドさ
れフィルタ処理された信号を生成するための手段を含む
第１の補間段と、ｉｉ．前記第１のパッドされフィルタ
処理された信号に対して第２のパディングおよびフィル
タ処理を実行して出力信号を生成するための手段を含む
第２の補間段であって、前記出力信号は前記第１のサン
プリング周波数よりも高いサンプリング周波数を有し、
前記第１および第２のパディング処理のうちの１つの結
果として生成された情報信号像を含むものである前記第
２の補間段とを含むものであることを特徴とする信号を
処理するための装置。
【請求項１２】第１の複数のサンプルを含み、第１の
サンプリング周波数を有する入力信号を処理する方法で
あって、第１の補間処理を実行するステップと、第２の補間処理を実行するステップとを有し、前記第１の補間処理は、ｉ．前記入力信号をパディングして、サンプリング周波
数をＭ（Ｍは１より大きな正の整数）の倍数だけ増加さ
せるステップであって、前記パディング処理は、前記入
力信号に含まれる前記サンプルの間に少なくとも１つの
付加的なサンプルを挿入し、信号像を含む第１のパッド
された信号を生成するステップを含むものである前記入
力信号をパディングするステップと、ｉｉ．第１の帯域
フィルタを用いる前記パディング処理によって生成され
た前記第１のパッドされた信号をフィルタ処理し、前記
第１のパッドされた信号から少なくとも１つの信号像を
除去して第１のフィルタ処理された信号を生成するステ
ップとを含み、前記第２の補間処理は、ｉ．前記第１のフィルタ処理された信号をパディングし
て、前記第１のフィルタ処理された信号のサンプリング
周波数をＮ（Ｎは１より大きな正の整数）の倍数だけ増
加させるステップであって、前記パディング処理は、前
記第１のフィルタ処理された信号の情報信号成分の間に
少なくとも１つの付加的なサンプルを挿入し、他の信号
像を含む第２のパッドされた信号を生成するステップを
含むものである前記第１のフィルタ処理された信号をパ
ディングするステップと、ｉｉ．第２の帯域フィルタを用いる前記パディング処理
によって生成された前記第２のパッドされた信号をフィ
ルタ処理し、前記第１のパッドされた信号から少なくと
も他の信号像を除去して、前記第１のサンプリング周波
数よりも高いサンプリング周波数を有する第２のフィル
タ処理された信号を生成するステップとを含むものであ
ることを特徴とする信号を処理する方法。
【請求項１３】請求項１２記載の信号を処理する方法
であって、前記フィルタ処理ステップで用いられる前記第１および
第２の帯域フィルタの伝達関数は複数の可能な伝達関数
から選択することができ、前記方法は更に、前記第１および第２の帯域フィルタの
前記伝達関数を制御するために、前記第１および第２の
帯域フィルタに伝達関数制御信号を供給するステップを
有することを特徴とする信号を処理する方法。
【請求項１４】請求項１３記載の信号を処理する方法
であって、前記第１および第２の帯域フィルタの各々は複数のフィ
ルタ係数値を有し、前記方法は更に、前記伝達関数制御信号に応じて前記第
１および第２の帯域フィルタの前記フィルタ係数値の少
なくとも１つの符号を変化させるステップを有すること
を特徴とする信号を処理する方法。
【請求項１５】請求項１４記載の信号を処理する方法
であって、更に、前記第１および第２のフィルタ処理された信号を補間出
力制御装置に供給するステップと、前記補間出力制御装置を動作させて前記第１および第２
のフィルタ処理された信号のうち１つを選択的に出力す
るステップとを有することを特徴とする信号を処理する
方法。
【請求項１６】請求項１２記載の信号を処理する方法
であって、更に、前記第１および第２のフィルタ処理さ
れた信号を補間出力制御装置に供給するステップと、前記補間出力制御装置を動作させて前記第１および第２
のフィルタ処理された信号のうち１つを選択的に出力す
るステップとを有することを特徴とする信号を処理する
方法。
【請求項１７】第１のサンプリングレートを有する情
報信号に対してパルス整形処理を実行するディジタルパ
ルス整形回路と、第１の搬送信号に前記情報信号を変調するために、前記
ディジタルパルス整形回路に結合されたディジタルミク
サと、前記ディジタルミクサの信号出力に対して少なくとも１
つの補間処理を実行して、前記第１のサンプリングレー
トよりも高いサンプリングレートを有する出力信号を生
成するために前記ディジタルミクサに結合されたディジ
タル補間手段とを有することを特徴とする変調器。
【請求項１８】請求項１７記載の変調器であって、更
に、前記第１のサンプリングレートよりも低い周波数を有す
るディジタルミキシング信号を前記ディジタルミクサに
供給するために前記ディジタルミクサに結合された発振
器を有することを特徴とする変調器。
【請求項１９】請求項１７記載の変調器であって、前記第１の搬送信号は第１の搬送周波数を有し、前記出力信号は、前記第１の搬送周波数と異なる搬送周
波数を有する第２の搬送信号を含むことを特徴とする変
調器。
【請求項２０】請求項１７記載の変調器であって、前記ディジタル補間手段が、共に直列に結合された複数
のＬ（Ｌは正の整数）個の補間段を含み、各補間段はパ
ディング回路とフィルタとを含むことを特徴とする変調
器。
【請求項２１】請求項２０記載の変調器であって、前記Ｌ個の補間段のうち少なくとも１つは、フィルタ係
数制御信号に応じて少なくとも１つのフィルタ係数値を
制御するためのフィルタ伝達関数制御回路を含むことを
特徴とする変調器。
【請求項２２】請求項２０記載の変調器であって、前記ディジタル補間手段が更に、前記ディジタルミクサ
に結合された第１の入力と、前記Ｌ個の補間段のうちの
第１の補間段の出力に結合された第２の入力と、前記Ｌ
個の補間段のうちの第２の補間段の入力に結合された出
力とを有する入力制御装置を有し、前記入力制御装置が、前記第１の補間段の出力または前
記ディジタルミクサの出力を、前記第２の補間段の入力
に選択的に供給することを特徴とする変調器。
【請求項２３】請求項２０記載の変調器であって、前
記ディジタル補間手段が、更に、ディジタル−アナログ変換器と、前記Ｌ個の補間段の各１つの出力に結合され、かつ、前
記ディジタル−アナログ変換器に結合された出力制御装
置とを有し、前記出力制御装置は前記補間段の１つの出力を前記ディ
ジタル−アナログ変換器に供給することを特徴とする変
調器。