JPH10255492A - 不揮発性メモリの温度検出装置 - Google Patents
不揮発性メモリの温度検出装置Info
- Publication number
- JPH10255492A JPH10255492A JP5517097A JP5517097A JPH10255492A JP H10255492 A JPH10255492 A JP H10255492A JP 5517097 A JP5517097 A JP 5517097A JP 5517097 A JP5517097 A JP 5517097A JP H10255492 A JPH10255492 A JP H10255492A
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile memory
- ambient temperature
- transistors
- cell current
- reference current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 周囲温度の変動に対し、不揮発性メモリの読
み出し精度を良好とする。 【解決手段】 １チップマイクロコンピュータの初期化
時及びその後のタイマー割り込み要求の発生時、信頼性
の低いセルのセル電流Ｉｃｅｌｌ’の低下の度合いを測
定する。ＲＯＭ６には、セル電流Ｉｃｅｌｌ’の値に対
応した制御データがテーブルデータとして書き込まれて
いる為、セル電流Ｉｃｅｌｌ’が測定されると、当該セ
ル電流Ｉｃｅｌｌ’に対応した制御データが制御レジス
タ５にセットされ、Ｎチャンネル型ＭＯＳトランジスタ
４−１，４−２，・・・４−ｎがオンオフ制御される。
従って、周囲温度Ｔａが低下した時、基準電流Ｉｒｅｆ
の入力線のインピーダンスを可変として基準電流Ｉｒｅ
ｆを低下させることができ、ＥＥＰＲＯＭの読み出し精
度を良好とできる。
み出し精度を良好とする。 【解決手段】 １チップマイクロコンピュータの初期化
時及びその後のタイマー割り込み要求の発生時、信頼性
の低いセルのセル電流Ｉｃｅｌｌ’の低下の度合いを測
定する。ＲＯＭ６には、セル電流Ｉｃｅｌｌ’の値に対
応した制御データがテーブルデータとして書き込まれて
いる為、セル電流Ｉｃｅｌｌ’が測定されると、当該セ
ル電流Ｉｃｅｌｌ’に対応した制御データが制御レジス
タ５にセットされ、Ｎチャンネル型ＭＯＳトランジスタ
４−１，４−２，・・・４−ｎがオンオフ制御される。
従って、周囲温度Ｔａが低下した時、基準電流Ｉｒｅｆ
の入力線のインピーダンスを可変として基準電流Ｉｒｅ
ｆを低下させることができ、ＥＥＰＲＯＭの読み出し精
度を良好とできる。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性メモリ
（ＥＥＰＲＯＭ等）の読み出し精度の向上を図るのに好
適な、不揮発性メモリの温度検出装置に関する。
（ＥＥＰＲＯＭ等）の読み出し精度の向上を図るのに好
適な、不揮発性メモリの温度検出装置に関する。
【０００２】
【従来の技術】最近の１チップマイクロコンピュータ
は、マスクＲＯＭの代わりにＥＥＰＲＯＭを内蔵する傾
向が高くなりつつある。これは、ＥＥＰＲＯＭがプログ
ラムデータを容易に書き換えでき、開発期間の短縮及び
開発費用の低減等を可能とする特徴に起因する。
は、マスクＲＯＭの代わりにＥＥＰＲＯＭを内蔵する傾
向が高くなりつつある。これは、ＥＥＰＲＯＭがプログ
ラムデータを容易に書き換えでき、開発期間の短縮及び
開発費用の低減等を可能とする特徴に起因する。
【０００３】図３はＥＥＰＲＯＭのセル部分（一例とし
て２ビット分）の構造を示す回路ブロック図である。図
３において、（１）（２）はフローティングゲート付の
ＭＯＳトランジスタである。当該ＭＯＳトランジスタ
（１）（２）は、各々１ビットセルに相当し、ゲートは
ワードラインＷＬ１、ＷＬ２と接続され、ドレインはビ
ットラインＢＬと共通接続され、ソースはソースライン
ＳＬ（常時０ボルト）と共通接続されている。（３）は
センスアンプであり、基準電流とビットラインＢＬの電
流（セル電流）とを比較し、論理値「１」又は「０」を
出力するものである。
て２ビット分）の構造を示す回路ブロック図である。図
３において、（１）（２）はフローティングゲート付の
ＭＯＳトランジスタである。当該ＭＯＳトランジスタ
（１）（２）は、各々１ビットセルに相当し、ゲートは
ワードラインＷＬ１、ＷＬ２と接続され、ドレインはビ
ットラインＢＬと共通接続され、ソースはソースライン
ＳＬ（常時０ボルト）と共通接続されている。（３）は
センスアンプであり、基準電流とビットラインＢＬの電
流（セル電流）とを比較し、論理値「１」又は「０」を
出力するものである。
【０００４】例えば、ワードラインＷＬ１に制御電圧Ｖ
Ｈ（例えば４ボルト）が印加された場合、ＭＯＳトラン
ジスタ（１）が消去状態であればオンし、当該ＭＯＳト
ランジスタ（１）に電流が流れてセル電流が基準電流よ
り大きくなる為、センスアンプ（３）から論理値「１」
が出力される。一方、ワードラインＷＬ１に制御電圧Ｖ
Ｈが印加された場合、ＭＯＳトランジスタ（１）がプロ
グラム状態であればオフし、当該ＭＯＳトランジスタ
（１）に電流が流れなくなってセル電流が基準電流より
小さくなる為、センスアンプ（３）から論理値「０」が
出力される。尚、ＭＯＳトランジスタ（２）も同様に動
作する。即ち、選択されたＭＯＳトランジスタ（１）
（２）が消去状態であれば各ビット値は論理値「１」と
なり、選択されたＭＯＳトランジスタ（１）（２）がプ
ログラム状態であれば各ビット値は論理値「０」となる
様に、ＥＥＰＲＯＭは構成される。
Ｈ（例えば４ボルト）が印加された場合、ＭＯＳトラン
ジスタ（１）が消去状態であればオンし、当該ＭＯＳト
ランジスタ（１）に電流が流れてセル電流が基準電流よ
り大きくなる為、センスアンプ（３）から論理値「１」
が出力される。一方、ワードラインＷＬ１に制御電圧Ｖ
Ｈが印加された場合、ＭＯＳトランジスタ（１）がプロ
グラム状態であればオフし、当該ＭＯＳトランジスタ
（１）に電流が流れなくなってセル電流が基準電流より
小さくなる為、センスアンプ（３）から論理値「０」が
出力される。尚、ＭＯＳトランジスタ（２）も同様に動
作する。即ち、選択されたＭＯＳトランジスタ（１）
（２）が消去状態であれば各ビット値は論理値「１」と
なり、選択されたＭＯＳトランジスタ（１）（２）がプ
ログラム状態であれば各ビット値は論理値「０」となる
様に、ＥＥＰＲＯＭは構成される。
【０００５】
【発明が解決しようとする課題】さて、図４は、センス
アンプ（３）を正常動作させる為の、１チップマイクロ
コンピュータの周囲温度Ｔａと電源電圧Ｖｄｄとの関係
を表す特性図である。当該特性図を見ると、ＥＥＰＲＯ
Ｍは、１チップマイクロコンピュータの周囲温度Ｔａが
Ｔｘより低くなるに従い、電源電圧Ｖｄｄを急激に上昇
させないと、センスアンプ（３）から正常な論理値を得
られないことが判る。従来の１チップマイクロコンピュ
ータはその周囲温度を検出する機能を持っていない為、
図５に示す様に、周囲温度ＴａがＴｘより低くなったに
も関わらず、電源電圧Ｖｄｄが一定のままであると、セ
ル電流Ｉｃｅｌｌが減少して基準電流Ｉｒｅｆに近づい
てしまい、センスアンプ（３）が論理値「１」を判定で
きなくなってしまう問題があった。
アンプ（３）を正常動作させる為の、１チップマイクロ
コンピュータの周囲温度Ｔａと電源電圧Ｖｄｄとの関係
を表す特性図である。当該特性図を見ると、ＥＥＰＲＯ
Ｍは、１チップマイクロコンピュータの周囲温度Ｔａが
Ｔｘより低くなるに従い、電源電圧Ｖｄｄを急激に上昇
させないと、センスアンプ（３）から正常な論理値を得
られないことが判る。従来の１チップマイクロコンピュ
ータはその周囲温度を検出する機能を持っていない為、
図５に示す様に、周囲温度ＴａがＴｘより低くなったに
も関わらず、電源電圧Ｖｄｄが一定のままであると、セ
ル電流Ｉｃｅｌｌが減少して基準電流Ｉｒｅｆに近づい
てしまい、センスアンプ（３）が論理値「１」を判定で
きなくなってしまう問題があった。
【０００６】そこで、本発明は、１チップマイクロコン
ピュータの周囲温度が所定温度より低下した場合、セン
スアンプの基準電流を低下させて不揮発性メモリの読み
出しを確実とできる不揮発性メモリの温度検出装置を提
供することを目的とする。
ピュータの周囲温度が所定温度より低下した場合、セン
スアンプの基準電流を低下させて不揮発性メモリの読み
出しを確実とできる不揮発性メモリの温度検出装置を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、既存データを電気消
去した後に新データに書き換えでき、各ビットのセル電
流と基準電流とを比較して「１」又は「０」の論理値を
出力するセンスアンプを有する不揮発性メモリにおい
て、前記不揮発性メモリの周囲温度に応じて前記基準電
流を可変とする可変手段を設けたことを特徴とする。
解決する為に成されたものであり、既存データを電気消
去した後に新データに書き換えでき、各ビットのセル電
流と基準電流とを比較して「１」又は「０」の論理値を
出力するセンスアンプを有する不揮発性メモリにおい
て、前記不揮発性メモリの周囲温度に応じて前記基準電
流を可変とする可変手段を設けたことを特徴とする。
【０００８】また、前記可変手段は、前記基準電流が流
れる前記センスアンプの入力線のインピーダンスを可変
とする為の複数のトランジスタを有し、前記複数のトラ
ンジスタを選択的にオンオフすることで前記基準電流を
可変とすることを特徴とする。また、前記可変手段は、
前記不揮発性メモリの周囲温度に相当する選択データで
前記複数のトランジスタを選択的にオンオフ制御するこ
とを特徴とする。
れる前記センスアンプの入力線のインピーダンスを可変
とする為の複数のトランジスタを有し、前記複数のトラ
ンジスタを選択的にオンオフすることで前記基準電流を
可変とすることを特徴とする。また、前記可変手段は、
前記不揮発性メモリの周囲温度に相当する選択データで
前記複数のトランジスタを選択的にオンオフ制御するこ
とを特徴とする。
【０００９】また、前記可変手段は、前記不揮発性メモ
リの周囲温度の変化に応答して変化するセル電流を検出
し、該セル電流に相当する選択データで前記複数のトラ
ンジスタを選択的にオンオフ制御することを特徴とす
る。また、セル電流の検出は、前記不揮発性メモリの中
で信頼性の低いセルを用いて行うことを特徴とする。
リの周囲温度の変化に応答して変化するセル電流を検出
し、該セル電流に相当する選択データで前記複数のトラ
ンジスタを選択的にオンオフ制御することを特徴とす
る。また、セル電流の検出は、前記不揮発性メモリの中
で信頼性の低いセルを用いて行うことを特徴とする。
【００１０】また、前記複数のトランジスタは、前記セ
ンスアンプの入力線と電源との間に並列接続されている
ことを特徴とする。また、前記複数のトランジスタは、
サイズが異なることを特徴とする。また、前記不揮発性
メモリ及び前記可変手段は、マイクロコンピュータに内
蔵されたことを特徴とする。
ンスアンプの入力線と電源との間に並列接続されている
ことを特徴とする。また、前記複数のトランジスタは、
サイズが異なることを特徴とする。また、前記不揮発性
メモリ及び前記可変手段は、マイクロコンピュータに内
蔵されたことを特徴とする。
【００１１】また、前記不揮発性メモリの周囲温度検出
は、前記マイクロコンピュータの初期化時及び／又は初
期化後の所定周期毎に行うことを特徴とする。また、前
記マイクロコンピュータの初期化後、タイマ割り込み要
求に基づいて、前記不揮発性メモリの周囲温度検出を所
定周期毎に行うことを特徴とする。
は、前記マイクロコンピュータの初期化時及び／又は初
期化後の所定周期毎に行うことを特徴とする。また、前
記マイクロコンピュータの初期化後、タイマ割り込み要
求に基づいて、前記不揮発性メモリの周囲温度検出を所
定周期毎に行うことを特徴とする。
【００１２】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は本発明の不揮発性メモリの温度検
出装置を示す回路ブロック図である。図１において、
（３）はＥＥＰＲＯＭ（不揮発性メモリ）の一部を構成
するセンスアンプであり、図３と同一であり、セル電流
Ｉｃｅｌｌ及び基準電流Ｉｒｅｆを比較し、セル電流Ｉ
ｃｅｌｌが基準電流Ｉｒｅｆより多い時はビットデータ
として論理値「１」を出力し、セル電流Ｉｃｅｌｌが基
準電流Ｉｒｅｆより少ない時はビットデータとして論理
値「０」を出力するものである。尚、前記ＥＥＰＲＯＭ
は、１チップマイクロコンピュータを動作制御する為の
プログラムメモリとして読み出し動作が行われる。尚、
セル電流Ｉｃｅｌｌとしては、センスアンプ（３）から
遠いビットラインＢＬ及びワードラインＷＬの交差位置
に配置された、浮遊容量等の影響を受ける信頼性の低い
セルのセル電流Ｉｃｅｌｌ’を選択する。これは、周囲
温度ＴａがＴｘ以下となった時、当該セル電流Ｉｃｅｌ
ｌ’及び基準電流Ｉｒｅｆとの比較結果の信頼性が最も
低下し、基準電流Ｉｒｅｆを可変とする動作が最も早く
働く為である。
的に説明する。図１は本発明の不揮発性メモリの温度検
出装置を示す回路ブロック図である。図１において、
（３）はＥＥＰＲＯＭ（不揮発性メモリ）の一部を構成
するセンスアンプであり、図３と同一であり、セル電流
Ｉｃｅｌｌ及び基準電流Ｉｒｅｆを比較し、セル電流Ｉ
ｃｅｌｌが基準電流Ｉｒｅｆより多い時はビットデータ
として論理値「１」を出力し、セル電流Ｉｃｅｌｌが基
準電流Ｉｒｅｆより少ない時はビットデータとして論理
値「０」を出力するものである。尚、前記ＥＥＰＲＯＭ
は、１チップマイクロコンピュータを動作制御する為の
プログラムメモリとして読み出し動作が行われる。尚、
セル電流Ｉｃｅｌｌとしては、センスアンプ（３）から
遠いビットラインＢＬ及びワードラインＷＬの交差位置
に配置された、浮遊容量等の影響を受ける信頼性の低い
セルのセル電流Ｉｃｅｌｌ’を選択する。これは、周囲
温度ＴａがＴｘ以下となった時、当該セル電流Ｉｃｅｌ
ｌ’及び基準電流Ｉｒｅｆとの比較結果の信頼性が最も
低下し、基準電流Ｉｒｅｆを可変とする動作が最も早く
働く為である。
【００１３】（４−１）（４−２）〜（４−ｎ）はＮチ
ャンネル型ＭＯＳトランジスタであり、各ドレインソー
ス路はセンスアンプ（３）の基準電流Ｉｒｅｆの入力端
子と接地との間に並列接続されている。Ｎチャンネル型
ＭＯＳトランジスタ（４−１）（４−２）〜（４−ｎ）
のインピーダンスの比は２↑０〜２↑（ｎ−１）に設定
されている。但し、↑はべき乗を表す。これは、Ｎチャ
ンネル型ＭＯＳトランジスタ（４−１）（４−２）〜
（４−ｎ）の選択の組み合わせに応じて、１インピーダ
ンス単位の設定を可能とする為である。即ち、基準電流
Ｉｒｅｆは、Ｎチャンネル型ＭＯＳトランジスタ（４−
１）（４−２）〜（４−ｎ）を選択して基準電流Ｉｒｅ
ｆの入力線のインピーダンスを変えることで２↑ｎ通り
可変とできる。
ャンネル型ＭＯＳトランジスタであり、各ドレインソー
ス路はセンスアンプ（３）の基準電流Ｉｒｅｆの入力端
子と接地との間に並列接続されている。Ｎチャンネル型
ＭＯＳトランジスタ（４−１）（４−２）〜（４−ｎ）
のインピーダンスの比は２↑０〜２↑（ｎ−１）に設定
されている。但し、↑はべき乗を表す。これは、Ｎチャ
ンネル型ＭＯＳトランジスタ（４−１）（４−２）〜
（４−ｎ）の選択の組み合わせに応じて、１インピーダ
ンス単位の設定を可能とする為である。即ち、基準電流
Ｉｒｅｆは、Ｎチャンネル型ＭＯＳトランジスタ（４−
１）（４−２）〜（４−ｎ）を選択して基準電流Ｉｒｅ
ｆの入力線のインピーダンスを変えることで２↑ｎ通り
可変とできる。
【００１４】（５）はｎビットの制御レジスタであり、
ｎビットの出力端子はＮチャンネル型ＭＯＳトランジス
タ（４−１）（４−２）〜（４−ｎ）のゲートと接続さ
れ、ｎビットデータの値に応じてＮチャンネル型ＭＯＳ
トランジスタ（４−１）（４−２）〜（４−ｎ）をオン
オフ制御し、基準電流Ｉｒｅｆの入力線のインピーダン
スを可変とするものである。
ｎビットの出力端子はＮチャンネル型ＭＯＳトランジス
タ（４−１）（４−２）〜（４−ｎ）のゲートと接続さ
れ、ｎビットデータの値に応じてＮチャンネル型ＭＯＳ
トランジスタ（４−１）（４−２）〜（４−ｎ）をオン
オフ制御し、基準電流Ｉｒｅｆの入力線のインピーダン
スを可変とするものである。
【００１５】（６）はＲＯＭであり、１チップマイクロ
コンピュータの周囲温度Ｔａを検出し、前記ＥＥＰＲＯ
Ｍを構成するセンスアンプ（３）の基準電流Ｉｒｅｆを
可変とする為のプログラムデータが書き込まれている。
（７）はプログラムカウンタＰＣであり、前記ＥＥＰＲ
ＯＭ又はＲＯＭ（６）をアドレス指定するものである。
プログラムカウンタ（７）は、１チップマイクロコンピ
ュータの初期化時及び当該１チップマイクロコンピュー
タの初期化後における割り込み要求の発生時はＲＯＭ
（６）をアドレス指定し、それ以外の時は前記ＥＥＰＲ
ＯＭをアドレス指定してメインルーチンを実行させる。
コンピュータの周囲温度Ｔａを検出し、前記ＥＥＰＲＯ
Ｍを構成するセンスアンプ（３）の基準電流Ｉｒｅｆを
可変とする為のプログラムデータが書き込まれている。
（７）はプログラムカウンタＰＣであり、前記ＥＥＰＲ
ＯＭ又はＲＯＭ（６）をアドレス指定するものである。
プログラムカウンタ（７）は、１チップマイクロコンピ
ュータの初期化時及び当該１チップマイクロコンピュー
タの初期化後における割り込み要求の発生時はＲＯＭ
（６）をアドレス指定し、それ以外の時は前記ＥＥＰＲ
ＯＭをアドレス指定してメインルーチンを実行させる。
【００１６】（８）はインストラクションレジスタＩＲ
であり、ＲＯＭ（６）の読み出しデータを保持するもの
である。（９）はインストラクションデコーダＩＤＥＣ
であり、インストラクションレジスタ（８）の保持デー
タを解読して１チップマイクロコンピュータを動作させ
る為の制御信号を出力するものである。勿論、プログラ
ムカウンタ（７）が前記ＥＥＰＲＯＭをアドレス指定し
ている時は、インストラクションレジスタ（８）及びイ
ンストラクションデコーダ（９）は前記ＥＥＰＲＯＭの
読み出しデータの保持及び解読を行う。
であり、ＲＯＭ（６）の読み出しデータを保持するもの
である。（９）はインストラクションデコーダＩＤＥＣ
であり、インストラクションレジスタ（８）の保持デー
タを解読して１チップマイクロコンピュータを動作させ
る為の制御信号を出力するものである。勿論、プログラ
ムカウンタ（７）が前記ＥＥＰＲＯＭをアドレス指定し
ている時は、インストラクションレジスタ（８）及びイ
ンストラクションデコーダ（９）は前記ＥＥＰＲＯＭの
読み出しデータの保持及び解読を行う。
【００１７】以下、図１の動作を図２のフローチャート
を用いて説明する。まず、１チップマイクロコンピュー
タが初期化されると、プログラムカウンタ（７）がＲＯ
Ｍ（６）をアドレス指定し、インストラクションデコー
ダ（９）がＲＯＭ（６）の読み出しデータを解読して得
られる制御信号に従って、セル電流Ｉｃｅｌｌ’の大き
さが測定される（Ｓ１）。１チップマイクロコンピュー
タの電源電圧Ｖｄｄが一定である為、図６に示す様に、
周囲温度ＴａがＴｘ以下まで下降すると、セル電流Ｉｃ
ｅｌｌ’は下降し始める。従って、当該セル電流Ｉｃｅ
ｌｌ’の下降の度合いが測定される。尚、制御レジスタ
（５）には全ビット共論理値「１」の制御データが初期
化と同時にセットされ、Ｎチャンネル型ＭＯＳトランジ
スタ（４−１）（４−２）〜（４−ｎ）が全てオンして
基準電流Ｉｒｅｆの入力線のインピーダンスが最小とな
り、即ち、基準電流Ｉｒｅｆは最初は最大値に設定され
る。
を用いて説明する。まず、１チップマイクロコンピュー
タが初期化されると、プログラムカウンタ（７）がＲＯ
Ｍ（６）をアドレス指定し、インストラクションデコー
ダ（９）がＲＯＭ（６）の読み出しデータを解読して得
られる制御信号に従って、セル電流Ｉｃｅｌｌ’の大き
さが測定される（Ｓ１）。１チップマイクロコンピュー
タの電源電圧Ｖｄｄが一定である為、図６に示す様に、
周囲温度ＴａがＴｘ以下まで下降すると、セル電流Ｉｃ
ｅｌｌ’は下降し始める。従って、当該セル電流Ｉｃｅ
ｌｌ’の下降の度合いが測定される。尚、制御レジスタ
（５）には全ビット共論理値「１」の制御データが初期
化と同時にセットされ、Ｎチャンネル型ＭＯＳトランジ
スタ（４−１）（４−２）〜（４−ｎ）が全てオンして
基準電流Ｉｒｅｆの入力線のインピーダンスが最小とな
り、即ち、基準電流Ｉｒｅｆは最初は最大値に設定され
る。
【００１８】ＲＯＭ（６）には、セル電流Ｉｃｅｌｌ’
の下降の度合いに応じて基準電流Ｉｒｅｆを下降させる
為の複数の制御データがテーブルデータとして格納され
ている。例えば、周囲温度ＴａがＴｘ以上のセル電流Ｉ
ｃｅｌｌ’をＡ、周囲温度ＴａがＴｘ以下の２点のセル
電流Ｉｃｅｌｌ’をＢ、Ｃとする。セル電流Ｉｃｅｌ
ｌ’がＡのまま下降しない場合（Ｓ２：Ａ）、基準電流
Ｉｒｅｆはそのままで変更しない（Ｓ３）。また、セル
電流Ｉｃｅｌｌ’がＢまで下降した場合（Ｓ２：Ｂ）、
当該セル電流Ｂに応じた制御データに従ってＮチャンネ
ル型ＭＯＳトランジスタ（４−１）（４−２）〜（４−
ｎ）の何れかがオフする。よって、基準電流Ｉｒｅｆの
入力線のインピーダンスが大きくなり、基準電流Ｉｒｅ
ｆは減少（元の基準電流Ｉｒｅｆの８０％程度）する
（Ｓ４）。また、セル電流Ｉｃｅｌｌ’がＣまで下降し
た場合（Ｓ２：Ｃ）、当該セル電流Ｃに応じた制御デー
タに従ってＮチャンネル型ＭＯＳトランジスタ（４−
１）（４−２）〜（４−ｎ）の何れかがオフする。よっ
て、基準電流Ｉｒｅｆの入力線のインピーダンスが大き
くなり、基準電流Ｉｒｅｆは減少（元の基準電流Ｉｒｅ
ｆの５０％程度）する（Ｓ５）。基準電流Ｉｒｅｆの設
定が終了すると、プログラムカウンタ（７）は前記ＥＥ
ＰＲＯＭをアドレス指定し、メインルーチンが実行され
る（Ｓ６）。この時、１チップマイクロコンピュータの
周囲温度Ｔａに応じて基準電流Ｉｒｅｆを適切な値に変
更する様にした為、前記ＥＥＰＲＯＭから正しい論理値
を読み出すことができる。尚、基準電流Ｉｒｅｆの設定
動作は、１チップマイクロコンピュータの初期化時のみ
ならず、その後、内部タイマーがオーバーフローしてタ
イマー割り込み要求が発生した時も実行される。
の下降の度合いに応じて基準電流Ｉｒｅｆを下降させる
為の複数の制御データがテーブルデータとして格納され
ている。例えば、周囲温度ＴａがＴｘ以上のセル電流Ｉ
ｃｅｌｌ’をＡ、周囲温度ＴａがＴｘ以下の２点のセル
電流Ｉｃｅｌｌ’をＢ、Ｃとする。セル電流Ｉｃｅｌ
ｌ’がＡのまま下降しない場合（Ｓ２：Ａ）、基準電流
Ｉｒｅｆはそのままで変更しない（Ｓ３）。また、セル
電流Ｉｃｅｌｌ’がＢまで下降した場合（Ｓ２：Ｂ）、
当該セル電流Ｂに応じた制御データに従ってＮチャンネ
ル型ＭＯＳトランジスタ（４−１）（４−２）〜（４−
ｎ）の何れかがオフする。よって、基準電流Ｉｒｅｆの
入力線のインピーダンスが大きくなり、基準電流Ｉｒｅ
ｆは減少（元の基準電流Ｉｒｅｆの８０％程度）する
（Ｓ４）。また、セル電流Ｉｃｅｌｌ’がＣまで下降し
た場合（Ｓ２：Ｃ）、当該セル電流Ｃに応じた制御デー
タに従ってＮチャンネル型ＭＯＳトランジスタ（４−
１）（４−２）〜（４−ｎ）の何れかがオフする。よっ
て、基準電流Ｉｒｅｆの入力線のインピーダンスが大き
くなり、基準電流Ｉｒｅｆは減少（元の基準電流Ｉｒｅ
ｆの５０％程度）する（Ｓ５）。基準電流Ｉｒｅｆの設
定が終了すると、プログラムカウンタ（７）は前記ＥＥ
ＰＲＯＭをアドレス指定し、メインルーチンが実行され
る（Ｓ６）。この時、１チップマイクロコンピュータの
周囲温度Ｔａに応じて基準電流Ｉｒｅｆを適切な値に変
更する様にした為、前記ＥＥＰＲＯＭから正しい論理値
を読み出すことができる。尚、基準電流Ｉｒｅｆの設定
動作は、１チップマイクロコンピュータの初期化時のみ
ならず、その後、内部タイマーがオーバーフローしてタ
イマー割り込み要求が発生した時も実行される。
【００１９】以上より、１チップマイクロコンピュータ
の周囲温度Ｔａが変動しても、前記ＥＥＰＲＯＭの読み
出し精度を良好とできる為、誤動作を防止できる。
の周囲温度Ｔａが変動しても、前記ＥＥＰＲＯＭの読み
出し精度を良好とできる為、誤動作を防止できる。
【００２０】
【発明の効果】本発明によれば、不揮発性メモリの周囲
温度が変動しても、センスアンプの基準電流入力を可変
とでき、不揮発性メモリの読み出し精度を良好とできる
利点が得られる。
温度が変動しても、センスアンプの基準電流入力を可変
とでき、不揮発性メモリの読み出し精度を良好とできる
利点が得られる。
【図１】本発明の不揮発性メモリの温度検出装置を示す
回路ブロック図である。
回路ブロック図である。
【図２】図１の動作を示すフローチャートである。
【図３】ＥＥＰＲＯＭの構造の一部を示す回路ブロック
図である。
図である。
【図４】セル電流が一定の条件の下で１チップマイクロ
コンピュータの電源電圧とその周囲温度との関係を示す
特性図である。
コンピュータの電源電圧とその周囲温度との関係を示す
特性図である。
【図５】周囲温度変化に対するセル電流と基準電流との
関係を示す図である。
関係を示す図である。
【図６】電源電圧が一定の条件の下で１チップマイクロ
コンピュータの周囲温度とセル電流との関係を示す特性
図である。
コンピュータの周囲温度とセル電流との関係を示す特性
図である。
（１）（２） Ｎチャンネル型ＭＯＳトランジスタ （３） センスアンプ （４−１）（４−２）〜（４−ｎ） Ｎチャンネル型Ｍ
ＯＳトランジスタ （５） 制御レジスタ
ＯＳトランジスタ （５） 制御レジスタ
Claims (10)
- 【請求項１】 既存データを電気消去した後に新データ
に書き換えでき、各ビットのセル電流と基準電流とを比
較して「１」又は「０」の論理値を出力するセンスアン
プを有する不揮発性メモリにおいて、 前記不揮発性メモリの周囲温度に応じて前記基準電流を
可変とする可変手段を設けたことを特徴とする不揮発性
メモリの温度検出装置。 - 【請求項２】 前記可変手段は、前記基準電流が流れる
前記センスアンプの入力線のインピーダンスを可変とす
る為の複数のトランジスタを有し、前記複数のトランジ
スタを選択的にオンオフすることで前記基準電流を可変
とすることを特徴とする請求項１記載の不揮発性メモリ
の温度検出装置。 - 【請求項３】 前記可変手段は、前記不揮発性メモリの
周囲温度に相当する選択データで前記複数のトランジス
タを選択的にオンオフ制御することを特徴とする請求項
２記載の不揮発性メモリの温度検出装置。 - 【請求項４】 前記可変手段は、前記不揮発性メモリの
周囲温度の変化に応答して変化するセル電流を検出し、
該セル電流に相当する選択データで前記複数のトランジ
スタを選択的にオンオフ制御することを特徴とする請求
項３記載の不揮発性メモリの温度検出装置。 - 【請求項５】 セル電流の検出は、前記不揮発性メモリ
の中で信頼性の低いセルを用いて行うことを特徴とする
請求項４記載の不揮発性メモリの温度検出装置。 - 【請求項６】 前記複数のトランジスタは、前記センス
アンプの入力線と電源との間に並列接続されていること
を特徴とする請求項２記載の不揮発性メモリの温度検出
装置。 - 【請求項７】 前記複数のトランジスタは、サイズが異
なることを特徴とする請求項６記載の不揮発性メモリの
温度検出装置。 - 【請求項８】 前記不揮発性メモリ及び前記可変手段
は、マイクロコンピュータに内蔵されたことを特徴とす
る請求項１記載の不揮発性メモリの温度検出装置。 - 【請求項９】 前記不揮発性メモリの周囲温度検出は、
前記マイクロコンピュータの初期化時及び／又は初期化
後の所定周期毎に行うことを特徴とする請求項８記載の
不揮発性メモリの温度検出装置。 - 【請求項１０】 前記マイクロコンピュータの初期化
後、タイマ割り込み要求に基づいて、前記不揮発性メモ
リの周囲温度検出を所定周期毎に行うことを特徴とする
請求項９記載の不揮発性メモリの温度検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5517097A JPH10255492A (ja) | 1997-03-10 | 1997-03-10 | 不揮発性メモリの温度検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5517097A JPH10255492A (ja) | 1997-03-10 | 1997-03-10 | 不揮発性メモリの温度検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10255492A true JPH10255492A (ja) | 1998-09-25 |
Family
ID=12991265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5517097A Pending JPH10255492A (ja) | 1997-03-10 | 1997-03-10 | 不揮発性メモリの温度検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10255492A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233189B1 (en) | 1999-06-10 | 2001-05-15 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US6535427B1 (en) | 1999-11-12 | 2003-03-18 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with initialization circuit and control method thereof |
| JP2013214342A (ja) * | 2012-04-02 | 2013-10-17 | Rohm Co Ltd | 半導体記憶装置、車載機器、車両 |
| JP2016012380A (ja) * | 2014-06-27 | 2016-01-21 | 富士通セミコンダクター株式会社 | 不揮発性半導体記憶装置及びその制御方法 |
| CN108109660A (zh) * | 2016-11-24 | 2018-06-01 | 北京兆易创新科技股份有限公司 | 一种存储单元的读取方法及装置 |
-
1997
- 1997-03-10 JP JP5517097A patent/JPH10255492A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233189B1 (en) | 1999-06-10 | 2001-05-15 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US6337825B2 (en) | 1999-06-10 | 2002-01-08 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US6535427B1 (en) | 1999-11-12 | 2003-03-18 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with initialization circuit and control method thereof |
| JP2013214342A (ja) * | 2012-04-02 | 2013-10-17 | Rohm Co Ltd | 半導体記憶装置、車載機器、車両 |
| JP2016012380A (ja) * | 2014-06-27 | 2016-01-21 | 富士通セミコンダクター株式会社 | 不揮発性半導体記憶装置及びその制御方法 |
| CN108109660A (zh) * | 2016-11-24 | 2018-06-01 | 北京兆易创新科技股份有限公司 | 一种存储单元的读取方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6912172B2 (en) | Semiconductor device and method of the semiconductor device | |
| US7203093B2 (en) | Method and apparatus for reading NAND flash memory array | |
| US6930954B2 (en) | Non-volatile semiconductor memory device | |
| EP0239968B1 (en) | Nonvolatile semiconductor memory device | |
| US10825533B2 (en) | Power on fuse read operation in semiconductor storage device and operation method thereof | |
| US9230679B2 (en) | Apparatuses and methods for sensing fuse states | |
| KR100923832B1 (ko) | 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법 | |
| KR20140029090A (ko) | 이-퓨즈 어레이 회로 및 이의 프로그램 방법 | |
| JP5063909B2 (ja) | メモリ装置の消去電圧のディスチャージ方法及びそのディスチャージ回路 | |
| EP1626413B1 (en) | A row decoder for nand memoiries | |
| EP0632464B1 (en) | Method of measuring the current of microcontroller memory cells and relative system | |
| JPH10255492A (ja) | 不揮発性メモリの温度検出装置 | |
| JP2000137992A (ja) | フラッシュメモリ装置及びその検証方法 | |
| JPH04276392A (ja) | 半導体記憶装置 | |
| US6842371B2 (en) | Permanent master block lock in a memory device | |
| JP2013127827A (ja) | 不揮発性半導体記憶装置 | |
| US6259645B1 (en) | Matching loading between sensing reference and memory cell with reduced transistor count in a dual-bank flash memory | |
| US20060268625A1 (en) | Semiconductor integrated circuit and microcomputer | |
| JP3843777B2 (ja) | 半導体記憶装置 | |
| JPH10125100A (ja) | 不揮発性半導体メモリ | |
| JPH10275491A (ja) | 不揮発性メモリの温度検出装置 | |
| US7006387B2 (en) | Semiconductor memory device with adjustable I/O bandwidth | |
| JPH0668686A (ja) | 半導体不揮発性記憶装置 | |
| JPH10275492A (ja) | 不揮発性メモリを用いた温度検出装置 | |
| JP3123983B2 (ja) | 不揮発性半導体記憶装置 |