JPH10254936A - 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路 - Google Patents

論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路

Info

Publication number
JPH10254936A
JPH10254936A JP9058793A JP5879397A JPH10254936A JP H10254936 A JPH10254936 A JP H10254936A JP 9058793 A JP9058793 A JP 9058793A JP 5879397 A JP5879397 A JP 5879397A JP H10254936 A JPH10254936 A JP H10254936A
Authority
JP
Japan
Prior art keywords
circuit
logic
flip
power consumption
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9058793A
Other languages
English (en)
Other versions
JP4077899B2 (ja
Inventor
Tatsuya Saito
達也 斉藤
Masayoshi Yagyu
正義 柳生
Hiroki Yamashita
寛樹 山下
Tsuneyo Chiba
常世 千葉
Masakazu Yamamoto
雅一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP05879397A priority Critical patent/JP4077899B2/ja
Priority to US09/041,121 priority patent/US6330703B1/en
Publication of JPH10254936A publication Critical patent/JPH10254936A/ja
Application granted granted Critical
Publication of JP4077899B2 publication Critical patent/JP4077899B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 動作率変動すなわち消費電力変動を反映した
論理回路の動作テストを行う。 【解決手段】 フリップフロップ回路群１０１、１０２
中のフリップフロップ回路１０４、１０５、１０６、１
０７、及び組合せ回路群１０３中で複数の入力信号端子
A、Bがある論理ゲート回路１０９には制御信号入力端子
Tinを設け、テスト用の制御信号TESTを入力する。制御
信号TESTがローレベル（L）の場合には、通常の論理動
作をするが、ハイレベル（H）の場合には消費電力テス
ト動作を行なう。すなわち、制御信号TESTが入力された
フリップフロップ回路１０４、１０５はD1、D2に与えら
れる入力信号に依らずQ1、Q2の出力はクロックに同期し
てH、Lの切り替えを繰り返し、組合せ回路内の論理ゲー
ト回路１０８、１０９に伝達されるが、制御信号TESTが
入力された論理ゲート回路１０９は論理演算を行なわ
ず、入力された信号の一方に従ってH、Lの切り替えを繰
り返す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体論理回路等
の論理回路に係り、例えば複数のフリップフロップと論
理ゲート回路とからなるマイクロプロセッサやRAM等の
半導体論理回路に係り、論理回路の論理動作を制御する
方法、特に、半導体論理回路の消費電力を任意に制御し
てその値を測定する方法、及びその半導体論理回路の設
計時に消費電力を予測算出する方法に関する。
【０００２】
【従来の技術】マイクロプロセッサ等の半導体論理回路
は、PGA等のパッケージにその電源配線、信号配線を接
続して封止し、それをプリント配線基板等に搭載して電
池等の電源装置を接続し動作させる。この際、論理回路
が正常に動作するためには、LSI内の電源配線の幅や本
数、及びパッケージや基板の電源配線の抵抗やインダク
タンス、容量、さらには電源装置から供給できる総電流
量等を最適な値に設計する必要がある。そのためには、
半導体論理回路が動作する際に消費する電力を正確に予
測する必要がある。
【０００３】この半導体論理回路の消費電力を設計時に
予測する従来技術としては、例えば特開平5-265605号公
報に記載されているように、手計算もしくは論理シミュ
レータを用いる方法が用いられている。図11は、この従
来より用いられている半導体論理回路の設計、作成方法
を示すフローチャートである。
【０００４】まず論理設計段階(a)では、設計しようと
する半導体論理回路の機能や動作周波数や許容消費電力
を定義する機能仕様１１０１に基づいて論理設計１１０
２を行ない、論理設計データ１１０３を作成する。一方
で、この半導体論理回路に使用する半導体デバイスのデ
ータ１１０４から各論理ゲート回路がスイッチングする
際に消費する電力量のデータ１１０５を作成する。また
一方で、この半導体論理回路で実行すべき数種の既知の
プログラム１１０６の動作を解析し、それを元にこの半
導体論理回路の各論理ゲート回路の平均的な動作率のデ
ータ１１０７を作成する。これら論理設計データ１１０
３、消費電力データ１１０５、平均動作率データ１１０
７から、手作業もしくは計算プログラムによって機能確
認１１０８及び消費電力計算１１０９を行なう。その結
果が上記機能仕様１１０１で定義した機能、消費電力を
満足しない場合（NG1）には、その情報をフィードバッ
クして論理設計１１０２をやり直し、論理設計データ１
１０３を修正する。こうして機能確認１１０８、消費電
力計算１１０９の結果が上記機能仕様１１０１で定義し
た機能、消費電力を満足する（OK1）まで繰り返す。
【０００５】次のレイアウト設計段階(b)では、上記論
理設計データ１１０３を元にレイアウト設計１１１０を
行ない、物理設計データ１１１１を作成する。一方、こ
の半導体論理回路で実行すべき数種の既知のプログラム
１１０６から代表的な動作を抽出し、この半導体論理回
路の動作テストに用いるテストプログラム１１１２を作
成する。この物理設計データ１１１１、上記半導体デバ
イスのデータ１１０４、上記テストプログラムのデータ
１１１２から、論理シミュレータ等の計算プログラムに
よって詳細機能テスト１１１３、詳細消費電力計算１１
１４を行なう。その結果が上記機能仕様１１０１で定義
した機能、消費電力を満足しない場合（NG2）には、そ
の情報をフィードバックして論理設計１１０２をやり直
し論理設計データ１１０３を修正するか、又はレイアウ
ト設計１１１０をやり直し物理設計データ１１１１を修
正する。こうして詳細機能テスト１１１３、詳細消費電
力計算１１１４の結果が上記機能仕様１１０１で定義し
た機能、消費電力を満足する（OK2）まで繰り返す。
【０００６】最後の半導体チップ作成段階(c)では、上
記物理設計データ１１１１を元に半導体チップ作成１１
１５を行ない、出来上がった半導体論理回路１１１６で
上記テストプログラム１１１２を動かして機能動作テス
ト１１１７、消費電力測定１１１８を行なう。それらの
結果が上記機能仕様１１０１で定義した機能、消費電力
を満足しない場合（NG3）には、半導体チップ作成１１
１５をやり直すか、必要な場合は上記と同様にその情報
をフィードバックして論理設計１１０２をやり直し論理
設計データ１１０３を修正するか、又はレイアウト設計
１１１０をやり直し物理設計データ１１１１を修正す
る。こうして機能動作テスト１１１７、消費電力測定１
１１８の結果が上記機能仕様１１０１で定義した機能、
消費電力を満足した（OK3）チップを良品の半導体論理
回路１１１９とする。
【０００７】
【発明が解決しようとする課題】上記従来技術では、論
理設計段階(a)で既知のプログラムから仮定した平均的
な動作率を元に半導体論理回路の消費電力を算出して設
計しているため、例えば回路が動作中にその動作率が短
時間に大きく変化する場合の消費電力変動を考慮した設
計が出来ない。
【０００８】また、上記動作率変動は半導体論理回路で
実際のプログラムを動作させた場合にしばしば起こりう
るので、レイアウト設計段階(b)での消費電力計算や半
導体チップ試作段階(c)での消費電力測定を行なう際に
は、上記動作率変動を反映したテストプログラムを用い
る必要があるが、半導体論理回路が複雑になるにつれて
その作成が難しくなり、起こりうるあらゆる場合を想定
したテストプログラムを作成して動作テストを行なうこ
とが現実的には不可能になっている。
【０００９】このため、動作テスト時に消費電力が機能
仕様を満たしていることを確認した半導体論理回路であ
っても、実際に種々のプログラムを動かしてみると、想
定外の動作率変動が発生し、電源からの電力供給が追い
つかなくなり、動作不良が生じてしまう。
【００１０】この動作率変動による急激な消費電力変動
が起こる理由を図１２、図１３で説明する。図１２は、
フリップフロップ回路群１２０１、１２０２と、その間
に接続された複数の論理ゲート回路で構成される組合せ
回路群１２０３とからなる、一般的な半導体論理回路の
構成例を示す図である。フリップフロップ回路１２０
４、１２０５のクロック端子Ckにクロック信号CLOCKが
入力されると入力端子D1、D2に与えられた信号をラッチ
し、それぞれ出力端子Q1、Q2に出力する。その信号は組
合せ回路内の論理ゲート回路１２０８、１２０９、１２
０１０を伝達して論理演算を行ない、フリップフロップ
回路１２０６、１２０７の入力端子D3、D4に到達する。
【００１１】図１３は、図１２の回路を伝達する信号
と、その際に図１２の回路が消費する電力の変動例を示
した図である。このように、入力端子D1、D2に与えられ
る信号のパターンによってフリップフロップ回路１２０
４、１２０５や論理ゲート回路１２０８、１２０９、１
２０１０が切り替わる頻度、すなわち動作率が大きく変
化し、それによって消費電力も変動する。ここではデー
タの１例を示したが、実際にはあらゆるデータパターン
が考えられるので、それらの組合せによってどのような
消費電力変動が生じるかは全く予想できない。よって、
動作テスト時に消費電力変動の大きい入力データを作成
すること、すなわち消費電力変動の大きいプログラムを
作成することは現実的には不可能である。
【００１２】本発明の目的は、この従来技術の課題を解
決し、上記動作率変動すなわち消費電力変動を考慮した
半導体論理回路等の設計及び消費電力算出を可能とする
こと、及び上記消費電力変動を反映できる半導体論理回
路等の動作テストを実現して動作不良の少ない半導体論
理回路を提供することである。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体論理回路では、(1)論理情報を保持
する複数のフリップフロップ回路群と、それらフリップ
フロップ回路群の間に接続され論理演算を行なう複数の
論理ゲート回路から構成される組合せ回路群と、そのフ
リップフロップ回路群及び組合せ回路群にクロック信号
を供給するクロック回路とからなる半導体論理回路にお
いて、そのフリップフロップ回路又は論理ゲート回路に
与える制御信号によってそれらの回路構成及び動作率を
設定でき、その消費電力を任意の値に制御できることを
特徴とする。また、(2)前記フリップフロップ回路群及
び組合せ回路群が複数の回路ブロックを構成してなり、
その任意の回路ブロックに個別に制御信号を与えること
によって、回路ブロック単位にその消費電力が設定でき
ることを特徴とする。また、(3)前記フリップフロップ
回路群が制御信号入力を有し、その制御信号が入力され
ることによってそのフリップフロップ群が、クロック信
号の入力の度に出力信号が反転するトリガーフリップフ
ロップ群に変化することを特徴とする。また、(4)前記
フリップフロップ回路群が制御信号入力を有し、その制
御信号が入力されることによってそのフリップフロップ
群が、入力されるクロック信号をそのまままたは反転し
て出力するバッファ回路群に変化することを特徴とす
る。また、(5)前記フリップフロップ回路群が制御信号
入力を有し、その制御信号が入力されることによってそ
のフリップフロップ群が、その出力信号がハイレベルと
ローレベルを繰り返すパルス発生回路群に変化すること
を特徴とする。また、(6)前記フリップフロップ回路群
が制御信号入力を持つダミー回路群を有し、その制御信
号が入力されることによってそのフリップフロップ群に
ダミー回路群が接続されることを特徴とする。また、
(7)前記組合せ回路群が制御信号入力を有し、その制御
信号が入力されることによってその組合せ回路群が、入
力されるいずれか一つの論理信号をそのままもしくは反
転して出力する、バッファ回路群もしくはインバータ回
路群に変化することを特徴とする。また、(8)前記組合
せ回路群が制御信号入力を有すダイナミック回路であ
り、その制御信号が入力されることによってその組合せ
回路群が論理評価期間にローレベルを出力するよう固定
されることを特徴とする。
【００１４】また、本発明の半導体論理回路の消費電力
算出方法では、(9)論理情報を保持する複数のフリップ
フロップ回路群と、そのフリップフロップ回路群の間に
接続され論理演算を行なう複数の論理ゲート回路からな
る組合せ回路群と、そのフリップフロップ回路群及び組
合せ回路群にクロック信号を供給するクロック回路とか
らなる半導体論理回路を作成する際の論理設計データも
しくはレイアウト設計データなどの物理設計データを用
い、シミュレーションによってその消費電力を計算する
半導体論理回路の消費電力算出方法において、上記シミ
ュレーション時には上記設計データ中のフリップフロッ
プ回路又は論理ゲート回路を、任意の動作率が設定可能
な消費電力計算用回路に置き換え、その消費電力計算を
行なうことを特徴とする。また、(10)前記フリップフロ
ップ回路群及び組合せ回路群が複数の回路ブロックを構
成してなり、上記シミュレーション時にはその設計デー
タ中のフリップフロップ回路又は論理ゲート回路を、任
意の動作率が設定可能な消費電力計算用回路に回路ブロ
ック単位で置き換え、回路ブロック単位に消費電力計算
が可能であることを特徴とする。また、(11)上記シミュ
レーション時には、上記フリップフロップ回路群をクロ
ック信号の入力の度に出力信号が反転するトリガーフリ
ップフロップ群に置き換え、消費電力計算を行なうこと
を特徴とする。また、(12)上記シミュレーション時に
は、前記フリップフロップ群を入力されるクロック信号
をそのままもしくは反転して出力するバッファ回路群も
しくはインバータ回路群に置き換え、消費電力計算を行
なうことを特徴とする。また、(13)上記シミュレーショ
ン時には、前記フリップフロップ回路群をその出力信号
がハイレベルとローレベルを繰り返すパルス発生回路群
に置き換え、消費電力計算を行なうことを特徴とする。
また、(14上記シミュレーション時には、前記フリップ
フロップ回路群にダミー回路群が接続されているようデ
ータを置き換え、消費電力計算を行なうことを特徴とす
る。また、(15)上記シミュレーション時には、前記組合
せ回路群中の論理ゲート回路を入力されるいずれか一つ
の論理信号をそのままもしくは反転して出力するバッフ
ァ回路群もしくはインバータ回路群に置き換え、消費電
力計算を行なうことを特徴とする。また、(16)前記組合
せ回路群が制御信号入力を有すダイナミック回路であ
り、上記シミュレーション時には、その組合せ回路群中
の論理ゲート回路が論理評価期間にローレベルを出力す
るようデータを置き換え、消費電力計算を行なうことを
特徴とする。
【００１５】
【発明の実施の形態】以下、本発明の実施形態を、例を
用いて図面により詳細に説明する。
【００１６】図１は、フリップフロップ回路群１０１、
１０２と、その間に接続された複数の論理ゲート回路で
構成される組合せ回路群１０３とからなる、本発明の半
導体論理回路の基本構成である。フリップフロップ回路
群１０１、１０２中のフリップフロップ回路１０４、１
０５、１０６、１０７、及び組合せ回路群１０３中で複
数の入力信号端子A、Bがある論理ゲート回路１０９には
制御信号入力端子Tinが備えられており、制御信号TEST
が入力されている。
【００１７】本発明では、制御信号TESTがローレベルの
場合には、従来の半導体論理回路と同様に動作する。す
なわち、フリップフロップ回路１０４、１０５のクロッ
ク端子Ckにクロック信号CLOCKが入力されると入力端子D
1、D2に与えられた信号をラッチし、それぞれ出力端子Q
1、Q2に出力する。その信号は組合せ回路内の論理ゲー
ト回路１０８、１０９、１１０を伝達して論理演算を行
ない、フリップフロップ回路１０６、１０７の入力端子
D3、D4に到達する。一方、制御信号TESTがハイレベルの
場合には消費電力テスト動作を行なう。すなわち、制御
信号TESTが入力されたフリップフロップ回路１０４、１
０５は入力端子D1、D2に与えられる信号に依らずQ1、Q2
の出力はハイレベル、ローレベルの切り替えを繰り返
す。その信号は組合せ回路内の論理ゲート１０８、１０
９、１１０に伝達されるが、制御信号TESTが入力された
論理ゲート１０９は論理演算を行なわず、入力された信
号の一方Aに従ってその出力Oはハイレベル、ローレベル
の切り替えを繰り返す。なお、入力が１つしかない論理
ゲート１０８、１１０は通常の動作状態でも入力された
信号に従ってその出力はハイレベル、ローレベルの切り
替えを繰り返すので、制御信号TESTを与える必要がなく
接続は省略できる。
【００１８】図２、図３は、この図１の回路を伝達する
信号と、その際に図１の回路が消費する電力の変動の一
例を示した図であり、図２は制御信号TESTがローレベル
の場合、図３は制御信号TESTがハイレベルの場合であ
る。このように、制御信号TESTがローレベルの場合には
通常動作と同様なので、フリップフロップ回路１０４、
１０５や論理ゲート回路１０８、１０９、１１０の動作
率の変動すなわち消費電力の変動は入力端子D1、D2に与
えられる信号のパターンに依存する。一方制御信号TEST
がハイレベルの場合には、フリップフロップ回路１０
４、１０５や論理ゲート回路１０８、１０９、１１０は
常にハイレベル、ローレベルの切り替えを繰り返すの
で、その動作率は与えられる信号のパターンに依存する
ことなく最大になる。本発明は、制御信号をハイレベル
としたフリップフロップ群及び組合せ回路群を単位とし
て、その消費電力を最大に設定できる点に特徴がある。
【００１９】本発明の原理によれば、対象とする半導体
論理回路全体を複数の回路ブロックに分け、そのブロッ
ク単位に制御信号を与えてそのブロックの動作率を最大
に設定することで、その半導体論理回路全体の消費電力
を任意に制御することができる。例えば、ある半導体論
理回路をほぼ同じ回路数の10個のブロックに分け、その
個々のブロックに個別に制御信号を与えることによっ
て、その半導体論理回路全体の消費電力を制御信号の操
作により0%〜100%の間で約10%刻みで任意に設定でき
る。
【００２０】本発明を用いれば、半導体論理回路の半導
体チップ作成段階での消費電力測定において、テストプ
ログラムに寄らずにその動作率を所望の値にでき、また
急激な動作率の変化等も任意に設定できるので、その半
導体論理回路の動作率と消費電力との関係を明確にで
き、動作不良の低減及び品質の保証に寄与できる。
【００２１】以下、制御信号が与えられることによって
その動作率を制御できる、本発明のフリップフロップ回
路及び論理ゲート回路の具体例について説明する。
【００２２】図４は、制御信号Tinが与えられることに
よって、通常のマスタースレーブフリップフロップがト
リガーフリップフロップとなる、本発明にもとずくフリ
ップフロップ回路の一例である。この回路では、通常動
作ではデータ入力Dがスレーブフリップフロップの入力
となるが、制御信号Tinがハイレベルになるとマスター
フリップフロップの出力Qの反転信号をフィードバック
して入力するよう切り替わる。この構成を採ることによ
って、制御信号Tinがハイレベルの場合にはクロック信
号が入力される度に出力信号がハイレベルとローレベル
を繰り返すので、上記トリガーフリップフロップとして
用いることができる。
【００２３】図５は、制御信号Tinが与えられることに
よって、通常のマスタースレーブフリップフロップがク
ロック信号をそのまま出力するバッファ回路となる、本
発明のフリップフロップ回路の他の一例である。この回
路は、通常はマスタースレーブフリップフロップ回路と
して動作するが、制御信号Tinがハイレベルになるとフ
リップフロップ回路部分に与えられるクロック信号が停
止され、代わりに出力部にクロック信号が直接接続され
る。この構成を採ることによって、制御信号Tinがハイ
レベルの場合にはクロック信号がそのまま出力され、出
力信号がハイレベルとローレベルを繰り返すので、上記
本発明のフリップフロップとして用いることができる。
この場合、クロック信号の周波数は通常信号の２倍なの
で、出力信号がハイレベルとローレベルを繰り返す周波
数は通常動作の２倍となるので、動作率、すなわち消費
電力も通常動作の２倍の値に設定できる。
【００２４】図６は、制御信号Tinが与えられることに
よって、通常のマスタースレーブフリップフロップがパ
ルス発生回路となる、本発明のフリップフロップ回路の
他の一例である。この回路は、通常はマスタースレーブ
フリップフロップ回路として動作するが、制御信号Tin
がハイレベルになるとフリップフロップ回路部分に与え
られるクロック信号が停止され、代わりにマスターフリ
ップフロップ部がリング発振器となる。この構成を採る
ことによって、制御信号Tinがハイレベルの場合にはリ
ング発振器の信号が出力され、出力信号がハイレベルと
ローレベルを繰り返すので、上記本発明のフリップフロ
ップとして用いることができる。この場合、出力信号が
ハイレベルとローレベルを繰り返す周波数はリング発振
器の発振周波数となるので、その周波数を任意に設定す
ることで動作率、すなわち消費電力を任意の値に設定で
きる。
【００２５】図７は、制御信号Tinが与えられることに
よって、フリップフロップ回路にダミー回路群が接続さ
れる、本発明の他の一例である。この回路は、通常の動
作でフリップフロップの出力信号を受けて動作する組合
せ回路群に加えて、制御信号Tinがハイレベルになると
フリップフロップ回路の出力にダミー回路群が接続さ
れ、フリップフロップの出力信号を受けて上記組合せ回
路群と同時に動作する。この構成を採ることによって、
制御信号Tinがハイレベルの場合には出力信号がハイレ
ベルとローレベルを繰り返す回路数が通常の動作時より
増加するので、その増加数を任意に設定することで動作
率、すなわち消費電力を任意の値に設定できる。
【００２６】図８は、制御信号Tinが与えられることに
よって、通常の論理ゲート回路がある一つの入力信号を
反転して出力するインバータ回路となる、本発明の論理
ゲート回路の一例である。この回路は、通常はA、B２入
力のNANDゲート回路として動作するが、制御信号Tinが
ハイレベルになるとB側の入力信号が抑止され、A側の入
力信号の反転を出力するインバータ回路となる。この構
成を採ることによって、制御信号Tinがハイレベルの場
合にはA側の入力信号のハイレベルとローレベルの繰り
返しに合わせて、出力信号がハイレベルとローレベルを
繰り返すので、上記本発明の論理ゲート回路として用い
ることができる。ここでは、２入力NANDゲートを例に説
明したが、NORゲート等他の論理ゲートの場合、及び３
入力以上の多入力の論理ゲートの場合も、同様の構成に
よって本発明の論理ゲート回路が実現できる。
【００２７】なお、組合せ回路群がダイナミック回路の
原理を用いる論理ゲートから構成される場合は、本発明
の実施形態は異なる。ダイナミック回路の場合、プリチ
ャージ期間において電荷をプリチャージすることによっ
て出力信号を一旦ハイレベルとし、論理評価期間におい
て、入力信号の演算結果がローレベルの場合はその電荷
を放電して出力をローレベルとするが、入力信号の演算
結果がハイレベルの場合は電荷の放電は行なわれず出力
はハイレベルのままとなる。この動作が繰り返されるの
で、すなわちダイナミック回路では、論理評価期間に出
力信号が常にローレベルの場合、常に電荷の充放電が繰
り返され消費電力が最も大きくなる。よって本発明をダ
イナミック回路に適用する場合には、制御信号Tinが入
力された場合に常に出力がローレベルとなるよう、回路
を構成すればよい。
【００２８】図９は、制御信号Tinが与えられることに
よって、ダイナミック回路構成である通常の論理ゲート
回路が論理評価期間に常にローレベルを出力する回路と
なる、本発明の論理ゲート回路の一例である。この回路
は、通常はA、B２入力のNANDゲート回路として動作する
が、制御信号TinがハイレベルになるとFET素子Xが導通
し論理評価期間に常にローレベルを出力する回路とな
る。この構成を採ることによって、制御信号Tinがハイ
レベルの場合には、プリチャージ期間に電荷がプリチャ
ージされ出力がハイレベルになり、論理評価期間に電荷
が放電され出力がローレベルとなり、それを繰り返すの
で、上記本発明の論理ゲート回路として用いることがで
きる。ここでは、２入力NANDゲートを例に説明したが、
NORゲート等他の論理ゲートの場合、及び３入力以上の
多入力のダイナミック回路構成の論理ゲートの場合も、
同様の構成によって本発明の論理ゲート回路が実現でき
る。
【００２９】また、半導体論理回路の設計時に論理シミ
ュレーション等によって消費電力計算を行なう際に、本
発明を適用することによって、その消費電力を容易に計
算することが可能となる。図１０は、半導体論理回路の
設計、作成方法に本発明を適用した場合を示すフローチ
ャートである。設計全体の流れは従来技術の項で説明し
たものと同様である。ただし本発明では、消費電力計算
を行なう際には、論理設計データ１００３又は物理設計
データ１０１１中のフリップフロップ回路及び論理ゲー
ト回路を、任意の動作率が設定可能な消費電力計算用回
路に置き換えた消費電力計算用論理設計データ１０２０
又は消費電力計算用物理設計データ１０２１をあらかじ
め作成し、消費電力計算１００９又は詳細消費電力計算
１０１４を行なう。この際の消費電力計算用回路として
は、例えばある一定時間内に所望の回数だけハイレベ
ル、ローレベルを繰り返す回路を作成してフリップフロ
ップ回路と置き換えて用いればよい。また論理演算を行
なわず入力された信号の一方に従ってその出力がハイレ
ベル、ローレベルの切替を行なう回路を作成して論理ゲ
ート回路と置き換えて用いればよい。これによって、急
激な動作率の変化等も任意に設定できるので、設計すべ
き半導体論理回路の動作率を所望の値にでき、その消費
電力を計算により高精度で予測できる。よって、半導体
論理回路自体の設計が容易になるばかりではなく、その
半導体論理回路を搭載するパッケージや配線基板、電源
供給に用いる電源回路等の設計が容易となる。なお、上
記消費電力計算用データ１０２０、１０２１は本来の半
導体論理回路の作成には用いず、置き換えを行なってい
ない元のデータ１００３、１０１０を用いるので半導体
論理回路チップの作成自体への影響はない。
【００３０】本発明の原理によれば、対象とする半導体
論理回路全体を複数の回路ブロックに分け、そのブロッ
ク単位に消費電力計算用回路に置き換えてそのブロック
の動作率を所望の値に設定することで、その半導体論理
回路全体の消費電力計算を任意に行なうことができる。
例えばある半導体論理回路をほぼ同じ回路数の10個のブ
ロックに分け、その個々のブロックを個別に消費電力計
算用回路に置き換えることによって、その半導体論理回
路全体の動作率を0%〜100%の間で約10%刻みで任意に設
定し、その動作率での消費電力を計算により推定するこ
とができる。
【００３１】以下、フリップフロップ回路と置き換える
ことで任意の動作率の設定が可能な、本発明の消費電力
計算用回路の具体例について説明する。例えば、フリッ
プフロップ回路をトリガーフリップフロップ回路に置き
換えれば、クロック信号が入力される度に出力信号がハ
イレベルとローレベルを繰り返すので、その置き換えた
フリップフロップ部及びその出力に接続された論理ゲー
ト回路の動作率を100%に設定できる。また、フリップフ
ロップ回路を、クロック信号をそのまま出力するバッフ
ァ回路に置き換えれば、クロック信号に合わせて出力信
号がハイレベルとローレベルを繰り返すこととなる。ク
ロック信号の周波数は通常の論理信号の２倍なので、こ
れによりその置き換えたフリップフロップ部及びその出
力に接続された論理ゲート回路の動作率を200%に設定で
きる。また、フリップフロップ回路を所望の発振周波数
のパルス発振回路に置き換えれば、その発振周波数に合
わせて出力信号がハイレベルとローレベルを繰り返すこ
ととなり、その置き換えたフリップフロップ部及びその
出力に接続された論理ゲート回路の動作率を任意に設定
できる。また、フリップフロップ回路の出力にダミー回
路群を追加すれば、その回路がフリップフロップの出力
信号を受けてハイレベルとローレベルを繰り返すことと
なり、そのフリップフロップ回路の出力に接続された論
理ゲート回路の動作率を増加させたことと等価な効果が
ある。
【００３２】次に、論理ゲート回路と置き換えることで
任意の動作率の設定が可能な、本発明の消費電力計算用
回路の具体例について説明する。例えば、２つ以上の入
力を持つ論理ゲート回路を、常に一つの入力信号の反転
を出力するインバータ回路に置き換えれば、その入力信
号のハイレベルとローレベルの繰り返しに合わせて出力
信号がハイレベルとローレベルを繰り返すので、その動
作率を100%に設定できる。なお、論理ゲート回路がダイ
ナミック回路構成の場合は、論理評価期間にその出力が
常にローレベルとなるような回路に置き換えれば、プリ
チャージ期間にプリチャージされた電荷が論理評価期間
に必ず放電されるので、その動作率を100%に設定でき
る。
【００３３】
【発明の効果】本発明によれば、半導体論理回路の設計
時の消費電力予測、及び試作時の消費電力テストにおい
て、動作率変動すなわち消費電力変動を任意に設定して
消費電力計算又は実測が可能となるので、動作不良の少
ない半導体論理回路が実現できる。
【図面の簡単な説明】
【図１】本発明に基ずく半導体論理回路の基本構成例を
示す図。
【図２】図１の半導体論理回路の通常時の動作とその時
の動作率、消費電力を説明する図。
【図３】図１の半導体論理回路の消費電力テスト時の動
作とその時の動作率、消費電力を説明する図。
【図４】図１のフリップフロップ回路の第１の構成例を
示す図。
【図５】図１のフリップフロップ回路の第２の構成例を
示す図。
【図６】図１のフリップフロップ回路の第３の構成例を
示す図。
【図７】図１のフリップフロップ回路の第４の構成例を
示す図。
【図８】図１の論理ゲート回路１０９の第１の構成例を
示す図。
【図９】図１の論理ゲート回路１０９の第２の構成例を
示す図。
【図１０】本発明にもとずくシミュレーションによって
半導体論理回路の消費電力を計算する処理の手順を示す
フローチャート。
【図１１】従来の方法で半導体論理回路の消費電力を計
算する処理の手順を示すフローチャート。
【図１２】従来の半導体論理回路の構成例を示す図。
【図１３】従来の半導体論理回路の動作とその時の動作
率、消費電力を説明する図。
【符号の説明】
101, 102, 1201, 1202 フリップフロップ回路
群 103, 1203 組合せ回路群 104, 105, 106,107 1204, 1205, 1206, 1207 フリップフロップ回路 108, 110, 1208, 1210 インバータ回路 109,1209 ２入力NAND回路 TEST テスト信号 CLOCK クロック信号 D1, D2, D3, D4 データ入力端子 Tin テスト信号入力端子 Ck クロック入力端子 Q1, Q2, Q3, Q4 データ出力端子 Q データ出力端子 QB 反転データ出力端子 A, B データ入力端子 O データ出力端子 CK クロック入力端子 CKB 反転クロック入力端子 1001, 1101 機能仕様 1002, 1102 論理設計 1003, 1103 論理設計データ 1004, 1104 半導体デバイスデータ 1005, 1105 消費電力データ 1006, 1106 既知のプログラム 1007, 1107 動作率のデータ 1008, 1108 機能確認 1009, 1109 消費電力計算 1010, 1110 レイアウト設計 1011, 1111 物理設計データ 1012, 1112 テストプログラム 1013, 1113 詳細機能テスト 1014, 1114 詳細消費電力計算 1015, 1115 半導体チップ作成 1016, 1116 半導体論理回路 1017, 1117 機能動作テスト 1018, 1118 消費電力測定 1019, 1119 良品半導体論理回路 1020 消費電力計算用論理設
計データ 1021 消費電力計算用物理設
計データ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０３Ｋ 19/00 Ｈ０１Ｌ 21/82 Ｃ (72)発明者 千葉 常世 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 山本 雅一 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】論理演算を行う複数の論理ゲート回路と、
    該論理ゲート回路にクロック信号を供給するクロック回
    路とからなる論理回路の論理動作制御方法であって、該
    論理ゲート回路の動作テストを行うための制御信号によ
    り該論理ゲート回路の動作率を設定し、設定した動作率
    に従って該論理ゲート回路を動作させることを特徴とす
    る論理回路の論理動作制御方法。
  2. 【請求項２】論理演算を行う複数の論理ゲート回路と、
    該論理ゲート回路にクロック信号を供給するクロック回
    路とからなる論理回路の消費電力制御方法であって、該
    論理ゲート回路の動作テストを行うための制御信号によ
    り該論理ゲート回路の動作率を設定し、設定した動作率
    に従って該論理ゲート回路を動作させたときの消費電力
    を測定することを特徴とする論理回路の消費電力制御方
    法。
  3. 【請求項３】論理情報を保持する複数のフリップフロッ
    プ回路からなるフリップフロップ回路群と、該フリップ
    フロップ回路群の間に接続され論理演算を行なう複数の
    論理ゲート回路から構成される組合せ回路群と、該フリ
    ップフロップ回路群及び組合せ回路群にクロック信号を
    供給するクロック回路とを備えた半導体論理回路の消費
    電力制御方法であって、該フリップフロップ回路及び論
    理ゲート回路のすくなくとも一方に該回路の動作テスト
    を行うための制御信号を与えて該回路の構成及び動作率
    を設定し、設定した構成及び動作率に従って該回路を動
    作させたときの消費電力を測定することを特徴とする半
    導体論理回路の消費電力制御方法。
  4. 【請求項４】前記設定する処理は、前記フリップフロッ
    プ回路及び組合せ回路をそれぞれ複数の回路ブロックに
    分割する処理と、分割した回路ブロック毎に前記制御信
    号を与えて該回路ブロックの構成及び動作率を設定する
    処理とからなる請求項３記載の半導体論理回路の消費電
    力制御方法。
  5. 【請求項５】前記設定する処理は、前記制御信号によっ
    て前記フリップフロップ回路群を、クロック信号の入力
    の度に出力信号が反転するトリガーフリップフロップ回
    路群に変化させる処理からなる請求項３記載の半導体論
    理回路の消費電力制御方法。
  6. 【請求項６】前記設定する処理は、前記制御信号によっ
    て前記フリップフロップ回路群を、入力されるクロック
    信号をそのまままたは反転して出力するバッファ回路群
    またはインバータ回路群に変化させる処理からなる請求
    項３記載の半導体論理回路の消費電力制御方法。
  7. 【請求項７】前記設定する処理は、前記制御信号によっ
    て前記フリップフロップ回路群を、その出力信号がハイ
    レベルとローレベルを繰り返すパルス発生回路群に変化
    させる処理からなる請求項３記載の半導体論理回路の消
    費電力制御方法。
  8. 【請求項８】前記設定する処理は、前記制御信号によっ
    て前記フリップフロップ回路群に、テスト信号入力部内
    蔵のダミー回路群を接続する処理からなる請求項３記載
    の半導体論理回路の消費電力制御方法。
  9. 【請求項９】前記設定する処理は、前記制御信号によっ
    て前記組合せ回路群を、入力されるいずれか一つの論理
    信号をそのまままたは反転して出力するバッファ回路群
    またはインバータ回路群に変化させる処理からなる請求
    項３記載の半導体論理回路の消費電力制御方法。
  10. 【請求項１０】前記設定する処理は、ダイナミック回路
    の原理に基ずく論理ゲート回路からなる前記組合せ回路
    群に前記制御信号を入力させて該組合せ回路群の論理評
    価期間における出力をローレベルに固定する処理からな
    る請求項３記載の半導体論理回路の消費電力制御方法。
  11. 【請求項１１】論理情報を保持する複数のフリップフロ
    ップ回路からなるフリップフロップ回路群と、該フリッ
    プフロップ回路群の間に接続され論理演算を行なう複数
    の論理ゲート回路からなる組合せ回路群と、該フリップ
    フロップ回路群及び組合せ回路群にクロック信号を供給
    するクロック回路とからなる半導体論理回路を設計する
    ための論理設計データ及び物理設計データを用い、論理
    シミュレーションによって該半導体論理回路の消費電力
    を算出する方法であって、前記論理設計データ及び物理
    設計データ中のフリップフロップ回路又は論理ゲート回
    路に対応するデータを、任意の動作率が設定可能な消費
    電力計算用回路に対応するデータに置き換え、置き換え
    たデータから消費電力計算用論理設計データ及び消費電
    力計算用物理設計データを作成し、作成したデータに基
    き消費電力を算出することを特徴とする半導体論理回路
    の消費電力算出方法。
  12. 【請求項１２】前記置き換える処理は、前記フリップフ
    ロップ回路群及び組合せ回路群をそれぞれ複数の回路ブ
    ロックに分割する処理と、分割した回路ブロック毎に前
    記論理設計データ及び物理設計データ中のフリップフロ
    ップ回路又は論理ゲート回路に対応するデータを、任意
    の動作率が設定可能な消費電力計算用回路に対応するデ
    ータに置き換える処理とからなる請求項１１記載の半導
    体論理回路の消費電力算出方法。
  13. 【請求項１３】前記置き換える処理は、前記フリップフ
    ロップ回路群に対応するデータをクロック信号の入力の
    度に出力信号が反転するトリガーフリップフロップに対
    応するデータに置き換える処理からなる請求項１１記載
    の半導体論理回路の消費電力算出方法。
  14. 【請求項１４】前記置き換える処理は、前記フリップフ
    ロップ回路群に対応するデータを入力されるクロック信
    号をそのまままたは反転して出力するバッファ回路また
    はインバータ回路に対応するデータに置き換える処理か
    らなる請求項１１記載の半導体論理回路の消費電力算出
    方法。
  15. 【請求項１５】前記置き換える処理は、前記フリップフ
    ロップ回路群に対応するデータをその出力信号がハイレ
    ベルとローレベルを繰り返すパルス発生回路に対応する
    データに置き換える処理からなる請求項１１記載の半導
    体論理回路の消費電力算出方法。
  16. 【請求項１６】前記置き換える処理は、前記フリップフ
    ロップ回路群に対応するデータを該回路にダミー回路が
    接続されている構成に対応するデータに置き換える処理
    からなる請求項１１記載の半導体論理回路の消費電力算
    出方法。
  17. 【請求項１７】前記置き換える処理は、前記組合せ回路
    群中の論理ゲート回路に対応するデータを該論理ゲート
    回路に入力されるいずれか一つの論理信号をそのままま
    たは反転して出力するバッファ回路群またはインバータ
    回路群に対応するデータに置き換える処理からなる請求
    項１１記載の半導体論理回路の消費電力算出方法。
  18. 【請求項１８】前記置き換える処理は、ダイナミック回
    路の原理に基ずく論理ゲート回路からなる前記組合せ回
    路群に対応するデータを、該組み合わせ回路群の論理評
    価期間における該論理ゲート回路の出力がローレベルに
    固定されるようなデータに置き換える処理からなる請求
    項１１記載の半導体論理回路の消費電力算出方法。
  19. 【請求項１９】論理情報を保持する複数のフリップフロ
    ップ回路からなるフリップフロップ回路群と、該フリッ
    プフロップ回路群の間に接続され論理演算を行なう複数
    の論理ゲート回路から構成される組合せ回路群と、該フ
    リップフロップ回路群及び組合せ回路群にクロック信号
    を供給するクロック回路と、該フリップフロップ回路及
    び論理ゲート回路の入力側に設けられ該回路の構成及び
    動作率を設定し該回路の動作テストを行うための制御信
    号を与える入力端子とを備えたことを特徴とする半導体
    論理回路。
JP05879397A 1997-03-13 1997-03-13 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路 Expired - Fee Related JP4077899B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05879397A JP4077899B2 (ja) 1997-03-13 1997-03-13 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路
US09/041,121 US6330703B1 (en) 1997-03-13 1998-03-12 Method and circuit for determining the power consumption requirements for a semiconductor logic circuit and designing the circuit accordingly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05879397A JP4077899B2 (ja) 1997-03-13 1997-03-13 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路

Publications (2)

Publication Number Publication Date
JPH10254936A true JPH10254936A (ja) 1998-09-25
JP4077899B2 JP4077899B2 (ja) 2008-04-23

Family

ID=13094465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05879397A Expired - Fee Related JP4077899B2 (ja) 1997-03-13 1997-03-13 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路

Country Status (2)

Country Link
US (1) US6330703B1 (ja)
JP (1) JP4077899B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336022A (ja) * 2003-04-11 2004-11-25 Applied Materials Inc 集積回路製造プロセスにおいて設計意図をキャプチャして使用する方法および装置
WO2007037017A1 (ja) * 2005-09-29 2007-04-05 Fujitsu Limited 消費電力解析方法及び消費電力解析装置
JP2009237700A (ja) * 2008-03-26 2009-10-15 Fujitsu Ltd システムｌｓｉの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949689A (en) * 1996-10-29 1999-09-07 Synopsys, Inc. Path dependent power modeling
JP4428489B2 (ja) * 1999-08-23 2010-03-10 パナソニック株式会社 集積回路装置及びそのテスト方法
US6745379B2 (en) * 2001-08-23 2004-06-01 Cadence Design Systems, Inc. Method and apparatus for identifying propagation for routes with diagonal edges
JP3983090B2 (ja) * 2002-04-24 2007-09-26 Ｎｅｃエレクトロニクス株式会社 電源電圧変動解析装置及びそれに用いる電源電圧変動解析方法並びにそのプログラム
US7366932B2 (en) 2002-10-30 2008-04-29 Stmicroelectronics, Inc. Method and apparatus to adapt the clock rate of a programmable coprocessor for optimal performance and power dissipation
JP3900126B2 (ja) * 2003-08-18 2007-04-04 ソニー株式会社 論理処理回路、半導体デバイス及び論理処理装置
US7086019B2 (en) * 2003-08-25 2006-08-01 Hewlett-Packard Development Company, L.P. Systems and methods for determining activity factors of a circuit design
US20050050492A1 (en) * 2003-08-25 2005-03-03 Keller S. Brandon Systems and methods for performing circuit analysis on a circuit design
US7062727B2 (en) * 2003-08-25 2006-06-13 Hewlett-Packard Development Company, L.P. Computer aided design systems and methods with reduced memory utilization
US20050050485A1 (en) * 2003-08-25 2005-03-03 Keller S. Brandon Systems and methods for identifying data sources associated with a circuit design
US20050050503A1 (en) * 2003-08-25 2005-03-03 Keller S. Brandon Systems and methods for establishing data model consistency of computer aided design tools
US7058908B2 (en) * 2003-08-25 2006-06-06 Hewlett-Packard Development Company, L.P. Systems and methods utilizing fast analysis information during detailed analysis of a circuit design
US20050050483A1 (en) * 2003-08-25 2005-03-03 Keller S. Brandon System and method analyzing design elements in computer aided design tools
US7032206B2 (en) * 2003-08-25 2006-04-18 Hewlett-Packard Development Company, L.P. System and method for iteratively traversing a hierarchical circuit design
US20050050482A1 (en) * 2003-08-25 2005-03-03 Keller S. Brandon System and method for determining applicable configuration information for use in analysis of a computer aided design
CN100370433C (zh) * 2005-06-24 2008-02-20 鸿富锦精密工业（深圳）有限公司 中央处理器的功率估算方法
JP4704299B2 (ja) * 2006-09-06 2011-06-15 富士通株式会社 Ｌｓｉの消費電力ピーク見積プログラム及びその装置
US7546560B2 (en) * 2006-12-06 2009-06-09 Lsi Corporation Optimization of flip flop initialization structures with respect to design size and design closure effort from RTL to netlist
JP4355345B2 (ja) * 2007-02-23 2009-10-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路における電圧変動を抑制する回路
US8516305B2 (en) * 2010-09-01 2013-08-20 Advanced Micro Devices, Inc. Power dissipation test method and device therefor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265605A (ja) 1992-03-19 1993-10-15 Fujitsu Ltd Ｍｏｓｌｓｉの消費電力見積り方法
US5668732A (en) * 1994-06-03 1997-09-16 Synopsys, Inc. Method for estimating power consumption of a cyclic sequential electronic circuit
US5625803A (en) * 1994-12-14 1997-04-29 Vlsi Technology, Inc. Slew rate based power usage simulation and method
US5754436A (en) * 1994-12-22 1998-05-19 Texas Instruments Incorporated Adaptive power management processes, circuits and systems
JP3213198B2 (ja) * 1995-03-15 2001-10-02 株式会社東芝 集積回路の電力評価方法
US5740407A (en) * 1995-07-05 1998-04-14 Motorola, Inc. Method of generating power vectors for circuit power dissipation simulation having both combinational and sequential logic circuits
US5838947A (en) * 1996-04-02 1998-11-17 Synopsys, Inc. Modeling, characterization and simulation of integrated circuit power behavior
US5835380A (en) * 1996-06-11 1998-11-10 Lsi Logic Corporation Simulation based extractor of expected waveforms for gate-level power analysis tool
US5949689A (en) * 1996-10-29 1999-09-07 Synopsys, Inc. Path dependent power modeling

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336022A (ja) * 2003-04-11 2004-11-25 Applied Materials Inc 集積回路製造プロセスにおいて設計意図をキャプチャして使用する方法および装置
WO2007037017A1 (ja) * 2005-09-29 2007-04-05 Fujitsu Limited 消費電力解析方法及び消費電力解析装置
JPWO2007037017A1 (ja) * 2005-09-29 2009-04-02 富士通株式会社 消費電力解析方法及び消費電力解析装置
US7900172B2 (en) 2005-09-29 2011-03-01 Fujitsu Limited Method and apparatus for analyzing power consumption
JP4667466B2 (ja) * 2005-09-29 2011-04-13 富士通株式会社 消費電力解析方法及び消費電力解析装置
JP2009237700A (ja) * 2008-03-26 2009-10-15 Fujitsu Ltd システムｌｓｉの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。

Also Published As

Publication number Publication date
JP4077899B2 (ja) 2008-04-23
US6330703B1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
JPH10254936A (ja) 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路
US3806891A (en) Logic circuit for scan-in/scan-out
US5302866A (en) Input circuit block and method for PLDs with register clock enable selection
US6720813B1 (en) Dual edge-triggered flip-flop design with asynchronous programmable reset
JPH07504797A (ja) 論理積項の縦続接続および改良したフリップフロップ利用を伴うマクロセル
JP2002312410A (ja) 論理設計された集積回路に対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体
Ortega-Cisneros et al. Rapid prototyping of a self-timed ALU with FPGAs
KR19990045141A (ko) 플립플롭의 리셋 회로
Kavousianos et al. Testing for SoCs with advanced static and dynamic power-management capabilities
US7415685B2 (en) Method of verifying the power off effect of a design entity at register transfer level and method of modeling the power off effect
Poole Self-timed logic circuits
JP2937326B2 (ja) 論理回路のテスト容易化回路
Khanna et al. Clock gated 16-bits alu design & implementation on fpga
JPH03204721A (ja) 乱数発生回路
JPH10190445A (ja) 半導体集積回路装置
US6625783B2 (en) State machine, semiconductor device using state machine, and method of design thereof
JPH09200026A (ja) Ｌｓｉ論理回路
Sukhavasi et al. Implementation of synchronous up counter by using self resetting logic
de Oliveira et al. Miriã: a CAD tool to synthesize multi-burst controllers for heterogeneous systems
CN112858892B (zh) 一种基于fpga在数字测试通道上实现定制模块的方法
Badereddine et al. Minimizing peak power consumption during scan testing: Structural technique for don't care bits assignment
JPH10290142A (ja) 半導体集積回路のフリップフロップ回路とそのクロック制御回路
Rezaei et al. Implementation of low-power and high-performance asynchronous dual-rail join using domino logic gates in 16-nm technology
JP2003091569A (ja) 半導体集積回路設計方法、半導体集積回路、電子機器
JP2924023B2 (ja) クロック分周回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050518

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050705

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050812

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees