JP4077899B2 - 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路 - Google Patents
論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路 Download PDFInfo
- Publication number
- JP4077899B2 JP4077899B2 JP05879397A JP5879397A JP4077899B2 JP 4077899 B2 JP4077899 B2 JP 4077899B2 JP 05879397 A JP05879397 A JP 05879397A JP 5879397 A JP5879397 A JP 5879397A JP 4077899 B2 JP4077899 B2 JP 4077899B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- logic
- flop
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば複数のフリップフロップと論理ゲート回路とからなるマイクロプロセッサやＲＡＭ等の半導体論理回路に係り、特に動作テスト時の論理回路の消費電力を任意に制御して動作テストを行い得る半導体論理回路に関する
【０００２】
【従来の技術】
マイクロプロセッサ等の半導体論理回路は、PGA等のパッケージにその電源配線、信号配線を接続して封止し、それをプリント配線基板等に搭載して電池等の電源装置を接続し動作させる。この際、論理回路が正常に動作するためには、LSI内の電源配線の幅や本数、及びパッケージや基板の電源配線の抵抗やインダクタンス、容量、さらには電源装置から供給できる総電流量等を最適な値に設計する必要がある。そのためには、半導体論理回路が動作する際に消費する電力を正確に予測する必要がある。
【０００３】
この半導体論理回路の消費電力を設計時に予測する従来技術としては、例えば特開平5-265605号公報に記載されているように、手計算もしくは論理シミュレータを用いる方法が用いられている。図11は、この従来より用いられている半導体論理回路の設計、作成方法を示すフローチャートである。
【０００４】
まず論理設計段階(a)では、設計しようとする半導体論理回路の機能や動作周波数や許容消費電力を定義する機能仕様１１０１に基づいて論理設計１１０２を行ない、論理設計データ１１０３を作成する。一方で、この半導体論理回路に使用する半導体デバイスのデータ１１０４から各論理ゲート回路がスイッチングする際に消費する電力量のデータ１１０５を作成する。また一方で、この半導体論理回路で実行すべき数種の既知のプログラム１１０６の動作を解析し、それを元にこの半導体論理回路の各論理ゲート回路の平均的な動作率のデータ１１０７を作成する。これら論理設計データ１１０３、消費電力データ１１０５、平均動作率データ１１０７から、手作業もしくは計算プログラムによって機能確認１１０８及び消費電力計算１１０９を行なう。その結果が上記機能仕様１１０１で定義した機能、消費電力を満足しない場合（NG1）には、その情報をフィードバックして論理設計１１０２をやり直し、論理設計データ１１０３を修正する。こうして機能確認１１０８、消費電力計算１１０９の結果が上記機能仕様１１０１で定義した機能、消費電力を満足する（OK1）まで繰り返す。
【０００５】
次のレイアウト設計段階(b)では、上記論理設計データ１１０３を元にレイアウト設計１１１０を行ない、物理設計データ１１１１を作成する。一方、この半導体論理回路で実行すべき数種の既知のプログラム１１０６から代表的な動作を抽出し、この半導体論理回路の動作テストに用いるテストプログラム１１１２を作成する。この物理設計データ１１１１、上記半導体デバイスのデータ１１０４、上記テストプログラムのデータ１１１２から、論理シミュレータ等の計算プログラムによって詳細機能テスト１１１３、詳細消費電力計算１１１４を行なう。その結果が上記機能仕様１１０１で定義した機能、消費電力を満足しない場合（NG2）には、その情報をフィードバックして論理設計１１０２をやり直し論理設計データ１１０３を修正するか、又はレイアウト設計１１１０をやり直し物理設計データ１１１１を修正する。こうして詳細機能テスト１１１３、詳細消費電力計算１１１４の結果が上記機能仕様１１０１で定義した機能、消費電力を満足する（OK2）まで繰り返す。
【０００６】
最後の半導体チップ作成段階(c)では、上記物理設計データ１１１１を元に半導体チップ作成１１１５を行ない、出来上がった半導体論理回路１１１６で上記テストプログラム１１１２を動かして機能動作テスト１１１７、消費電力測定１１１８を行なう。それらの結果が上記機能仕様１１０１で定義した機能、消費電力を満足しない場合（NG3）には、半導体チップ作成１１１５をやり直すか、必要な場合は上記と同様にその情報をフィードバックして論理設計１１０２をやり直し論理設計データ１１０３を修正するか、又はレイアウト設計１１１０をやり直し物理設計データ１１１１を修正する。こうして機能動作テスト１１１７、消費電力測定１１１８の結果が上記機能仕様１１０１で定義した機能、消費電力を満足した（OK3）チップを良品の半導体論理回路１１１９とする。
【０００７】
【発明が解決しようとする課題】
上記従来技術では、論理設計段階(a)で既知のプログラムから仮定した平均的な動作率を元に半導体論理回路の消費電力を算出して設計しているため、例えば回路が動作中にその動作率が短時間に大きく変化する場合の消費電力変動を考慮した設計が出来ない。
【０００８】
また、上記動作率変動は半導体論理回路で実際のプログラムを動作させた場合にしばしば起こりうるので、レイアウト設計段階(b)での消費電力計算や半導体チップ試作段階(c)での消費電力測定を行なう際には、上記動作率変動を反映したテストプログラムを用いる必要があるが、半導体論理回路が複雑になるにつれてその作成が難しくなり、起こりうるあらゆる場合を想定したテストプログラムを作成して動作テストを行なうことが現実的には不可能になっている。
【０００９】
このため、動作テスト時に消費電力が機能仕様を満たしていることを確認した半導体論理回路であっても、実際に種々のプログラムを動かしてみると、想定外の動作率変動が発生し、電源からの電力供給が追いつかなくなり、動作不良が生じてしまう。
【００１０】
この動作率変動による急激な消費電力変動が起こる理由を図１２、図１３で説明する。図１２は、フリップフロップ回路群１２０１、１２０２と、その間に接続された複数の論理ゲート回路で構成される組合せ回路群１２０３とからなる、一般的な半導体論理回路の構成例を示す図である。フリップフロップ回路１２０４、１２０５のクロック端子Ckにクロック信号CLOCKが入力されると入力端子D1、D2に与えられた信号をラッチし、それぞれ出力端子Q1、Q2に出力する。その信号は組合せ回路内の論理ゲート回路１２０８、１２０９、１２０１０を伝達して論理演算を行ない、フリップフロップ回路１２０６、１２０７の入力端子D3、D4に到達する。
【００１１】
図１３は、図１２の回路を伝達する信号と、その際に図１２の回路が消費する電力の変動例を示した図である。このように、入力端子D1、D2に与えられる信号のパターンによってフリップフロップ回路１２０４、１２０５や論理ゲート回路１２０８、１２０９、１２０１０が切り替わる頻度、すなわち動作率が大きく変化し、それによって消費電力も変動する。ここではデータの１例を示したが、実際にはあらゆるデータパターンが考えられるので、それらの組合せによってどのような消費電力変動が生じるかは全く予想できない。よって、動作テスト時に消費電力変動の大きい入力データを作成すること、すなわち消費電力変動の大きいプログラムを作成することは現実的には不可能である。
【００１２】
本発明の目的は、この従来技術の課題を解決し、上記動作率変動すなわち消費電力変動を考慮した半導体論理回路等の設計及び消費電力算出を可能とすること、及び上記消費電力変動を反映できる半導体論理回路等の動作テストを実現して動作不良の少ない半導体論理回路を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体論理回路では、(1)論理情報を保持する複数のフリップフロップ回路群と、それらフリップフロップ回路群の間に接続され論理演算を行なう複数の論理ゲート回路から構成される組合せ回路群と、そのフリップフロップ回路群及び組合せ回路群にクロック信号を供給するクロック回路とからなる半導体論理回路において、そのフリップフロップ回路又は論理ゲート回路に与える制御信号によってそれらの回路構成及び動作率を設定でき、その消費電力を任意の値に制御できることを特徴とする。また、(2)前記フリップフロップ回路群及び組合せ回路群が複数の回路ブロックを構成してなり、その任意の回路ブロックに個別に制御信号を与えることによって、回路ブロック単位にその消費電力が設定できることを特徴とする。また、(3)前記フリップフロップ回路群が制御信号入力を有し、その制御信号が入力されることによってそのフリップフロップ群が、クロック信号の入力の度に出力信号が反転するトリガーフリップフロップ群に変化することを特徴とする。また、(4)前記フリップフロップ回路群が制御信号入力を有し、その制御信号が入力されることによってそのフリップフロップ群が、入力されるクロック信号をそのまままたは反転して出力するバッファ回路群に変化することを特徴とする。また、(5)前記フリップフロップ回路群が制御信号入力を有し、その制御信号が入力されることによってそのフリップフロップ群が、その出力信号がハイレベルとローレベルを繰り返すパルス発生回路群に変化することを特徴とする。また、(6)前記フリップフロップ回路群が制御信号入力を持つダミー回路群を有し、その制御信号が入力されることによってそのフリップフロップ群にダミー回路群が接続されることを特徴とする。また、(7)前記組合せ回路群が制御信号入力を有し、その制御信号が入力されることによってその組合せ回路群が、入力されるいずれか一つの論理信号をそのままもしくは反転して出力する、バッファ回路群もしくはインバータ回路群に変化することを特徴とする。また、(8)前記組合せ回路群が制御信号入力を有すダイナミック回路であり、その制御信号が入力されることによってその組合せ回路群が論理評価期間にローレベルを出力するよう固定されることを特徴とする。
【００１４】
また、本発明の半導体論理回路の消費電力算出方法では、(9)論理情報を保持する複数のフリップフロップ回路群と、そのフリップフロップ回路群の間に接続され論理演算を行なう複数の論理ゲート回路からなる組合せ回路群と、そのフリップフロップ回路群及び組合せ回路群にクロック信号を供給するクロック回路とからなる半導体論理回路を作成する際の論理設計データもしくはレイアウト設計データなどの物理設計データを用い、シミュレーションによってその消費電力を計算する半導体論理回路の消費電力算出方法において、上記シミュレーション時には上記設計データ中のフリップフロップ回路又は論理ゲート回路を、任意の動作率が設定可能な消費電力計算用回路に置き換え、その消費電力計算を行なうことを特徴とする。また、(10)前記フリップフロップ回路群及び組合せ回路群が複数の回路ブロックを構成してなり、上記シミュレーション時にはその設計データ中のフリップフロップ回路又は論理ゲート回路を、任意の動作率が設定可能な消費電力計算用回路に回路ブロック単位で置き換え、回路ブロック単位に消費電力計算が可能であることを特徴とする。また、(11)上記シミュレーション時には、上記フリップフロップ回路群をクロック信号の入力の度に出力信号が反転するトリガーフリップフロップ群に置き換え、消費電力計算を行なうことを特徴とする。また、(12)上記シミュレーション時には、前記フリップフロップ群を入力されるクロック信号をそのままもしくは反転して出力するバッファ回路群もしくはインバータ回路群に置き換え、消費電力計算を行なうことを特徴とする。また、(13)上記シミュレーション時には、前記フリップフロップ回路群をその出力信号がハイレベルとローレベルを繰り返すパルス発生回路群に置き換え、消費電力計算を行なうことを特徴とする。また、(14上記シミュレーション時には、前記フリップフロップ回路群にダミー回路群が接続されているようデータを置き換え、消費電力計算を行なうことを特徴とする。また、(15)上記シミュレーション時には、前記組合せ回路群中の論理ゲート回路を入力されるいずれか一つの論理信号をそのままもしくは反転して出力するバッファ回路群もしくはインバータ回路群に置き換え、消費電力計算を行なうことを特徴とする。また、(16)前記組合せ回路群が制御信号入力を有すダイナミック回路であり、上記シミュレーション時には、その組合せ回路群中の論理ゲート回路が論理評価期間にローレベルを出力するようデータを置き換え、消費電力計算を行なうことを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を、例を用いて図面により詳細に説明する。
【００１６】
図１は、フリップフロップ回路群１０１、１０２と、その間に接続された複数の論理ゲート回路で構成される組合せ回路群１０３とからなる、本発明の半導体論理回路の基本構成である。フリップフロップ回路群１０１、１０２中のフリップフロップ回路１０４、１０５、１０６、１０７、及び組合せ回路群１０３中で複数の入力信号端子A、Bがある論理ゲート回路１０９には制御信号入力端子Tinが備えられており、制御信号TESTが入力されている。
【００１７】
本発明では、制御信号TESTがローレベルの場合には、従来の半導体論理回路と同様に動作する。すなわち、フリップフロップ回路１０４、１０５のクロック端子Ckにクロック信号CLOCKが入力されると入力端子D1、D2に与えられた信号をラッチし、それぞれ出力端子Q1、Q2に出力する。その信号は組合せ回路内の論理ゲート回路１０８、１０９、１１０を伝達して論理演算を行ない、フリップフロップ回路１０６、１０７の入力端子D3、D4に到達する。一方、制御信号TESTがハイレベルの場合には消費電力テスト動作を行なう。すなわち、制御信号TESTが入力されたフリップフロップ回路１０４、１０５は入力端子D1、D2に与えられる信号に依らずQ1、Q2の出力はハイレベル、ローレベルの切り替えを繰り返す。その信号は組合せ回路内の論理ゲート１０８、１０９、１１０に伝達されるが、制御信号TESTが入力された論理ゲート１０９は論理演算を行なわず、入力された信号の一方Aに従ってその出力Oはハイレベル、ローレベルの切り替えを繰り返す。なお、入力が１つしかない論理ゲート１０８、１１０は通常の動作状態でも入力された信号に従ってその出力はハイレベル、ローレベルの切り替えを繰り返すので、制御信号TESTを与える必要がなく接続は省略できる。
【００１８】
図２、図３は、この図１の回路を伝達する信号と、その際に図１の回路が消費する電力の変動の一例を示した図であり、図２は制御信号TESTがローレベルの場合、図３は制御信号TESTがハイレベルの場合である。このように、制御信号TESTがローレベルの場合には通常動作と同様なので、フリップフロップ回路１０４、１０５や論理ゲート回路１０８、１０９、１１０の動作率の変動すなわち消費電力の変動は入力端子D1、D2に与えられる信号のパターンに依存する。一方制御信号TESTがハイレベルの場合には、フリップフロップ回路１０４、１０５や論理ゲート回路１０８、１０９、１１０は常にハイレベル、ローレベルの切り替えを繰り返すので、その動作率は与えられる信号のパターンに依存することなく最大になる。本発明は、制御信号をハイレベルとしたフリップフロップ群及び組合せ回路群を単位として、その消費電力を最大に設定できる点に特徴がある。
【００１９】
本発明の原理によれば、対象とする半導体論理回路全体を複数の回路ブロックに分け、そのブロック単位に制御信号を与えてそのブロックの動作率を最大に設定することで、その半導体論理回路全体の消費電力を任意に制御することができる。例えば、ある半導体論理回路をほぼ同じ回路数の10個のブロックに分け、その個々のブロックに個別に制御信号を与えることによって、その半導体論理回路全体の消費電力を制御信号の操作により0%〜100%の間で約10%刻みで任意に設定できる。
【００２０】
本発明を用いれば、半導体論理回路の半導体チップ作成段階での消費電力測定において、テストプログラムに寄らずにその動作率を所望の値にでき、また急激な動作率の変化等も任意に設定できるので、その半導体論理回路の動作率と消費電力との関係を明確にでき、動作不良の低減及び品質の保証に寄与できる。
【００２１】
以下、制御信号が与えられることによってその動作率を制御できる、本発明のフリップフロップ回路及び論理ゲート回路の具体例について説明する。
【００２２】
図４は、制御信号Tinが与えられることによって、通常のマスタースレーブフリップフロップがトリガーフリップフロップとなる、本発明にもとずくフリップフロップ回路の一例である。この回路では、通常動作ではデータ入力Dがスレーブフリップフロップの入力となるが、制御信号Tinがハイレベルになるとマスターフリップフロップの出力Qの反転信号をフィードバックして入力するよう切り替わる。この構成を採ることによって、制御信号Tinがハイレベルの場合にはクロック信号が入力される度に出力信号がハイレベルとローレベルを繰り返すので、上記トリガーフリップフロップとして用いることができる。
【００２３】
図５は、制御信号Tinが与えられることによって、通常のマスタースレーブフリップフロップがクロック信号をそのまま出力するバッファ回路となる、本発明のフリップフロップ回路の他の一例である。この回路は、通常はマスタースレーブフリップフロップ回路として動作するが、制御信号Tinがハイレベルになるとフリップフロップ回路部分に与えられるクロック信号が停止され、代わりに出力部にクロック信号が直接接続される。この構成を採ることによって、制御信号Tinがハイレベルの場合にはクロック信号がそのまま出力され、出力信号がハイレベルとローレベルを繰り返すので、上記本発明のフリップフロップとして用いることができる。この場合、クロック信号の周波数は通常信号の２倍なので、出力信号がハイレベルとローレベルを繰り返す周波数は通常動作の２倍となるので、動作率、すなわち消費電力も通常動作の２倍の値に設定できる。
【００２４】
図６は、制御信号Tinが与えられることによって、通常のマスタースレーブフリップフロップがパルス発生回路となる、本発明のフリップフロップ回路の他の一例である。この回路は、通常はマスタースレーブフリップフロップ回路として動作するが、制御信号Tinがハイレベルになるとフリップフロップ回路部分に与えられるクロック信号が停止され、代わりにマスターフリップフロップ部がリング発振器となる。この構成を採ることによって、制御信号Tinがハイレベルの場合にはリング発振器の信号が出力され、出力信号がハイレベルとローレベルを繰り返すので、上記本発明のフリップフロップとして用いることができる。この場合、出力信号がハイレベルとローレベルを繰り返す周波数はリング発振器の発振周波数となるので、その周波数を任意に設定することで動作率、すなわち消費電力を任意の値に設定できる。
【００２５】
図７は、制御信号Tinが与えられることによって、フリップフロップ回路にダミー回路群が接続される、本発明の他の一例である。この回路は、通常の動作でフリップフロップの出力信号を受けて動作する組合せ回路群に加えて、制御信号Tinがハイレベルになるとフリップフロップ回路の出力にダミー回路群が接続され、フリップフロップの出力信号を受けて上記組合せ回路群と同時に動作する。この構成を採ることによって、制御信号Tinがハイレベルの場合には出力信号がハイレベルとローレベルを繰り返す回路数が通常の動作時より増加するので、その増加数を任意に設定することで動作率、すなわち消費電力を任意の値に設定できる。
【００２６】
図８は、制御信号Tinが与えられることによって、通常の論理ゲート回路がある一つの入力信号を反転して出力するインバータ回路となる、本発明の論理ゲート回路の一例である。この回路は、通常はA、B２入力のNANDゲート回路として動作するが、制御信号TinがハイレベルになるとB側の入力信号が抑止され、A側の入力信号の反転を出力するインバータ回路となる。この構成を採ることによって、制御信号Tinがハイレベルの場合にはA側の入力信号のハイレベルとローレベルの繰り返しに合わせて、出力信号がハイレベルとローレベルを繰り返すので、上記本発明の論理ゲート回路として用いることができる。ここでは、２入力NANDゲートを例に説明したが、NORゲート等他の論理ゲートの場合、及び３入力以上の多入力の論理ゲートの場合も、同様の構成によって本発明の論理ゲート回路が実現できる。
【００２７】
なお、組合せ回路群がダイナミック回路の原理を用いる論理ゲートから構成される場合は、本発明の実施形態は異なる。ダイナミック回路の場合、プリチャージ期間において電荷をプリチャージすることによって出力信号を一旦ハイレベルとし、論理評価期間において、入力信号の演算結果がローレベルの場合はその電荷を放電して出力をローレベルとするが、入力信号の演算結果がハイレベルの場合は電荷の放電は行なわれず出力はハイレベルのままとなる。この動作が繰り返されるので、すなわちダイナミック回路では、論理評価期間に出力信号が常にローレベルの場合、常に電荷の充放電が繰り返され消費電力が最も大きくなる。よって本発明をダイナミック回路に適用する場合には、制御信号Tinが入力された場合に常に出力がローレベルとなるよう、回路を構成すればよい。
【００２８】
図９は、制御信号Tinが与えられることによって、ダイナミック回路構成である通常の論理ゲート回路が論理評価期間に常にローレベルを出力する回路となる、本発明の論理ゲート回路の一例である。この回路は、通常はA、B２入力のNANDゲート回路として動作するが、制御信号TinがハイレベルになるとFET素子Xが導通し論理評価期間に常にローレベルを出力する回路となる。この構成を採ることによって、制御信号Tinがハイレベルの場合には、プリチャージ期間に電荷がプリチャージされ出力がハイレベルになり、論理評価期間に電荷が放電され出力がローレベルとなり、それを繰り返すので、上記本発明の論理ゲート回路として用いることができる。ここでは、２入力NANDゲートを例に説明したが、NORゲート等他の論理ゲートの場合、及び３入力以上の多入力のダイナミック回路構成の論理ゲートの場合も、同様の構成によって本発明の論理ゲート回路が実現できる。
【００２９】
また、半導体論理回路の設計時に論理シミュレーション等によって消費電力計算を行なう際に、本発明を適用することによって、その消費電力を容易に計算することが可能となる。図１０は、半導体論理回路の設計、作成方法に本発明を適用した場合を示すフローチャートである。設計全体の流れは従来技術の項で説明したものと同様である。ただし本発明では、消費電力計算を行なう際には、論理設計データ１００３又は物理設計データ１０１１中のフリップフロップ回路及び論理ゲート回路を、任意の動作率が設定可能な消費電力計算用回路に置き換えた消費電力計算用論理設計データ１０２０又は消費電力計算用物理設計データ１０２１をあらかじめ作成し、消費電力計算１００９又は詳細消費電力計算１０１４を行なう。この際の消費電力計算用回路としては、例えばある一定時間内に所望の回数だけハイレベル、ローレベルを繰り返す回路を作成してフリップフロップ回路と置き換えて用いればよい。また論理演算を行なわず入力された信号の一方に従ってその出力がハイレベル、ローレベルの切替を行なう回路を作成して論理ゲート回路と置き換えて用いればよい。これによって、急激な動作率の変化等も任意に設定できるので、設計すべき半導体論理回路の動作率を所望の値にでき、その消費電力を計算により高精度で予測できる。よって、半導体論理回路自体の設計が容易になるばかりではなく、その半導体論理回路を搭載するパッケージや配線基板、電源供給に用いる電源回路等の設計が容易となる。なお、上記消費電力計算用データ１０２０、１０２１は本来の半導体論理回路の作成には用いず、置き換えを行なっていない元のデータ１００３、１０１０を用いるので半導体論理回路チップの作成自体への影響はない。
【００３０】
本発明の原理によれば、対象とする半導体論理回路全体を複数の回路ブロックに分け、そのブロック単位に消費電力計算用回路に置き換えてそのブロックの動作率を所望の値に設定することで、その半導体論理回路全体の消費電力計算を任意に行なうことができる。例えばある半導体論理回路をほぼ同じ回路数の10個のブロックに分け、その個々のブロックを個別に消費電力計算用回路に置き換えることによって、その半導体論理回路全体の動作率を0%〜100%の間で約10%刻みで任意に設定し、その動作率での消費電力を計算により推定することができる。
【００３１】
以下、フリップフロップ回路と置き換えることで任意の動作率の設定が可能な、本発明の消費電力計算用回路の具体例について説明する。例えば、フリップフロップ回路をトリガーフリップフロップ回路に置き換えれば、クロック信号が入力される度に出力信号がハイレベルとローレベルを繰り返すので、その置き換えたフリップフロップ部及びその出力に接続された論理ゲート回路の動作率を100%に設定できる。また、フリップフロップ回路を、クロック信号をそのまま出力するバッファ回路に置き換えれば、クロック信号に合わせて出力信号がハイレベルとローレベルを繰り返すこととなる。クロック信号の周波数は通常の論理信号の２倍なので、これによりその置き換えたフリップフロップ部及びその出力に接続された論理ゲート回路の動作率を200%に設定できる。また、フリップフロップ回路を所望の発振周波数のパルス発振回路に置き換えれば、その発振周波数に合わせて出力信号がハイレベルとローレベルを繰り返すこととなり、その置き換えたフリップフロップ部及びその出力に接続された論理ゲート回路の動作率を任意に設定できる。また、フリップフロップ回路の出力にダミー回路群を追加すれば、その回路がフリップフロップの出力信号を受けてハイレベルとローレベルを繰り返すこととなり、そのフリップフロップ回路の出力に接続された論理ゲート回路の動作率を増加させたことと等価な効果がある。
【００３２】
次に、論理ゲート回路と置き換えることで任意の動作率の設定が可能な、本発明の消費電力計算用回路の具体例について説明する。例えば、２つ以上の入力を持つ論理ゲート回路を、常に一つの入力信号の反転を出力するインバータ回路に置き換えれば、その入力信号のハイレベルとローレベルの繰り返しに合わせて出力信号がハイレベルとローレベルを繰り返すので、その動作率を100%に設定できる。なお、論理ゲート回路がダイナミック回路構成の場合は、論理評価期間にその出力が常にローレベルとなるような回路に置き換えれば、プリチャージ期間にプリチャージされた電荷が論理評価期間に必ず放電されるので、その動作率を100%に設定できる。
【００３３】
【発明の効果】
本発明によれば、半導体論理回路の設計時の消費電力予測、及び試作時の消費電力テストにおいて、動作率変動すなわち消費電力変動を任意に設定して消費電力計算又は実測が可能となるので、動作不良の少ない半導体論理回路が実現できる。
【図面の簡単な説明】
【図１】本発明に基ずく半導体論理回路の基本構成例を示す図。
【図２】図１の半導体論理回路の通常時の動作とその時の動作率、消費電力を説明する図。
【図３】図１の半導体論理回路の消費電力テスト時の動作とその時の動作率、消費電力を説明する図。
【図４】図１のフリップフロップ回路の第１の構成例を示す図。
【図５】図１のフリップフロップ回路の第２の構成例を示す図。
【図６】図１のフリップフロップ回路の第３の構成例を示す図。
【図７】図１のフリップフロップ回路の第４の構成例を示す図。
【図８】図１の論理ゲート回路１０９の第１の構成例を示す図。
【図９】図１の論理ゲート回路１０９の第２の構成例を示す図。
【図１０】本発明にもとずくシミュレーションによって半導体論理回路の消費電力を計算する処理の手順を示すフローチャート。
【図１１】従来の方法で半導体論理回路の消費電力を計算する処理の手順を示すフローチャート。
【図１２】従来の半導体論理回路の構成例を示す図。
【図１３】従来の半導体論理回路の動作とその時の動作率、消費電力を説明する図。
【符号の説明】
101, 102, 1201, 1202 フリップフロップ回路群
103, 1203 組合せ回路群
104, 105, 106,107
1204, 1205, 1206, 1207 フリップフロップ回路
108, 110, 1208, 1210 インバータ回路
109,1209 ２入力NAND回路
TEST テスト信号
CLOCK クロック信号
D1, D2, D3, D4 データ入力端子
Tin テスト信号入力端子
Ck クロック入力端子
Q1, Q2, Q3, Q4 データ出力端子
Q データ出力端子
QB 反転データ出力端子
A, B データ入力端子
O データ出力端子
CK クロック入力端子
CKB 反転クロック入力端子
1001, 1101 機能仕様
1002, 1102 論理設計
1003, 1103 論理設計データ
1004, 1104 半導体デバイスデータ
1005, 1105 消費電力データ
1006, 1106 既知のプログラム
1007, 1107 動作率のデータ
1008, 1108 機能確認
1009, 1109 消費電力計算
1010, 1110 レイアウト設計
1011, 1111 物理設計データ
1012, 1112 テストプログラム
1013, 1113 詳細機能テスト
1014, 1114 詳細消費電力計算
1015, 1115 半導体チップ作成
1016, 1116 半導体論理回路
1017, 1117 機能動作テスト
1018, 1118 消費電力測定
1019, 1119 良品半導体論理回路
1020 消費電力計算用論理設計データ
1021 消費電力計算用物理設計データ。
【発明の属する技術分野】
本発明は、例えば複数のフリップフロップと論理ゲート回路とからなるマイクロプロセッサやＲＡＭ等の半導体論理回路に係り、特に動作テスト時の論理回路の消費電力を任意に制御して動作テストを行い得る半導体論理回路に関する
【０００２】
【従来の技術】
マイクロプロセッサ等の半導体論理回路は、PGA等のパッケージにその電源配線、信号配線を接続して封止し、それをプリント配線基板等に搭載して電池等の電源装置を接続し動作させる。この際、論理回路が正常に動作するためには、LSI内の電源配線の幅や本数、及びパッケージや基板の電源配線の抵抗やインダクタンス、容量、さらには電源装置から供給できる総電流量等を最適な値に設計する必要がある。そのためには、半導体論理回路が動作する際に消費する電力を正確に予測する必要がある。
【０００３】
この半導体論理回路の消費電力を設計時に予測する従来技術としては、例えば特開平5-265605号公報に記載されているように、手計算もしくは論理シミュレータを用いる方法が用いられている。図11は、この従来より用いられている半導体論理回路の設計、作成方法を示すフローチャートである。
【０００４】
まず論理設計段階(a)では、設計しようとする半導体論理回路の機能や動作周波数や許容消費電力を定義する機能仕様１１０１に基づいて論理設計１１０２を行ない、論理設計データ１１０３を作成する。一方で、この半導体論理回路に使用する半導体デバイスのデータ１１０４から各論理ゲート回路がスイッチングする際に消費する電力量のデータ１１０５を作成する。また一方で、この半導体論理回路で実行すべき数種の既知のプログラム１１０６の動作を解析し、それを元にこの半導体論理回路の各論理ゲート回路の平均的な動作率のデータ１１０７を作成する。これら論理設計データ１１０３、消費電力データ１１０５、平均動作率データ１１０７から、手作業もしくは計算プログラムによって機能確認１１０８及び消費電力計算１１０９を行なう。その結果が上記機能仕様１１０１で定義した機能、消費電力を満足しない場合（NG1）には、その情報をフィードバックして論理設計１１０２をやり直し、論理設計データ１１０３を修正する。こうして機能確認１１０８、消費電力計算１１０９の結果が上記機能仕様１１０１で定義した機能、消費電力を満足する（OK1）まで繰り返す。
【０００５】
次のレイアウト設計段階(b)では、上記論理設計データ１１０３を元にレイアウト設計１１１０を行ない、物理設計データ１１１１を作成する。一方、この半導体論理回路で実行すべき数種の既知のプログラム１１０６から代表的な動作を抽出し、この半導体論理回路の動作テストに用いるテストプログラム１１１２を作成する。この物理設計データ１１１１、上記半導体デバイスのデータ１１０４、上記テストプログラムのデータ１１１２から、論理シミュレータ等の計算プログラムによって詳細機能テスト１１１３、詳細消費電力計算１１１４を行なう。その結果が上記機能仕様１１０１で定義した機能、消費電力を満足しない場合（NG2）には、その情報をフィードバックして論理設計１１０２をやり直し論理設計データ１１０３を修正するか、又はレイアウト設計１１１０をやり直し物理設計データ１１１１を修正する。こうして詳細機能テスト１１１３、詳細消費電力計算１１１４の結果が上記機能仕様１１０１で定義した機能、消費電力を満足する（OK2）まで繰り返す。
【０００６】
最後の半導体チップ作成段階(c)では、上記物理設計データ１１１１を元に半導体チップ作成１１１５を行ない、出来上がった半導体論理回路１１１６で上記テストプログラム１１１２を動かして機能動作テスト１１１７、消費電力測定１１１８を行なう。それらの結果が上記機能仕様１１０１で定義した機能、消費電力を満足しない場合（NG3）には、半導体チップ作成１１１５をやり直すか、必要な場合は上記と同様にその情報をフィードバックして論理設計１１０２をやり直し論理設計データ１１０３を修正するか、又はレイアウト設計１１１０をやり直し物理設計データ１１１１を修正する。こうして機能動作テスト１１１７、消費電力測定１１１８の結果が上記機能仕様１１０１で定義した機能、消費電力を満足した（OK3）チップを良品の半導体論理回路１１１９とする。
【０００７】
【発明が解決しようとする課題】
上記従来技術では、論理設計段階(a)で既知のプログラムから仮定した平均的な動作率を元に半導体論理回路の消費電力を算出して設計しているため、例えば回路が動作中にその動作率が短時間に大きく変化する場合の消費電力変動を考慮した設計が出来ない。
【０００８】
また、上記動作率変動は半導体論理回路で実際のプログラムを動作させた場合にしばしば起こりうるので、レイアウト設計段階(b)での消費電力計算や半導体チップ試作段階(c)での消費電力測定を行なう際には、上記動作率変動を反映したテストプログラムを用いる必要があるが、半導体論理回路が複雑になるにつれてその作成が難しくなり、起こりうるあらゆる場合を想定したテストプログラムを作成して動作テストを行なうことが現実的には不可能になっている。
【０００９】
このため、動作テスト時に消費電力が機能仕様を満たしていることを確認した半導体論理回路であっても、実際に種々のプログラムを動かしてみると、想定外の動作率変動が発生し、電源からの電力供給が追いつかなくなり、動作不良が生じてしまう。
【００１０】
この動作率変動による急激な消費電力変動が起こる理由を図１２、図１３で説明する。図１２は、フリップフロップ回路群１２０１、１２０２と、その間に接続された複数の論理ゲート回路で構成される組合せ回路群１２０３とからなる、一般的な半導体論理回路の構成例を示す図である。フリップフロップ回路１２０４、１２０５のクロック端子Ckにクロック信号CLOCKが入力されると入力端子D1、D2に与えられた信号をラッチし、それぞれ出力端子Q1、Q2に出力する。その信号は組合せ回路内の論理ゲート回路１２０８、１２０９、１２０１０を伝達して論理演算を行ない、フリップフロップ回路１２０６、１２０７の入力端子D3、D4に到達する。
【００１１】
図１３は、図１２の回路を伝達する信号と、その際に図１２の回路が消費する電力の変動例を示した図である。このように、入力端子D1、D2に与えられる信号のパターンによってフリップフロップ回路１２０４、１２０５や論理ゲート回路１２０８、１２０９、１２０１０が切り替わる頻度、すなわち動作率が大きく変化し、それによって消費電力も変動する。ここではデータの１例を示したが、実際にはあらゆるデータパターンが考えられるので、それらの組合せによってどのような消費電力変動が生じるかは全く予想できない。よって、動作テスト時に消費電力変動の大きい入力データを作成すること、すなわち消費電力変動の大きいプログラムを作成することは現実的には不可能である。
【００１２】
本発明の目的は、この従来技術の課題を解決し、上記動作率変動すなわち消費電力変動を考慮した半導体論理回路等の設計及び消費電力算出を可能とすること、及び上記消費電力変動を反映できる半導体論理回路等の動作テストを実現して動作不良の少ない半導体論理回路を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体論理回路では、(1)論理情報を保持する複数のフリップフロップ回路群と、それらフリップフロップ回路群の間に接続され論理演算を行なう複数の論理ゲート回路から構成される組合せ回路群と、そのフリップフロップ回路群及び組合せ回路群にクロック信号を供給するクロック回路とからなる半導体論理回路において、そのフリップフロップ回路又は論理ゲート回路に与える制御信号によってそれらの回路構成及び動作率を設定でき、その消費電力を任意の値に制御できることを特徴とする。また、(2)前記フリップフロップ回路群及び組合せ回路群が複数の回路ブロックを構成してなり、その任意の回路ブロックに個別に制御信号を与えることによって、回路ブロック単位にその消費電力が設定できることを特徴とする。また、(3)前記フリップフロップ回路群が制御信号入力を有し、その制御信号が入力されることによってそのフリップフロップ群が、クロック信号の入力の度に出力信号が反転するトリガーフリップフロップ群に変化することを特徴とする。また、(4)前記フリップフロップ回路群が制御信号入力を有し、その制御信号が入力されることによってそのフリップフロップ群が、入力されるクロック信号をそのまままたは反転して出力するバッファ回路群に変化することを特徴とする。また、(5)前記フリップフロップ回路群が制御信号入力を有し、その制御信号が入力されることによってそのフリップフロップ群が、その出力信号がハイレベルとローレベルを繰り返すパルス発生回路群に変化することを特徴とする。また、(6)前記フリップフロップ回路群が制御信号入力を持つダミー回路群を有し、その制御信号が入力されることによってそのフリップフロップ群にダミー回路群が接続されることを特徴とする。また、(7)前記組合せ回路群が制御信号入力を有し、その制御信号が入力されることによってその組合せ回路群が、入力されるいずれか一つの論理信号をそのままもしくは反転して出力する、バッファ回路群もしくはインバータ回路群に変化することを特徴とする。また、(8)前記組合せ回路群が制御信号入力を有すダイナミック回路であり、その制御信号が入力されることによってその組合せ回路群が論理評価期間にローレベルを出力するよう固定されることを特徴とする。
【００１４】
また、本発明の半導体論理回路の消費電力算出方法では、(9)論理情報を保持する複数のフリップフロップ回路群と、そのフリップフロップ回路群の間に接続され論理演算を行なう複数の論理ゲート回路からなる組合せ回路群と、そのフリップフロップ回路群及び組合せ回路群にクロック信号を供給するクロック回路とからなる半導体論理回路を作成する際の論理設計データもしくはレイアウト設計データなどの物理設計データを用い、シミュレーションによってその消費電力を計算する半導体論理回路の消費電力算出方法において、上記シミュレーション時には上記設計データ中のフリップフロップ回路又は論理ゲート回路を、任意の動作率が設定可能な消費電力計算用回路に置き換え、その消費電力計算を行なうことを特徴とする。また、(10)前記フリップフロップ回路群及び組合せ回路群が複数の回路ブロックを構成してなり、上記シミュレーション時にはその設計データ中のフリップフロップ回路又は論理ゲート回路を、任意の動作率が設定可能な消費電力計算用回路に回路ブロック単位で置き換え、回路ブロック単位に消費電力計算が可能であることを特徴とする。また、(11)上記シミュレーション時には、上記フリップフロップ回路群をクロック信号の入力の度に出力信号が反転するトリガーフリップフロップ群に置き換え、消費電力計算を行なうことを特徴とする。また、(12)上記シミュレーション時には、前記フリップフロップ群を入力されるクロック信号をそのままもしくは反転して出力するバッファ回路群もしくはインバータ回路群に置き換え、消費電力計算を行なうことを特徴とする。また、(13)上記シミュレーション時には、前記フリップフロップ回路群をその出力信号がハイレベルとローレベルを繰り返すパルス発生回路群に置き換え、消費電力計算を行なうことを特徴とする。また、(14上記シミュレーション時には、前記フリップフロップ回路群にダミー回路群が接続されているようデータを置き換え、消費電力計算を行なうことを特徴とする。また、(15)上記シミュレーション時には、前記組合せ回路群中の論理ゲート回路を入力されるいずれか一つの論理信号をそのままもしくは反転して出力するバッファ回路群もしくはインバータ回路群に置き換え、消費電力計算を行なうことを特徴とする。また、(16)前記組合せ回路群が制御信号入力を有すダイナミック回路であり、上記シミュレーション時には、その組合せ回路群中の論理ゲート回路が論理評価期間にローレベルを出力するようデータを置き換え、消費電力計算を行なうことを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を、例を用いて図面により詳細に説明する。
【００１６】
図１は、フリップフロップ回路群１０１、１０２と、その間に接続された複数の論理ゲート回路で構成される組合せ回路群１０３とからなる、本発明の半導体論理回路の基本構成である。フリップフロップ回路群１０１、１０２中のフリップフロップ回路１０４、１０５、１０６、１０７、及び組合せ回路群１０３中で複数の入力信号端子A、Bがある論理ゲート回路１０９には制御信号入力端子Tinが備えられており、制御信号TESTが入力されている。
【００１７】
本発明では、制御信号TESTがローレベルの場合には、従来の半導体論理回路と同様に動作する。すなわち、フリップフロップ回路１０４、１０５のクロック端子Ckにクロック信号CLOCKが入力されると入力端子D1、D2に与えられた信号をラッチし、それぞれ出力端子Q1、Q2に出力する。その信号は組合せ回路内の論理ゲート回路１０８、１０９、１１０を伝達して論理演算を行ない、フリップフロップ回路１０６、１０７の入力端子D3、D4に到達する。一方、制御信号TESTがハイレベルの場合には消費電力テスト動作を行なう。すなわち、制御信号TESTが入力されたフリップフロップ回路１０４、１０５は入力端子D1、D2に与えられる信号に依らずQ1、Q2の出力はハイレベル、ローレベルの切り替えを繰り返す。その信号は組合せ回路内の論理ゲート１０８、１０９、１１０に伝達されるが、制御信号TESTが入力された論理ゲート１０９は論理演算を行なわず、入力された信号の一方Aに従ってその出力Oはハイレベル、ローレベルの切り替えを繰り返す。なお、入力が１つしかない論理ゲート１０８、１１０は通常の動作状態でも入力された信号に従ってその出力はハイレベル、ローレベルの切り替えを繰り返すので、制御信号TESTを与える必要がなく接続は省略できる。
【００１８】
図２、図３は、この図１の回路を伝達する信号と、その際に図１の回路が消費する電力の変動の一例を示した図であり、図２は制御信号TESTがローレベルの場合、図３は制御信号TESTがハイレベルの場合である。このように、制御信号TESTがローレベルの場合には通常動作と同様なので、フリップフロップ回路１０４、１０５や論理ゲート回路１０８、１０９、１１０の動作率の変動すなわち消費電力の変動は入力端子D1、D2に与えられる信号のパターンに依存する。一方制御信号TESTがハイレベルの場合には、フリップフロップ回路１０４、１０５や論理ゲート回路１０８、１０９、１１０は常にハイレベル、ローレベルの切り替えを繰り返すので、その動作率は与えられる信号のパターンに依存することなく最大になる。本発明は、制御信号をハイレベルとしたフリップフロップ群及び組合せ回路群を単位として、その消費電力を最大に設定できる点に特徴がある。
【００１９】
本発明の原理によれば、対象とする半導体論理回路全体を複数の回路ブロックに分け、そのブロック単位に制御信号を与えてそのブロックの動作率を最大に設定することで、その半導体論理回路全体の消費電力を任意に制御することができる。例えば、ある半導体論理回路をほぼ同じ回路数の10個のブロックに分け、その個々のブロックに個別に制御信号を与えることによって、その半導体論理回路全体の消費電力を制御信号の操作により0%〜100%の間で約10%刻みで任意に設定できる。
【００２０】
本発明を用いれば、半導体論理回路の半導体チップ作成段階での消費電力測定において、テストプログラムに寄らずにその動作率を所望の値にでき、また急激な動作率の変化等も任意に設定できるので、その半導体論理回路の動作率と消費電力との関係を明確にでき、動作不良の低減及び品質の保証に寄与できる。
【００２１】
以下、制御信号が与えられることによってその動作率を制御できる、本発明のフリップフロップ回路及び論理ゲート回路の具体例について説明する。
【００２２】
図４は、制御信号Tinが与えられることによって、通常のマスタースレーブフリップフロップがトリガーフリップフロップとなる、本発明にもとずくフリップフロップ回路の一例である。この回路では、通常動作ではデータ入力Dがスレーブフリップフロップの入力となるが、制御信号Tinがハイレベルになるとマスターフリップフロップの出力Qの反転信号をフィードバックして入力するよう切り替わる。この構成を採ることによって、制御信号Tinがハイレベルの場合にはクロック信号が入力される度に出力信号がハイレベルとローレベルを繰り返すので、上記トリガーフリップフロップとして用いることができる。
【００２３】
図５は、制御信号Tinが与えられることによって、通常のマスタースレーブフリップフロップがクロック信号をそのまま出力するバッファ回路となる、本発明のフリップフロップ回路の他の一例である。この回路は、通常はマスタースレーブフリップフロップ回路として動作するが、制御信号Tinがハイレベルになるとフリップフロップ回路部分に与えられるクロック信号が停止され、代わりに出力部にクロック信号が直接接続される。この構成を採ることによって、制御信号Tinがハイレベルの場合にはクロック信号がそのまま出力され、出力信号がハイレベルとローレベルを繰り返すので、上記本発明のフリップフロップとして用いることができる。この場合、クロック信号の周波数は通常信号の２倍なので、出力信号がハイレベルとローレベルを繰り返す周波数は通常動作の２倍となるので、動作率、すなわち消費電力も通常動作の２倍の値に設定できる。
【００２４】
図６は、制御信号Tinが与えられることによって、通常のマスタースレーブフリップフロップがパルス発生回路となる、本発明のフリップフロップ回路の他の一例である。この回路は、通常はマスタースレーブフリップフロップ回路として動作するが、制御信号Tinがハイレベルになるとフリップフロップ回路部分に与えられるクロック信号が停止され、代わりにマスターフリップフロップ部がリング発振器となる。この構成を採ることによって、制御信号Tinがハイレベルの場合にはリング発振器の信号が出力され、出力信号がハイレベルとローレベルを繰り返すので、上記本発明のフリップフロップとして用いることができる。この場合、出力信号がハイレベルとローレベルを繰り返す周波数はリング発振器の発振周波数となるので、その周波数を任意に設定することで動作率、すなわち消費電力を任意の値に設定できる。
【００２５】
図７は、制御信号Tinが与えられることによって、フリップフロップ回路にダミー回路群が接続される、本発明の他の一例である。この回路は、通常の動作でフリップフロップの出力信号を受けて動作する組合せ回路群に加えて、制御信号Tinがハイレベルになるとフリップフロップ回路の出力にダミー回路群が接続され、フリップフロップの出力信号を受けて上記組合せ回路群と同時に動作する。この構成を採ることによって、制御信号Tinがハイレベルの場合には出力信号がハイレベルとローレベルを繰り返す回路数が通常の動作時より増加するので、その増加数を任意に設定することで動作率、すなわち消費電力を任意の値に設定できる。
【００２６】
図８は、制御信号Tinが与えられることによって、通常の論理ゲート回路がある一つの入力信号を反転して出力するインバータ回路となる、本発明の論理ゲート回路の一例である。この回路は、通常はA、B２入力のNANDゲート回路として動作するが、制御信号TinがハイレベルになるとB側の入力信号が抑止され、A側の入力信号の反転を出力するインバータ回路となる。この構成を採ることによって、制御信号Tinがハイレベルの場合にはA側の入力信号のハイレベルとローレベルの繰り返しに合わせて、出力信号がハイレベルとローレベルを繰り返すので、上記本発明の論理ゲート回路として用いることができる。ここでは、２入力NANDゲートを例に説明したが、NORゲート等他の論理ゲートの場合、及び３入力以上の多入力の論理ゲートの場合も、同様の構成によって本発明の論理ゲート回路が実現できる。
【００２７】
なお、組合せ回路群がダイナミック回路の原理を用いる論理ゲートから構成される場合は、本発明の実施形態は異なる。ダイナミック回路の場合、プリチャージ期間において電荷をプリチャージすることによって出力信号を一旦ハイレベルとし、論理評価期間において、入力信号の演算結果がローレベルの場合はその電荷を放電して出力をローレベルとするが、入力信号の演算結果がハイレベルの場合は電荷の放電は行なわれず出力はハイレベルのままとなる。この動作が繰り返されるので、すなわちダイナミック回路では、論理評価期間に出力信号が常にローレベルの場合、常に電荷の充放電が繰り返され消費電力が最も大きくなる。よって本発明をダイナミック回路に適用する場合には、制御信号Tinが入力された場合に常に出力がローレベルとなるよう、回路を構成すればよい。
【００２８】
図９は、制御信号Tinが与えられることによって、ダイナミック回路構成である通常の論理ゲート回路が論理評価期間に常にローレベルを出力する回路となる、本発明の論理ゲート回路の一例である。この回路は、通常はA、B２入力のNANDゲート回路として動作するが、制御信号TinがハイレベルになるとFET素子Xが導通し論理評価期間に常にローレベルを出力する回路となる。この構成を採ることによって、制御信号Tinがハイレベルの場合には、プリチャージ期間に電荷がプリチャージされ出力がハイレベルになり、論理評価期間に電荷が放電され出力がローレベルとなり、それを繰り返すので、上記本発明の論理ゲート回路として用いることができる。ここでは、２入力NANDゲートを例に説明したが、NORゲート等他の論理ゲートの場合、及び３入力以上の多入力のダイナミック回路構成の論理ゲートの場合も、同様の構成によって本発明の論理ゲート回路が実現できる。
【００２９】
また、半導体論理回路の設計時に論理シミュレーション等によって消費電力計算を行なう際に、本発明を適用することによって、その消費電力を容易に計算することが可能となる。図１０は、半導体論理回路の設計、作成方法に本発明を適用した場合を示すフローチャートである。設計全体の流れは従来技術の項で説明したものと同様である。ただし本発明では、消費電力計算を行なう際には、論理設計データ１００３又は物理設計データ１０１１中のフリップフロップ回路及び論理ゲート回路を、任意の動作率が設定可能な消費電力計算用回路に置き換えた消費電力計算用論理設計データ１０２０又は消費電力計算用物理設計データ１０２１をあらかじめ作成し、消費電力計算１００９又は詳細消費電力計算１０１４を行なう。この際の消費電力計算用回路としては、例えばある一定時間内に所望の回数だけハイレベル、ローレベルを繰り返す回路を作成してフリップフロップ回路と置き換えて用いればよい。また論理演算を行なわず入力された信号の一方に従ってその出力がハイレベル、ローレベルの切替を行なう回路を作成して論理ゲート回路と置き換えて用いればよい。これによって、急激な動作率の変化等も任意に設定できるので、設計すべき半導体論理回路の動作率を所望の値にでき、その消費電力を計算により高精度で予測できる。よって、半導体論理回路自体の設計が容易になるばかりではなく、その半導体論理回路を搭載するパッケージや配線基板、電源供給に用いる電源回路等の設計が容易となる。なお、上記消費電力計算用データ１０２０、１０２１は本来の半導体論理回路の作成には用いず、置き換えを行なっていない元のデータ１００３、１０１０を用いるので半導体論理回路チップの作成自体への影響はない。
【００３０】
本発明の原理によれば、対象とする半導体論理回路全体を複数の回路ブロックに分け、そのブロック単位に消費電力計算用回路に置き換えてそのブロックの動作率を所望の値に設定することで、その半導体論理回路全体の消費電力計算を任意に行なうことができる。例えばある半導体論理回路をほぼ同じ回路数の10個のブロックに分け、その個々のブロックを個別に消費電力計算用回路に置き換えることによって、その半導体論理回路全体の動作率を0%〜100%の間で約10%刻みで任意に設定し、その動作率での消費電力を計算により推定することができる。
【００３１】
以下、フリップフロップ回路と置き換えることで任意の動作率の設定が可能な、本発明の消費電力計算用回路の具体例について説明する。例えば、フリップフロップ回路をトリガーフリップフロップ回路に置き換えれば、クロック信号が入力される度に出力信号がハイレベルとローレベルを繰り返すので、その置き換えたフリップフロップ部及びその出力に接続された論理ゲート回路の動作率を100%に設定できる。また、フリップフロップ回路を、クロック信号をそのまま出力するバッファ回路に置き換えれば、クロック信号に合わせて出力信号がハイレベルとローレベルを繰り返すこととなる。クロック信号の周波数は通常の論理信号の２倍なので、これによりその置き換えたフリップフロップ部及びその出力に接続された論理ゲート回路の動作率を200%に設定できる。また、フリップフロップ回路を所望の発振周波数のパルス発振回路に置き換えれば、その発振周波数に合わせて出力信号がハイレベルとローレベルを繰り返すこととなり、その置き換えたフリップフロップ部及びその出力に接続された論理ゲート回路の動作率を任意に設定できる。また、フリップフロップ回路の出力にダミー回路群を追加すれば、その回路がフリップフロップの出力信号を受けてハイレベルとローレベルを繰り返すこととなり、そのフリップフロップ回路の出力に接続された論理ゲート回路の動作率を増加させたことと等価な効果がある。
【００３２】
次に、論理ゲート回路と置き換えることで任意の動作率の設定が可能な、本発明の消費電力計算用回路の具体例について説明する。例えば、２つ以上の入力を持つ論理ゲート回路を、常に一つの入力信号の反転を出力するインバータ回路に置き換えれば、その入力信号のハイレベルとローレベルの繰り返しに合わせて出力信号がハイレベルとローレベルを繰り返すので、その動作率を100%に設定できる。なお、論理ゲート回路がダイナミック回路構成の場合は、論理評価期間にその出力が常にローレベルとなるような回路に置き換えれば、プリチャージ期間にプリチャージされた電荷が論理評価期間に必ず放電されるので、その動作率を100%に設定できる。
【００３３】
【発明の効果】
本発明によれば、半導体論理回路の設計時の消費電力予測、及び試作時の消費電力テストにおいて、動作率変動すなわち消費電力変動を任意に設定して消費電力計算又は実測が可能となるので、動作不良の少ない半導体論理回路が実現できる。
【図面の簡単な説明】
【図１】本発明に基ずく半導体論理回路の基本構成例を示す図。
【図２】図１の半導体論理回路の通常時の動作とその時の動作率、消費電力を説明する図。
【図３】図１の半導体論理回路の消費電力テスト時の動作とその時の動作率、消費電力を説明する図。
【図４】図１のフリップフロップ回路の第１の構成例を示す図。
【図５】図１のフリップフロップ回路の第２の構成例を示す図。
【図６】図１のフリップフロップ回路の第３の構成例を示す図。
【図７】図１のフリップフロップ回路の第４の構成例を示す図。
【図８】図１の論理ゲート回路１０９の第１の構成例を示す図。
【図９】図１の論理ゲート回路１０９の第２の構成例を示す図。
【図１０】本発明にもとずくシミュレーションによって半導体論理回路の消費電力を計算する処理の手順を示すフローチャート。
【図１１】従来の方法で半導体論理回路の消費電力を計算する処理の手順を示すフローチャート。
【図１２】従来の半導体論理回路の構成例を示す図。
【図１３】従来の半導体論理回路の動作とその時の動作率、消費電力を説明する図。
【符号の説明】
101, 102, 1201, 1202 フリップフロップ回路群
103, 1203 組合せ回路群
104, 105, 106,107
1204, 1205, 1206, 1207 フリップフロップ回路
108, 110, 1208, 1210 インバータ回路
109,1209 ２入力NAND回路
TEST テスト信号
CLOCK クロック信号
D1, D2, D3, D4 データ入力端子
Tin テスト信号入力端子
Ck クロック入力端子
Q1, Q2, Q3, Q4 データ出力端子
Q データ出力端子
QB 反転データ出力端子
A, B データ入力端子
O データ出力端子
CK クロック入力端子
CKB 反転クロック入力端子
1001, 1101 機能仕様
1002, 1102 論理設計
1003, 1103 論理設計データ
1004, 1104 半導体デバイスデータ
1005, 1105 消費電力データ
1006, 1106 既知のプログラム
1007, 1107 動作率のデータ
1008, 1108 機能確認
1009, 1109 消費電力計算
1010, 1110 レイアウト設計
1011, 1111 物理設計データ
1012, 1112 テストプログラム
1013, 1113 詳細機能テスト
1014, 1114 詳細消費電力計算
1015, 1115 半導体チップ作成
1016, 1116 半導体論理回路
1017, 1117 機能動作テスト
1018, 1118 消費電力測定
1019, 1119 良品半導体論理回路
1020 消費電力計算用論理設計データ
1021 消費電力計算用物理設計データ。
Claims (7)
- 入力信号の論理情報をクロック信号に同期してラッチして出力信号に反映するフリッププロップ回路をそれぞれ少なくとも一つ含む複数のフリップフロップ回路群と、入力信号の論理演算を行う論理ゲートをそれぞれ少なくとも一つ含み、前記複数のフリップフロップ回路群の間を接続する組合せ回路群と、前記フリップフロップ回路群および組合せ回路群にクロック信号を供給するクロック回路とを有する半導体論理回路において、テスト用の制御信号を印加するためのテスト端子を更に有し、前記複数のフリップフロップ回路群もしくは前記組合せ回路群の少なくとも一つは、前記テスト端子に接続され、前記テスト用の制御信号が印加された期間中は対応するフリップフロップ回路もしくは論理ゲートの回路機能を変更させて当該フリップフロップ回路群もしくは組合せ回路群とそれに接続される後段の回路のクロック信号に対する動作率を所望の値とする動作率制御手段を備えることを特徴とする半導体論理回路。
- 前記動作率制御手段は、前記テスト用の制御信号が印加された期間中は前記対応するフリップフロップ回路を前記クロック信号の入力の度に出力信号が反転するトリガーフリップフロップ回路に変化させる回路手段であることを特徴とする請求項１の半導体論理回路。
- 前記動作率制御手段は、前記テスト用の制御信号が印加された期間中は前記対応するフリップフロップ回路を、入力されるクロック信号をそのままもしくは反転させて出力するバッファ回路もしくはインバータ回路に変化させる回路手段であることを特徴とする請求項１の半導体論理回路。
- 前記動作率制御手段は、前記テスト用の制御信号が印加された期間中は前記対応するフリップフロップ回路を、その出力がハイレベルとローレベルとの反転を繰り返すパルス発生回路に変化させる回路手段であることを特徴とする請求項１の半導体論理回路。
- 前記動作率制御手段は、その出力がどこにも反映されないダミー回路と、前記テスト用の制御信号が印加された期間中は、前記ダミー回路が前記対応するフリップフロップ回路の出力に応動するようにする接続制御回路とを含むことを特徴とする請求項１の半導体論理回路。
- 前記動作率制御手段は、前記テスト用の制御信号が印加された期間中は、前記対応する論理ゲートを、入力されるの論理信号の内のいずれか一つをそのままもしくは反転して出力するバッファ回路もしくはインバータ回路に変更する回路手段であることを特徴とする請求項１の半導体論理回路。
- 前記組合せ回路群はダイナミック回路の原理に基づく論理ゲートから構成され、前記動作率制御手段は、前記論理ゲートの論理評価期間における出力を前記テスト用の制御信号によってローレベルに固定する回路手段であることを特徴とする請求項１の半導体論理回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05879397A JP4077899B2 (ja) | 1997-03-13 | 1997-03-13 | 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路 |
| US09/041,121 US6330703B1 (en) | 1997-03-13 | 1998-03-12 | Method and circuit for determining the power consumption requirements for a semiconductor logic circuit and designing the circuit accordingly |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05879397A JP4077899B2 (ja) | 1997-03-13 | 1997-03-13 | 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10254936A JPH10254936A (ja) | 1998-09-25 |
| JP4077899B2 true JP4077899B2 (ja) | 2008-04-23 |
Family
ID=13094465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05879397A Expired - Fee Related JP4077899B2 (ja) | 1997-03-13 | 1997-03-13 | 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6330703B1 (ja) |
| JP (1) | JP4077899B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949689A (en) * | 1996-10-29 | 1999-09-07 | Synopsys, Inc. | Path dependent power modeling |
| JP4428489B2 (ja) * | 1999-08-23 | 2010-03-10 | パナソニック株式会社 | 集積回路装置及びそのテスト方法 |
| US6877149B2 (en) * | 2001-08-23 | 2005-04-05 | Cadence Design Systems, Inc. | Method and apparatus for pre-computing routes |
| JP3983090B2 (ja) * | 2002-04-24 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 電源電圧変動解析装置及びそれに用いる電源電圧変動解析方法並びにそのプログラム |
| US7366932B2 (en) | 2002-10-30 | 2008-04-29 | Stmicroelectronics, Inc. | Method and apparatus to adapt the clock rate of a programmable coprocessor for optimal performance and power dissipation |
| US7313456B2 (en) * | 2003-04-11 | 2007-12-25 | Applied Materials, Inc. | Method and apparatus for capturing and using design intent in an integrated circuit fabrication process |
| JP3900126B2 (ja) * | 2003-08-18 | 2007-04-04 | ソニー株式会社 | 論理処理回路、半導体デバイス及び論理処理装置 |
| US20050050503A1 (en) * | 2003-08-25 | 2005-03-03 | Keller S. Brandon | Systems and methods for establishing data model consistency of computer aided design tools |
| US7058908B2 (en) * | 2003-08-25 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Systems and methods utilizing fast analysis information during detailed analysis of a circuit design |
| US20050050483A1 (en) * | 2003-08-25 | 2005-03-03 | Keller S. Brandon | System and method analyzing design elements in computer aided design tools |
| US7032206B2 (en) * | 2003-08-25 | 2006-04-18 | Hewlett-Packard Development Company, L.P. | System and method for iteratively traversing a hierarchical circuit design |
| US20050050492A1 (en) * | 2003-08-25 | 2005-03-03 | Keller S. Brandon | Systems and methods for performing circuit analysis on a circuit design |
| US7062727B2 (en) * | 2003-08-25 | 2006-06-13 | Hewlett-Packard Development Company, L.P. | Computer aided design systems and methods with reduced memory utilization |
| US20050050485A1 (en) * | 2003-08-25 | 2005-03-03 | Keller S. Brandon | Systems and methods for identifying data sources associated with a circuit design |
| US7086019B2 (en) * | 2003-08-25 | 2006-08-01 | Hewlett-Packard Development Company, L.P. | Systems and methods for determining activity factors of a circuit design |
| US20050050482A1 (en) * | 2003-08-25 | 2005-03-03 | Keller S. Brandon | System and method for determining applicable configuration information for use in analysis of a computer aided design |
| CN100370433C (zh) * | 2005-06-24 | 2008-02-20 | 鸿富锦精密工业（深圳）有限公司 | 中央处理器的功率估算方法 |
| WO2007037017A1 (ja) | 2005-09-29 | 2007-04-05 | Fujitsu Limited | 消費電力解析方法及び消費電力解析装置 |
| JP4704299B2 (ja) * | 2006-09-06 | 2011-06-15 | 富士通株式会社 | Ｌｓｉの消費電力ピーク見積プログラム及びその装置 |
| US7546560B2 (en) * | 2006-12-06 | 2009-06-09 | Lsi Corporation | Optimization of flip flop initialization structures with respect to design size and design closure effort from RTL to netlist |
| JP4355345B2 (ja) * | 2007-02-23 | 2009-10-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路における電圧変動を抑制する回路 |
| JP5077010B2 (ja) * | 2008-03-26 | 2012-11-21 | 富士通株式会社 | システムｌｓｉの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。 |
| US8516305B2 (en) * | 2010-09-01 | 2013-08-20 | Advanced Micro Devices, Inc. | Power dissipation test method and device therefor |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05265605A (ja) | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | Ｍｏｓｌｓｉの消費電力見積り方法 |
| WO1995034036A2 (en) * | 1994-06-03 | 1995-12-14 | Synopsys, Inc. | Method and apparatus for estimating the power dissipated by a digital circuit |
| US5625803A (en) * | 1994-12-14 | 1997-04-29 | Vlsi Technology, Inc. | Slew rate based power usage simulation and method |
| US5754436A (en) * | 1994-12-22 | 1998-05-19 | Texas Instruments Incorporated | Adaptive power management processes, circuits and systems |
| JP3213198B2 (ja) * | 1995-03-15 | 2001-10-02 | 株式会社東芝 | 集積回路の電力評価方法 |
| US5740407A (en) * | 1995-07-05 | 1998-04-14 | Motorola, Inc. | Method of generating power vectors for circuit power dissipation simulation having both combinational and sequential logic circuits |
| US5838947A (en) * | 1996-04-02 | 1998-11-17 | Synopsys, Inc. | Modeling, characterization and simulation of integrated circuit power behavior |
| US5835380A (en) * | 1996-06-11 | 1998-11-10 | Lsi Logic Corporation | Simulation based extractor of expected waveforms for gate-level power analysis tool |
| US5949689A (en) * | 1996-10-29 | 1999-09-07 | Synopsys, Inc. | Path dependent power modeling |
-
1997
- 1997-03-13 JP JP05879397A patent/JP4077899B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-12 US US09/041,121 patent/US6330703B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10254936A (ja) | 1998-09-25 |
| US6330703B1 (en) | 2001-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4077899B2 (ja) | 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路 | |
| Bhunia et al. | Low-power scan design using first-level supply gating | |
| US8352815B2 (en) | Circuit and method operable in functional and diagnostic modes | |
| US6720813B1 (en) | Dual edge-triggered flip-flop design with asynchronous programmable reset | |
| US6490715B1 (en) | Cell library database and design aiding system | |
| US20040078175A1 (en) | Method and apparatus for modeling and simulating the effects of bridge defects in integrated circuits | |
| US5748645A (en) | Clock scan design from sizzle global clock and method therefor | |
| Shteingart et al. | RTG: Automatic register level test generator | |
| JPH10111343A (ja) | 集積回路 | |
| EP4206704A1 (en) | Clock shaper circuit for transition fault testing | |
| KR100710972B1 (ko) | 혼합된 에뮬레이션과 시뮬레이션이 가능한 혼합 검증 장치및 이를 이용한 혼합 검증 방법 | |
| Kavousianos et al. | Testing for SoCs with advanced static and dynamic power-management capabilities | |
| JPH11142477A (ja) | 半導体集積回路 | |
| Jackson et al. | Robot fault-tolerance using an embryonic array | |
| JP5807887B1 (ja) | プログラマブルロジックデバイス、プログラマブルロジックデバイスのエラー検証方法、及びプログラマブルロジックデバイスの回路形成方法 | |
| EP1639379A1 (en) | Timing closure monitoring circuit and method | |
| Khanna et al. | Clock gated 16-bits alu design & implementation on fpga | |
| Kilian et al. | Reducing routing overhead by self-enabling functional path ring oscillators | |
| CN112858892B (zh) | 一种基于fpga在数字测试通道上实现定制模块的方法 | |
| Badereddine et al. | Minimizing peak power consumption during scan testing: Structural technique for don't care bits assignment | |
| US7260515B2 (en) | Method and apparatus for simulating transparent latches | |
| BREZEANU et al. | Improved Serial Peripheral Interface Controller Based on Scan Architecture | |
| JP2536478B2 (ja) | フリップフロップ回路 | |
| Syamala et al. | Low Power Testable Reversible Combinational Circuits | |
| US6978428B2 (en) | Mode register in an integrated circuit that stores test scripts and operating parameters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050518 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050705 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050812 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |