JPH10253718A - 判別機能を有する半導体集積回路 - Google Patents
判別機能を有する半導体集積回路Info
- Publication number
- JPH10253718A JPH10253718A JP9070809A JP7080997A JPH10253718A JP H10253718 A JPH10253718 A JP H10253718A JP 9070809 A JP9070809 A JP 9070809A JP 7080997 A JP7080997 A JP 7080997A JP H10253718 A JPH10253718 A JP H10253718A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- output
- voltage
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】少数の外部端子を用いて多数種類の半導体集積
回路を判別できる技術を提供する。 【解決手段】 所定機能を有する半導体集積回路につい
て、集積回路検査装置による特定の検査項目の測定が行
われる際に、所定位置の外部端子から所定種類の判別電
圧ＶPP、ＶDL、ＶBLR、ＶPLTが出力されるようにする。
出力される判別電圧ＶPP、ＶDL、ＶBLR、ＶPLTは半導体
集積回路の内部回路によって生成され、その順列組合せ
は製品種類毎に異なっているので、それを測定すると製
品種類を判別できる。従って、捺印がなくても測定条件
や検査基準の適用を誤ることがない。判別電圧ＶPP、Ｖ
DL、ＶBLR、ＶPLTの順列組合は、配線パターンを変更す
ることで変更できるようにしておくとよい。
回路を判別できる技術を提供する。 【解決手段】 所定機能を有する半導体集積回路につい
て、集積回路検査装置による特定の検査項目の測定が行
われる際に、所定位置の外部端子から所定種類の判別電
圧ＶPP、ＶDL、ＶBLR、ＶPLTが出力されるようにする。
出力される判別電圧ＶPP、ＶDL、ＶBLR、ＶPLTは半導体
集積回路の内部回路によって生成され、その順列組合せ
は製品種類毎に異なっているので、それを測定すると製
品種類を判別できる。従って、捺印がなくても測定条件
や検査基準の適用を誤ることがない。判別電圧ＶPP、Ｖ
DL、ＶBLR、ＶPLTの順列組合は、配線パターンを変更す
ることで変更できるようにしておくとよい。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
技術分野にかかり、特に、集積回路検査装置で種類を判
別できる半導体集積回路に関する。
技術分野にかかり、特に、集積回路検査装置で種類を判
別できる半導体集積回路に関する。
【０００２】
【従来の技術】半導体集積回路の外形は規格化されてお
り、同一機能であっても多数の形状のものが用意されて
いることから、ユーザーは、使用目的に応じて最適な形
状の半導体集積回路を選択できるようになっている。そ
の反面、同一の形状であっても必ずしも同じ機能の半導
体集積回路であるとは限らないので、ユーザー側の受け
入れや、メーカー側の出荷に際しては、例えば、捺印
や、その他の手段によって半導体集積回路の製品種別を
確認することが行われている。
り、同一機能であっても多数の形状のものが用意されて
いることから、ユーザーは、使用目的に応じて最適な形
状の半導体集積回路を選択できるようになっている。そ
の反面、同一の形状であっても必ずしも同じ機能の半導
体集積回路であるとは限らないので、ユーザー側の受け
入れや、メーカー側の出荷に際しては、例えば、捺印
や、その他の手段によって半導体集積回路の製品種別を
確認することが行われている。
【０００３】ところで、半導体集積回路の選別検査に用
いられる集積回路検査装置は、１台で複数種類の製品を
検査できるように構成されており、そのため、測定対象
となる半導体集積回路の製品種別に対応させ、測定項目
とその良否判定基準が複数種類用意されている。
いられる集積回路検査装置は、１台で複数種類の製品を
検査できるように構成されており、そのため、測定対象
となる半導体集積回路の製品種別に対応させ、測定項目
とその良否判定基準が複数種類用意されている。
【０００４】しかしながら選別検査工程では、半導体集
積回路が未捺印の状態にあるため、測定項目や良否判定
基準を誤って適用し、良品を不良品と判定してしまう場
合がある。このような良否判定ミスが生じ易いのは、一
種類の製品の測定を終えたが、測定条件や良否判定基準
の切り換えを忘れてしまった場合であり、外形が同じで
異なる種類の半導体集積回路の測定を開始してしまうと
連続して不良品が発生し、行程が混乱してしまう。
積回路が未捺印の状態にあるため、測定項目や良否判定
基準を誤って適用し、良品を不良品と判定してしまう場
合がある。このような良否判定ミスが生じ易いのは、一
種類の製品の測定を終えたが、測定条件や良否判定基準
の切り換えを忘れてしまった場合であり、外形が同じで
異なる種類の半導体集積回路の測定を開始してしまうと
連続して不良品が発生し、行程が混乱してしまう。
【０００５】特に、半導体集積回路がＤＲＡＭである場
合には、外形や端子機能は同一であっても内部の半導体
チップだけが異なり、一般的な測定項目の測定条件や良
否判定基準は同じであっても特殊な測定項目では製品群
毎に異なる場合が多く、上述のようなミスが生じ易い。
合には、外形や端子機能は同一であっても内部の半導体
チップだけが異なり、一般的な測定項目の測定条件や良
否判定基準は同じであっても特殊な測定項目では製品群
毎に異なる場合が多く、上述のようなミスが生じ易い。
【０００６】そこで従来技術でも対策が採られており、
例えば多数の外部端子を有するＤＲＡＭの場合には、特
殊な信号を印加する特定の検査項目を行ったときに、特
定の外部端子から出力される結果から製品種類を判別で
きるようにしている。
例えば多数の外部端子を有するＤＲＡＭの場合には、特
殊な信号を印加する特定の検査項目を行ったときに、特
定の外部端子から出力される結果から製品種類を判別で
きるようにしている。
【０００７】例えば、１個の外部端子で２種類の半導体
集積回路(ここでは製品と製品とする)を判別したい
場合には、前述の特定の検査項目を行ったとき、同一位
置にある外部端子から、半導体集積回路が製品である
場合には“０”を出力し、製品である場合には“１”
を出力するようにしておくと、その特定の検査項目の測
定結果から、集積回路検査装置は、測定している半導体
集積回路が製品であるか、製品であるかを判別する
ことが可能となる。
集積回路(ここでは製品と製品とする)を判別したい
場合には、前述の特定の検査項目を行ったとき、同一位
置にある外部端子から、半導体集積回路が製品である
場合には“０”を出力し、製品である場合には“１”
を出力するようにしておくと、その特定の検査項目の測
定結果から、集積回路検査装置は、測定している半導体
集積回路が製品であるか、製品であるかを判別する
ことが可能となる。
【０００８】特に、半導体集積回路がＤＲＡＭである場
合、一般的な検査項目の測定結果から良否を判定し、特
定の検査項目の結果から製品種類を判別することができ
る。
合、一般的な検査項目の測定結果から良否を判定し、特
定の検査項目の結果から製品種類を判別することができ
る。
【０００９】しかしながら上述のような判別方法では、
判別すべき製品種類が増えると、必要な外部端子の数も
増加してしまう。他方、特定の検査項目以外の検査項目
を行うときや、実際に使用するときは、製品判別に用い
る特定の外部端子に、本来の機能を持たせる必要がある
ことから、判別に使用可能な種類の外部端子は限られて
おり、半導体集積回路の機能・コスト・信頼性に影響を
与えず、少数の外部端子を用いて多数種類の製品種類を
判別できる技術の開発が望まれていた。
判別すべき製品種類が増えると、必要な外部端子の数も
増加してしまう。他方、特定の検査項目以外の検査項目
を行うときや、実際に使用するときは、製品判別に用い
る特定の外部端子に、本来の機能を持たせる必要がある
ことから、判別に使用可能な種類の外部端子は限られて
おり、半導体集積回路の機能・コスト・信頼性に影響を
与えず、少数の外部端子を用いて多数種類の製品種類を
判別できる技術の開発が望まれていた。
【００１０】
【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたもので、その目的
は、少数の外部端子を用いて多数種類の半導体集積回路
を判別できる技術を提供することにある。
の不都合を解決するために創作されたもので、その目的
は、少数の外部端子を用いて多数種類の半導体集積回路
を判別できる技術を提供することにある。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に請求項１記載の発明は、所定機能を有し、集積回路検
査装置による電気的測定によって、前記機能の良否が判
定できるように構成された半導体集積回路であって、そ
の内部回路によって電圧値の異なる複数種類の判別電圧
が生成され、前記集積回路検査装置によって特定の検査
項目の測定が行われたときに、前記複数種類の判別電圧
のうち、所定種類の判別電圧が所定位置の外部端子に出
力されるように構成されたことを特徴とする。
に請求項１記載の発明は、所定機能を有し、集積回路検
査装置による電気的測定によって、前記機能の良否が判
定できるように構成された半導体集積回路であって、そ
の内部回路によって電圧値の異なる複数種類の判別電圧
が生成され、前記集積回路検査装置によって特定の検査
項目の測定が行われたときに、前記複数種類の判別電圧
のうち、所定種類の判別電圧が所定位置の外部端子に出
力されるように構成されたことを特徴とする。
【００１２】このような構成の半導体集積回路では、特
定の検査項目の測定が行われる際に、所定位置の外部端
子に所定種類の判別電圧が出力されるように構成されて
おり、出力される判別電圧の順列組合せを製品種類毎に
変えることで、特定項目を検査したときの所定位置の外
部端子からの出力により、製品種類を判別することが可
能となる。
定の検査項目の測定が行われる際に、所定位置の外部端
子に所定種類の判別電圧が出力されるように構成されて
おり、出力される判別電圧の順列組合せを製品種類毎に
変えることで、特定項目を検査したときの所定位置の外
部端子からの出力により、製品種類を判別することが可
能となる。
【００１３】半導体集積回路の良否については、特定項
目以外の項目の測定結果から判定すればよい(特定項目
の測定を行ったときの、判別電圧が出力される外部端子
以外の外部端子の出力結果を用いることもできる)。従
って、選別・検査の際、捺印やその他の機械的な判別手
段がなくても、測定条件や検査基準を誤ることがない。
目以外の項目の測定結果から判定すればよい(特定項目
の測定を行ったときの、判別電圧が出力される外部端子
以外の外部端子の出力結果を用いることもできる)。従
って、選別・検査の際、捺印やその他の機械的な判別手
段がなくても、測定条件や検査基準を誤ることがない。
【００１４】この場合、請求項２記載の発明のように、
前記判別電圧が出力されるべき外部端子を複数設ける
と、判別できる製品種類が増加して好ましい。
前記判別電圧が出力されるべき外部端子を複数設ける
と、判別できる製品種類が増加して好ましい。
【００１５】更に、請求項３記載の発明のように、基板
上に形成された配線パターンを変更することにより、前
記外部端子に出力される判別電圧の種類を変更できるよ
うに構成しておくと、判別機能を持たせるための設計コ
ストを低下させることができる。
上に形成された配線パターンを変更することにより、前
記外部端子に出力される判別電圧の種類を変更できるよ
うに構成しておくと、判別機能を持たせるための設計コ
ストを低下させることができる。
【００１６】ＤＲＡＭ等の記憶デバイス(前記所定機能
が主として記憶機能にある半導体集積回路)では、外形
が同じで内部の半導体チップが異なる製品が多数あるの
で、請求項１乃至請求項３のいずれか１項記載の半導体
集積回路を適用すると効果的である。
が主として記憶機能にある半導体集積回路)では、外形
が同じで内部の半導体チップが異なる製品が多数あるの
で、請求項１乃至請求項３のいずれか１項記載の半導体
集積回路を適用すると効果的である。
【００１７】
【発明の実施の形態】図１は、本発明の一実施形態の半
導体集積回路の部分回路図であり、ハイアクティブスイ
ッチ２と、ローアクティブスイッチ３と、パッドＰ1〜
Ｐ4とを有している。
導体集積回路の部分回路図であり、ハイアクティブスイ
ッチ２と、ローアクティブスイッチ３と、パッドＰ1〜
Ｐ4とを有している。
【００１８】ハイアクティブスイッチ２とローアクティ
ブスイッチ３内には、アナログスイッチ２１〜２４、３
１〜３４が４個ずつ設けられており、各アナログスイッ
チ２１〜２４、３１〜３４は、それぞれｎチャネルＭＯ
ＳＦＥＴとｐチャネルＭＯＳＦＥＴとが並列接続されて
構成されている。
ブスイッチ３内には、アナログスイッチ２１〜２４、３
１〜３４が４個ずつ設けられており、各アナログスイッ
チ２１〜２４、３１〜３４は、それぞれｎチャネルＭＯ
ＳＦＥＴとｐチャネルＭＯＳＦＥＴとが並列接続されて
構成されている。
【００１９】各アナログスイッチ２１〜２４、３１〜３
４は、ドレイン・ソース端子とゲート端子を２個ずつ有
しており、ハイアクティブスイッチ２内のアナログスイ
ッチ２１〜２４の一方のドレイン・ソース端子は、符号
ａ〜ｄで示す薄膜配線の端子にそれぞれ接続され、他方
のドレイン・ソース端子は、パッドＰ1〜Ｐ4にそれぞれ
接続されている。各パッドＰ1〜Ｐ4は、図示しない他の
パッドと共に、この半導体集積回路を外部回路に接続す
る外部端子(図示せず)に接続されている。
４は、ドレイン・ソース端子とゲート端子を２個ずつ有
しており、ハイアクティブスイッチ２内のアナログスイ
ッチ２１〜２４の一方のドレイン・ソース端子は、符号
ａ〜ｄで示す薄膜配線の端子にそれぞれ接続され、他方
のドレイン・ソース端子は、パッドＰ1〜Ｐ4にそれぞれ
接続されている。各パッドＰ1〜Ｐ4は、図示しない他の
パッドと共に、この半導体集積回路を外部回路に接続す
る外部端子(図示せず)に接続されている。
【００２０】図１の符号ＶPP、ＶDL、ＶBLR、ＶPLTは、
半導体集積回路の内部で電源電圧から生成され、互いに
電圧値の異なる第１〜第４の判別電圧であり、それら第
１〜第４の判別電圧は、それぞれ端子ａ〜ｄに現れるよ
うに構成されている。
半導体集積回路の内部で電源電圧から生成され、互いに
電圧値の異なる第１〜第４の判別電圧であり、それら第
１〜第４の判別電圧は、それぞれ端子ａ〜ｄに現れるよ
うに構成されている。
【００２１】以下、ＤＲＡＭを例に、第１〜第４の判別
電圧について説明する。第１〜第４の判別電圧のうち、
第１の判別電圧ＶPPは、電源電圧を昇圧して作った電圧
であり、特に大きい振幅を必要とする回路に供給され
る。第２の判別電圧ＶDLはメモリアレイ電圧であり、ま
た、第３の判別電圧ＶBLRはデータ読出の際に予めビッ
ト線をプリチャージする電圧である。第４の判別電圧Ｖ
PLTは、メモリセル内のキャパシタの(ビット線側)対向
電極の電圧である。
電圧について説明する。第１〜第４の判別電圧のうち、
第１の判別電圧ＶPPは、電源電圧を昇圧して作った電圧
であり、特に大きい振幅を必要とする回路に供給され
る。第２の判別電圧ＶDLはメモリアレイ電圧であり、ま
た、第３の判別電圧ＶBLRはデータ読出の際に予めビッ
ト線をプリチャージする電圧である。第４の判別電圧Ｖ
PLTは、メモリセル内のキャパシタの(ビット線側)対向
電極の電圧である。
【００２２】第１の判別電圧ＶPPは約３．８Ｖ、第２の
判別電圧ＶDLは約２．２Ｖ、第３の判別電圧ＶBLRは約
１．１Ｖ、第４の判別電圧ＶPLTは通常の状態では１．
１Ｖであるが、特定の検査項目の測定時には、０Ｖに変
更される。従って、その特定の検査項目の測定時には、
第１〜第４の判別電圧間では、下記(１)式、 ＶPLT(第４) ＜ ＶBLR(第３) ＜ ＶDL(第２) ＜ ＶPP(第１) ……(１) の大小関係がある。
判別電圧ＶDLは約２．２Ｖ、第３の判別電圧ＶBLRは約
１．１Ｖ、第４の判別電圧ＶPLTは通常の状態では１．
１Ｖであるが、特定の検査項目の測定時には、０Ｖに変
更される。従って、その特定の検査項目の測定時には、
第１〜第４の判別電圧間では、下記(１)式、 ＶPLT(第４) ＜ ＶBLR(第３) ＜ ＶDL(第２) ＜ ＶPP(第１) ……(１) の大小関係がある。
【００２３】ハイアクティブスイッチ２とローアクティ
ブスイッチ３には、切替信号ＳＥＬが入力されており、
ハイアクティブスイッチ２内では、その切替信号ＳＥＬ
は、各アナログスイッチ２１〜２４のｎチャネルＭＯＳ
ＦＥＴのゲート端子にそのまま入力され、また、ｐチャ
ネルＭＯＳＦＥＴのゲート端子に、インバータ２０で反
転されて入力されている。従って、このハイアクティブ
スイッチ２内のアナログスイッチ２１〜２４は切替信号
ＳＥＬがハイ状態のときに導通し、ロー状態のときに遮
断する。
ブスイッチ３には、切替信号ＳＥＬが入力されており、
ハイアクティブスイッチ２内では、その切替信号ＳＥＬ
は、各アナログスイッチ２１〜２４のｎチャネルＭＯＳ
ＦＥＴのゲート端子にそのまま入力され、また、ｐチャ
ネルＭＯＳＦＥＴのゲート端子に、インバータ２０で反
転されて入力されている。従って、このハイアクティブ
スイッチ２内のアナログスイッチ２１〜２４は切替信号
ＳＥＬがハイ状態のときに導通し、ロー状態のときに遮
断する。
【００２４】ローアクティブスイッチ３内の各アナログ
スイッチ３１〜３４の、一方のドレイン・ソース端子は
パッドＰ1〜Ｐ4に接続され、他方のドレイン・ソース端
子は、図示しない内部回路が生成する通常の信号Ｆ1〜
Ｆ4が現れる薄膜配線に接続されている。
スイッチ３１〜３４の、一方のドレイン・ソース端子は
パッドＰ1〜Ｐ4に接続され、他方のドレイン・ソース端
子は、図示しない内部回路が生成する通常の信号Ｆ1〜
Ｆ4が現れる薄膜配線に接続されている。
【００２５】前述の切替信号ＳＥＬは、各アナログスイ
ッチ３１〜３４を構成するｎチャネルＭＯＳＦＥＴのゲ
ート端子に、インバータ３０で反転されて入力され、ｐ
チャネルＭＯＳＦＥＴのゲート端子には、そのまま入力
されている。従って、それらのアナログスイッチ３１〜
３４は、切替信号ＳＥＬがロー状態のときに導通し、ハ
イ状態のときに遮断する。
ッチ３１〜３４を構成するｎチャネルＭＯＳＦＥＴのゲ
ート端子に、インバータ３０で反転されて入力され、ｐ
チャネルＭＯＳＦＥＴのゲート端子には、そのまま入力
されている。従って、それらのアナログスイッチ３１〜
３４は、切替信号ＳＥＬがロー状態のときに導通し、ハ
イ状態のときに遮断する。
【００２６】この半導体集積回路の切替信号ＳＥＬは、
一般的な検査項目が測定されるときや、通常の使用状態
ではロー状態になるように構成されているが、通常の使
用状態では生じない組合せの信号が外部端子に入力さ
れ、特定の検査項目の測定が行われるときに切替信号Ｓ
ＥＬがハイ状態になるように構成されている。
一般的な検査項目が測定されるときや、通常の使用状態
ではロー状態になるように構成されているが、通常の使
用状態では生じない組合せの信号が外部端子に入力さ
れ、特定の検査項目の測定が行われるときに切替信号Ｓ
ＥＬがハイ状態になるように構成されている。
【００２７】従って、この半導体集積回路を試験する
際、一般的な検査項目の測定が行われるときは、ハイア
クティブスイッチ２内のアナログスイッチ２１〜２４は
遮断し、ローアクティブスイッチ３内のアナログスイッ
チ３１〜３４は導通し、パッドＰ1〜Ｐ4には、本来出力
されるべき信号Ｆ1〜Ｆ4が出力され、外部端子を介して
集積回路検査装置によって測定され、良否の判定が行わ
れる。
際、一般的な検査項目の測定が行われるときは、ハイア
クティブスイッチ２内のアナログスイッチ２１〜２４は
遮断し、ローアクティブスイッチ３内のアナログスイッ
チ３１〜３４は導通し、パッドＰ1〜Ｐ4には、本来出力
されるべき信号Ｆ1〜Ｆ4が出力され、外部端子を介して
集積回路検査装置によって測定され、良否の判定が行わ
れる。
【００２８】他方、特定の検査項目の測定が行われると
きには、ハイアクティブスイッチ２内のアナログスイッ
チ２１〜２４は導通し、ローアクティブスイッチ３内の
アナログスイッチ３１〜３４は遮断するので、パッドＰ
1〜Ｐ4に接続されている外部端子には、第１〜第４の判
別電圧が出力される。この第１〜第４の判別電圧は、上
述の(１)式の大小関係があり、集積回路検査装置によっ
て基準電圧と比較されると、それらの外部端子から出力
された判別電圧の種類が分かり、製品種類の判別を行う
ことができる。
きには、ハイアクティブスイッチ２内のアナログスイッ
チ２１〜２４は導通し、ローアクティブスイッチ３内の
アナログスイッチ３１〜３４は遮断するので、パッドＰ
1〜Ｐ4に接続されている外部端子には、第１〜第４の判
別電圧が出力される。この第１〜第４の判別電圧は、上
述の(１)式の大小関係があり、集積回路検査装置によっ
て基準電圧と比較されると、それらの外部端子から出力
された判別電圧の種類が分かり、製品種類の判別を行う
ことができる。
【００２９】ところで、上述の端子ａ〜ｄには、第１〜
第４の判別電圧のうちの所望種類の判別電圧を印加でき
ると、パッドＰ1〜Ｐ4に接続された外部端子には、４4
通り(２５６種類)の順列組合せで表される出力状態があ
る。従って、それら４個の判別電圧と４個外部端子とを
用いることで、２５６種類の半導体集積回路を判別する
ことができる。
第４の判別電圧のうちの所望種類の判別電圧を印加でき
ると、パッドＰ1〜Ｐ4に接続された外部端子には、４4
通り(２５６種類)の順列組合せで表される出力状態があ
る。従って、それら４個の判別電圧と４個外部端子とを
用いることで、２５６種類の半導体集積回路を判別する
ことができる。
【００３０】但し、このように特定の位置にある外部端
子に所望種類の判別電圧を出力させるために、内部回路
の大幅な変更が必要となっては設計上不便である。そこ
で、出力される判別電圧の順列組合せを変更する際、半
導体集積回路内の配線パターンを変更するだけで済むよ
うに構成することが望ましい。
子に所望種類の判別電圧を出力させるために、内部回路
の大幅な変更が必要となっては設計上不便である。そこ
で、出力される判別電圧の順列組合せを変更する際、半
導体集積回路内の配線パターンを変更するだけで済むよ
うに構成することが望ましい。
【００３１】そのような機能を有する配線パターンの一
例を図２(ａ)の符号６０に示す。この図２(ａ)では、符
号６１は金属薄膜のエッチングによって形成した薄膜配
線を示しており、符号６２は、半導体集積回路が形成さ
れた基板上の所定位置にあるスイッチ領域を示してお
り、また、符号６３は、そのスイッチ領域６２内の前記
金属薄膜をエッチングする際に形成されたスイッチ用配
線を示している。
例を図２(ａ)の符号６０に示す。この図２(ａ)では、符
号６１は金属薄膜のエッチングによって形成した薄膜配
線を示しており、符号６２は、半導体集積回路が形成さ
れた基板上の所定位置にあるスイッチ領域を示してお
り、また、符号６３は、そのスイッチ領域６２内の前記
金属薄膜をエッチングする際に形成されたスイッチ用配
線を示している。
【００３２】第１〜第４の判別電圧は、この配線パター
ン６０中の符号Ａ〜Ｄで示す端部位置にある薄膜配線６
１に印加されているものとする。それら端部位置Ａ〜Ｄ
は、スイッチ領域６２内のスイッチ用配線６３を介し
て、薄膜配線６１によって、前述の端子ａ〜ｄに接続さ
れている。
ン６０中の符号Ａ〜Ｄで示す端部位置にある薄膜配線６
１に印加されているものとする。それら端部位置Ａ〜Ｄ
は、スイッチ領域６２内のスイッチ用配線６３を介し
て、薄膜配線６１によって、前述の端子ａ〜ｄに接続さ
れている。
【００３３】図示の通りの配線パターン６０では、端部
位置Ａが端子ａに、端部位置Ｂが端子ｂに、端部位置Ｃ
が端子ｃに、端部位置Ｄが端子ｄに接続されており、従
って、上述のように、端子ａ〜ｄからそれぞれ第１〜第
４の判別電圧が出力される。
位置Ａが端子ａに、端部位置Ｂが端子ｂに、端部位置Ｃ
が端子ｃに、端部位置Ｄが端子ｄに接続されており、従
って、上述のように、端子ａ〜ｄからそれぞれ第１〜第
４の判別電圧が出力される。
【００３４】このような配線パターン６０を有する半導
体集積回路群では、相異なる種類のものについては、素
子配列や配線パターン６０を全面的に書き換えたり、配
線端部Ａ〜Ｄ、及び端子ａ〜ｄの位置を移動させなくて
も、スイッチ領域６２内のスイッチ用配線６３の接続状
態を変更することで、端部位置Ａ〜Ｄと端子ａ〜ｄとの
間の接続状態を変更することができる。
体集積回路群では、相異なる種類のものについては、素
子配列や配線パターン６０を全面的に書き換えたり、配
線端部Ａ〜Ｄ、及び端子ａ〜ｄの位置を移動させなくて
も、スイッチ領域６２内のスイッチ用配線６３の接続状
態を変更することで、端部位置Ａ〜Ｄと端子ａ〜ｄとの
間の接続状態を変更することができる。
【００３５】例えば、図２(ａ)の、端子ａから第１の判
別電圧ＶPPが出力されてる状態を、符号６２1で示すス
イッチ領域内の配線６３を図２(ｂ)のように変更するこ
とで、端子ａから、端子ｃが出力するのと同じ第３の判
別電圧ＶBLRを出力させることができる。
別電圧ＶPPが出力されてる状態を、符号６２1で示すス
イッチ領域内の配線６３を図２(ｂ)のように変更するこ
とで、端子ａから、端子ｃが出力するのと同じ第３の判
別電圧ＶBLRを出力させることができる。
【００３６】このように、スイッチ領域６２内のスイッ
チ用配線６３の接続状態を変更するだけで端子ａ〜ｄか
ら、所望種類の判別電圧を出力させることが可能であ
り、特定の外部端子から出力される判別電圧の順列組合
せを変更することができる。従って、多数種類の半導体
集積回路に簡単に用いることができ、設計の手間がかか
らず、製品種類の判別に要していた設計コストが低下す
る。
チ用配線６３の接続状態を変更するだけで端子ａ〜ｄか
ら、所望種類の判別電圧を出力させることが可能であ
り、特定の外部端子から出力される判別電圧の順列組合
せを変更することができる。従って、多数種類の半導体
集積回路に簡単に用いることができ、設計の手間がかか
らず、製品種類の判別に要していた設計コストが低下す
る。
【００３７】以上説明した実施形態では、第１〜第４の
判別電圧(ＶPP、ＶDL、ＶBLR、ＶPL T)を用いたが、判別
電圧の種類が多い程少数の外部端子で多種類の半導体集
積回路を判別できて望ましい。用いる判別電圧の種類を
Ｎ、外部端子の個数をＬとすると、判別可能な製品種類
はＮL個となる。
判別電圧(ＶPP、ＶDL、ＶBLR、ＶPL T)を用いたが、判別
電圧の種類が多い程少数の外部端子で多種類の半導体集
積回路を判別できて望ましい。用いる判別電圧の種類を
Ｎ、外部端子の個数をＬとすると、判別可能な製品種類
はＮL個となる。
【００３８】判別電圧については、上述の実施形態では
内部回路に用いられている電圧を流用したが、専用の電
圧を発生させてもよい。
内部回路に用いられている電圧を流用したが、専用の電
圧を発生させてもよい。
【００３９】なお、本発明の半導体集積回路は、ＱＦＰ
等のモールド成型品、テープキャリアパッケージ品等、
種々の外形のものを含む。その外部端子については、リ
ード、バンプの他、ＴＣＰ上の銅薄膜配線等、種々のも
のを含む。
等のモールド成型品、テープキャリアパッケージ品等、
種々の外形のものを含む。その外部端子については、リ
ード、バンプの他、ＴＣＰ上の銅薄膜配線等、種々のも
のを含む。
【００４０】
【発明の効果】少数の外部端子を用いるだけで、多数の
製品種類を判別することが可能となる。配線パターンの
一部を変更するだけで、製品種類を区別することができ
るので、設計コストが低下する。内部回路に用いられる
電圧を流用できるので、必要な回路が少なくて済む。そ
のため、信頼性が低下することはない。
製品種類を判別することが可能となる。配線パターンの
一部を変更するだけで、製品種類を区別することができ
るので、設計コストが低下する。内部回路に用いられる
電圧を流用できるので、必要な回路が少なくて済む。そ
のため、信頼性が低下することはない。
【図１】本発明の半導体集積回路を説明するための回路
図
図
【図２】(ａ)：その配線パターンの一例を説明するため
の図 (ｂ)：スイッチ領域内の配線の変更例を説明するため図
の図 (ｂ)：スイッチ領域内の配線の変更例を説明するため図
６０……配線パターン Ｆ1〜Ｆ4……機能 ＶPP、ＶDL、ＶBLR、ＶPLT……判
別電圧
別電圧
フロントページの続き (72)発明者 松本 雅秀 茨城県稲敷郡美浦村木原2350 日本テキサ ス・インスツルメンツ株式会社内 (72)発明者 折戸 康則 茨城県稲敷郡美浦村木原2350 日本テキサ ス・インスツルメンツ株式会社内 (72)発明者 横山 勇治 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (4)
- 【請求項１】 所定機能を有し、集積回路検査装置によ
る電気的測定によって、前記機能の良否が判定できるよ
うに構成された半導体集積回路であって、 その内部回路によって電圧値の異なる複数種類の判別電
圧が生成され、 前記集積回路検査装置によって特定の検査項目の測定が
行われたときに、前記複数種類の判別電圧のうち、所定
種類の判別電圧が所定位置の外部端子に出力されるよう
に構成されたことを特徴とする半導体集積回路。 - 【請求項２】 前記判別電圧が出力されるべき外部端子
を複数有することを特徴とする請求項１記載の半導体集
積回路。 - 【請求項３】 基板上に形成された配線パターンを変更
することにより、前記外部端子に出力される判別電圧の
種類を変更できるように構成されたことを特徴とする請
求項１又は請求項２記載の半導体集積回路。 - 【請求項４】 前記半導体集積回路は、記憶デバイスで
あることを特徴とする請求項１乃至請求項３のいずれか
１項記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9070809A JPH10253718A (ja) | 1997-03-07 | 1997-03-07 | 判別機能を有する半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9070809A JPH10253718A (ja) | 1997-03-07 | 1997-03-07 | 判別機能を有する半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10253718A true JPH10253718A (ja) | 1998-09-25 |
Family
ID=13442277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9070809A Withdrawn JPH10253718A (ja) | 1997-03-07 | 1997-03-07 | 判別機能を有する半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10253718A (ja) |
-
1997
- 1997-03-07 JP JP9070809A patent/JPH10253718A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5391892A (en) | Semiconductor wafers having test circuitry for individual dies | |
| US8080873B2 (en) | Semiconductor device, semiconductor package, and method for testing semiconductor device | |
| JP4103010B2 (ja) | 半導体ウエハ | |
| US5056061A (en) | Circuit for encoding identification information on circuit dice using fet capacitors | |
| JP2008277417A (ja) | 半導体装置及びその試験方法 | |
| US6469327B1 (en) | Semiconductor device with efficiently arranged pads | |
| US5946248A (en) | Method for burn-in operation on a wafer of memory devices | |
| US5815001A (en) | Integrated circuit board with built-in terminal connection testing circuitry | |
| JPH10253718A (ja) | 判別機能を有する半導体集積回路 | |
| US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
| KR20040059461A (ko) | 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치 | |
| JP2000031216A (ja) | ボンディングパッド用検査装置 | |
| JP3098499B2 (ja) | 半導体装置および半導体装置への製造情報記録方法 | |
| US11892503B2 (en) | Semiconductor device and test method of semiconductor device | |
| US6388460B1 (en) | Alternate timing wafer burn-in method | |
| KR100206874B1 (ko) | 반도체 칩 구조 | |
| JP2954076B2 (ja) | 半導体集積回路ウェハ及びその試験方法 | |
| JP2007147330A (ja) | 半導体チップおよびその試験方法 | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| KR19990039586A (ko) | 테스트 패드 수가 감소된 메모리 장치 테스트 방법 | |
| JP2000286316A (ja) | 半導体装置 | |
| US20030210068A1 (en) | Apparatus of testing semiconductor | |
| JP2900847B2 (ja) | 集積回路試験装置 | |
| KR0146524B1 (ko) | 반도체 메모리 장치 | |
| JP2978883B1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |