JPH10243305A - チューナ回路のｐｌｌロック動作方法 - Google Patents
チューナ回路のｐｌｌロック動作方法Info
- Publication number
- JPH10243305A JPH10243305A JP9041996A JP4199697A JPH10243305A JP H10243305 A JPH10243305 A JP H10243305A JP 9041996 A JP9041996 A JP 9041996A JP 4199697 A JP4199697 A JP 4199697A JP H10243305 A JPH10243305 A JP H10243305A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- local oscillation
- lock operation
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＰＬＬロック動作の高速化を図ったチューナ
回路のＰＬＬロック動作方法を提供する。 【解決手段】 ＰＬＬ選局制御部において同期信号の検
出動作とＡＦＣ動作とを行って中心周波数を受信周波数
にロックするＰＬＬロック動作時、同期信号の検出動作
を行う周波数ポイントを中心周波数を含むその近傍にお
いて複数ポイント設定するとともに、その設定した複数
の周波数ポイントの移行順を、例えば前回選局時に記憶
したずれ幅に近い周波数ポイントにまず移行し（ステッ
プＳ４１）、次に、今回受信したチャンネルの中心周波
数に移行する（ステップＳ４２）。これ以後は、従来と
同様の動作処理を行う（ステップＳ４３〜４６）。
回路のＰＬＬロック動作方法を提供する。 【解決手段】 ＰＬＬ選局制御部において同期信号の検
出動作とＡＦＣ動作とを行って中心周波数を受信周波数
にロックするＰＬＬロック動作時、同期信号の検出動作
を行う周波数ポイントを中心周波数を含むその近傍にお
いて複数ポイント設定するとともに、その設定した複数
の周波数ポイントの移行順を、例えば前回選局時に記憶
したずれ幅に近い周波数ポイントにまず移行し（ステッ
プＳ４１）、次に、今回受信したチャンネルの中心周波
数に移行する（ステップＳ４２）。これ以後は、従来と
同様の動作処理を行う（ステップＳ４３〜４６）。
Description
【０００１】
【発明の属する技術分野】本発明は、局部発振回路の発
振周波数を制御するＰＬＬ選局制御部を備えた例えばテ
レビジョン受像機やケーブルテレビなどのチューナ回路
に係り、より詳細には、ＰＬＬ選局制御部において同期
信号の検出動作とＡＦＣ動作とを行って中心周波数を受
信周波数にロックするＰＬＬロック動作方法に関する。
振周波数を制御するＰＬＬ選局制御部を備えた例えばテ
レビジョン受像機やケーブルテレビなどのチューナ回路
に係り、より詳細には、ＰＬＬ選局制御部において同期
信号の検出動作とＡＦＣ動作とを行って中心周波数を受
信周波数にロックするＰＬＬロック動作方法に関する。
【０００２】
【従来の技術】ＰＬＬ選局制御部を備えた例えばテレビ
ジョン受像機のチューナ回路では、ＰＬＬ選局制御部に
おいて同期信号（以下、ＳＤ信号という）の検出動作と
ＡＦＣ動作とを行って中心周波数を受信周波数にロック
するＰＬＬロック動作時、ＳＤ信号の検出動作を行う周
波数ポイントを、中心周波数を含むその近傍において複
数ポイント設定し、その設定した複数の周波数ポイント
に順次移行しながら、ＳＤ信号の検出動作とＡＦＣ動作
とを行うようになっている。
ジョン受像機のチューナ回路では、ＰＬＬ選局制御部に
おいて同期信号（以下、ＳＤ信号という）の検出動作と
ＡＦＣ動作とを行って中心周波数を受信周波数にロック
するＰＬＬロック動作時、ＳＤ信号の検出動作を行う周
波数ポイントを、中心周波数を含むその近傍において複
数ポイント設定し、その設定した複数の周波数ポイント
に順次移行しながら、ＳＤ信号の検出動作とＡＦＣ動作
とを行うようになっている。
【０００３】ここで、ＳＤ信号の検出動作及びＡＦＣ動
作について簡単に説明する。図９は、ＡＦＣ電圧に対す
るＳＤ信号とＤＲ（ＤＩＲＥＣＴＩＯＮ）との関係を示
している。ＳＤ信号の幅は、ＩＦ（４５．７５ＭHz）を
中心値として、マイナス側に１．０〜１．２ＭHz（ｆ
osc はマイナス側となる）、プラス側に０．４〜１．９
ＭHz（ｆosc はプラス側となる）の計１．４〜１．９Ｍ
Hzの範囲となる。また、ＤＲは、ＡＦＣ入力のＡ／Ｄ変
換により例えば６Ｖ以下を「Ｌ」、６Ｖ以上を「Ｈ」と
する。
作について簡単に説明する。図９は、ＡＦＣ電圧に対す
るＳＤ信号とＤＲ（ＤＩＲＥＣＴＩＯＮ）との関係を示
している。ＳＤ信号の幅は、ＩＦ（４５．７５ＭHz）を
中心値として、マイナス側に１．０〜１．２ＭHz（ｆ
osc はマイナス側となる）、プラス側に０．４〜１．９
ＭHz（ｆosc はプラス側となる）の計１．４〜１．９Ｍ
Hzの範囲となる。また、ＤＲは、ＡＦＣ入力のＡ／Ｄ変
換により例えば６Ｖ以下を「Ｌ」、６Ｖ以上を「Ｈ」と
する。
【０００４】図１０は、ＳＤ信号の検出動作を説明する
フローチャートである。すなわち、水平同期信号（Ｈ−
Ｓｙｎｃ）を２ｍｓごとにマイコンのイベントカウンタ
でカウントする。そして、そのカウント値（パルス数）
が２８〜３６の範囲であれば（ステップＳ９１，Ｓ９
２）、仮ＯＫとしてステップＳ９３へと動作を進め、Ｓ
Ｄ信号の有無を判定する。
フローチャートである。すなわち、水平同期信号（Ｈ−
Ｓｙｎｃ）を２ｍｓごとにマイコンのイベントカウンタ
でカウントする。そして、そのカウント値（パルス数）
が２８〜３６の範囲であれば（ステップＳ９１，Ｓ９
２）、仮ＯＫとしてステップＳ９３へと動作を進め、Ｓ
Ｄ信号の有無を判定する。
【０００５】ここで、連続して７回カウント値がなかっ
た場合には、ＳＤ無しと判定する。一方、ＳＤ有りの判
定は、パルスのしきい値（２８〜３６）に入ったか入っ
ていないかで加減算を繰り返し、加算の回数が減算の回
数より８回分多くなったとき、ＳＤ有りと判定する（ス
テップＳ９５，Ｓ９６）。この後、カウント値を７にセ
ットして（ステップＳ９７）、次のＨ−Ｓｙｎｃのカウ
ント待ちとなる。
た場合には、ＳＤ無しと判定する。一方、ＳＤ有りの判
定は、パルスのしきい値（２８〜３６）に入ったか入っ
ていないかで加減算を繰り返し、加算の回数が減算の回
数より８回分多くなったとき、ＳＤ有りと判定する（ス
テップＳ９５，Ｓ９６）。この後、カウント値を７にセ
ットして（ステップＳ９７）、次のＨ−Ｓｙｎｃのカウ
ント待ちとなる。
【０００６】一方、ステップＳ９１及びステップＳ９２
において、Ｈ−Ｓｙｎｃのカウント値が２８〜３６の範
囲にない場合には、イベントカウンタのカウント値が０
であるか否かを判定する（ステップＳ９８）。そして、
カウント値が０でなければ、カウント値から１を減算し
て（ステップＳ９９）、再度カウント値が０であるか否
かを判定する（ステップＳ１００）。そして、カウント
値が０でなければ、ＳＤ無しと判定して（ステップＳ１
０１）、次のＨ−Ｓｙｎｃのカウント待ちとなる。この
ＳＤ信号の検出動作は、電源オン中常に行っている。こ
のようなＳＤ信号の検出動作は、従来周知の動作であ
る。
において、Ｈ−Ｓｙｎｃのカウント値が２８〜３６の範
囲にない場合には、イベントカウンタのカウント値が０
であるか否かを判定する（ステップＳ９８）。そして、
カウント値が０でなければ、カウント値から１を減算し
て（ステップＳ９９）、再度カウント値が０であるか否
かを判定する（ステップＳ１００）。そして、カウント
値が０でなければ、ＳＤ無しと判定して（ステップＳ１
０１）、次のＨ−Ｓｙｎｃのカウント待ちとなる。この
ＳＤ信号の検出動作は、電源オン中常に行っている。こ
のようなＳＤ信号の検出動作は、従来周知の動作であ
る。
【０００７】図１１は、ＡＦＣ動作を模式的に示した説
明図である。すなわち、ＳＤ有りと判定された周波数位
置からＡＦＣ動作を開始し、ＤＲの値によりマイナス
側、プラス側それぞれに８３．８９５ｋHz／３０ｍｓご
とに周波数を変化させて、ＤＲの変化点を検出する。そ
して、ＤＲの変化点を検出した場合には、次の動作（こ
こでは詳細な説明を省略する）に移行し、ＤＲの変化が
ない場合には、次のＳＤ検出ポイント（周波数ポイン
ト）に移行することになる。
明図である。すなわち、ＳＤ有りと判定された周波数位
置からＡＦＣ動作を開始し、ＤＲの値によりマイナス
側、プラス側それぞれに８３．８９５ｋHz／３０ｍｓご
とに周波数を変化させて、ＤＲの変化点を検出する。そ
して、ＤＲの変化点を検出した場合には、次の動作（こ
こでは詳細な説明を省略する）に移行し、ＤＲの変化が
ない場合には、次のＳＤ検出ポイント（周波数ポイン
ト）に移行することになる。
【０００８】ＤＲの変化検出は、ＳＤ有りと判定された
周波数より行うが、検出範囲は受信チャンネルの中心周
波数より±２．４４ＭHzの間で行う。また、図中の
（Ａ）の動作は、２．４４ＭHzの位置でＤＲの変化を確
実に行うために、４５ｍｓの待ち時間を置くことを示し
ている。このようなＡＦＣ動作は、従来周知の動作であ
る。
周波数より行うが、検出範囲は受信チャンネルの中心周
波数より±２．４４ＭHzの間で行う。また、図中の
（Ａ）の動作は、２．４４ＭHzの位置でＤＲの変化を確
実に行うために、４５ｍｓの待ち時間を置くことを示し
ている。このようなＡＦＣ動作は、従来周知の動作であ
る。
【０００９】図１２は、このようなＰＬＬ選局制御部に
おける従来のＰＬＬロック動作の動作手順を示してい
る。すなわち、ＳＤ信号の検出動作を行う周波数ポイン
トとして、中心周波数ｆos c と、この中心周波数ｆosc
に対して＋１．３１ＭHzずれたプラス側周波数と、中心
周波数ｆosc に対して−１．３１ＭHzずれたマイナス側
第１周波数と、中心周波数ｆosc に対して−２．０６Ｍ
Hzずれたマイナス側第２周波数との４つの周波数ポイン
トが設定されている。
おける従来のＰＬＬロック動作の動作手順を示してい
る。すなわち、ＳＤ信号の検出動作を行う周波数ポイン
トとして、中心周波数ｆos c と、この中心周波数ｆosc
に対して＋１．３１ＭHzずれたプラス側周波数と、中心
周波数ｆosc に対して−１．３１ＭHzずれたマイナス側
第１周波数と、中心周波数ｆosc に対して−２．０６Ｍ
Hzずれたマイナス側第２周波数との４つの周波数ポイン
トが設定されている。
【００１０】そして、ＰＬＬロック動作時には、まず、
ずれ幅が０ＭHzである受信チャンネルの中心周波数ｆ
osc に局部発振回路の局部発振周波数を合わせてＳＤ信
号の有無を判定する（ステップＳ７１）。この判定で
は、最大３００ｍｓの待ち時間をかけてＳＤ信号の有無
を判定する。そして、ＳＤ信号無しの場合、又はＳＤ信
号有りでＡＦＣ変化無しの場合には、次にずれ幅が−
１．３１ＭHzであるマイナス側第１周波数に局部発振回
路の局部発振周波数を合わせてＳＤ信号の有無を判定す
る（ステップＳ７２）。
ずれ幅が０ＭHzである受信チャンネルの中心周波数ｆ
osc に局部発振回路の局部発振周波数を合わせてＳＤ信
号の有無を判定する（ステップＳ７１）。この判定で
は、最大３００ｍｓの待ち時間をかけてＳＤ信号の有無
を判定する。そして、ＳＤ信号無しの場合、又はＳＤ信
号有りでＡＦＣ変化無しの場合には、次にずれ幅が−
１．３１ＭHzであるマイナス側第１周波数に局部発振回
路の局部発振周波数を合わせてＳＤ信号の有無を判定す
る（ステップＳ７２）。
【００１１】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅が−２．０６ＭHzであるマイナス側第
２周波数に局部発振回路の局部発振周波数を合わせてＳ
Ｄ信号の有無を判定する（ステップＳ７３）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅が−２．０６ＭHzであるマイナス側第
２周波数に局部発振回路の局部発振周波数を合わせてＳ
Ｄ信号の有無を判定する（ステップＳ７３）。
【００１２】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅が＋１．３１ＭHzであるプラス側周波
数に局部発振回路の局部発振周波数を合わせてＳＤ信号
の有無を判定する（ステップＳ７４）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅が＋１．３１ＭHzであるプラス側周波
数に局部発振回路の局部発振周波数を合わせてＳＤ信号
の有無を判定する（ステップＳ７４）。
【００１３】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅が０ＭHzである受信チャンネルの中心
周波数ｆosc に再び局部発振回路の局部発振周波数を合
わせてＳＤ信号の有無を判定する（ステップＳ７５）。
そして、この判定において、ＳＤ信号無しの場合、又は
ＳＤ信号有りでＡＦＣ変化無しの場合には、ロック動作
を終了する（ステップＳ７６）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅が０ＭHzである受信チャンネルの中心
周波数ｆosc に再び局部発振回路の局部発振周波数を合
わせてＳＤ信号の有無を判定する（ステップＳ７５）。
そして、この判定において、ＳＤ信号無しの場合、又は
ＳＤ信号有りでＡＦＣ変化無しの場合には、ロック動作
を終了する（ステップＳ７６）。
【００１４】つまり、従来のＰＬＬロック動作手順は、
まず受信チャンネルの中心周波数ｆ osc でＳＤ検出を行
い、次にマイナス側第１周波数でＳＤ検出を行い、次に
マイナス側第２周波数でＳＤ検出を行い、次にプラス側
周波数でＳＤ検出を行い、最後に再び受信チャンネルの
中心周波数ｆosc でＳＤ検出を行うようになっており、
この動作手順は従来固定となっている。
まず受信チャンネルの中心周波数ｆ osc でＳＤ検出を行
い、次にマイナス側第１周波数でＳＤ検出を行い、次に
マイナス側第２周波数でＳＤ検出を行い、次にプラス側
周波数でＳＤ検出を行い、最後に再び受信チャンネルの
中心周波数ｆosc でＳＤ検出を行うようになっており、
この動作手順は従来固定となっている。
【００１５】
【発明が解決しようとする課題】つまり、実際に放送局
が送信してくる周波数（中心周波数）と、チューナ回路
が受ける周波数との間のずれがプラス側であるのか、マ
イナス側であるのかに係わらず、常にマイナス側へ周波
数を移行してＳＤ信号の検出を行っている。そのため、
例えば実際に放送局が送信してくる周波数（中心周波
数）と、チューナ回路が受ける周波数との間のずれがプ
ラス側へのずれである場合には、ＳＤ信号を検出してＡ
ＦＣ動作に移行するのは、ステップＳ７４になってから
であり、ロック動作に時間がかかることになる。
が送信してくる周波数（中心周波数）と、チューナ回路
が受ける周波数との間のずれがプラス側であるのか、マ
イナス側であるのかに係わらず、常にマイナス側へ周波
数を移行してＳＤ信号の検出を行っている。そのため、
例えば実際に放送局が送信してくる周波数（中心周波
数）と、チューナ回路が受ける周波数との間のずれがプ
ラス側へのずれである場合には、ＳＤ信号を検出してＡ
ＦＣ動作に移行するのは、ステップＳ７４になってから
であり、ロック動作に時間がかかることになる。
【００１６】ところで、チューナ回路は温度ドリフト等
によって周波数ずれを生じるが、そのずれは周波数に関
連して発生し、近い周波数ではほぼ同一のずれ方をする
と考えられる。本発明はこのような問題点を解決すべく
創案されたもので、その目的は、ＰＬＬロック動作の高
速化を図ったチューナ回路のＰＬＬロック動作方法を提
供することにある。
によって周波数ずれを生じるが、そのずれは周波数に関
連して発生し、近い周波数ではほぼ同一のずれ方をする
と考えられる。本発明はこのような問題点を解決すべく
創案されたもので、その目的は、ＰＬＬロック動作の高
速化を図ったチューナ回路のＰＬＬロック動作方法を提
供することにある。
【００１７】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項１記載のチューナ回路のＰＬＬロッ
ク動作方法は、局部発振回路の発振周波数を制御するＰ
ＬＬ選局制御部を備え、このＰＬＬ選局制御部において
同期信号の検出動作とＡＦＣ動作とを行って中心周波数
を受信周波数にロックするＰＬＬロック動作時、前記同
期信号の検出動作を行う周波数ポイントを中心周波数を
含むその近傍において複数ポイント設定するとともに、
その設定した複数の周波数ポイントに順次移行しながら
前記同期信号の検出動作とＡＦＣ動作とを行うチューナ
回路において、前回選局時にＰＬＬロックした周波数の
中心周波数に対するずれ幅を記憶し、今回選局時に、そ
の記憶したずれ幅に基づいて前記複数の周波数ポイント
の移行順を決定するものである。また、本発明の請求項
２記載のチューナ回路のＰＬＬロック動作方法は、請求
項１記載のものにおいて、前記複数の周波数ポイントの
移行順を、今回受信したチャンネルの中心周波数にまず
移行し、次に前回選局時に記憶したずれ幅に近い周波数
ポイントに移行するようにしたものである。また、本発
明の請求項２記載のチューナ回路のＰＬＬロック動作方
法は、請求項１記載のものにおいて、前記複数の周波数
ポイントの移行順を、前回選局時に記憶したずれ幅に近
い周波数ポイントにまず移行するようにしたものであ
る。
め、本発明の請求項１記載のチューナ回路のＰＬＬロッ
ク動作方法は、局部発振回路の発振周波数を制御するＰ
ＬＬ選局制御部を備え、このＰＬＬ選局制御部において
同期信号の検出動作とＡＦＣ動作とを行って中心周波数
を受信周波数にロックするＰＬＬロック動作時、前記同
期信号の検出動作を行う周波数ポイントを中心周波数を
含むその近傍において複数ポイント設定するとともに、
その設定した複数の周波数ポイントに順次移行しながら
前記同期信号の検出動作とＡＦＣ動作とを行うチューナ
回路において、前回選局時にＰＬＬロックした周波数の
中心周波数に対するずれ幅を記憶し、今回選局時に、そ
の記憶したずれ幅に基づいて前記複数の周波数ポイント
の移行順を決定するものである。また、本発明の請求項
２記載のチューナ回路のＰＬＬロック動作方法は、請求
項１記載のものにおいて、前記複数の周波数ポイントの
移行順を、今回受信したチャンネルの中心周波数にまず
移行し、次に前回選局時に記憶したずれ幅に近い周波数
ポイントに移行するようにしたものである。また、本発
明の請求項２記載のチューナ回路のＰＬＬロック動作方
法は、請求項１記載のものにおいて、前記複数の周波数
ポイントの移行順を、前回選局時に記憶したずれ幅に近
い周波数ポイントにまず移行するようにしたものであ
る。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図８は、本発明に係わるチ
ューナ回路のＰＬＬロック動作方法を適用したテレビジ
ョン受像機の電気的構成を示すブロック図である。
て図面を参照して説明する。図８は、本発明に係わるチ
ューナ回路のＰＬＬロック動作方法を適用したテレビジ
ョン受像機の電気的構成を示すブロック図である。
【００１９】同図において、受信アンテナ１が接続され
た高周波増幅回路２の出力は、局部発振回路４の出力が
接続された混合回路３に導かれており、混合回路３の出
力は、映像ＩＦ増幅回路５に導かれている。そして、映
像ＩＦ増幅回路５の出力は、映像信号処理回路６に導か
れており、映像信号処理回路６の出力は、ＲＧＢの各原
色信号として受像機７に導かれている。
た高周波増幅回路２の出力は、局部発振回路４の出力が
接続された混合回路３に導かれており、混合回路３の出
力は、映像ＩＦ増幅回路５に導かれている。そして、映
像ＩＦ増幅回路５の出力は、映像信号処理回路６に導か
れており、映像信号処理回路６の出力は、ＲＧＢの各原
色信号として受像機７に導かれている。
【００２０】また、局部発振回路４には、発振周波数を
制御するＰＬＬ選局制御部８の制御出力が導かれてお
り、ＰＬＬ選局制御部８には、映像信号処理回路６を構
成する図示しない同期分離回路により分離された水平同
期信号（Ｈ−Ｓｙｎｃ）が導かれた構成となっている。
制御するＰＬＬ選局制御部８の制御出力が導かれてお
り、ＰＬＬ選局制御部８には、映像信号処理回路６を構
成する図示しない同期分離回路により分離された水平同
期信号（Ｈ−Ｓｙｎｃ）が導かれた構成となっている。
【００２１】次に、上記のように構成されたＰＬＬ選局
制御部８によるＰＬＬロック動作について、〔１〕請求
項１及び２に対応したＰＬＬロック動作、〔２〕請求項
１及び３に対応したＰＬＬロック動作、に分けてそれぞ
れ説明する。本発明のＰＬＬロック動作では、前回選局
時にＰＬＬロックした周波数の中心周波数に対するずれ
幅（これを周波数ｆZ とする）を、ＰＬＬ選局制御部８
において記憶するようになっており、そのずれ幅ｆZ に
基づいて、今回選局時の動作の場合分けを行うようにな
っている。この場合分けは、請求項１及び２に対応した
ＰＬＬロック動作と、請求項１及び３に対応したＰＬＬ
ロック動作とで異なるため、それぞれの動作説明の中で
説明する。
制御部８によるＰＬＬロック動作について、〔１〕請求
項１及び２に対応したＰＬＬロック動作、〔２〕請求項
１及び３に対応したＰＬＬロック動作、に分けてそれぞ
れ説明する。本発明のＰＬＬロック動作では、前回選局
時にＰＬＬロックした周波数の中心周波数に対するずれ
幅（これを周波数ｆZ とする）を、ＰＬＬ選局制御部８
において記憶するようになっており、そのずれ幅ｆZ に
基づいて、今回選局時の動作の場合分けを行うようにな
っている。この場合分けは、請求項１及び２に対応した
ＰＬＬロック動作と、請求項１及び３に対応したＰＬＬ
ロック動作とで異なるため、それぞれの動作説明の中で
説明する。
【００２２】〔１〕請求項１及び２に対応したＰＬＬロ
ック動作 このＰＬＬロック動作は、複数の周波数ポイントの移行
順を、今回受信したチャンネルの中心周波数にまず移行
し、次に前回選局時に記憶したずれ幅ｆZ に近い周波数
ポイントに移行するようにしたものである。この場合、
ｆZ が、−１．６９ＭHz≦ｆZ ＜０ＭHzの場合にはロッ
ク動作１（後述する）を実行し、ｆZ ≦−１．６９ＭHz
の場合にはロック動作２（後述する）を実行し、ｆZ ≧
０ＭHzの場合にはロック動作３（後述する）を実行する
ものである。以下、場合分けに従って説明する。
ック動作 このＰＬＬロック動作は、複数の周波数ポイントの移行
順を、今回受信したチャンネルの中心周波数にまず移行
し、次に前回選局時に記憶したずれ幅ｆZ に近い周波数
ポイントに移行するようにしたものである。この場合、
ｆZ が、−１．６９ＭHz≦ｆZ ＜０ＭHzの場合にはロッ
ク動作１（後述する）を実行し、ｆZ ≦−１．６９ＭHz
の場合にはロック動作２（後述する）を実行し、ｆZ ≧
０ＭHzの場合にはロック動作３（後述する）を実行する
ものである。以下、場合分けに従って説明する。
【００２３】（ａ）ＰＬＬロック動作時、前回選局時に
記憶したずれ幅ｆZ が、−１．６９ＭHz≦ｆZ ＜０ＭHz
の場合 この場合には、図１に示すロック動作１を実行する。つ
まり、まず今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ１）。
記憶したずれ幅ｆZ が、−１．６９ＭHz≦ｆZ ＜０ＭHz
の場合 この場合には、図１に示すロック動作１を実行する。つ
まり、まず今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ１）。
【００２４】この判定では、最大３００ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ に最も近い周波数ポイントである
マイナス側第１周波数（−１．３１ＭHz）に局部発振回
路４の局部発振周波数を合わせてＳＤ信号の有無を判定
する（ステップＳ２）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ に最も近い周波数ポイントである
マイナス側第１周波数（−１．３１ＭHz）に局部発振回
路４の局部発振周波数を合わせてＳＤ信号の有無を判定
する（ステップＳ２）。
【００２５】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−２．０６ＭHzであるマイナス
側第２周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ３）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−２．０６ＭHzであるマイナス
側第２周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ３）。
【００２６】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が＋１．３１ＭHzであるプラス側
周波数に局部発振回路４の局部発振周波数を合わせてＳ
Ｄ信号の有無を判定する（ステップＳ４）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が＋１．３１ＭHzであるプラス側
周波数に局部発振回路４の局部発振周波数を合わせてＳ
Ｄ信号の有無を判定する（ステップＳ４）。
【００２７】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ５）。そして、この判定に
おいて、ＳＤ信号無しの場合、又はＳＤ信号有りでＡＦ
Ｃ変化無しの場合には、ロック動作を終了する（ステッ
プＳ６）。つまり、この場合のＰＬＬロック動作は、上
記した従来のＰＬＬロック動作と同様の手順となる。ま
た、このロック動作１は、前回の選局チャンネルがない
場合も行われる。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ５）。そして、この判定に
おいて、ＳＤ信号無しの場合、又はＳＤ信号有りでＡＦ
Ｃ変化無しの場合には、ロック動作を終了する（ステッ
プＳ６）。つまり、この場合のＰＬＬロック動作は、上
記した従来のＰＬＬロック動作と同様の手順となる。ま
た、このロック動作１は、前回の選局チャンネルがない
場合も行われる。
【００２８】（ｂ）ＰＬＬロック動作時、前回選局時に
記憶したずれ幅ｆZ が、ｆZ ≦−１．６９ＭHzの場合 この場合は、図２に示すロック動作２を実行する。つま
り、まず今回の受信チャンネルの中心周波数ｆosc に局
部発振回路４の局部発振周波数を合わせてＳＤ信号の有
無を判定する（ステップＳ１１）。
記憶したずれ幅ｆZ が、ｆZ ≦−１．６９ＭHzの場合 この場合は、図２に示すロック動作２を実行する。つま
り、まず今回の受信チャンネルの中心周波数ｆosc に局
部発振回路４の局部発振周波数を合わせてＳＤ信号の有
無を判定する（ステップＳ１１）。
【００２９】この判定では、最大３００ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ に最も近い周波数ポイントである
マイナス側第２周波数（−２．０６ＭHz）に局部発振回
路４の局部発振周波数を合わせてＳＤ信号の有無を判定
する（ステップＳ１２）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ に最も近い周波数ポイントである
マイナス側第２周波数（−２．０６ＭHz）に局部発振回
路４の局部発振周波数を合わせてＳＤ信号の有無を判定
する（ステップＳ１２）。
【００３０】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−１．３１ＭHzであるマイナス
側第１周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ１３）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−１．３１ＭHzであるマイナス
側第１周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ１３）。
【００３１】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が＋１．３１ＭHzであるプラス側
周波数に局部発振回路４の局部発振周波数を合わせてＳ
Ｄ信号の有無を判定する（ステップＳ１４）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が＋１．３１ＭHzであるプラス側
周波数に局部発振回路４の局部発振周波数を合わせてＳ
Ｄ信号の有無を判定する（ステップＳ１４）。
【００３２】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ１５）。そして、この判定
において、ＳＤ信号無しの場合、又はＳＤ信号有りでＡ
ＦＣ変化無しの場合には、ロック動作を終了する（ステ
ップＳ１６）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ１５）。そして、この判定
において、ＳＤ信号無しの場合、又はＳＤ信号有りでＡ
ＦＣ変化無しの場合には、ロック動作を終了する（ステ
ップＳ１６）。
【００３３】（ｃ）ＰＬＬロック動作時、前回選局時に
記憶したずれ幅ｆZ が、ｆZ ≧０ＭHzの場合 この場合には、図３に示すロック動作３を実行する。つ
まり、まず今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ２１）。
記憶したずれ幅ｆZ が、ｆZ ≧０ＭHzの場合 この場合には、図３に示すロック動作３を実行する。つ
まり、まず今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ２１）。
【００３４】この判定では、最大３００ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ に最も近い周波数ポイントである
プラス側周波数（＋１．３１ＭHz）に局部発振回路４の
局部発振周波数を合わせてＳＤ信号の有無を判定する
（ステップＳ２２）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ に最も近い周波数ポイントである
プラス側周波数（＋１．３１ＭHz）に局部発振回路４の
局部発振周波数を合わせてＳＤ信号の有無を判定する
（ステップＳ２２）。
【００３５】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−１．３１ＭHzであるマイナス
側第１周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ２３）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−１．３１ＭHzであるマイナス
側第１周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ２３）。
【００３６】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−２．０６ＭHzであるマイナス
側第２周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ２４）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−２．０６ＭHzであるマイナス
側第２周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ２４）。
【００３７】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ２５）。そして、この判定
において、ＳＤ信号無しの場合、又はＳＤ信号有りでＡ
ＦＣ変化無しの場合には、ロック動作を終了する（ステ
ップＳ２６）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ２５）。そして、この判定
において、ＳＤ信号無しの場合、又はＳＤ信号有りでＡ
ＦＣ変化無しの場合には、ロック動作を終了する（ステ
ップＳ２６）。
【００３８】このように、請求項１及び２に対応したＰ
ＬＬロック動作（ａ）〜（ｃ）では、複数の周波数ポイ
ントの移行順を、今回受信したチャンネルの中心周波数
にまず移行し、次に前回選局時に記憶したずれ幅ｆZ に
最も近い周波数ポイントに移行するようにしているの
で、前回の受信チャンネルと今回の受信チャンネルとが
近い周波数帯である場合には、２回目のＳＤ検出の時点
（ステップＳ２，ステップＳ１２，ステップＳ２２）で
ＡＦＣ動作への移行が可能となり、ＰＬＬロック動作の
高速化が図れるものである。
ＬＬロック動作（ａ）〜（ｃ）では、複数の周波数ポイ
ントの移行順を、今回受信したチャンネルの中心周波数
にまず移行し、次に前回選局時に記憶したずれ幅ｆZ に
最も近い周波数ポイントに移行するようにしているの
で、前回の受信チャンネルと今回の受信チャンネルとが
近い周波数帯である場合には、２回目のＳＤ検出の時点
（ステップＳ２，ステップＳ１２，ステップＳ２２）で
ＡＦＣ動作への移行が可能となり、ＰＬＬロック動作の
高速化が図れるものである。
【００３９】〔２〕請求項１及び３に対応したＰＬＬロ
ック動作 このＰＬＬロック動作は、複数の周波数ポイントの移行
順を、最初に前回選局時に記憶したずれ幅ｆZ に近い周
波数ポイントに移行し、次に今回受信したチャンネルの
中心周波数に移行するようにしたものである。この場
合、ｆZ が、−０．６６ＭHz＜ｆZ ＜０．６６ＭHzの場
合にはロック動作４（後述する）を実行し、−１．６９
ＭHz≦ｆZ ＜−０．６６ＭHzの場合にはロック動作５
（後述する）を実行し、ｆZ ≦−１．６９ＭHzの場合に
はロック動作６（後述する）を実行し、ｆZ ≧０．６６
ＭHzの場合にはロック動作７（後述する）を実行するも
のである。以下、この場合分けに従って説明する。
ック動作 このＰＬＬロック動作は、複数の周波数ポイントの移行
順を、最初に前回選局時に記憶したずれ幅ｆZ に近い周
波数ポイントに移行し、次に今回受信したチャンネルの
中心周波数に移行するようにしたものである。この場
合、ｆZ が、−０．６６ＭHz＜ｆZ ＜０．６６ＭHzの場
合にはロック動作４（後述する）を実行し、−１．６９
ＭHz≦ｆZ ＜−０．６６ＭHzの場合にはロック動作５
（後述する）を実行し、ｆZ ≦−１．６９ＭHzの場合に
はロック動作６（後述する）を実行し、ｆZ ≧０．６６
ＭHzの場合にはロック動作７（後述する）を実行するも
のである。以下、この場合分けに従って説明する。
【００４０】（ｄ）ＰＬＬロック動作時、前回選局時に
記憶したずれ幅ｆZ が、−０．６６ＭHz＜ｆZ ＜０．６
６ＭHzの場合 この場合には、図４に示すロック動作４を実行する。つ
まり、まず最初に、前回選局時のずれ幅ｆZ に最も近い
周波数ポイントである今回の受信チャンネルの中心周波
数ｆosc に局部発振回路４の局部発振周波数を合わせて
ＳＤ信号の有無を判定する（ステップＳ３１）。
記憶したずれ幅ｆZ が、−０．６６ＭHz＜ｆZ ＜０．６
６ＭHzの場合 この場合には、図４に示すロック動作４を実行する。つ
まり、まず最初に、前回選局時のずれ幅ｆZ に最も近い
周波数ポイントである今回の受信チャンネルの中心周波
数ｆosc に局部発振回路４の局部発振周波数を合わせて
ＳＤ信号の有無を判定する（ステップＳ３１）。
【００４１】この判定では、最大３００ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−１．３１ＭHzであるマイナス
側第１周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ３２）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−１．３１ＭHzであるマイナス
側第１周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ３２）。
【００４２】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−２．０６ＭHzであるマイナス
側第２周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ３３）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−２．０６ＭHzであるマイナス
側第２周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ３３）。
【００４３】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が＋１．３１ＭHzであるプラス側
周波数に局部発振回路４の局部発振周波数を合わせてＳ
Ｄ信号の有無を判定する（ステップＳ３４）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が＋１．３１ＭHzであるプラス側
周波数に局部発振回路４の局部発振周波数を合わせてＳ
Ｄ信号の有無を判定する（ステップＳ３４）。
【００４４】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ３５）。そして、この判定
において、ＳＤ信号無しの場合、又はＳＤ信号有りでＡ
ＦＣ変化無しの場合には、ロック動作を終了する（ステ
ップＳ３６）。つまり、この場合のＰＬＬロック動作
は、上記した従来のＰＬＬロック動作と同様の手順とな
る。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ３５）。そして、この判定
において、ＳＤ信号無しの場合、又はＳＤ信号有りでＡ
ＦＣ変化無しの場合には、ロック動作を終了する（ステ
ップＳ３６）。つまり、この場合のＰＬＬロック動作
は、上記した従来のＰＬＬロック動作と同様の手順とな
る。
【００４５】（ｅ）ＰＬＬロック動作時、前回選局時に
記憶したずれ幅ｆZ が、−１．６９ＭHz≦ｆZ ＜−０．
６６ＭHzの場合 この場合には、図５に示すロック動作５を実行する。つ
まり、まず最初に、前回選局時のずれ幅ｆZ に最も近い
周波数ポイントであるマイナス側第１周波数（−１．３
１ＭHz）に局部発振回路４の局部発振周波数を合わせて
ＳＤ信号の有無を判定する（ステップＳ４１）。
記憶したずれ幅ｆZ が、−１．６９ＭHz≦ｆZ ＜−０．
６６ＭHzの場合 この場合には、図５に示すロック動作５を実行する。つ
まり、まず最初に、前回選局時のずれ幅ｆZ に最も近い
周波数ポイントであるマイナス側第１周波数（−１．３
１ＭHz）に局部発振回路４の局部発振周波数を合わせて
ＳＤ信号の有無を判定する（ステップＳ４１）。
【００４６】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次に今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ４２）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次に今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ４２）。
【００４７】この判定では、最大３００ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−２．０６ＭHzであるマイナス
側第２周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ４３）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−２．０６ＭHzであるマイナス
側第２周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ４３）。
【００４８】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が＋１．３１ＭHzであるプラス側
周波数に局部発振回路４の局部発振周波数を合わせてＳ
Ｄ信号の有無を判定する（ステップＳ４４）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が＋１．３１ＭHzであるプラス側
周波数に局部発振回路４の局部発振周波数を合わせてＳ
Ｄ信号の有無を判定する（ステップＳ４４）。
【００４９】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ４５）。そして、この判定
において、ＳＤ信号無しの場合、又はＳＤ信号有りでＡ
ＦＣ変化無しの場合には、ロック動作を終了する（ステ
ップＳ４６）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ４５）。そして、この判定
において、ＳＤ信号無しの場合、又はＳＤ信号有りでＡ
ＦＣ変化無しの場合には、ロック動作を終了する（ステ
ップＳ４６）。
【００５０】（ｆ）ＰＬＬロック動作時、前回選局時に
記憶したずれ幅ｆZ が、ｆZ ≦−１．６９ＭHzの場合 この場合には、図６に示すロック動作６を実行する。つ
まり、まず最初に、前回選局時のずれ幅ｆZ に最も近い
周波数ポイントであるマイナス側第２周波数（−２．０
６ＭHz）に局部発振回路４の局部発振周波数を合わせて
ＳＤ信号の有無を判定する（ステップＳ５１）。
記憶したずれ幅ｆZ が、ｆZ ≦−１．６９ＭHzの場合 この場合には、図６に示すロック動作６を実行する。つ
まり、まず最初に、前回選局時のずれ幅ｆZ に最も近い
周波数ポイントであるマイナス側第２周波数（−２．０
６ＭHz）に局部発振回路４の局部発振周波数を合わせて
ＳＤ信号の有無を判定する（ステップＳ５１）。
【００５１】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次に今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ５２）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次に今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ５２）。
【００５２】この判定では、最大３００ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−１．３１ＭHzであるマイナス
側第１周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ５３）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−１．３１ＭHzであるマイナス
側第１周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ５３）。
【００５３】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が＋１．３１ＭHzであるプラス側
周波数に局部発振回路４の局部発振周波数を合わせてＳ
Ｄ信号の有無を判定する（ステップＳ５４）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が＋１．３１ＭHzであるプラス側
周波数に局部発振回路４の局部発振周波数を合わせてＳ
Ｄ信号の有無を判定する（ステップＳ５４）。
【００５４】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ５５）。そして、この判定
において、ＳＤ信号無しの場合、又はＳＤ信号有りでＡ
ＦＣ変化無しの場合には、ロック動作を終了する（ステ
ップＳ５６）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ５５）。そして、この判定
において、ＳＤ信号無しの場合、又はＳＤ信号有りでＡ
ＦＣ変化無しの場合には、ロック動作を終了する（ステ
ップＳ５６）。
【００５５】（ｇ）ＰＬＬロック動作時、前回選局時に
記憶したずれ幅ｆZ が、ｆZ ≧０．６６ＭHzの場合 この場合には、図７に示すロック動作７を実行する。つ
まり、まず最初に、前回選局時のずれ幅ｆZ に最も近い
周波数ポイントであるプラス側周波数（＋１．３１ＭH
z）に局部発振回路４の局部発振周波数を合わせてＳＤ
信号の有無を判定する（ステップＳ６１）。
記憶したずれ幅ｆZ が、ｆZ ≧０．６６ＭHzの場合 この場合には、図７に示すロック動作７を実行する。つ
まり、まず最初に、前回選局時のずれ幅ｆZ に最も近い
周波数ポイントであるプラス側周波数（＋１．３１ＭH
z）に局部発振回路４の局部発振周波数を合わせてＳＤ
信号の有無を判定する（ステップＳ６１）。
【００５６】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次に今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ６２）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次に今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ６２）。
【００５７】この判定では、最大３００ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−１．３１ＭHzであるマイナス
側第１周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ６３）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−１．３１ＭHzであるマイナス
側第１周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ６３）。
【００５８】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−２．０６ＭHzであるマイナス
側第２周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ６４）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、次にずれ幅ｆZ が−２．０６ＭHzであるマイナス
側第２周波数に局部発振回路４の局部発振周波数を合わ
せてＳＤ信号の有無を判定する（ステップＳ６４）。
【００５９】この判定では、最大１４０ｍｓの待ち時間
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ６５）。そして、この判定
において、ＳＤ信号無しの場合、又はＳＤ信号有りでＡ
ＦＣ変化無しの場合には、ロック動作を終了する（ステ
ップＳ６６）。
をかけてＳＤ信号の有無を判定する。そして、ＳＤ信号
無しの場合、又はＳＤ信号有りでＡＦＣ変化無しの場合
には、再び今回の受信チャンネルの中心周波数ｆosc に
局部発振回路４の局部発振周波数を合わせてＳＤ信号の
有無を判定する（ステップＳ６５）。そして、この判定
において、ＳＤ信号無しの場合、又はＳＤ信号有りでＡ
ＦＣ変化無しの場合には、ロック動作を終了する（ステ
ップＳ６６）。
【００６０】このように、請求項１及び３に対応したＰ
ＬＬロック動作（ｄ）〜（ｇ）では、複数の周波数ポイ
ントの移行順を、まず最初に前回選局時に記憶したずれ
幅ｆ Z に近い周波数ポイントに移行し、次に今回受信し
たチャンネルの中心周波数に移行するようにしているの
で、前回の受信チャンネルと今回の受信チャンネルとが
近い周波数帯である場合には、最初のＳＤ検出の時点
（ステップＳ３１，ステップＳ４１，ステップＳ５１、
ステップＳ６１）でＡＦＣ動作への移行が可能となり、
ＰＬＬロック動作の高速化が図れるものである。
ＬＬロック動作（ｄ）〜（ｇ）では、複数の周波数ポイ
ントの移行順を、まず最初に前回選局時に記憶したずれ
幅ｆ Z に近い周波数ポイントに移行し、次に今回受信し
たチャンネルの中心周波数に移行するようにしているの
で、前回の受信チャンネルと今回の受信チャンネルとが
近い周波数帯である場合には、最初のＳＤ検出の時点
（ステップＳ３１，ステップＳ４１，ステップＳ５１、
ステップＳ６１）でＡＦＣ動作への移行が可能となり、
ＰＬＬロック動作の高速化が図れるものである。
【００６１】なお、上記の各実施形態では、ＳＤ信号の
検出動作を行う周波数ポイントとして、中心周波数ｆ
osc と、この中心周波数ｆosc に対して＋１．３１ＭHz
ずれたプラス側周波数と、中心周波数ｆosc に対して−
１．３１ＭHzずれたマイナス側第１周波数と、中心周波
数ｆosc に対して−２．０６ＭHzずれたマイナス側第２
周波数との４つの周波数ポイントを設定しているが、周
波数ポイントの数は必ずしもこの４つに限定されるもの
ではない。例えば、中心周波数ｆosc に対してプラス側
に２つ、マイナス側に２つの計５つに設定してもよい。
また、ずれ幅ｆZも、＋１．３１ＭHz、−１．３１ＭH
z、−２．０６ＭHzに限定されるものではなく、必要に
応じて最適な周波数ｆZ を決定すればよい。
検出動作を行う周波数ポイントとして、中心周波数ｆ
osc と、この中心周波数ｆosc に対して＋１．３１ＭHz
ずれたプラス側周波数と、中心周波数ｆosc に対して−
１．３１ＭHzずれたマイナス側第１周波数と、中心周波
数ｆosc に対して−２．０６ＭHzずれたマイナス側第２
周波数との４つの周波数ポイントを設定しているが、周
波数ポイントの数は必ずしもこの４つに限定されるもの
ではない。例えば、中心周波数ｆosc に対してプラス側
に２つ、マイナス側に２つの計５つに設定してもよい。
また、ずれ幅ｆZも、＋１．３１ＭHz、−１．３１ＭH
z、−２．０６ＭHzに限定されるものではなく、必要に
応じて最適な周波数ｆZ を決定すればよい。
【００６２】
【発明の効果】本発明の請求項１記載のチューナ回路の
ＰＬＬロック動作方法は、局部発振回路の発振周波数を
制御するＰＬＬ選局制御部を備え、このＰＬＬ選局制御
部において同期信号の検出動作とＡＦＣ動作とを行って
中心周波数を受信周波数にロックするＰＬＬロック動作
時、同期信号の検出動作を行う周波数ポイントを、中心
周波数を含むその近傍において複数ポイント設定すると
ともに、その設定した複数の周波数ポイントに順次移行
しながら同期信号の検出動作とＡＦＣ動作とを行うチュ
ーナ回路において、前回選局時にＰＬＬロックした周波
数の中心周波数に対するずれ幅を記憶し、今回選局時
に、その記憶したずれ幅に基づいて前記複数の周波数ポ
イントの移行順を決定するようにしたので、ＰＬＬロッ
ク動作の高速化が可能となり、プリセットや選局などが
速く行えるものである。また、本発明の請求項２記載の
チューナ回路のＰＬＬロック動作方法は、複数の周波数
ポイントの移行順を、今回受信したチャンネルの中心周
波数にまず移行し、次に前回選局時に記憶したずれ幅に
近い周波数ポイントに移行するようにしたので、前回の
受信チャンネルと今回の受信チャンネルとが近い周波数
帯である場合には、２回目のＳＤ検出の時点でＡＦＣ動
作への移行が可能となり、３回目や４回目のＳＤ検出ま
で行くことがないので、その分ＰＬＬロック動作の高速
化が図れるものである。また、本発明の請求項２記載の
チューナ回路のＰＬＬロック動作方法は、複数の周波数
ポイントの移行順を、前回選局時に記憶したずれ幅に近
い周波数ポイントにまず移行するようにしたので、最初
のＳＤ検出の時点でＡＦＣ動作への移行が可能となり、
２回目、３回目のＳＤ検出まで行くことがないので、そ
の分ＰＬＬロック動作の高速化が図れるものである。
ＰＬＬロック動作方法は、局部発振回路の発振周波数を
制御するＰＬＬ選局制御部を備え、このＰＬＬ選局制御
部において同期信号の検出動作とＡＦＣ動作とを行って
中心周波数を受信周波数にロックするＰＬＬロック動作
時、同期信号の検出動作を行う周波数ポイントを、中心
周波数を含むその近傍において複数ポイント設定すると
ともに、その設定した複数の周波数ポイントに順次移行
しながら同期信号の検出動作とＡＦＣ動作とを行うチュ
ーナ回路において、前回選局時にＰＬＬロックした周波
数の中心周波数に対するずれ幅を記憶し、今回選局時
に、その記憶したずれ幅に基づいて前記複数の周波数ポ
イントの移行順を決定するようにしたので、ＰＬＬロッ
ク動作の高速化が可能となり、プリセットや選局などが
速く行えるものである。また、本発明の請求項２記載の
チューナ回路のＰＬＬロック動作方法は、複数の周波数
ポイントの移行順を、今回受信したチャンネルの中心周
波数にまず移行し、次に前回選局時に記憶したずれ幅に
近い周波数ポイントに移行するようにしたので、前回の
受信チャンネルと今回の受信チャンネルとが近い周波数
帯である場合には、２回目のＳＤ検出の時点でＡＦＣ動
作への移行が可能となり、３回目や４回目のＳＤ検出ま
で行くことがないので、その分ＰＬＬロック動作の高速
化が図れるものである。また、本発明の請求項２記載の
チューナ回路のＰＬＬロック動作方法は、複数の周波数
ポイントの移行順を、前回選局時に記憶したずれ幅に近
い周波数ポイントにまず移行するようにしたので、最初
のＳＤ検出の時点でＡＦＣ動作への移行が可能となり、
２回目、３回目のＳＤ検出まで行くことがないので、そ
の分ＰＬＬロック動作の高速化が図れるものである。
【図１】請求項１及び２に対応したＰＬＬロック動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図２】請求項１及び２に対応したＰＬＬロック動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図３】請求項１及び２に対応したＰＬＬロック動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図４】請求項１及び３に対応したＰＬＬロック動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図５】請求項１及び３に対応したＰＬＬロック動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図６】請求項１及び３に対応したＰＬＬロック動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図７】請求項１及び３に対応したＰＬＬロック動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図８】本発明に係わるチューナ回路のＰＬＬロック動
作方法を適用したテレビジョン受像機の電気的構成を示
すブロック図である。
作方法を適用したテレビジョン受像機の電気的構成を示
すブロック図である。
【図９】ＡＦＣ電圧に対するＳＤ信号とＤＲ（ＤＩＲＥ
ＣＴＩＯＮ）との関係を示すタイミングチャートであ
る。
ＣＴＩＯＮ）との関係を示すタイミングチャートであ
る。
【図１０】ＳＤ信号の検出動作を説明するフローチャー
トである。
トである。
【図１１】ＡＦＣ動作を模式的に示した説明図である。
【図１２】ＰＬＬ選局制御部における従来のＰＬＬロッ
ク動作を説明するためのフローチャートである。
ク動作を説明するためのフローチャートである。
４ 局部発振回路 ５ 映像ＩＦ増幅回路 ８ ＰＬＬ選局制御部
Claims (3)
- 【請求項１】 局部発振回路の発振周波数を制御するＰ
ＬＬ選局制御部を備え、このＰＬＬ選局制御部において
同期信号の検出動作とＡＦＣ動作とを行って中心周波数
を受信周波数にロックするＰＬＬロック動作時、前記同
期信号の検出動作を行う周波数ポイントを、中心周波数
を含むその近傍において複数ポイント設定するととも
に、その設定した複数の周波数ポイントに順次移行しな
がら前記同期信号の検出動作とＡＦＣ動作とを行うチュ
ーナ回路において、 前回選局時にＰＬＬロックした周波数の中心周波数に対
するずれ幅を記憶し、今回選局時に、その記憶したずれ
幅に基づいて前記複数の周波数ポイントの移行順を決定
することを特徴とするチューナ回路のＰＬＬロック動作
方法。 - 【請求項２】 前記複数の周波数ポイントの移行順は、
今回受信したチャンネルの中心周波数にまず移行し、次
に前回選局時に記憶したずれ幅に近い周波数ポイントに
移行することを特徴とする請求項１記載のチューナ回路
のＰＬＬロック動作方法。 - 【請求項３】 前記複数の周波数ポイントの移行順は、
前回選局時に記憶したずれ幅に近い周波数ポイントにま
ず移行することを特徴とする請求項１記載のチューナ回
路のＰＬＬロック動作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9041996A JPH10243305A (ja) | 1997-02-26 | 1997-02-26 | チューナ回路のｐｌｌロック動作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9041996A JPH10243305A (ja) | 1997-02-26 | 1997-02-26 | チューナ回路のｐｌｌロック動作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10243305A true JPH10243305A (ja) | 1998-09-11 |
Family
ID=12623820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9041996A Pending JPH10243305A (ja) | 1997-02-26 | 1997-02-26 | チューナ回路のｐｌｌロック動作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10243305A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077671A (ja) * | 1999-07-06 | 2001-03-23 | Matsushita Electric Ind Co Ltd | デジタル放送選局装置およびデジタル放送選局方法 |
-
1997
- 1997-02-26 JP JP9041996A patent/JPH10243305A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077671A (ja) * | 1999-07-06 | 2001-03-23 | Matsushita Electric Ind Co Ltd | デジタル放送選局装置およびデジタル放送選局方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100442836C (zh) | 数字传输系统和时钟再现设备 | |
| JP4835172B2 (ja) | 無線通信機及びその自動周波数制御方法 | |
| KR100297155B1 (ko) | 오버 샘플링형 클록 복구회로 및 그 클록신호 위상 조절방법 | |
| EP1406389A1 (en) | PLL circuit and phase lock detector | |
| JPH0897684A (ja) | 無線受信機の選局方法およびそれを用いた無線受信機 | |
| JPH10243305A (ja) | チューナ回路のｐｌｌロック動作方法 | |
| EP0993160B1 (en) | Carrier reproducing circuit | |
| JP5012271B2 (ja) | 無線通信機 | |
| JP3059995U (ja) | チューナ装置 | |
| EP1039711A1 (en) | Digital demodulator | |
| JP2874703B2 (ja) | 誤同期防止装置 | |
| JPH0965356A (ja) | クロマ信号処理装置 | |
| JP3594362B2 (ja) | クロック再生装置 | |
| KR100276543B1 (ko) | Pal 펄스 발생기 및 이를 이용한 크로마 신호 기록 처리회로 | |
| JPH09135461A (ja) | クロック発生回路 | |
| JP2728517B2 (ja) | 選局装置 | |
| KR0157520B1 (ko) | Aft를 이용한 채널 선국방법 | |
| KR930008469B1 (ko) | 윈도우 검색에 의한 주파수 합성튜우닝 방법 | |
| JPS61234138A (ja) | 位相同期回路 | |
| KR960002695B1 (ko) | 수평 동기 검출 회로 | |
| KR200159327Y1 (ko) | 브이시알 시스템에서 에이에프티 비교회로 | |
| JPH01101040A (ja) | スペクトラム拡散受信機 | |
| JPH11112459A (ja) | Ｏｆｄｍ受信装置 | |
| JPH0771021B2 (ja) | 同期回路 | |
| JPH0678322A (ja) | Ｓｅｃａｍ復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040927 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |