JPH10243300A - 画素欠陥検出装置及び画素欠陥補正装置 - Google Patents

Abstract

(57)【要約】 【課題】 三板式固体撮像装置において、通常画像を撮
影した状態で固体撮像素子の画素欠陥を検出することを
目的とする。 【解決手段】 減算回路１０１，１０２によりＲＧＢ信
号から色差信号Ｇ−Ｒ，Ｇ−Ｂを求める。差分回路１０
３，１０４により色差信号の変化量Δ（Ｇ−Ｒ），Δ
（Ｇ−Ｂ）を求める。そして絶対値回路１０５，１０６
でその絶対値を算出し、比較回路１０７，１０８により
一定の閾値ＴＨと比較する。色差信号の変化量が一定の
閾値ＴＨを超えた場合を画素欠陥と判断し、減算回路１
０９より補正するための制御信号を出力する。そのため
高周波成分の多い画像や有彩色の画像であっても、誤動
作なく画素欠陥を検出できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＣＣＤ等の固体撮像
素子を用いた撮像装置において、固体撮像素子に存在す
る画素欠陥を検出する画素欠陥検出装置、及び画素欠陥
のある固体撮像素子からの画素信号を補正する画素欠陥
補正装置に関するものである。

【０００２】

【従来の技術】一般にＣＣＤ等の半導体により形成され
た固体撮像素子においては、半導体の局部的な結晶欠陥
等により画質劣化を生じることが知られている。画像欠
陥の画素では入射光量に応じた撮像出力に常に一定のバ
イアス電圧が加算されてしまうものがあり、この画像欠
陥信号がそのまま処理されるとモニター画面上に高輝度
の白い点として現れるので白キズと呼ばれている。又、
光電感度が他の通常の画素に対して低いものは黒い点と
して現れるので黒キズと呼ばれている（以後、画素欠陥
をキズと称する）。

【０００３】従来、複数の固体撮像素子を持つキズの検
出に関しては、例えば特開昭５６−１４９１８１号公報
に示されている。この方式は、各固体撮像素子の差分出
力を取り出し、その値がある一定値以上であれば、キズ
として検出するものである。

【０００４】図２０は固体撮像素子のキズを検出する画
素欠陥検出装置と、その部分を補正する画素欠陥補正装
置の具体的な構成を示すブロック図である。図２０にお
いて、１，２，３はＲ（赤色），Ｇ（緑色），Ｂ（青
色）の各撮像信号が出力される固体撮像素子、３１は固
体撮像素子１，２，３から読出されたＲ，Ｇ，Ｂ信号の
キズを検出する画素欠陥検出装置、３２は画素欠陥検出
装置３１の検出出力をもとにＲ，Ｇ，Ｂ信号のキズ部分
を補正する補正回路、６Ｒ，６Ｇ，６Ｂは補正された
Ｒ，Ｇ，Ｂ信号が出力される出力端子である。

【０００５】図２１に、図２０の画素欠陥検出装置３１
の構成の一例を示す。１５１，１５２はＧ入力からＲ，
Ｂ入力を引く減算回路、１５３，１５４は減算回路１５
１，１５２の出力が一定値以上であれば”１”を出力す
る比較回路、１５５，１５６，１５７は注目画素が周辺
の画素に対して一定量以上大きい又は小さい場合”１”
を出力する突出量検出回路、１５８は比較回路１５３，
１５４の出力のいずれか一方もしくは両方が”１”で、
かつ突出量検出回路１５５，１５６，１５７の検出出力
が”１”である場合、その画素をキズと判定する演算回
路である。

【０００６】図２２は突出量検出回路１５５〜１５７を
示す回路図である。突出量検出回路１５５〜１５７は図
示のように入力信号を１画素の走査時間分だけ遅延させ
る遅延回路１６１，１６２が縦続接続され、入力信号よ
り１画素分遅れた信号から現在の信号及び２画素分遅れ
た信号を減算する減算回路１６３，１６４を有してい
る。又これらの減算回路の出力を所定の定数と比較する
比較回路１６５，１６６及び比較回路の出力の論理積を
検出するＡＮＤ回路１６７を有している。

【０００７】又図２３は演算回路１５８の一例を示す回
路図である。演算回路１５８は比較回路１５３，１５４
の出力が与えられるＯＲ回路１７１と、ＯＲ回路１７１
の出力が夫々入力されるＡＮＤ回路１７２〜１７４を有
している。ＡＮＤ回路１７２〜１７４の他端には夫々突
出量検出回路１５５〜１５７の出力が与えられ、その論
理積がキズ位置検出信号として出力される。

【０００８】通常、固体撮像素子１，２，３から得られ
る出力信号はほぼ同一であるため、キズがない場合は減
算回路１５１，１５２の出力は小さく、これを比較回路
１５３，１５４で一定値と比較した場合、その出力はい
ずれも”０”となる。

【０００９】一方、Ｇの固体撮像素子２の特定の画素の
みにキズがある場合、図２０の画素欠陥検出装置３１へ
の入力は図２４の（ａ），（ｂ）のように、その画素に
おける固体撮像素子２の出力のみが高いレベルとなる。
従って、図２１の減算回路１５１，１５２の出力は、図
２４の（ｃ），（ｄ）のようにいずれもキズの部分のみ
が高いレベルとなり、これを図２１の比較回路１５３，
１５４で一定値と比較した場合、キズ部分のみその出力
は”１”となる。一方、図２１のＧの突出量検出回路１
５６においても、図２４の（ｅ）のようにその出力は”
１”となるため図２１の演算回路１５８により、図２４
の（ｆ）のようにＧのキズ位置を表す信号を図２０の補
正回路３２に出力する。

【００１０】一方、画素欠陥の補正に関しては、特開昭
６２−８６６６号公報にいくつかの方法が示されてい
る。例えば、１画素もしくは２画素前の画素で置換する
方法、前後の画素値の平均で置換する方法、又は同様に
垂直方向で考え、１つ上の画素で置換する方法、上下の
画素値の平均で置換する方法等がある。

【００１１】図２５は前後の画素値の平均で置換する補
正回路３２の一例を示すブロック図である。尚、図２５
は固体撮像素子１〜３の１回路の補正するための補正回
路を示している。実際にはこの３画素分の回路が設けら
れる。本図においていずれかの固体撮像素子１〜３より
読出された画像信号が遅延回路１８１，１８２に与えら
れる。加算回路１８３は現在の画素信号と２画素分前の
画素信号とを加算するものであり、加算出力は１／２係
数回路１８４に与えられる。又スイッチ回路１８５は１
／２係数回路１８４の出力と遅延回路１８１の出力とを
画素欠陥検出装置３１の検出出力に基づいて切換えるも
のである。

【００１２】補正回路３２に入力された信号は遅延回路
１８１，１８２を通り、中央の注目画素の値とその前後
の画素値を抽出する。注目画素の前後の画素値からこれ
らの平均値を求め補正信号としている。検出回路の検出
出力に従い、通常は中央の注目画素の値を、キズと判定
した場合は補正信号を出力する。

【００１３】このように、複数の固体撮像素子間の差分
出力を比較することで、周辺の画素の値に対して一定レ
ベル以上突出している画素に対しては、キズとして検出
でき、目立たないよう補正することができる。

【００１４】

【発明が解決しようとする課題】しかしながら、上記構
成の欠陥検出装置，補正装置では、高彩度な背景中にキ
ズがあった場合、このキズを検出することは不可能であ
る。更に、上記構成の欠陥検出装置では、高彩度色の高
周波信号の場合、この高周波信号をキズと誤検出する。
そこで、画面中にキズが残存したり、高周波信号部を誤
補正することにより、画質が劣化するという問題点を有
している。

【００１５】そこで本発明は、撮影画像が高彩度であっ
たり、高周波成分の多い場合や背景の色相が変化してい
る場合等においても、正確にキズを検出することを目的
とする。又、キズを正確に検出しつつ、ディジタルフィ
ルタ等他のブロックと回路を共有することを目的とす
る。

【００１６】更に、画素欠陥検出装置と画素欠陥補正装
置を備えるにあたり、回路規模の削減を図ることを目的
とする。

【００１７】

【課題を解決するための手段】本願の請求項１の発明
は、同一の画像を同時に撮像する複数の固体撮像素子か
らの信号に基づいて固体撮像素子の画素欠陥を検出する
画素欠陥検出装置であって、前記各固体撮像素子から出
力される撮像信号の差を演算する減算回路と、前記減算
回路の出力の時間軸上での差分信号を演算する差分回路
と、前記差分回路の出力を一定値と比較する比較回路
と、を具備することを特徴とするものである。

【００１８】本願の請求項２の発明では、前記差分回路
は、入力信号を一定時間遅延させる遅延回路と、入力信
号より前記遅延回路の出力を減算する減算回路と、を有
することを特徴とするものである。

【００１９】本願の請求項３の発明は、前記差分回路の
出力を絶対値に変換して前記比較回路へ入力する絶対値
回路を更に有することを特徴とするものである。

【００２０】本願の請求項４の発明は、前記比較回路の
出力を入力とし、その論理積信号により前記撮像信号に
おける画素欠陥の有無を示す複数の制御信号を出力する
演算回路を更に有することを特徴とするものである。

【００２１】本願の請求項５の発明では、前記演算回路
が出力する制御信号の数は、前記撮像信号の数より少な
く、前記制御信号の値により画素欠陥のある前記撮像信
号を示すことを特徴とするものである。

【００２２】本願の請求項６の発明は、同一の画像を同
時に撮像する複数の固体撮像素子からの信号に基づいて
固体撮像素子の画素欠陥を検出する画素欠陥検出装置で
あって、前記各固体撮像素子から出力される撮像信号の
差を演算する減算回路と、前記減算回路の出力の時間軸
上での差分信号を演算する差分回路と、前記差分回路の
出力を正の一定値と比較する第１の比較回路と、前記差
分回路の出力を負の一定値と比較する第２の比較回路
と、前記複数の比較回路の出力から画素欠陥の有無を判
断する判定回路と、を具備することを特徴とするもので
ある。

【００２３】本願の請求項７の発明では、前記判定回路
は、前記比較回路の出力を入力とし、前記第１及び第２
の比較回路の比較結果が連続して夫々一定値を越える場
合に画素欠陥を示す信号を出力することを特徴とするも
のである。

【００２４】本願の請求項８の発明では、前記判定回路
は、前記各比較回路からの信号を一定遅延時間遅延させ
る複数の遅延回路と、前記各比較回路の出力と前記遅延
回路の出力の論理積をとるＡＮＤ回路と、を有すること
を特徴とするものである。

【００２５】本願の請求項９の発明は、ＲＧＢ三板撮像
方式の固体撮像素子から出力される撮像信号を入力とす
ることを特徴とするものである。

【００２６】本願の請求項１０の発明は、前記減算回
路、前記差分回路、及び前記比較回路を夫々複数備え、
ＲＧＢ３つの撮像信号から組み合わせの異なる二組の撮
像信号を夫々前記減算回路へ入力することを特徴とする
ものである。

【００２７】本願の請求項１１の発明は、前記２組の撮
像信号として、Ｇ信号とＲ信号、及びＧ信号とＢ信号の
組み合わせとすることを特徴とするものである。

【００２８】本願の請求項１２の発明は、同一の画像を
同時に撮像する複数の固体撮像素子からの信号に基づい
て固体撮像素子の画素欠陥を検出する画素欠陥検出装置
であって、前記各固体撮像素子から出力される撮像信号
の差分信号を演算する複数の差分回路と、前記差分回路
の出力差を演算する減算回路と、前記減算回路の出力を
一定値と比較する比較回路と、を具備することを特徴と
するものである。

【００２９】本願の請求項１３の発明では、前記差分回
路は、入力画素信号を一定遅延時間遅延させる遅延回路
と、入力画素信号から前記遅延回路の出力を減算する減
算回路と、を有することを特徴とするものである。

【００３０】本願の請求項１４の発明は、前記差分回路
の出力を前記絶対値回路により絶対値に変換して前記比
較回路へ入力する絶対値回路を有することを特徴とする
ものである。

【００３１】本願の請求項１５の発明は、前記比較回路
の出力を入力とし、その論理積信号により前記撮像信号
における画素欠陥の有無を示す複数の制御信号を出力す
る演算回路を更に有することを特徴とするものである。

【００３２】本願の請求項１６の発明は、前記演算回路
が出力する制御信号の数は、前記撮像信号の数より少な
く、前記制御信号の値により画素欠陥のある前記撮像信
号を示すことを特徴とするものである。

【００３３】本願の請求項１７の発明では、前記比較回
路は正の一定値と比較する第１の比較回路と、負の一定
値と比較する第２の比較回路と、を有するものであり、
前記複数の比較回路の出力から画素欠陥の有無を判断す
る判定回路を更に有することを特徴とするものである。

【００３４】本願の請求項１８の発明では、前記判定回
路は、前記比較回路の出力を入力とし、前記第１及び第
２の比較回路の比較結果が連続して夫々一定値を越える
場合に画素欠陥を示す信号を出力することを特徴とする
ものである。

【００３５】本願の請求項１９の発明では、前記判定回
路は、前記各比較回路からの信号を一定遅延時間遅延さ
せる複数の遅延回路と、前記各比較回路の出力と前記遅
延回路の出力の論理積をとるＡＮＤ回路と、を有するこ
とを特徴とするものである。

【００３６】本願の請求項２０の発明は、ＲＧＢ三板撮
像方式の固体撮像素子から出力される撮像信号を入力と
することを特徴とするものである。

【００３７】本願の請求項２１の発明は、前記差分回
路、前記減算回路、及び前記比較回路を夫々複数備え、
ＲＧＢ３つの撮像信号を入力とした前記差分回路の出力
信号から、組み合わせの異なる二組の前記出力信号を夫
々前記減算回路へ入力することを特徴とするものであ
る。

【００３８】本願の請求項２２の発明は、前記二組の差
分回路の出力信号として、Ｇ信号とＲ信号、及びＧ信号
とＢ信号の組み合わせとすることを特徴とするものであ
る。

【００３９】本願の請求項２３の発明は、同一の画像を
同時に撮像する複数の固体撮像素子からの信号に基づい
て固体撮像素子の画素欠陥を検出し、欠陥を補正する画
素欠陥補正装置であって、前記各固体撮像素子から出力
される撮像信号の時間軸上での差分信号を演算し、入力
信号の一定時間における差分信号及び一定の遅延時間を
有する遅延信号のいずれか一方を制御信号に基づいて択
一的に出力する差分回路と、前記複数の差分回路の出力
差によって補正信号を出力演算する減算回路と、前記減
算回路の出力を一定値と比較する比較回路と、前記比較
回路の出力から前記固体撮像素子の画素欠陥を示す欠陥
検出信号を生成する演算回路と、前記固体撮像素子から
の撮像信号と前記減算回路からの信号を入力とし、欠陥
補正制御信号が入力されたときに前記減算回路からの信
号を出力するスイッチ回路と、前記演算回路によって算
出された画素欠陥データを保持するメモリと、画素欠陥
検出時には前記差分回路に差分信号を出力させるように
制御信号を出力すると共に、前記演算回路によって検出
された画素欠陥データを前記メモリに保持し、画素補正
時には前記差分回路に遅延信号を出力させるように制御
信号を出力すると共に、前記固体撮像素子より読出され
る各画素の読出タイミングに同期して前記メモリより読
出された欠陥補正制御信号を前記スイッチ回路に与える
制御回路と、を有することを特徴とするものである。

【００４０】本願の請求項２４の発明では、前記差分回
路は、補正制御信号によって撮像信号を断続するゲート
回路と、撮像信号を遅延させる遅延回路と、前記ゲート
回路の出力から前記遅延回路の出力を減算する減算回路
と、を有することを特徴とするものである。

【００４１】本願の請求項２５の発明は、同一の画像を
同時に撮像する複数の固体撮像素子からの信号に基づい
て固体撮像素子の画素欠陥を検出し、欠陥を補正する画
素欠陥補正装置であって、前記各固体撮像素子から出力
される撮像信号の時間軸上での差分信号を演算し、入力
信号の一定時間における差分信号及び一定の遅延時間を
有する遅延信号のいずれか一方を制御信号に基づいて択
一的に出力する差分回路と、前記複数の差分回路の出力
差によって補正信号を出力演算する減算回路と、前記減
算回路の出力の絶対値を出力する絶対値回路と、前記絶
対値回路の出力を一定値と比較する比較回路と、前記比
較回路の出力から前記固体撮像素子の画素欠陥を示す欠
陥検出信号を生成する演算回路と、前記固体撮像素子か
らの撮像信号と前記絶対値回路からの信号を入力とし、
欠陥補正制御信号が入力されたときに前記絶対値回路か
らの信号を出力するスイッチ回路と、前記演算回路によ
って算出された画素欠陥データを保持するメモリと、画
素欠陥検出時には前記差分回路に差分信号を出力させる
ように制御信号を出力すると共に、前記演算回路によっ
て検出された画素欠陥データを前記メモリに保持し、画
素補正時には前記差分回路に遅延信号を出力させるよう
に制御信号を出力すると共に、前記固体撮像素子より読
出される各画素の読出タイミングに同期して前記メモリ
より読出された欠陥補正制御信号を前記スイッチ回路に
与える制御回路と、を有することを特徴とするものであ
る。

【００４２】本願の請求項２６の発明では、前記差分回
路は、補正制御信号によって撮像信号を断続するゲート
回路と、撮像信号を遅延させる遅延回路と、前記ゲート
回路の出力から前記遅延回路の出力を減算する減算回路
と、を有することを特徴とするものである。

【００４３】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図１９を用いて説明する。 （実施の形態１）図１は本発明の実施の形態１における
画素欠陥検出装置を示すブロック図である。ここで図１
の構成の画素欠陥検出装置４Ａにおいて、減算回路１０
１，１０２はＧ入力からＲ，Ｂ入力を引く減算回路、差
分回路１０３，１０４は入力信号に対してある一定時間
前の信号との差を求める差分回路、絶対値回路１０５，
１０６は入力の絶対値を出力する絶対値回路、比較回路
１０７，１０８は絶対値回路１０５，１０６の出力が一
定値ＴＨ以上であれば”１”を出力する比較回路、演算
回路１０９は比較回路１０７，１０８の出力のいずれか
一方もしくは両方が”１”である場合、その画素をキズ
と判定する演算回路である。

【００４４】次に図２は差分回路１０３，１０４の構成
の一例を示す図である。差分回路１０３はＧ−Ｒ，Ｇ−
Ｂの各入力信号を１画素時間分だけ遅延する遅延回路２
０１と、現在の信号から遅延回路２０１の出力を減算す
る減算回路２０２によって構成されている。各差分回路
の出力は絶対値回路１０５，１０６に与えられる。

【００４５】又演算回路１０９は図３に示すように、比
較回路１０７の出力が直接及び遅延回路２０４，インバ
ータ２０５を介してＡＮＤ回路２０６に入力される。又
比較回路１０８の出力は直接及び遅延回路２０７，イン
バータ２０８を介してＡＮＤ回路２０９に入力される。
ＡＮＤ回路２０６の出力はそのままＡＮＤ回路２１２，
２１３の入力端子に接続され、又インバータ２１１を介
してＡＮＤ回路２１４に入力される。ＡＮＤ回路２０９
の出力はＡＮＤ回路２１３，２１４にそのまま入力さ
れ、インバータ２１０を介してＡＮＤ回路２１２に入力
される。各ＡＮＤ回路２１２，２１３，２１４は夫々入
力の論理積をとることによってＲ，Ｇ，Ｂの欠陥検出信
号を出力するものである。

【００４６】この画素欠陥検出装置は固体撮像装置内で
用いられる。図４はこの画素欠陥検出装置を用いる固体
撮像装置の全体構成を示すブロック図である。本図にお
いて固体撮像装置１，２，３はＲ，Ｇ，Ｂの各撮像信号
を出力する撮像素子であり、その出力は画素欠陥検出装
置４及び補正回路５に与えられる。画素欠陥検出装置４
は前述した図１に示す画素欠陥検出装置４Ａとし、その
検出出力が補正回路５に与えられる。補正回路５は前述
した従来例と同様に、欠陥検出信号に基づいてその周辺
の画素の信号から欠陥がある画素を補正して補正信号を
夫々Ｒ出力端子６Ｒ，Ｇ出力端子６Ｇ，Ｂ出力端子６Ｂ
から出力するものである。

【００４７】又図５は画素欠陥検出装置４Ａから出力さ
れた欠陥検出信号を一旦制御回路７を介して各画素の欠
陥情報を保持するメモリ８に書込む。そしてキズ補正の
場合には、制御回路７がメモリ８からキズに関するデー
タを読出し、補正回路５によりキズの補正を行うもので
ある。

【００４８】次に図１に示す画素欠陥検出装置４Ａの動
作について図６を用いて説明する。例えば赤みがかった
黄色の被写体を撮影した場合、固体撮像素子１〜３から
の画素信号は、Ｒ信号が大きく、Ｂ信号が小さくなり、
図６（ａ）のようになる。このとき、減算回路１０１，
１０２の出力Ｇ−Ｒ，Ｇ−Ｂは図６（ｂ）のように色相
に応じた値を持つが、差分回路１０３，１０４の出力Δ
( Ｇ−Ｒ) ，Δ( Ｇ−Ｂ) は図６（ｃ）（ｄ）のように
小さな値となる。そこで、絶対値回路１０５，１０６に
よりΔ( Ｇ−Ｒ) ，Δ( Ｇ−Ｂ) の絶対値を求め、これ
を比較回路１０７，１０８で一定値と比較した場合、そ
の出力はいずれも”０”となる。

【００４９】一方、Ｇの固体撮像素子２のみにキズがあ
る場合、図４の画素欠陥検出装置４Ａへの入力は図７の
（ａ）のように、Ｒ，Ｂ信号に比較してＧ信号のキズ部
分の変化が大きくなる。したがって、図１の減算回路１
０１，１０２の出力は図７（ｂ）のようにいずれもキズ
の部分のみ変化の大きい信号となり、これを差分回路１
０３，１０４で１つ前の信号との差分をとる場合、図７
（ｃ）（ｄ）のようにキズ部分及びその１画素後のみそ
の絶対値が大きくなる。そこで絶対値回路１０５，１０
６によりΔ( Ｇ−Ｒ) ，Δ( Ｇ−Ｂ) の絶対値を求め、
比較回路１０７，１０８で一定値と比較した場合、図７
（ｅ）（ｆ）に示すようにキズ部分でその出力は”１”
となる。そして図１の演算回路１０９により、Ｇのキズ
位置を表す信号を図４の補正回路５に出力する。

【００５０】このように色相の変化に着目してキズを検
出することにより、背景の彩度が高い場合でも本来の信
号と混同することなく、背景の彩度が低い場合のキズと
同様に扱うことが可能となる。

【００５１】尚、本実施の形態では、絶対値回路１０
５，１０６を用いたが、比較回路１０７，１０８におい
て、絶対値の等しい符号の異なる閾値と比較してもよ
い。又比較回路１０７，１０８では共通の一定値と比較
したが、夫々異なる値としてもよい。

【００５２】尚本実施の形態においては、演算回路１０
９は図３に示すように比較回路１０７，１０８の出力か
らＲ，Ｇ，Ｂの夫々の画素毎に欠陥検出信号を出力する
ようにしているが、その出力をエンコードして２ビット
で各画素の欠陥を示す信号を出力するようにしてもよ
い。

【００５３】（実施の形態２）図８は本発明の実施の形
態２における画素欠陥検出装置４Ｂの構成を示すブロッ
ク図である。この画素欠陥検出装置を実施の形態１と同
じく図４あるいは図５に示した固体撮像装置に用いる。
この図８の構成において、減算回路１０１，１０２及び
差分回路１０３，１０４については、実施の形態１の構
成と同様である。比較回路１１１，１１２は差分回路１
０３の出力を一定値と比較し、比較回路１１３，１１４
は差分回路１０４の出力を一定値と比較する。ここで比
較回路１１１，１１３が用いる一定値は正の閾値ＴＨ＋
とし、差分回路１０３，１０４の出力がその正の閾値Ｔ
Ｈ＋以上であれば夫々”１”を出力する。又比較回路１
１２，１１４が用いる一定値は負の閾値ＴＨ−とし、差
分回路１０３，１０４の出力がその負の閾値ＴＨ−以下
であれば夫々”１”を出力する。

【００５４】更に判定回路１１５は、比較回路１１１，
１１２の出力が連続して互いに”１”である場合、又判
定回路１１６は、比較回路１１３，１１４の出力が連続
して互いに”１”である場合に、夫々”１”を出力す
る。そして演算回路１０９は実施の形態１の構成と同様
に、判定回路１１５，１１６の出力のいずれか一方もし
くは両方が”１”である場合、その画素をキズと判定す
る演算回路である。

【００５５】尚、判定回路１１５，１１６の構成の一例
を図９に示す。ここで、２２０，２２１は例えば１画素
分の遅延を与える遅延回路であり、ＡＮＤ回路２２２，
２２３はこれらの遅延信号と比較回路１１１，１１２の
他方の入力との論理積をとるものであり、その出力はＯ
Ｒ回路２２４に与えられる。ＯＲ回路２２４はこれらの
ＡＮＤ回路の出力の論理和を判定信号として出力するも
のである。

【００５６】以上のように構成された画素欠陥検出装置
４Ｂの動作について、特に画面内において色相が変化し
ている被写体を撮影した場合を、以下に説明する。まず
固体撮像素子にキズがない場合の動作を、図１０を用い
て説明する。まずＲＧＢ各固体撮像素子の出力信号は、
例えば図１０（ａ）のようになり、減算回路１０１，１
０２の出力Ｇ−Ｒ，Ｇ−Ｂは図１０（ｂ）のように色相
の変化に応じた値を持つ。次に、差分回路１０３，１０
４の出力Δ( Ｇ−Ｒ) ，Δ( Ｇ−Ｂ) は、図１０
（ｃ），（ｄ）のように色相の変化する部分である程度
大きな値を持つ。この信号を、正の閾値ＴＨ＋を持つ比
較回路１１１，１１３、負の閾値ＴＨ−を持つ比較回路
１１２，１１４で比較演算する場合、閾値の設定によっ
ては図１０（ｆ）（ｇ）のように比較回路１１２，１１
３の比較結果が”１”となる場合がある。

【００５７】ここで実施の形態１で述べた図１の構成の
画素欠陥検出装置では、この”１”の比較結果により欠
陥として誤検出する可能性がある。しかし本実施の形態
における画素欠陥検出装置４Ｂでは、図９に示した判定
回路を用いる事により、この誤検出を回避できる。

【００５８】即ち図９に示した判定回路において、例え
ば比較回路１１１からの入力がまず”１”となり、更に
１画素期間後に比較回路１１２からの入力が”１”とな
った場合、ＡＮＤ回路２２２の出力は”１”となる。同
様に、比較回路１１２からの入力がまず”１”となり、
更に１画素期間後に比較回路１１１からの入力が”１”
となった場合、ＡＮＤ回路２２３の出力は”１”とな
る。この両者の場合に、ＯＲ回路２２４の出力が”１”
となり演算回路１０９へ入力されるので、結局比較回路
１１１，１１２の出力が連続して互いに”１”である場
合にキズが存在するとして、演算回路１０９へ”１”が
入力される。比較回路１１３，１１４に関しても同様で
ある。

【００５９】そこで図１０の場合には、比較回路１１２
そして比較回路１１３しか”１”を出力しないので、判
定回路１１５，１１６は”１”を出力しない。即ち、キ
ズの検出としては扱われない。

【００６０】一方、Ｇの固体撮像素子２のみにキズがあ
る場合、ＲＧＢ各固体撮像素子１，２，３の出力信号は
図１１（ａ）のようになり、減算回路１０１，１０２の
出力Ｇ−Ｒ，Ｇ−Ｂは図１１（ｂ）のようになる。次
に、差分回路１０３，１０４の出力Δ( Ｇ−Ｒ) ，Δ(
Ｇ−Ｂ) は、図１１（ｃ），（ｄ）のようにキズの存在
する部分で連続して正及び負の大きな値を持つ。この信
号を、正の閾値ＴＨ＋を持つ比較回路１１１，１１３、
負の閾値ＴＨ−を持つ比較回路１１２，１１４で、比較
演算する場合、比較回路１１１〜１１４の出力は夫々図
１１（ｅ），（ｆ），（ｇ），（ｈ）のようになり、上
述の判定回路１１５，１１６の出力は図１１（ｉ），
（ｊ）となる。即ち、比較回路１１１，１１２、又比較
回路１１３，１１４が夫々連続して”１”を出力してい
るので、判定回路１１５，１１６の出力は夫々”１”と
なる。そこで演算回路１０９において、実施の形態１と
同様にキズの有無を演算し、ここではＧのキズ位置を表
す信号を図４の補正回路５に出力することができる。

【００６１】このように、色相の差分の極性に着目して
キズを検出することにより、背景の色相が変化している
場合に、キズと間違って誤検出することを防ぐことがで
きる。

【００６２】尚、白キズのようにキズの影響が信号を大
きくする方向に効く場合は、判定回路１１５，１１６に
おいて遅延回路２２０及びＡＮＤ回路２２２が作用し、
黒キズのようにキズの影響が信号を小さくする方向に効
く場合は、遅延回路２２１及びＡＮＤ回路２２３が作用
する。

【００６３】尚、上記実施の形態１，２における減算回
路としては、原色映像信号から輝度及び色差信号を演算
するマトリクス回路を使用してもよい。又、減算回路の
入力としては、上記のようなＧ−Ｒ、Ｇ−Ｂ以外の組み
合わせでもよい。又比較回路１１１，１１３及び比較回
路１１２，１１４では、夫々共通の一定値ＴＨ＋、ＴＨ
−と比較したが、夫々異なる値としてもよい。

【００６４】（実施の形態３）図１２は本発明の実施の
形態３における画素欠陥検出装置４Ｃの構成の一例を示
すブロック図であり、実施の形態１と同じく図４あるい
は図５に示した画素欠陥検出装置４Ｃとして使用する。
この図１２の構成において、１１７，１１８，１１９は
夫々ＲＧＢの入力信号に対して、例えば一画素期間前の
信号との差を求める差分回路であり、一例としては図２
のような構成である。又１２０，１２１は差分回路１１
８のＧ差分信号から夫々Ｒ差分信号、Ｂ差分信号を引く
減算回路である。尚、絶対値回路１０５，１０６、比較
回路１０７，１０８及び演算回路１０９については、上
記実施の形態１の構成と同様である。

【００６５】以上のように構成された画素欠陥検出装置
の動作について、図１３，図１４を用いて説明する。ま
ず固体撮像素子１，２，３にキズがない場合について説
明する。撮影画像が有彩色でしかも高周波成分を持つも
のとする。このとき、例えば固体撮像素子１，２，３の
出力は、図１３（ａ）のようになる。ここで、差分回路
１１７，１１８，１１９により各信号の差分が図１３
（ｂ），（ｃ），（ｄ）のようになり、減算回路１２
０，１２１により図１３（ｅ），（ｆ）に示すような各
色差分信号の差ΔＧ−ΔＲ，ΔＧ−ΔＢが出力される。

【００６６】このとき、差分信号ΔＧ，ΔＲ，ΔＢで
は、当然大きな値を持っていたが、これらには通常相関
があるため、各差分信号の差をとると、非常に小さな値
となる。そこで、絶対値回路１０５，１０６によりΔＧ
−ΔＲ，ΔＧ−ΔＢの絶対値を求め、これを比較回路１
０７，１０８で一定値ＴＨと比較した場合、その出力は
いずれも”０”となる。

【００６７】一方、Ｇの固体撮像素子２のみにキズがあ
る場合、図１２の画素欠陥検出装置４Ｃへの入力は図１
４（ａ）のように、Ｒ，Ｂ信号に比較してＧ信号のキズ
部分の変化が大きくなる。従って、図１２の差分回路１
１７，１１８，１１９の出力は図１４（ｂ），（ｃ），
（ｄ）のようにＧ差分信号のみキズの部分で変化の大き
い信号となる。これを減算回路１２０，１２１で、各色
差分信号の差をとると、図１４（ｅ）（ｆ）のようにキ
ズ部分及びその１画素後のみその絶対値が大きくなる。
そこで、絶対値回路１０５，１０６によりΔＧ−ΔＲ，
ΔＧ−ΔＢの絶対値を求め、比較回路１０７，１０８で
一定値ＴＨと比較した場合、図１４（ｇ），（ｈ）のよ
うにその出力は”１”となる。そして図１２の演算回路
１０９により、Ｇのキズ位置を表す信号を図４の補正回
路５に出力する。

【００６８】このようにＲＧＢ各信号の差分をとり、そ
の色信号間の差に着目してキズを検出することにより、
背景の彩度が高い場合でも、本来の信号と混同すること
なく、背景の彩度が低い場合のキズと同様に扱うことが
可能となる。

【００６９】尚、本実施の形態では、実施の形態１に比
較して差分回路を多く必要とするデメリットがあるが、
この差分回路の特に遅延回路については、フィルタ等他
の回路と共有しやすいという長所がある。

【００７０】又この実施の形態３では、減算回路１２
０，１２１の出力を絶対値回路１０５，１０６に与えて
いるが、減算回路１２０，１２１の出力ΔＧ−ΔＲとΔ
Ｇ−ΔＢとを図１５に示すように比較回路１１１〜１１
４に与えるようにしてもよい。比較回路１１１〜１１４
以降の構成については図８に示す実施の形態２と同様と
する。この場合にも比較回路１１１，１１２の出力又は
比較回路１１３，１１４の出力が連続することに基づい
て画素の欠陥を検出することができる。

【００７１】尚、上記実施の形態１，２，３における差
分回路としては、図２に示した以外にも、例えばハイパ
スフィルタを用いてもよい。又比較回路１０７，１０８
では共通の一定値ＴＨと比較したが、夫々異なる数値と
してもよい。

【００７２】（実施の形態４）図１６は本発明の実施の
形態４における画素欠陥補正装置の全体構成を示すブロ
ック図である。この画素欠陥補正装置は固体撮像素子１
〜３の出力が画素欠陥検出・補正装置２０に与えられ、
画素の欠陥が検出されて夫々Ｒ出力端子６Ｒ，６Ｇ，６
Ｂより出力される。又制御回路２１は欠陥検出時には欠
陥検出信号を一旦画素の位置情報と共にメモリ２２に書
き込む。そして、キズ補正の場合には、制御回路２１は
固体撮像素子１，２，３からの撮像信号に同期させてメ
モリ２２から読出し、画素欠陥検出・補正装置２０によ
りキズの補正を行うものである。ここで画素欠陥検出・
補正回路２０は、キズの検出と補正とが可能な回路であ
るが、同時に行うことはできない。即ちキズ検出時には
検出回路として動作し、キズ補正時には補正回路として
働くものである。

【００７３】次に実施の形態４による画素欠陥検出・補
正装置２０Ａの構成について図１７を用いて説明する。
本図において１２３，１２４，１２５は後述するような
差分回路であり、前記実施の形態１から３における差分
回路とは少し異なる。又、減算回路１２０，１２１、絶
対値回路１０５，１０６、比較回路１０７，１０８及び
演算回路１０９については、上記実施の形態３の構成と
同様であるが、更に、Ｒ差分信号ΔＲからＧ差分信号Δ
Ｇを減ずる減算回路１２２を有する。又、１２６，１２
７，１２８は、ＲＧＢ各入力信号及び減算回路１２０，
１２１，１２２の各出力を入力とするスイッチ回路であ
り、補正制御信号ＣＴＲin，ＣＴＧin，ＣＴＢinにより
制御され、夫々の出力がＲＧＢの出力信号となる。

【００７４】図１８は差分回路１２３の構成の一例を示
すものであり、差分回路１２４，１２５についても同様
である。差分回路は、遅延回路２０１、減算回路２０
２、ＡＮＤ回路２３０からなり、ＡＮＤ回路２３０を有
する点が、実施の形態３における差分回路とは異なる。
このＡＮＤ回路は夫々の映像信号及び補正制御信号を入
力とする。図１８において太線は並列の撮像信号を示し
ている。即ち画素信号Ｒinには例えば１０ビットの並列
信号であり、ＡＮＤ回路２１０は各ビット毎に夫々２入
力のＡＮＤ回路から成り、ＣＴＲinが各ＡＮＤ回路の一
方の入力端に、他方の入力端にはＲinの夫々のビットの
信号が接続されている。遅延回路２０１はこの並列信号
を１画素信号分遅延させるものであり、減算回路２０２
はＡＮＤ回路の出力から遅延出力を減算するものであ
る。

【００７５】以上のように構成された画素欠陥補正装置
は、画素欠陥検出と画素欠陥補正の２つの機能を併せ持
つので、夫々についての動作を以下に説明する。まず画
素欠陥検出機能について説明する。画素欠陥検出におい
ては、差分回路１２３，１２４，１２５、減算回路１２
０，１２１、絶対値回路１０５，１０６、比較回路１０
７，１０８及び演算回路１０９を用いる。

【００７６】ここで補正制御信号は図１６における制御
回路２１において生成されるが、画素欠陥検出時には常
に”１”が出力される。そこで、差分回路１２３〜１２
５のＡＮＤ回路２３０は入力映像信号をそのまま減算回
路２０２へ出力するので、図２に示した差分回路と同様
の動作となる。

【００７７】尚、スイッチ回路１２６，１２７，１２８
については、補正制御信号が”１”の場合にはＲＧＢ各
入力信号を出力するものし、画素欠陥を検出する場合に
は、全く処理を加えることなく出力する。

【００７８】以上のように、画素欠陥検出時には補正制
御信号を常に”１”にすれば、実施の形態３で述べた画
素欠陥検出装置と同様の動作となる。

【００７９】次に、画素欠陥補正機能について説明す
る。画素欠陥補正においては、差分回路１２３，１２
４，１２５、減算回路１２０，１２１，１２２、スイッ
チ回路１２６，１２７，１２８を用いる。尚、画素欠陥
の補正は、制御回路２１より入力される補正制御信号Ｃ
ＴＲin，ＣＴＧin，ＣＴＢinにより制御され、これらは
夫々補正すべきタイミングで”０”となり、補正しない
ときには、”１”を保持する。

【００８０】ここで例えば、Ｒ信号における画素欠陥を
補正するために、補正制御入力ＣＴＲinが”０”となる
場合を考える。このとき、差分回路１２３においてＡＮ
Ｄ回路２３０の一方の入力が”０”となるので、ＡＮＤ
出力は常に”０”である。そこで、減算回路２０２の正
の入力が”０”であるので、減算回路２０２の出力、即
ち差分回路１２３の出力は−Ｒin（ｔ−ΔＴ）となる。
尚、差分回路１２４では、補正制御入力ＣＴＧinが”
１”であるので、画素欠陥検出時と同じくその出力はΔ
Ｇ＝Ｇin（ｔ）−Ｇin（ｔ−ΔＴ）となる。尚ｔは現在
時刻、ΔＴは１画素分の遅延時間を示す。

【００８１】減算回路１２０には、差分回路１２３，１
２４の出力が入力されるので、その出力は以下のように
なる。 ΔＧ−ΔＲ＝ΔＧ−｛−Ｒin（ｔ−ΔＴ）｝ ＝Ｒin（ｔ−ΔＴ）＋ΔＧ

【００８２】尚、スイッチ回路１２６において、補正制
御入力ＣＴＲinが”０”であるので、減算回路１２０の
出力が信号出力Ｒout として選択される。即ち、Ｒ出力
信号Ｒout は Ｒout （ｔ）＝Ｒin（ｔ−ΔＴ）＋ΔＧ ＝Ｒin（ｔ−ΔＴ）＋｛Ｇin（ｔ）−Ｇin（ｔ−Δ
Ｔ）｝ となる。従って画素欠陥のあるＲ信号に対して、１画素
前の信号Ｒin（ｔ−ΔＴ）にＧ信号の差分を加算した信
号が補正済み信号として出力される。

【００８３】尚、Ｒ以外の補正制御信号については、共
に”１”であれば、スイッチ回路１２７，１２８では通
常と同じくＧin，ＢinがそのままＧout 、Ｂout として
出力される。

【００８４】このように、図１７に示すような構成の画
素欠陥検出・補正回路２０Ａにおいては、画素欠陥の検
出と補正の２つの機能をもちながら、回路を一部共有し
ているので、回路規模の削減を図ることができる。

【００８５】（実施の形態５）図１９は本発明の実施の
形態５における画素欠陥検出・補正回路２０Ｂの構成を
示すブロック図である。この画素欠陥検出・補正回路は
実施の形態４と同じく図１６に示した画素欠陥補正装置
内で用いられる。この図１９の構成において、差分回路
１２３，１２４，１２５、減算回路１２０，１２１、絶
対値回路１０５，１０６、比較回路１０７，１０８、演
算回路１０９及びスイッチ回路１２６，１２７，１２８
を有している。そして減算回路１２０の出力は絶対値回
路１０５を介してスイッチ回路１２６，１２７に与えら
れる。又減算回路１２１の出力は絶対値回路１０６を介
してスイッチ回路１２８に与えられる。差分回路１２
３，１２４，１２５は、実施の形態４と同じく図１８の
構成をとり、残りのブロックも実施の形態４と同様であ
る。

【００８６】以上のように構成された画素欠陥検出・補
正回路２０Ｂは、画素欠陥検出と画素欠陥補正の２つの
機能を併せ持つ。尚、画素欠陥の検出においては、差分
回路１２３，１２４，１２５、減算回路１２０，１２
１、絶対値回路１０５，１０６、比較回路１０７，１０
８及び演算回路１０９を用い、上記実施の形態４の場合
と全く同じであるので、説明については省略する。

【００８７】次に、画素欠陥補正機能について説明す
る。画素欠陥検出においては、差分回路１２３，１２
４，１２５、減算回路１２０，１２１、絶対値回路１０
５，１０６及びスイッチ回路１２６，１２７，１２８を
用いる。尚、画素欠陥の補正は、前記実施の形態４と同
様に補正制御入力ＣＴＲin，ＣＴＧin，ＣＴＢinにより
制御され、夫々補正すべきタイミングで”０”となり、
補正しないときには、”１”を保持する。

【００８８】ここで例えば、Ｒ信号における画素欠陥を
補正するために、補正制御入力ＣＴＲinが”０”となる
場合を考える。このとき、差分回路１２３、減算回路１
２０の動作は前記実施の形態４と全く同様であり、減算
回路１２０の出力は、下記のようになる。 ΔＧ−ΔＲ＝Ｒin（ｔ−ΔＴ）＋ΔＧ

【００８９】通常、上記の信号は正の値を持つので、絶
対値回路１０５においては全く処理を受けずに、スイッ
チ回路１２６へと出力される。尚、スイッチ回路１２６
においては、実施の形態４と同様に、絶対値回路１０５
の出力が信号出力Ｒout として選択されるので、Ｒ信号
出力は以下のようになる。 Ｒout （ｔ）＝Ｒin（ｔ−ΔＴ）＋ΔＧ ＝Ｒin（ｔ−ΔＴ）＋｛Ｇin（ｔ）−Ｇin（ｔ−Δ
Ｔ）｝

【００９０】即ち、Ｒ信号に対しては、１画素前の信号
Ｒin（ｔ−ΔＴ）にＧ信号の差分ΔＧを加算した補正済
み信号が出力される。尚、Ｂ信号の補正についても同様
である。

【００９１】次に、Ｇ信号の補正に関して、補正制御入
力ＣＴＧinが”０”となる場合を考える。このとき差分
回路１２４においては、前記実施の形態４のＲ信号と同
様に、−Ｇin（ｔ−ΔＴ）が出力される。尚、差分回路
１２３では、補正制御入力ＣＴＲinが”１”であるの
で、画素欠陥検出時と同じくその出力はΔＲ＝Ｒin
（ｔ）−Ｒin（ｔ−ΔＴ）である。

【００９２】減算回路１２０には、差分回路１２３，１
２４の出力が入力されるので、その出力は以下のように
なる。 ΔＧ−ΔＲ＝｛−Ｇin（ｔ−ΔＴ）｝−ΔＲ ＝−｛Ｇin（ｔ−ΔＴ）＋ΔＲ｝

【００９３】通常、上記の信号は負の値を持つので、続
く絶対値回路１０５においては符号の反転処理を受け、
スイッチ回路１２７へ以下の信号が出力される。 ΔＧ−ΔＲ＝Ｇin（ｔ−ΔＴ）＋ΔＲ

【００９４】尚、スイッチ回路１２７においては、ＣＴ
Ｇinが”０”であるので、Ｒ信号の場合と同様に、絶対
値回路１０５の出力が信号出力Ｇout として選択され
る。即ち、信号出力Ｇout は以下のようになる。 Ｇout （ｔ）＝Ｇin（ｔ−ΔＴ）＋ΔＲ ＝Ｇin（ｔ−ΔＴ）＋｛Ｒin（ｔ）−Ｒin（ｔ−Δ
Ｔ）｝

【００９５】即ち、Ｇ信号に対しては、１画素前の信号
Ｇin（ｔ−ΔＴ）にＲ信号の差分を加算した補正済み信
号が出力される。

【００９６】このように、図１９に示すような構成の画
素欠陥検出・補正回路２０Ｂにおいては、画素欠陥の検
出と補正の２つの機能をもちながら、回路を一部共有し
ているので、回路規模の削減を図ることができる。更
に、Ｒ信号の補正とＧ信号の補正においても更に回路を
共有しているので、一層の回路規模の削減が可能であ
る。

【００９７】尚、上記実施の形態４，５における差分回
路としては、図１８に示した以外にも、例えばハイパス
フィルタを変形したものでもよい。

【００９８】

【発明の効果】以上のように本願の請求項１〜５の発明
における画素欠陥検出装置によれば、映像信号の色差成
分の画素毎の変化を求めてその絶対値をとり、その値が
一定の閾値を越えた場合を画素欠陥として検出してい
る。従って有彩色の画像や高周波成分の多い画像におい
ても未補正や誤補正することなく、正確に画素欠陥を補
正できるという顕著な効果が得られる。

【００９９】これに加えて請求項６〜１１の発明では、
映像信号の色差成分の画素毎の変化を、正の閾値と負の
閾値の両者と比較し、連続して正負夫々の閾値を越えた
場合を画素欠陥と判断するので、背景の色相が変化して
いる場合にも誤検出することを防ぐ事ができる。

【０１００】これに加えて請求項１２〜２２の発明によ
れば、映像信号の変化を示す差分信号をまず求め、それ
らの色成分毎との差を求めてその絶対値をとり、その値
が一定の閾値を越えた場合を画素欠陥として検出してい
るので、正確な画素欠陥検出が可能となる。しかもディ
ジタルフィルタ等と回路を共有することができ、回路規
模の削減が可能となる。

【０１０１】又請求項２３〜２７の画素欠陥補正装置に
よれば、差分回路においてＡＮＤ回路を付加し、制御信
号により差分演算と遅延反転演算を切換えることによ
り、画素欠陥検出と画素欠陥補正の２つの機能を併せ持
ちながら、回路の共有により回路規模の削減が可能とな
る。

【０１０２】更に請求項２５の発明では、絶対値回路に
よる符号反転機能を活かし、２つの固体撮像素子の欠陥
補正を正誤信号により１つの補正回路で実現し、一層の
回路規模の削減をすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による画素欠陥検出装置
の構成を示すブロック図である。

【図２】本発明の実施の形態１による画素欠陥検出装置
における差分回路の構成を示す図である。

【図３】本発明の画素欠陥検出装置における演算回路の
構成を示す図である。

【図４】本発明の画素欠陥検出装置を用いる固体撮像装
置の構成を示すブロック図である。

【図５】本発明の画素欠陥検出装置を用いる固体撮像装
置の構成を示すブロック図である。

【図６】本発明の実施の形態１による画素欠陥検出装置
の動作を説明するための信号波形図である。

【図７】本発明の実施の形態１による画素欠陥検出装置
の動作を説明するための信号波形図である。

【図８】本発明の実施の形態２による画素欠陥検出装置
の構成を示す図である。

【図９】本発明の上記実施の形態２による画素欠陥検出
装置における判定回路の構成を示す図である。

【図１０】本発明の実施の形態２による画素欠陥検出装
置の動作を説明するための信号波形図である。

【図１１】本発明の実施の形態２による画素欠陥検出装
置の動作を説明するための信号波形図である。

【図１２】本発明の実施の形態３による画素欠陥検出装
置の構成を示す図である。

【図１３】本発明の実施の形態３による画素欠陥検出装
置の動作を説明するための信号波形図である。

【図１４】本発明の実施の形態３による画素欠陥検出装
置の動作を説明するための信号波形図である。

【図１５】本発明の実施の形態３による画素欠陥検出装
置の他の例を示す図である。

【図１６】本発明の画素欠陥補正装置を用いる固体撮像
装置の構成を示す図である。

【図１７】本発明の実施の形態４による画素欠陥検出・
補正装置の構成を示す図である。

【図１８】本発明の実施の形態４による画素欠陥検出・
補正装置における差分回路の構成を示す図である。

【図１９】本発明の実施の形態５による画素欠陥検出・
補正装置の構成を示す図である。

【図２０】従来の画素欠陥検出装置と補正回路を含む固
体撮像装置の全体構成を示すブロック図である。

【図２１】従来例の画素欠陥検出装置の一例を示す図で
ある。

【図２２】従来例における突出量検出回路の内部構成を
示すブロック図である。

【図２３】従来例における演算回路の内部構成を示すブ
ロック図である。

【図２４】従来例の画素欠陥検出装置の動作を説明する
ための信号波形図である。

【図２５】従来例における補正回路の内部構成を示すブ
ロック図である。

【符号の説明】

１，２，３ 固体撮像素子 ４，４Ａ，４Ｂ，４Ｃ 画素欠陥検出装置 ５ 補正回路 ２０Ａ，２０Ｂ 画素欠陥検出・補正装置 ２１ 制御回路 ２２ メモリ １０１，１０２，１２０，１２１，１２２ 減算回路 １０３，１０４，１１７，１１８，１１９，１２３，１
２４，１２５ 差分回路 １０５，１０６ 絶対値回路 １０７，１０８，１１１，１１２，１１３，１１４ 比
較回路 １０９ 演算回路 １１５，１１６ 判定回路 １２６，１２７，１２８ スイッチ回路 ２０１，２０４，２０７，２２０，２２１ 遅延回路 ２０２ 減算回路 ２０５，２０８，２１０，２１１ インバータ ２０６，２０９，２１２，２１３，２１４，２２２，２
２３，２３０ ＡＮＤ回路 ２２４ ＯＲ回路

Claims (26)

【特許請求の範囲】
1. 【請求項１】 同一の画像を同時に撮像する複数の固体
   撮像素子からの信号に基づいて固体撮像素子の画素欠陥
   を検出する画素欠陥検出装置であって、 前記各固体撮像素子から出力される撮像信号の差を演算
   する減算回路と、 前記減算回路の出力の時間軸上での差分信号を演算する
   差分回路と、 前記差分回路の出力を一定値と比較する比較回路と、を
   具備することを特徴とする画素欠陥検出装置。
2. 【請求項２】 前記差分回路は、 入力信号を一定時間遅延させる遅延回路と、 入力信号より前記遅延回路の出力を減算する減算回路
   と、を有することを特徴とする請求項１記載の画素欠陥
   検出装置。
3. 【請求項３】 前記差分回路の出力を絶対値に変換して
   前記比較回路へ入力する絶対値回路を更に有することを
   特徴とする請求項１記載の画素欠陥検出装置。
4. 【請求項４】 前記比較回路の出力を入力とし、その論
   理積信号により前記撮像信号における画素欠陥の有無を
   示す複数の制御信号を出力する演算回路を更に有するこ
   とを特徴とする請求項１記載の画素欠陥検出装置。
5. 【請求項５】 前記演算回路が出力する制御信号の数
   は、前記撮像信号の数より少なく、 前記制御信号の値により画素欠陥のある前記撮像信号を
   示すことを特徴とする請求項４記載の画素欠陥検出装
   置。
6. 【請求項６】 同一の画像を同時に撮像する複数の固体
   撮像素子からの信号に基づいて固体撮像素子の画素欠陥
   を検出する画素欠陥検出装置であって、 前記各固体撮像素子から出力される撮像信号の差を演算
   する減算回路と、 前記減算回路の出力の時間軸上での差分信号を演算する
   差分回路と、 前記差分回路の出力を正の一定値と比較する第１の比較
   回路と、 前記差分回路の出力を負の一定値と比較する第２の比較
   回路と、 前記複数の比較回路の出力から画素欠陥の有無を判断す
   る判定回路と、を具備することを特徴とする画素欠陥検
   出装置。
7. 【請求項７】 前記判定回路は、 前記比較回路の出力を入力とし、前記第１及び第２の比
   較回路の比較結果が連続して夫々一定値を越える場合に
   画素欠陥を示す信号を出力することを特徴とする請求項
   ６記載の画素欠陥検出装置。
8. 【請求項８】 前記判定回路は、 前記各比較回路からの信号を一定遅延時間遅延させる複
   数の遅延回路と、 前記各比較回路の出力と前記遅延回路の出力の論理積を
   とるＡＮＤ回路と、を有することを特徴とする請求項７
   記載の画素欠陥検出装置。
9. 【請求項９】 ＲＧＢ三板撮像方式の固体撮像素子から
   出力される撮像信号を入力とすることを特徴とする請求
   項１又は６記載の画素欠陥検出装置。
10. 【請求項１０】 前記減算回路、前記差分回路、及び前
    記比較回路を夫々複数備え、 ＲＧＢ３つの撮像信号から組み合わせの異なる二組の撮
    像信号を夫々前記減算回路へ入力することを特徴とする
    請求項９記載の画素欠陥検出装置。
11. 【請求項１１】 前記２組の撮像信号として、Ｇ信号と
    Ｒ信号、及びＧ信号とＢ信号の組み合わせとすることを
    特徴とする請求項１０記載の画素欠陥検出装置。
12. 【請求項１２】 同一の画像を同時に撮像する複数の固
    体撮像素子からの信号に基づいて固体撮像素子の画素欠
    陥を検出する画素欠陥検出装置であって、 前記各固体撮像素子から出力される撮像信号の差分信号
    を演算する複数の差分回路と、 前記差分回路の出力差を演算する減算回路と、 前記減算回路の出力を一定値と比較する比較回路と、を
    具備することを特徴とする画素欠陥検出装置。
13. 【請求項１３】 前記差分回路は、 入力画素信号を一定遅延時間遅延させる遅延回路と、 入力画素信号から前記遅延回路の出力を減算する減算回
    路と、を有することを特徴とする請求項１２記載の画素
    欠陥検出装置。
14. 【請求項１４】 前記差分回路の出力を前記絶対値回路
    により絶対値に変換して前記比較回路へ入力する絶対値
    回路を有することを特徴とする請求項１２記載の画素欠
    陥検出装置。
15. 【請求項１５】 前記比較回路の出力を入力とし、その
    論理積信号により前記撮像信号における画素欠陥の有無
    を示す複数の制御信号を出力する演算回路を更に有する
    ことを特徴とする請求項１２記載の画素欠陥検出装置。
16. 【請求項１６】 前記演算回路が出力する制御信号の数
    は、前記撮像信号の数より少なく、 前記制御信号の値により画素欠陥のある前記撮像信号を
    示すことを特徴とする請求項１５記載の画素欠陥検出装
    置。
17. 【請求項１７】 前記比較回路、は正の一定値と比較す
    る第１の比較回路と、 負の一定値と比較する第２の比較回路と、を有するもの
    であり、 前記複数の比較回路の出力から画素欠陥の有無を判断す
    る判定回路を更に有するものであることを特徴とする請
    求項１２記載の画素欠陥検出装置。
18. 【請求項１８】 前記判定回路は、 前記比較回路の出力を入力とし、 前記第１及び第２の比較回路の比較結果が連続して夫々
    一定値を越える場合に画素欠陥を示す信号を出力するも
    のであることを特徴とする請求項１７記載の画素欠陥検
    出装置。
19. 【請求項１９】 前記判定回路は、 前記各比較回路からの信号を一定遅延時間遅延させる複
    数の遅延回路と、 前記各比較回路の出力と前記遅延回路の出力の論理積を
    とるＡＮＤ回路と、を有することを特徴とする請求項１
    ８記載の画素欠陥検出装置。
20. 【請求項２０】 ＲＧＢ三板撮像方式の固体撮像素子か
    ら出力される撮像信号を入力とすることを特徴とする請
    求項１２記載の画素欠陥検出装置。
21. 【請求項２１】 前記差分回路、前記減算回路、及び前
    記比較回路を夫々複数備え、 ＲＧＢ３つの撮像信号を入力とした前記差分回路の出力
    信号から、組み合わせの異なる二組の前記出力信号を夫
    々前記減算回路へ入力することを特徴とする請求項２０
    記載の画素欠陥検出装置。
22. 【請求項２２】 前記二組の差分回路の出力信号とし
    て、Ｇ信号とＲ信号、及びＧ信号とＢ信号の組み合わせ
    とすることを特徴とする請求項２１記載の画素欠陥検出
    装置。
23. 【請求項２３】 同一の画像を同時に撮像する複数の固
    体撮像素子からの信号に基づいて固体撮像素子の画素欠
    陥を検出し、欠陥を補正する画素欠陥補正装置であっ
    て、 前記各固体撮像素子から出力される撮像信号の時間軸上
    での差分信号を演算し、入力信号の一定時間における差
    分信号及び一定の遅延時間を有する遅延信号のいずれか
    一方を制御信号に基づいて択一的に出力する差分回路
    と、 前記複数の差分回路の出力差によって補正信号を出力演
    算する減算回路と、 前記減算回路の出力を一定値と比較する比較回路と、 前記比較回路の出力から前記固体撮像素子の画素欠陥を
    示す欠陥検出信号を生成する演算回路と、 前記固体撮像素子からの撮像信号と前記減算回路からの
    信号を入力とし、欠陥補正制御信号が入力されたときに
    前記減算回路からの信号を出力するスイッチ回路と、 前記演算回路によって算出された画素欠陥データを保持
    するメモリと、 画素欠陥検出時には前記差分回路に差分信号を出力させ
    るように制御信号を出力すると共に、前記演算回路によ
    って検出された画素欠陥データを前記メモリに保持し、
    画素補正時には前記差分回路に遅延信号を出力させるよ
    うに制御信号を出力すると共に、前記固体撮像素子より
    読出される各画素の読出タイミングに同期して前記メモ
    リより読出された欠陥補正制御信号を前記スイッチ回路
    に与える制御回路と、を有することを特徴とする画素欠
    陥補正装置。
24. 【請求項２４】 前記差分回路は、 補正制御信号によって撮像信号を断続するゲート回路
    と、 撮像信号を遅延させる遅延回路と、 前記ゲート回路の出力から前記遅延回路の出力を減算す
    る減算回路と、を有することを特徴とする請求項２３記
    載の画素欠陥補正装置。
25. 【請求項２５】 同一の画像を同時に撮像する複数の固
    体撮像素子からの信号に基づいて固体撮像素子の画素欠
    陥を検出し、欠陥を補正する画素欠陥補正装置であっ
    て、 前記各固体撮像素子から出力される撮像信号の時間軸上
    での差分信号を演算し、入力信号の一定時間における差
    分信号及び一定の遅延時間を有する遅延信号のいずれか
    一方を制御信号に基づいて択一的に出力する差分回路
    と、 前記複数の差分回路の出力差によって補正信号を出力演
    算する減算回路と、 前記減算回路の出力の絶対値を出力する絶対値回路と、 前記絶対値回路の出力を一定値と比較する比較回路と、 前記比較回路の出力から前記固体撮像素子の画素欠陥を
    示す欠陥検出信号を生成する演算回路と、 前記固体撮像素子からの撮像信号と前記絶対値回路から
    の信号を入力とし、欠陥補正制御信号が入力されたとき
    に前記絶対値回路からの信号を出力するスイッチ回路
    と、 前記演算回路によって算出された画素欠陥データを保持
    するメモリと、 画素欠陥検出時には前記差分回路に差分信号を出力させ
    るように制御信号を出力すると共に、前記演算回路によ
    って検出された画素欠陥データを前記メモリに保持し、
    画素補正時には前記差分回路に遅延信号を出力させるよ
    うに制御信号を出力すると共に、前記固体撮像素子より
    読出される各画素の読出タイミングに同期して前記メモ
    リより読出された欠陥補正制御信号を前記スイッチ回路
    に与える制御回路と、を有することを特徴とする画素欠
    陥補正装置。
26. 【請求項２６】 前記差分回路は、 補正制御信号によって撮像信号を断続するゲート回路
    と、 撮像信号を遅延させる遅延回路と、 前記ゲート回路の出力から前記遅延回路の出力を減算す
    る減算回路と、を有することを特徴とする請求項２５記
    載の画素欠陥補正装置。