JPH10242777A - オーディオ・パワーアンプ - Google Patents
オーディオ・パワーアンプInfo
- Publication number
- JPH10242777A JPH10242777A JP4028697A JP4028697A JPH10242777A JP H10242777 A JPH10242777 A JP H10242777A JP 4028697 A JP4028697 A JP 4028697A JP 4028697 A JP4028697 A JP 4028697A JP H10242777 A JPH10242777 A JP H10242777A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- pull
- push
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 インバーテッド・ダーリントン回路の後段を
なすプル側出力トランジスタの出力能力を有効に引き出
してオーディオ・パワーアンプの高出力化をはかる。 【解決手段】 プッシュプル出力段のプル側出力部をイ
ンバーテッド・ダーリントン回路で構成するとともに、
その出力段の出力電圧をレベルシフト回路で電源電位側
にレベルシフトさせた後、エミッタフォロワ回路を介し
て、上記インバーテッド・ダーリントン回路の前段トラ
ンジスタのエミッタに帰還させることにより、その前段
トランジスタのベース電圧と上記出力電圧が等しくなる
ようなバイアス負帰還ループを形成し、さらに上記レベ
ルシフト回路でのレベルシフト量をプル側出力トランジ
スタのベース駆動電流に応じて拡大補正させる。
なすプル側出力トランジスタの出力能力を有効に引き出
してオーディオ・パワーアンプの高出力化をはかる。 【解決手段】 プッシュプル出力段のプル側出力部をイ
ンバーテッド・ダーリントン回路で構成するとともに、
その出力段の出力電圧をレベルシフト回路で電源電位側
にレベルシフトさせた後、エミッタフォロワ回路を介し
て、上記インバーテッド・ダーリントン回路の前段トラ
ンジスタのエミッタに帰還させることにより、その前段
トランジスタのベース電圧と上記出力電圧が等しくなる
ようなバイアス負帰還ループを形成し、さらに上記レベ
ルシフト回路でのレベルシフト量をプル側出力トランジ
スタのベース駆動電流に応じて拡大補正させる。
Description
【０００１】
【発明の属する技術分野】本発明は、オーディオ・パワ
ーアンプ、さらにはＢＴＬ方式のオーディオ・パワーア
ンプＩＣ（半導体集積回路装置）に適用して有効な技術
に関するものであって、たとえば車載用音響再生システ
ムいわゆるカーオーディオに利用して有効な技術に関す
るものである（たとえばラジオ技術社発行「基礎トラン
ジスタアンプ設計法」２４〜２５５ページを参照）。
ーアンプ、さらにはＢＴＬ方式のオーディオ・パワーア
ンプＩＣ（半導体集積回路装置）に適用して有効な技術
に関するものであって、たとえば車載用音響再生システ
ムいわゆるカーオーディオに利用して有効な技術に関す
るものである（たとえばラジオ技術社発行「基礎トラン
ジスタアンプ設計法」２４〜２５５ページを参照）。
【０００２】
【従来の技術】たとえば、車載バッテリから供給される
比較的低い電源電圧（１２〜１３Ｖ）で使用するカーオ
ーディオ用パワーアンプで高出力を得るためには、プッ
シュプルやＢＴＬなどの出力回路方式を採用する以外
に、その出力回路での電圧損失をできるだけ少なくし
て、出力電圧を電源電圧いっぱいに振幅させられるよう
にする必要がある。
比較的低い電源電圧（１２〜１３Ｖ）で使用するカーオ
ーディオ用パワーアンプで高出力を得るためには、プッ
シュプルやＢＴＬなどの出力回路方式を採用する以外
に、その出力回路での電圧損失をできるだけ少なくし
て、出力電圧を電源電圧いっぱいに振幅させられるよう
にする必要がある。
【０００３】そこで、本発明者らは、図４に示すよう
に、プッシュプル出力段のプル側出力部３をインバーテ
ッド・ダーリントン回路で構成することにより、そのプ
ル側出力部３での電圧損失を少なくし、これにより出力
電圧振幅を拡大して高出力化をはかることを検討した。
に、プッシュプル出力段のプル側出力部３をインバーテ
ッド・ダーリントン回路で構成することにより、そのプ
ル側出力部３での電圧損失を少なくし、これにより出力
電圧振幅を拡大して高出力化をはかることを検討した。
【０００４】図４は本発明者らが本発明に先だって検討
したオーディオ・パワーアンプの回路を示す。
したオーディオ・パワーアンプの回路を示す。
【０００５】同図に示すオーディオ・パワーアンプ１
は、プッシュプル出力段を形成するプッシュ側出力部２
とプル側出力部３、差動入力回路４、バイアス負帰還回
路５、信号負帰還回路６などにより構成され、入力信号
Ｖｉｎに応じて負荷（スピーカ）ＲＬをプッシュプル駆
動する。
は、プッシュプル出力段を形成するプッシュ側出力部２
とプル側出力部３、差動入力回路４、バイアス負帰還回
路５、信号負帰還回路６などにより構成され、入力信号
Ｖｉｎに応じて負荷（スピーカ）ＲＬをプッシュプル駆
動する。
【０００６】ここで、プッシュ側出力部２はｎｐｎバイ
ポーラ・トランジスタＱ１，Ｑ２によるノーマル・ダー
リントン回路によって構成され、負荷ＲＬを電源電位Ｖ
ｃｃ側からプッシュ駆動する。プル側出力部３はｎｐｎ
バイポーラ・トランジスタＱ３とｐｎｐバイポーラ・ト
ランジスタＱ４によるインバーテッド・ダーリントン回
路によって構成され、上記負荷ＲＬを基準電位ＧＮＤ側
からプル駆動する。
ポーラ・トランジスタＱ１，Ｑ２によるノーマル・ダー
リントン回路によって構成され、負荷ＲＬを電源電位Ｖ
ｃｃ側からプッシュ駆動する。プル側出力部３はｎｐｎ
バイポーラ・トランジスタＱ３とｐｎｐバイポーラ・ト
ランジスタＱ４によるインバーテッド・ダーリントン回
路によって構成され、上記負荷ＲＬを基準電位ＧＮＤ側
からプル駆動する。
【０００７】差動入力回路４の出力信号は、プル側出力
部３の前段トランジスタＱ４のベースに入力されるとと
もに、定電流回路４１とダイオードＤ３，Ｄ４によりＶ
ｃｃ側にレベルシフトされて、プッシュ側出力部３の前
段トランジスタＱ２のベースに入力される。
部３の前段トランジスタＱ４のベースに入力されるとと
もに、定電流回路４１とダイオードＤ３，Ｄ４によりＶ
ｃｃ側にレベルシフトされて、プッシュ側出力部３の前
段トランジスタＱ２のベースに入力される。
【０００８】バイアス負帰還回路５は、プル側出力部３
を構成するインバーテッド・ダーリントン回路に介在
し、出力電圧Ｖｏｕｔを、定電流回路５１とダイオード
Ｄ１，Ｄ２によるレベルシフト回路でＶｃｃ側にレベル
シフトさせた後、ｎｐｎバイポーラ・トランジスタＱ５
によるエミッタフォロワ回路を介して、プル側出力部３
の前段トランジスタＱ４のエミッタに帰還させることに
より、そのＱ４のベース電圧と出力電圧Ｖｏｕｔが等し
くなるようなバイアス負帰還ループを形成する。
を構成するインバーテッド・ダーリントン回路に介在
し、出力電圧Ｖｏｕｔを、定電流回路５１とダイオード
Ｄ１，Ｄ２によるレベルシフト回路でＶｃｃ側にレベル
シフトさせた後、ｎｐｎバイポーラ・トランジスタＱ５
によるエミッタフォロワ回路を介して、プル側出力部３
の前段トランジスタＱ４のエミッタに帰還させることに
より、そのＱ４のベース電圧と出力電圧Ｖｏｕｔが等し
くなるようなバイアス負帰還ループを形成する。
【０００９】このバイアス負帰還ループにより、プル側
出力部３の後段をなす出力トランジスタＱ３は、その前
段トランジスタＱ４のベース電圧と出力電圧Ｖｏｕｔが
等しくなるように駆動される。
出力部３の後段をなす出力トランジスタＱ３は、その前
段トランジスタＱ４のベース電圧と出力電圧Ｖｏｕｔが
等しくなるように駆動される。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【００１１】すなわち、上述したオーディオ・パワーア
ンプ１では、Ｑ３のベース駆動電流Ｉ２が増大すると、
そのベース駆動電流Ｉ２の供給路となるＱ５，Ｑ４のベ
ース・エミッタ間電圧が増大する。他方、バイアス負帰
還回路５にて出力電圧ＶｏｕｔをＶｃｃ側にレベルシフ
トするダイオードＤ１，Ｄ２の順方向電圧は、定電流回
路４１からの定電流Ｉ１の通電により、ほとんど変化し
ない。
ンプ１では、Ｑ３のベース駆動電流Ｉ２が増大すると、
そのベース駆動電流Ｉ２の供給路となるＱ５，Ｑ４のベ
ース・エミッタ間電圧が増大する。他方、バイアス負帰
還回路５にて出力電圧ＶｏｕｔをＶｃｃ側にレベルシフ
トするダイオードＤ１，Ｄ２の順方向電圧は、定電流回
路４１からの定電流Ｉ１の通電により、ほとんど変化し
ない。
【００１２】したがって、Ｑ３のベース駆動電流Ｉ２が
増大すると、Ｑ５のベースとＱ４のベース間に生じるＧ
ＮＤ側レベルシフト電圧Ｖ２が、Ｄ１，Ｄ２によるＶｃ
ｃ側レベルシフト電圧Ｖ３よりも大きくなって、Ｑ４の
ベース電圧と出力電圧Ｖｏｕｔの間に電位差ΔＶが生じ
る。
増大すると、Ｑ５のベースとＱ４のベース間に生じるＧ
ＮＤ側レベルシフト電圧Ｖ２が、Ｄ１，Ｄ２によるＶｃ
ｃ側レベルシフト電圧Ｖ３よりも大きくなって、Ｑ４の
ベース電圧と出力電圧Ｖｏｕｔの間に電位差ΔＶが生じ
る。
【００１３】これにより、出力電圧ＶｏｕｔがＱ４のベ
ース電圧よりもΔＶだけ高くなるようなバイアス負帰還
がかかるようになって、プル側出力トランジスタＱ３
は、出力電圧ＶｏｕｔがＱ４のベース電圧に対してΔＶ
の電位差を残したところまでしか駆動されなくなる。
ース電圧よりもΔＶだけ高くなるようなバイアス負帰還
がかかるようになって、プル側出力トランジスタＱ３
は、出力電圧ＶｏｕｔがＱ４のベース電圧に対してΔＶ
の電位差を残したところまでしか駆動されなくなる。
【００１４】このため、プル側出力トランジスタＱ３
は、出力電圧Ｖｏｕｔが基準電位ＧＮＤに近づいたとこ
ろで一種の駆動不足状態に陥り、十分なプル出力能力を
発揮できなくなって、高出力が得にくくなるという問題
を生じることが判明した。
は、出力電圧Ｖｏｕｔが基準電位ＧＮＤに近づいたとこ
ろで一種の駆動不足状態に陥り、十分なプル出力能力を
発揮できなくなって、高出力が得にくくなるという問題
を生じることが判明した。
【００１５】本発明の目的は、インバーテッド・ダーリ
ントン回路の後段をなすプル側出力トランジスタの出力
能力を有効に引き出して高出力を得られるようにする、
という技術を提供することにある。
ントン回路の後段をなすプル側出力トランジスタの出力
能力を有効に引き出して高出力を得られるようにする、
という技術を提供することにある。
【００１６】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１８】すなわち、プッシュプル出力段のプル側出
力部をインバーテッド・ダーリントン回路で構成すると
ともに、そのプッシュプル出力段の出力電圧をレベルシ
フト回路で電源電位側にレベルシフトさせた後、エミッ
タフォロワ回路を介して、上記インバーテッド・ダーリ
ントン回路の前段トランジスタのエミッタに帰還させる
ことにより、その前段トランジスタのベース電圧と上記
出力電圧が等しくなるようなバイアス負帰還ループを形
成し、さらに上記レベルシフト回路でのレベルシフト量
を、上記インバーテッド・ダーリントン回路の後段をな
す出力トランジスタのベース駆動電流に応じて拡大補正
させる、というものである。
力部をインバーテッド・ダーリントン回路で構成すると
ともに、そのプッシュプル出力段の出力電圧をレベルシ
フト回路で電源電位側にレベルシフトさせた後、エミッ
タフォロワ回路を介して、上記インバーテッド・ダーリ
ントン回路の前段トランジスタのエミッタに帰還させる
ことにより、その前段トランジスタのベース電圧と上記
出力電圧が等しくなるようなバイアス負帰還ループを形
成し、さらに上記レベルシフト回路でのレベルシフト量
を、上記インバーテッド・ダーリントン回路の後段をな
す出力トランジスタのベース駆動電流に応じて拡大補正
させる、というものである。
【００１９】上述した手段によれば、プル側出力部の出
力トランジスタに流れるベース駆動電流の大小にかかわ
らず、そのプル側出力部の前段トランジスタのベース電
圧と出力電圧を常に等しくするようなバイアス負帰還ル
ープを形成することができる。
力トランジスタに流れるベース駆動電流の大小にかかわ
らず、そのプル側出力部の前段トランジスタのベース電
圧と出力電圧を常に等しくするようなバイアス負帰還ル
ープを形成することができる。
【００２０】これにより、インバーテッド・ダーリント
ン回路の後段をなすプル側出力トランジスタの出力能力
を有効に引き出して高出力を得られるようにする、とい
う目的が達成される。
ン回路の後段をなすプル側出力トランジスタの出力能力
を有効に引き出して高出力を得られるようにする、とい
う目的が達成される。
【００２１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、プル側出力部（３）がバイポーラ・トランジスタ
（Ｑ３，Ｑ４）のインバーテット・ダーリントン回路で
構成されたプッシュプル出力段と、上記プッシュプル出
力段の出力電圧（Ｖｏｕｔ）をレベルシフト回路（５
１，Ｄ１，Ｄ２）で電源電位（Ｖｃｃ）側にレベルシフ
トさせた後、エミッタフォロワ回路（Ｑ５）を介して上
記プル側出力部（３）の前段トランジスタ（Ｑ４）のエ
ミッタに帰還させることにより、その前段トランジスタ
（Ｑ４）のベース電圧と上記出力電圧（Ｖｏｕｔ）が等
しくなるような負帰還ループを形成するバイアス負帰還
回路と、上記プル側出力部（３）の後段をなす出力トラ
ンジスタ（Ｑ３）のベース駆動電流（Ｉ２）に応じて上
記レベルシフト回路（５１，Ｄ１，Ｄ２）でのレベルシ
フト量を拡大補正するバイアス補正回路（７）とを備え
たものであり、これにより、インバーテッド・ダーリン
トン回路（Ｑ４−Ｑ３）の後段をなすプル側出力トラン
ジスタ（Ｑ３）の出力能力を有効に引き出して高出力を
得ることができるようになる。
は、プル側出力部（３）がバイポーラ・トランジスタ
（Ｑ３，Ｑ４）のインバーテット・ダーリントン回路で
構成されたプッシュプル出力段と、上記プッシュプル出
力段の出力電圧（Ｖｏｕｔ）をレベルシフト回路（５
１，Ｄ１，Ｄ２）で電源電位（Ｖｃｃ）側にレベルシフ
トさせた後、エミッタフォロワ回路（Ｑ５）を介して上
記プル側出力部（３）の前段トランジスタ（Ｑ４）のエ
ミッタに帰還させることにより、その前段トランジスタ
（Ｑ４）のベース電圧と上記出力電圧（Ｖｏｕｔ）が等
しくなるような負帰還ループを形成するバイアス負帰還
回路と、上記プル側出力部（３）の後段をなす出力トラ
ンジスタ（Ｑ３）のベース駆動電流（Ｉ２）に応じて上
記レベルシフト回路（５１，Ｄ１，Ｄ２）でのレベルシ
フト量を拡大補正するバイアス補正回路（７）とを備え
たものであり、これにより、インバーテッド・ダーリン
トン回路（Ｑ４−Ｑ３）の後段をなすプル側出力トラン
ジスタ（Ｑ３）の出力能力を有効に引き出して高出力を
得ることができるようになる。
【００２２】請求項２に記載の発明は、請求項１におい
て、プッシュプル出力段の出力電圧（Ｖｏｕｔ）を、定
電流回路（５１）から一定電流（Ｉ１）が通電されるダ
イオード（Ｄ１，Ｄ２）の順方向電圧によって電源電位
（Ｖｃｃ）側にレベルシフトさせた後、エミッタフォロ
ワ回路（Ｑ５）を介して、プル側出力部（３）の前段ト
ランジスタ（Ｑ４）のエミッタに帰還させるバイアス負
帰還回路（７）を備えたものである。
て、プッシュプル出力段の出力電圧（Ｖｏｕｔ）を、定
電流回路（５１）から一定電流（Ｉ１）が通電されるダ
イオード（Ｄ１，Ｄ２）の順方向電圧によって電源電位
（Ｖｃｃ）側にレベルシフトさせた後、エミッタフォロ
ワ回路（Ｑ５）を介して、プル側出力部（３）の前段ト
ランジスタ（Ｑ４）のエミッタに帰還させるバイアス負
帰還回路（７）を備えたものである。
【００２３】請求項３に記載の発明は、請求項１または
２において、プッシュプル出力段の出力電圧（Ｖｏｕ
ｔ）を、定電流回路（５１）から一定電流（Ｉ１）が通
電されるダイオード（Ｄ１，Ｄ２）の順方向電圧によっ
て電源電位（Ｖｃｃ）側にレベルシフトさせた後、エミ
ッタフォロワ回路（Ｑ５）を介して、プル側出力部
（３）の前段トランジスタ（Ｑ４）のエミッタに帰還さ
せるバイアス負帰還回路と、プル側出力部（３）の後段
をなす出力トランジスタ（Ｑ３）のベース駆動電流（Ｉ
２）をカレントミラー転写して上記ダイオード（Ｄ１，
Ｄ２）の順方向電流に加算するバイアス補正回路（７）
を備えたものである。
２において、プッシュプル出力段の出力電圧（Ｖｏｕ
ｔ）を、定電流回路（５１）から一定電流（Ｉ１）が通
電されるダイオード（Ｄ１，Ｄ２）の順方向電圧によっ
て電源電位（Ｖｃｃ）側にレベルシフトさせた後、エミ
ッタフォロワ回路（Ｑ５）を介して、プル側出力部
（３）の前段トランジスタ（Ｑ４）のエミッタに帰還さ
せるバイアス負帰還回路と、プル側出力部（３）の後段
をなす出力トランジスタ（Ｑ３）のベース駆動電流（Ｉ
２）をカレントミラー転写して上記ダイオード（Ｄ１，
Ｄ２）の順方向電流に加算するバイアス補正回路（７）
を備えたものである。
【００２４】請求項４に記載の発明は、請求項１から３
のいずれかにおいて、プッシュプル出力回路のプッシュ
側出力部（２）をノーマル・ダーリントン回路（Ｑ２−
Ｑ１）で構成したものである。
のいずれかにおいて、プッシュプル出力回路のプッシュ
側出力部（２）をノーマル・ダーリントン回路（Ｑ２−
Ｑ１）で構成したものである。
【００２５】請求項５に記載の発明は、請求項１から４
のいずれかにおいて、プッシュプル出力回路のプッシュ
側とプル側の両出力部（２，３）を共にバイポーラ・ト
ランジスタのインバーテッド・ダーリントン回路（Ｑ２
１−Ｑ１，Ｑ４−Ｑ３）で構成したものである。
のいずれかにおいて、プッシュプル出力回路のプッシュ
側とプル側の両出力部（２，３）を共にバイポーラ・ト
ランジスタのインバーテッド・ダーリントン回路（Ｑ２
１−Ｑ１，Ｑ４−Ｑ３）で構成したものである。
【００２６】以下、本発明の好適な実施態様を図面を参
照しながら説明する。
照しながら説明する。
【００２７】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
は相当部分を示すものとする。
【００２８】図１は本発明の技術が適用されたオーディ
オ・パワーアンプの第１の実施態様を示す。
オ・パワーアンプの第１の実施態様を示す。
【００２９】同図に示すオーディオ・パワーアンプ１
は、プッシュプル出力段を形成するプッシュ側出力部２
とプル側出力部３、差動入力回路４、バイアス負帰還回
路５、信号負帰還回路６、バイアス補正回路７などによ
り構成され、入力信号Ｖｉｎに応じて負荷（スピーカ）
ＲＬをプッシュプル駆動する。
は、プッシュプル出力段を形成するプッシュ側出力部２
とプル側出力部３、差動入力回路４、バイアス負帰還回
路５、信号負帰還回路６、バイアス補正回路７などによ
り構成され、入力信号Ｖｉｎに応じて負荷（スピーカ）
ＲＬをプッシュプル駆動する。
【００３０】ここで、プッシュ側出力部２はｎｐｎバイ
ポーラ・トランジスタＱ１，Ｑ２によるノーマル・ダー
リントン回路によって構成され、負荷ＲＬを電源電位Ｖ
ｃｃ側からプッシュ駆動する。プル側出力部３はｎｐｎ
バイポーラ・トランジスタＱ３とｐｎｐバイポーラ・ト
ランジスタＱ４によるインバーテッド・ダーリントン回
路によって構成され、上記負荷ＲＬを基準電位ＧＮＤ側
からプル駆動する。
ポーラ・トランジスタＱ１，Ｑ２によるノーマル・ダー
リントン回路によって構成され、負荷ＲＬを電源電位Ｖ
ｃｃ側からプッシュ駆動する。プル側出力部３はｎｐｎ
バイポーラ・トランジスタＱ３とｐｎｐバイポーラ・ト
ランジスタＱ４によるインバーテッド・ダーリントン回
路によって構成され、上記負荷ＲＬを基準電位ＧＮＤ側
からプル駆動する。
【００３１】差動入力回路４の出力信号は、プル側出力
部３の前段トランジスタＱ４のベースに入力されるとと
もに、定電流回路４１とダイオードＤ３，Ｄ４によりＶ
ｃｃ側にレベルシフトされて、プッシュ側出力部３の前
段トランジスタＱ２のベースに入力される。
部３の前段トランジスタＱ４のベースに入力されるとと
もに、定電流回路４１とダイオードＤ３，Ｄ４によりＶ
ｃｃ側にレベルシフトされて、プッシュ側出力部３の前
段トランジスタＱ２のベースに入力される。
【００３２】バイアス負帰還回路５は、プル側出力部３
を構成するインバーテッド・ダーリントン回路に介在
し、出力電圧Ｖｏｕｔを、定電流回路５１とダイオード
Ｄ１，Ｄ２によるレベルシフト回路でＶｃｃ側にレベル
シフトさせた後、ｎｐｎバイポーラ・トランジスタＱ５
によるエミッタフォロワ回路を介して、プル側出力部３
の前段トランジスタＱ４のエミッタに帰還させることに
より、そのＱ４のベース電圧と出力電圧Ｖｏｕｔが等し
くなるようなバイアス負帰還ループを形成する。
を構成するインバーテッド・ダーリントン回路に介在
し、出力電圧Ｖｏｕｔを、定電流回路５１とダイオード
Ｄ１，Ｄ２によるレベルシフト回路でＶｃｃ側にレベル
シフトさせた後、ｎｐｎバイポーラ・トランジスタＱ５
によるエミッタフォロワ回路を介して、プル側出力部３
の前段トランジスタＱ４のエミッタに帰還させることに
より、そのＱ４のベース電圧と出力電圧Ｖｏｕｔが等し
くなるようなバイアス負帰還ループを形成する。
【００３３】ダイオードＤ１，Ｄ２は、定電流回路５１
から一定電流Ｉ１を通電されることにより生じる順方向
電圧によって、出力電圧ＶｏｕｔをＶｃｃ側に２Ｖｂｅ
分だけレベルシフトさせる。この場合のＶｂｅ（約０．
７Ｖ）は、バイポーラ・トランジスタのベース・エミッ
タ間電圧に相当するダイオードの順方向電圧である。
から一定電流Ｉ１を通電されることにより生じる順方向
電圧によって、出力電圧ＶｏｕｔをＶｃｃ側に２Ｖｂｅ
分だけレベルシフトさせる。この場合のＶｂｅ（約０．
７Ｖ）は、バイポーラ・トランジスタのベース・エミッ
タ間電圧に相当するダイオードの順方向電圧である。
【００３４】信号負帰還回路６は、出力電圧Ｖｏｕｔを
差動入力回路４の反転入力に戻すことにより、オーディ
オ・パワーアンプ１の全体に負帰還をかける。
差動入力回路４の反転入力に戻すことにより、オーディ
オ・パワーアンプ１の全体に負帰還をかける。
【００３５】バイアス補正回路７は、ｐｎｐバイポーラ
・トランジスタＱ６，Ｑ７によるカレントミラー回路を
用いて構成され、プル側出力部３の後段をなす出力トラ
ンジスタＱ３のベース駆動電流Ｉ２をカレントミラー転
写して、上記ダイオードＤ１，Ｄ２の順方向電流Ｉ１に
加算する。
・トランジスタＱ６，Ｑ７によるカレントミラー回路を
用いて構成され、プル側出力部３の後段をなす出力トラ
ンジスタＱ３のベース駆動電流Ｉ２をカレントミラー転
写して、上記ダイオードＤ１，Ｄ２の順方向電流Ｉ１に
加算する。
【００３６】なお、同図に示すアンプ１は２つが対にな
ってＢＴＬ回路をなしている。
ってＢＴＬ回路をなしている。
【００３７】次に、上述したオーディオ・パワーアンプ
の要部における動作について説明する。
の要部における動作について説明する。
【００３８】図１において、プッシュプル出力段のプッ
シュ側出力トランジスタＱ１とプル側トランジスタＱ３
は、差動入力回路４および前段トランジスタＱ２，Ｑ４
などを介して、入力信号Ｖｉｎに応じて相補的に駆動さ
れることにより、ＡＢ級またはＢ級プッシュプルの出力
動作を行う。
シュ側出力トランジスタＱ１とプル側トランジスタＱ３
は、差動入力回路４および前段トランジスタＱ２，Ｑ４
などを介して、入力信号Ｖｉｎに応じて相補的に駆動さ
れることにより、ＡＢ級またはＢ級プッシュプルの出力
動作を行う。
【００３９】このとき、プル側出力部３の後段をなす出
力トランジスタＱ３は、バイアス負帰還回路５により、
前段トランジスタＱ４のベース電圧と出力電圧Ｖｏｕｔ
が等しくなるように駆動される。
力トランジスタＱ３は、バイアス負帰還回路５により、
前段トランジスタＱ４のベース電圧と出力電圧Ｖｏｕｔ
が等しくなるように駆動される。
【００４０】このバイアス負帰還回路５において、Ｑ３
のベース駆動電流Ｉ２が増大すると、そのベース駆動電
流Ｉ２の供給路となるＱ５，Ｑ４のベース・エミッタ間
電圧が増大する。しかし、これと同時に、バイアス補正
回路７のトランジスタＱ６，Ｑ７により、そのベース駆
動電流Ｉ２に対して一定の比例関係を持つ補正電流Ｉ３
がミラー転写され、これがバイアス負帰還回路５のダイ
オードＤ１，Ｄ２の通電電流Ｉ１に重畳・加算される。
これにより、Ｑ３のベース駆動電流Ｉ２の増大と同時
に、出力電圧ＶｏｕｔをＶｃｃ側にレベルシフトするダ
イオードＤ１，Ｄ２の順方向電圧も増大する。
のベース駆動電流Ｉ２が増大すると、そのベース駆動電
流Ｉ２の供給路となるＱ５，Ｑ４のベース・エミッタ間
電圧が増大する。しかし、これと同時に、バイアス補正
回路７のトランジスタＱ６，Ｑ７により、そのベース駆
動電流Ｉ２に対して一定の比例関係を持つ補正電流Ｉ３
がミラー転写され、これがバイアス負帰還回路５のダイ
オードＤ１，Ｄ２の通電電流Ｉ１に重畳・加算される。
これにより、Ｑ３のベース駆動電流Ｉ２の増大と同時
に、出力電圧ＶｏｕｔをＶｃｃ側にレベルシフトするダ
イオードＤ１，Ｄ２の順方向電圧も増大する。
【００４１】ここで、Ｑ６とＱ７間のカレントミラー比
を適当に選ぶことにより、Ｑ５，Ｑ４におけるレベルシ
フト電圧Ｖ２の変化とＤ１，Ｄ２におけるレベルシフト
電圧Ｖ１の変化を同じに揃えれば、Ｑ４のベース電圧と
出力電圧Ｖｏｕｔの間に生じる電位差ΔＶが相殺される
ようになり、これにより、Ｑ３のベース駆動電流Ｉ２の
大小にかかわらず、そのＱ３のベース電圧と出力電圧Ｖ
ｏｕｔを常に等しくするようなバイアス負帰還を行わせ
ることができる。これにより、プル側出力トランジスタ
Ｑ３は、出力電圧Ｖｏｕｔが基準電位ＧＮＤに近づいた
ところでも、十分に駆動されるようになる。
を適当に選ぶことにより、Ｑ５，Ｑ４におけるレベルシ
フト電圧Ｖ２の変化とＤ１，Ｄ２におけるレベルシフト
電圧Ｖ１の変化を同じに揃えれば、Ｑ４のベース電圧と
出力電圧Ｖｏｕｔの間に生じる電位差ΔＶが相殺される
ようになり、これにより、Ｑ３のベース駆動電流Ｉ２の
大小にかかわらず、そのＱ３のベース電圧と出力電圧Ｖ
ｏｕｔを常に等しくするようなバイアス負帰還を行わせ
ることができる。これにより、プル側出力トランジスタ
Ｑ３は、出力電圧Ｖｏｕｔが基準電位ＧＮＤに近づいた
ところでも、十分に駆動されるようになる。
【００４２】また、Ｑ６，Ｑ７間のカレントミラー比を
大きくして、Ｑ５，Ｑ４におけるレベルシフト電圧Ｖ２
の増加率よりも、Ｄ１，Ｄ２におけるレベルシフト電圧
Ｖ１の増加率を大きくすると、プル出力時におけるＱ４
のベース電圧を出力電圧Ｖｏｕｔよりも低くすることも
可能であり、これにより、プル側出力トランジスタＱ３
をその能力限界まで動作させて、一層の高出力化をはか
ることができるようになる。
大きくして、Ｑ５，Ｑ４におけるレベルシフト電圧Ｖ２
の増加率よりも、Ｄ１，Ｄ２におけるレベルシフト電圧
Ｖ１の増加率を大きくすると、プル出力時におけるＱ４
のベース電圧を出力電圧Ｖｏｕｔよりも低くすることも
可能であり、これにより、プル側出力トランジスタＱ３
をその能力限界まで動作させて、一層の高出力化をはか
ることができるようになる。
【００４３】以上のようにして、プル側出力トランジス
タＱ３の出力能力を有効に引き出すことにより高出力化
をはかることができる。
タＱ３の出力能力を有効に引き出すことにより高出力化
をはかることができる。
【００４４】上述した構成の場合、バイアス負帰還ルー
プ内にＱ３のベース駆動電流Ｉ２を帰還させることによ
る動作不安定の可能性もあるが、実際に帰還系を不安定
にするのは数十ＭＨｚ〜数百ＭＨｚのかなり高い周波数
領域での動作の場合であり、それよりも格段に低いオー
ディオ周波数帯域では、実用上問題になることはほとん
どない。
プ内にＱ３のベース駆動電流Ｉ２を帰還させることによ
る動作不安定の可能性もあるが、実際に帰還系を不安定
にするのは数十ＭＨｚ〜数百ＭＨｚのかなり高い周波数
領域での動作の場合であり、それよりも格段に低いオー
ディオ周波数帯域では、実用上問題になることはほとん
どない。
【００４５】図２は本発明の第２の実施態様を示す。
【００４６】同図に示すオーディオ・パワーアンプ１
は、図１の構成に加えて、Ｑ３のベース駆動電流Ｉ２を
ダイオードＤ１，Ｄ２側にカレントミラー転写するＱ６
とＱ７の間に、抵抗素子Ｒ１，Ｒ２と容量素子Ｃ１によ
るローパス・フィルタを挿入したものであり、これによ
り、高周波成分による動作の不安定化を確実に阻止する
ことができるようになる。
は、図１の構成に加えて、Ｑ３のベース駆動電流Ｉ２を
ダイオードＤ１，Ｄ２側にカレントミラー転写するＱ６
とＱ７の間に、抵抗素子Ｒ１，Ｒ２と容量素子Ｃ１によ
るローパス・フィルタを挿入したものであり、これによ
り、高周波成分による動作の不安定化を確実に阻止する
ことができるようになる。
【００４７】図３は本発明の第３の実施態様を示す。
【００４８】同図に示すオーディオ・パワーアンプ１
は、プッシュプル出力回路のプッシュ側とプル側の両出
力部２，３を共にバイポーラ・トランジスタのインバー
テッド・ダーリントン回路で構成したものである。
は、プッシュプル出力回路のプッシュ側とプル側の両出
力部２，３を共にバイポーラ・トランジスタのインバー
テッド・ダーリントン回路で構成したものである。
【００４９】プル側出力部３については、前述したもの
と同様であるが、プッシュ側出力部２は、ｐｎｐバイポ
ーラ・トランジスタＱ２１、ｎｐｎバイポーラ・トラン
ジスタＱ２２、Ｑ２３、定電流回路２１、抵抗素子Ｒ３
により構成されていて、その中のｐｎｐバイポーラ・ト
ランジスタＱ２１とｎｐｎバイポーラ・トランジスタＱ
１がインバーテッド・ダーリントン回路を形成してい
る。
と同様であるが、プッシュ側出力部２は、ｐｎｐバイポ
ーラ・トランジスタＱ２１、ｎｐｎバイポーラ・トラン
ジスタＱ２２、Ｑ２３、定電流回路２１、抵抗素子Ｒ３
により構成されていて、その中のｐｎｐバイポーラ・ト
ランジスタＱ２１とｎｐｎバイポーラ・トランジスタＱ
１がインバーテッド・ダーリントン回路を形成してい
る。
【００５０】差動入力回路４の出力は、ダイオードＤ３
と定電流回路４１により１Ｖｂｅ分だけＶｃｃ側にレベ
ルシフトされた後、Ｑ２２，Ｑ２１を介してＱ１のベー
スに伝達される。Ｑ２２とＱ２３は差動対をなし、Ｑ２
１およびＲ３と共に直流バイアスループを形成する。
と定電流回路４１により１Ｖｂｅ分だけＶｃｃ側にレベ
ルシフトされた後、Ｑ２２，Ｑ２１を介してＱ１のベー
スに伝達される。Ｑ２２とＱ２３は差動対をなし、Ｑ２
１およびＲ３と共に直流バイアスループを形成する。
【００５１】以上、本発明者によってなされた発明を実
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００５２】たとえば、バイアス負帰還回路５にてレベ
ルシフト回路を形成するダイオードＤ１，Ｄ２はダイオ
ード接続されたトランジスタであってもよい。
ルシフト回路を形成するダイオードＤ１，Ｄ２はダイオ
ード接続されたトランジスタであってもよい。
【００５３】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるオー
ディオ・パワーアンプに適用した場合について説明した
が、それに限定されるものではなく、たとえばオーディ
オ用途以外のパワー駆動回路にも適用できる。
てなされた発明をその背景となった利用分野であるオー
ディオ・パワーアンプに適用した場合について説明した
が、それに限定されるものではなく、たとえばオーディ
オ用途以外のパワー駆動回路にも適用できる。
【００５４】
【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。
【００５５】すなわち、インバーテッド・ダーリントン
回路の後段をなすプル側出力トランジスタの出力能力を
有効に引き出して高出力を得ることができる、という効
果が得られる。
回路の後段をなすプル側出力トランジスタの出力能力を
有効に引き出して高出力を得ることができる、という効
果が得られる。
【図１】本発明の技術が適用されたオーディオ・パワー
アンプの第１の実施態様を示す回路図
アンプの第１の実施態様を示す回路図
【図２】本発明の第２の実施態様の要部を示す回路図
【図３】本発明の第３の実施態様の要部を示す回路図
【図４】本発明に先だって検討されたオーディオ・パワ
ーアンプの構成を示す回路図
ーアンプの構成を示す回路図
１ オーディオ・パワーアンプ ２ プッシュ側出力部 ２１ 定電流回路 ３ プル側出力部 ４ 差動入力回路 ４１ 定電流回路 ５ バイアス負帰還回路 ５１ 定電流回路 ６ 信号負帰還回路 ７ バイアス補正回路 Ｖｃｃ 電源電圧 ＧＮＤ 基準電圧 Ｖｉｎ 入力信号 Ｖｏｕｔ 出力電圧 ＲＬ 負荷（スピーカ） Ｑ１，Ｑ２，Ｑ３，Ｑ５，Ｑ２２，Ｑ２３ ｎｐｎバイ
ポーラ・トランジスタ Ｑ４，Ｑ６，Ｑ７，Ｑ２１ ｐｎｐバイポーラ・トラン
ジスタ Ｄ１〜Ｄ４ タイオード Ｒ１〜Ｒ３ 抵抗素子 Ｃ１ 容量素子
ポーラ・トランジスタ Ｑ４，Ｑ６，Ｑ７，Ｑ２１ ｐｎｐバイポーラ・トラン
ジスタ Ｄ１〜Ｄ４ タイオード Ｒ１〜Ｒ３ 抵抗素子 Ｃ１ 容量素子
Claims (5)
- 【請求項１】 プル側出力部がバイポーラ・トランジス
タのインバーテット・ダーリントン回路で構成されたプ
ッシュプル出力段と、 上記プッシュプル出力段の出力電圧をレベルシフト回路
で電源電位側にレベルシフトさせた後、エミッタフォロ
ワ回路を介して上記プル側出力部の前段トランジスタの
エミッタに帰還させることにより、その前段トランジス
タのベース電圧と上記出力電圧が等しくなるような負帰
還ループを形成するバイアス負帰還回路と、 上記プル側出力部の後段をなす出力トランジスタのベー
ス駆動電流に応じて上記レベルシフト回路でのレベルシ
フト量を拡大補正するバイアス補正回路とを備えたこと
を特徴とするオーディオ・パワーアンプ。 - 【請求項２】 プッシュプル出力段の出力電圧を、定電
流回路から一定電流が通電されるダイオードの順方向電
圧によって電源電位側にレベルシフトさせた後、エミッ
タフォロワ回路を介して、プル側出力部の前段トランジ
スタのエミッタに帰還させるバイアス負帰還回路を備え
たことを特徴とする請求項１に記載のオーディオ・パワ
ーアンプ。 - 【請求項３】 プッシュプル出力段の出力電圧を、定電
流回路から一定電流が通電されるダイオードの順方向電
圧によって電源電位側にレベルシフトさせた後、エミッ
タフォロワ回路を介して、プル側出力部の前段トランジ
スタのエミッタに帰還させるバイアス負帰還回路と、 プル側出力部の後段をなす出力トランジスタのベース駆
動電流をカレントミラー転写して上記ダイオードの順方
向電流に加算するバイアス補正回路を備えたことを特徴
とする請求項１または２に記載のオーディオ・パワーア
ンプ。 - 【請求項４】 プッシュプル出力回路のプッシュ側出力
部をノーマル・ダーリントン回路で構成したことを特徴
とする請求項１から３のいずれかに記載のオーディオパ
ワー・アンプ。 - 【請求項５】 プッシュプル出力回路のプッシュ側とプ
ル側の両出力部を共にバイポーラ・トランジスタのイン
バーテッド・ダーリントン回路で構成したことを特徴と
する請求項１から４のいずれかに記載のオーディオパワ
ー・アンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4028697A JPH10242777A (ja) | 1997-02-25 | 1997-02-25 | オーディオ・パワーアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4028697A JPH10242777A (ja) | 1997-02-25 | 1997-02-25 | オーディオ・パワーアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242777A true JPH10242777A (ja) | 1998-09-11 |
Family
ID=12576376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4028697A Pending JPH10242777A (ja) | 1997-02-25 | 1997-02-25 | オーディオ・パワーアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242777A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014154930A (ja) * | 2013-02-05 | 2014-08-25 | Yamaha Corp | 増幅回路 |
-
1997
- 1997-02-25 JP JP4028697A patent/JPH10242777A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014154930A (ja) * | 2013-02-05 | 2014-08-25 | Yamaha Corp | 増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5307024A (en) | Linearized level-shifting amplifier | |
| JPS648923B2 (ja) | ||
| US5825228A (en) | Low quiescent power, high output power rail-to rail amplifier output stages and methods for using same | |
| US3914703A (en) | Half-bridge audio amplifier | |
| US6472908B1 (en) | Differential output driver circuit and method for same | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| US4587494A (en) | Quasi-complementary class B IC output stage | |
| JP3082690B2 (ja) | 演算増幅回路 | |
| US6323683B1 (en) | Low distortion logic level translator | |
| US6366162B1 (en) | Multi-impedance input stage | |
| JPH10242777A (ja) | オーディオ・パワーアンプ | |
| US6078220A (en) | Complementary class AB current amplifier | |
| KR100325900B1 (ko) | 증폭회로 | |
| JP3530924B2 (ja) | 演算増幅器 | |
| JPH0787314B2 (ja) | 増幅器 | |
| US5440273A (en) | Rail-to-rail gain stage of an amplifier | |
| JP3442872B2 (ja) | Ｂｔｌ出力回路 | |
| US5160897A (en) | Push-pull power amplifying circuit | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JP4672883B2 (ja) | 半導体装置 | |
| JP3462579B2 (ja) | 増幅回路 | |
| JP3423200B2 (ja) | 増幅器 | |
| JPH1032437A (ja) | 電力増幅器 | |
| JP3469639B2 (ja) | 増幅回路 |