JPH1023090A - π／４シフトＱＰＳＫ変調器 - Google Patents
π／４シフトＱＰＳＫ変調器Info
- Publication number
- JPH1023090A JPH1023090A JP17687396A JP17687396A JPH1023090A JP H1023090 A JPH1023090 A JP H1023090A JP 17687396 A JP17687396 A JP 17687396A JP 17687396 A JP17687396 A JP 17687396A JP H1023090 A JPH1023090 A JP H1023090A
- Authority
- JP
- Japan
- Prior art keywords
- mapping
- modulator
- circuit
- transmission data
- differential encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【解決手段】 入力されたシリアル送信データをパラレ
ル送信データに変換するＳ／Ｐ変換回路１と、前記パラ
レル送信データを入力として位相平面上の差動符号化用
π／４シフトＱＰＳＫ変調方式に対応したマッピング点
に相当するＩＱ信号を生成する差動符号化マッピング回
路２と、この差動符号化マッピング回路の出力を波形整
形するＬＰＦ３及び４と、これらのＬＰＦの出力を位相
変調して変調波信号を出力する直交変調器５とを備えた
π／４シフトＱＰＳＫ変調器において、さらに、前回の
パラレル送信データ及び今回のパラレル送信データに基
づいて前記差動符号化マッピング回路の入力データを出
力するマッピング変換回路６を備えたものである。 【効果】 従来の遅延検波用の差動符号化用π／４シフ
トＱＰＳＫ変調器を用いて、容易に絶対同期検波用のπ
／４シフトＱＰＳＫ変調器を実現することができる。
ル送信データに変換するＳ／Ｐ変換回路１と、前記パラ
レル送信データを入力として位相平面上の差動符号化用
π／４シフトＱＰＳＫ変調方式に対応したマッピング点
に相当するＩＱ信号を生成する差動符号化マッピング回
路２と、この差動符号化マッピング回路の出力を波形整
形するＬＰＦ３及び４と、これらのＬＰＦの出力を位相
変調して変調波信号を出力する直交変調器５とを備えた
π／４シフトＱＰＳＫ変調器において、さらに、前回の
パラレル送信データ及び今回のパラレル送信データに基
づいて前記差動符号化マッピング回路の入力データを出
力するマッピング変換回路６を備えたものである。 【効果】 従来の遅延検波用の差動符号化用π／４シフ
トＱＰＳＫ変調器を用いて、容易に絶対同期検波用のπ
／４シフトＱＰＳＫ変調器を実現することができる。
Description
【０００１】
【発明の属する技術分野】この発明は、自動車電話、携
帯電話等に代表されるディジタル無線通信装置などに採
用されている絶対同期検波用π／４シフトＱＰＳＫ変調
器に関するものである。
帯電話等に代表されるディジタル無線通信装置などに採
用されている絶対同期検波用π／４シフトＱＰＳＫ変調
器に関するものである。
【０００２】
【従来の技術】自動車電話や携帯電話に代表される移動
体通信では、送信段において高効率の増幅器を用いる必
要があることから、変調方式として包絡線変動の少ない
差動符号化用π／４シフトＱＰＳＫ（π／４Ｓhifted
Ｄfferential Ｑuadrature Ｐhase Ｓhift Ｋeying）変
調が多く用いられている。
体通信では、送信段において高効率の増幅器を用いる必
要があることから、変調方式として包絡線変動の少ない
差動符号化用π／４シフトＱＰＳＫ（π／４Ｓhifted
Ｄfferential Ｑuadrature Ｐhase Ｓhift Ｋeying）変
調が多く用いられている。
【０００３】従来の差動符号化用π／４シフトＱＰＳＫ
変調器について図５を参照しながら説明する。図５は、
従来の差動符号化用π／４シフトＱＰＳＫ変調器の構成
を示すブロック図である。
変調器について図５を参照しながら説明する。図５は、
従来の差動符号化用π／４シフトＱＰＳＫ変調器の構成
を示すブロック図である。
【０００４】図５において、１はシリアルデータをパラ
レルデータに変換するＳ／Ｐ（Ｓerial／Ｐarallel）変
換回路、２は差動符号化マッピング回路、３は波形整形
用ＬＰＦ、４は波形整形用ＬＰＦ、５は直交変調器であ
る。
レルデータに変換するＳ／Ｐ（Ｓerial／Ｐarallel）変
換回路、２は差動符号化マッピング回路、３は波形整形
用ＬＰＦ、４は波形整形用ＬＰＦ、５は直交変調器であ
る。
【０００５】つぎに、従来の差動符号化用π／４シフト
ＱＰＳＫ変調器の動作について説明する。
ＱＰＳＫ変調器の動作について説明する。
【０００６】送信されるシリアル２進データは、図５に
示すように、Ｓ／Ｐ変換回路１によって２ビットパラレ
ルデータＸ、Ｙに分離される。分離されたＸ、Ｙデータ
は、差動符号化マッピング回路２によって位相平面上の
差動符号化用π／４シフトＱＰＳＫ変調方式に対応した
点にマッピングされる。
示すように、Ｓ／Ｐ変換回路１によって２ビットパラレ
ルデータＸ、Ｙに分離される。分離されたＸ、Ｙデータ
は、差動符号化マッピング回路２によって位相平面上の
差動符号化用π／４シフトＱＰＳＫ変調方式に対応した
点にマッピングされる。
【０００７】この差動符号化マッピング回路２からはマ
ッピング点に相当したＩｃｈ信号、Ｑｃｈ信号が出力さ
れ、それぞれ波形整形用ＬＰＦ３、４により帯域制限さ
れた後に、直交変調器５によって位相変調が行われ変調
波信号として出力される。
ッピング点に相当したＩｃｈ信号、Ｑｃｈ信号が出力さ
れ、それぞれ波形整形用ＬＰＦ３、４により帯域制限さ
れた後に、直交変調器５によって位相変調が行われ変調
波信号として出力される。
【０００８】従来の移動体通信では地上系が主だった為
に、復調方式として遅延検波を用いたシステムが多かっ
た。最近では、人工衛星を使った移動体通信が実用化さ
れつつあり、電界強度やＣ／Ｎが低い回線においても高
品質なデータ伝送が要求されている。
に、復調方式として遅延検波を用いたシステムが多かっ
た。最近では、人工衛星を使った移動体通信が実用化さ
れつつあり、電界強度やＣ／Ｎが低い回線においても高
品質なデータ伝送が要求されている。
【０００９】このため、遅延検波よりも劣化量の少ない
絶対同期検波を用いたシステムが出てくることになる
が、このような復調システムでは送信側に絶対同期検波
に対応したπ／４シフトＱＰＳＫ変調器が必要であっ
た。
絶対同期検波を用いたシステムが出てくることになる
が、このような復調システムでは送信側に絶対同期検波
に対応したπ／４シフトＱＰＳＫ変調器が必要であっ
た。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の差動符号化用π／４シフトＱＰＳＫ変調
器と、絶対同期検波用π／４シフトＱＰＳＫ変調器とで
は、そのマッピングの仕方が異なるという問題点があっ
た。
たような従来の差動符号化用π／４シフトＱＰＳＫ変調
器と、絶対同期検波用π／４シフトＱＰＳＫ変調器とで
は、そのマッピングの仕方が異なるという問題点があっ
た。
【００１１】この発明は、前述した問題点を解決するた
めになされたもので、これまで多く用いられてきた遅延
検波用の差動符号化用π／４シフトＱＰＳＫ変調器を用
いて、容易に絶対同期検波用の変調器を実現することが
できるπ／４シフトＱＰＳＫ変調器を得ることを目的と
する。
めになされたもので、これまで多く用いられてきた遅延
検波用の差動符号化用π／４シフトＱＰＳＫ変調器を用
いて、容易に絶対同期検波用の変調器を実現することが
できるπ／４シフトＱＰＳＫ変調器を得ることを目的と
する。
【００１２】
【課題を解決するための手段】この発明に係るπ／４シ
フトＱＰＳＫ変調器は、入力されたシリアル送信データ
をパラレル送信データに変換するＳ／Ｐ変換回路と、前
記パラレル送信データを入力として位相平面上の差動符
号化用π／４シフトＱＰＳＫ変調方式に対応したマッピ
ング点に相当するＩＱ信号を生成する差動符号化マッピ
ング回路と、この差動符号化マッピング回路の出力を波
形整形するフィルタと、このフィルタの出力を位相変調
して変調波信号を出力する直交変調器とを備えたπ／４
シフトＱＰＳＫ変調器において、さらに、前回のパラレ
ル送信データ及び今回のパラレル送信データに基づいて
前記差動符号化マッピング回路の入力データを出力する
マッピング変換回路を備えたものである。
フトＱＰＳＫ変調器は、入力されたシリアル送信データ
をパラレル送信データに変換するＳ／Ｐ変換回路と、前
記パラレル送信データを入力として位相平面上の差動符
号化用π／４シフトＱＰＳＫ変調方式に対応したマッピ
ング点に相当するＩＱ信号を生成する差動符号化マッピ
ング回路と、この差動符号化マッピング回路の出力を波
形整形するフィルタと、このフィルタの出力を位相変調
して変調波信号を出力する直交変調器とを備えたπ／４
シフトＱＰＳＫ変調器において、さらに、前回のパラレ
ル送信データ及び今回のパラレル送信データに基づいて
前記差動符号化マッピング回路の入力データを出力する
マッピング変換回路を備えたものである。
【００１３】また、この発明に係るπ／４シフトＱＰＳ
Ｋ変調器は、前記マッピング変換回路が、前記パラレル
送信データを絶対同期検波用π／４シフトＱＰＳＫ変調
したときに位相平面上のとるべきマッピング点を、前記
差動符号化用マッピング回路においてマッピングさせる
ための２進データを生成するものである。
Ｋ変調器は、前記マッピング変換回路が、前記パラレル
送信データを絶対同期検波用π／４シフトＱＰＳＫ変調
したときに位相平面上のとるべきマッピング点を、前記
差動符号化用マッピング回路においてマッピングさせる
ための２進データを生成するものである。
【００１４】また、この発明に係るπ／４シフトＱＰＳ
Ｋ変調器は、さらに、前記Ｓ／Ｐ変換回路又は前記マッ
ピング変換回路と前記差動符号化マッピング回路とを切
り替えて接続する切替手段を備えたものである。
Ｋ変調器は、さらに、前記Ｓ／Ｐ変換回路又は前記マッ
ピング変換回路と前記差動符号化マッピング回路とを切
り替えて接続する切替手段を備えたものである。
【００１５】また、この発明に係るπ／４シフトＱＰＳ
Ｋ変調器は、前記Ｓ／Ｐ変換回路、前記マッピング変換
回路、前記差動符号化マッピング回路、及び前記フィル
タの機能をディジタル信号で処理するものである。
Ｋ変調器は、前記Ｓ／Ｐ変換回路、前記マッピング変換
回路、前記差動符号化マッピング回路、及び前記フィル
タの機能をディジタル信号で処理するものである。
【００１６】さらに、この発明に係るπ／４シフトＱＰ
ＳＫ変調器は、前記Ｓ／Ｐ変換回路、前記マッピング変
換回路、前記差動符号化マッピング回路、前記フィル
タ、及び前記切替手段の機能をディジタル信号で処理す
るものである。
ＳＫ変調器は、前記Ｓ／Ｐ変換回路、前記マッピング変
換回路、前記差動符号化マッピング回路、前記フィル
タ、及び前記切替手段の機能をディジタル信号で処理す
るものである。
【００１７】
実施の形態１．上記目的を達成するために、この実施の
形態１では、差動符号化用マッピング回路の前段にマッ
ピング変換回路を付加することで絶対同期検波用のπ／
４シフトＱＰＳＫ変調器を実現するものである。
形態１では、差動符号化用マッピング回路の前段にマッ
ピング変換回路を付加することで絶対同期検波用のπ／
４シフトＱＰＳＫ変調器を実現するものである。
【００１８】この発明の実施の形態１について図１及び
図２を参照しながら説明する。図１は、この発明の実施
の形態１の構成を示すブロック図である。また、図２
は、この発明の実施の形態１のマッピング変換回路のデ
ータ変換テーブルを示す図である。なお、各図中、同一
符号は同一又は相当部分を示す。
図２を参照しながら説明する。図１は、この発明の実施
の形態１の構成を示すブロック図である。また、図２
は、この発明の実施の形態１のマッピング変換回路のデ
ータ変換テーブルを示す図である。なお、各図中、同一
符号は同一又は相当部分を示す。
【００１９】図１において、１はシリアルデータをパラ
レルデータに変換するＳ／Ｐ変換回路、２は差動符号化
マッピング回路、３は波形整形用ＬＰＦ、４は波形整形
用ＬＰＦ、５は直交変調器である。また、６はＳ／Ｐ変
換回路１と差動符号化マッピング回路２の間に挿入され
たマッピング変換回路である。
レルデータに変換するＳ／Ｐ変換回路、２は差動符号化
マッピング回路、３は波形整形用ＬＰＦ、４は波形整形
用ＬＰＦ、５は直交変調器である。また、６はＳ／Ｐ変
換回路１と差動符号化マッピング回路２の間に挿入され
たマッピング変換回路である。
【００２０】マッピング変換回路６は、送信データを絶
対同期検波用π／４シフトＱＰＳＫ変調したときに位相
平面上のとるべきマッピング点を、差動符号化用マッピ
ング回路２においてマッピングさせるための２進データ
を生成するものであり、この２進データを差動符号化用
マッピング回路２に入力することで絶対同期検波用π／
４シフトＱＰＳＫ変調器を実現することができる。
対同期検波用π／４シフトＱＰＳＫ変調したときに位相
平面上のとるべきマッピング点を、差動符号化用マッピ
ング回路２においてマッピングさせるための２進データ
を生成するものであり、この２進データを差動符号化用
マッピング回路２に入力することで絶対同期検波用π／
４シフトＱＰＳＫ変調器を実現することができる。
【００２１】図１において、送信データは、Ｓ／Ｐ変換
回路１によって、２ビットパラレルデータＸ、Ｙに変換
される。次に、この２ビットパラレルデータＸ、Ｙは、
マッピング変換回路６によって、前回の送信データと今
回の送信データとから図２に示すデータ変換テーブルに
従いデータを変換する。
回路１によって、２ビットパラレルデータＸ、Ｙに変換
される。次に、この２ビットパラレルデータＸ、Ｙは、
マッピング変換回路６によって、前回の送信データと今
回の送信データとから図２に示すデータ変換テーブルに
従いデータを変換する。
【００２２】つまり、例えば、図２に示すように、前回
の送信データ（ＸＹ）が「００」のときに、今回の送信
データ（ＸＹ）K+1が「００」のときは、変換データ
（ＸMＹM）は「００」となる。この変換データ（Ｘ
MＹM）は、差動符号化マッピング回路２の入力データで
ある。ちなみに、このときの位相遷移角（△φK）は、
＋π／４である。
の送信データ（ＸＹ）が「００」のときに、今回の送信
データ（ＸＹ）K+1が「００」のときは、変換データ
（ＸMＹM）は「００」となる。この変換データ（Ｘ
MＹM）は、差動符号化マッピング回路２の入力データで
ある。ちなみに、このときの位相遷移角（△φK）は、
＋π／４である。
【００２３】また、例えば、図２に示すように、前回の
送信データ（ＸＹ）が「０１」のときに、今回の送信デ
ータ（ＸＹ）K+1が「０１」のときは、変換データ（ＸM
ＹM）は「００」となる。ちなみに、このときの位相遷
移角（△φK）は、＋π／４である。
送信データ（ＸＹ）が「０１」のときに、今回の送信デ
ータ（ＸＹ）K+1が「０１」のときは、変換データ（ＸM
ＹM）は「００」となる。ちなみに、このときの位相遷
移角（△φK）は、＋π／４である。
【００２４】また、例えば、図２に示すように、前回の
送信データ（ＸＹ）が「１０」のときに、今回の送信デ
ータ（ＸＹ）K+1が「１０」のときは、変換データ（ＸM
ＹM）は「００」となる。ちなみに、このときの位相遷
移角（△φK）は、＋π／４である。
送信データ（ＸＹ）が「１０」のときに、今回の送信デ
ータ（ＸＹ）K+1が「１０」のときは、変換データ（ＸM
ＹM）は「００」となる。ちなみに、このときの位相遷
移角（△φK）は、＋π／４である。
【００２５】さらに、例えば、図２に示すように、前回
の送信データ（ＸＹ）が「１１」のときに、今回の送信
データ（ＸＹ）K+1が「１１」のときは、変換データ
（ＸMＹM）は「００」となる。ちなみに、このときの位
相遷移角（△φK）は、＋π／４である。
の送信データ（ＸＹ）が「１１」のときに、今回の送信
データ（ＸＹ）K+1が「１１」のときは、変換データ
（ＸMＹM）は「００」となる。ちなみに、このときの位
相遷移角（△φK）は、＋π／４である。
【００２６】この変換データ（ＸMＹM）は、差動符号化
マッピング回路２によって、マッピングされマッピング
点に相当するＩｃｈ信号、Ｑｃｈ信号が出力される。さ
らに、Ｉｃｈ信号、Ｑｃｈ信号はそれぞれ波形整形用の
ＬＰＦ３及び４を通過し、直交変調器５によって位相変
調され、絶対同期検波用π／４シフトＱＰＳＫ変調信号
として出力される。
マッピング回路２によって、マッピングされマッピング
点に相当するＩｃｈ信号、Ｑｃｈ信号が出力される。さ
らに、Ｉｃｈ信号、Ｑｃｈ信号はそれぞれ波形整形用の
ＬＰＦ３及び４を通過し、直交変調器５によって位相変
調され、絶対同期検波用π／４シフトＱＰＳＫ変調信号
として出力される。
【００２７】すなわち、この実施の形態１によれば、送
信データ（ＸＹ）を絶対同期検波用π／４シフトＱＰＳ
Ｋ変調するには、マッピング変換データ（ＸMＹM）を差
動符号化用π／４シフトＱＰＳＫ変調すればよいことに
なる。
信データ（ＸＹ）を絶対同期検波用π／４シフトＱＰＳ
Ｋ変調するには、マッピング変換データ（ＸMＹM）を差
動符号化用π／４シフトＱＰＳＫ変調すればよいことに
なる。
【００２８】この実施の形態１は、シリアル送信データ
をパラレルデータＸ、Ｙ（Ｉｃｈ、Ｑｃｈ送信データ）
に変換するＳ／Ｐ変換器１と、Ｉｃｈ送信データ、Ｑｃ
ｈ送信データをマッピング変換するマッピング変換回路
６と、マッピング変換されたデータ（ＸMＹM）から位相
平面上のマッピング点に相当するＩｃｈアナログ信号
と、Ｑｃｈアナログ信号を生成する差動符号化マッピン
グ回路２と、Ｉｃｈアナログ信号と、Ｑｃｈアナログ信
号を波形整形を行うためのフィルタ（ＬＰＦ）３及び４
と、位相変調を行うための直交変調器５とによって構成
される。
をパラレルデータＸ、Ｙ（Ｉｃｈ、Ｑｃｈ送信データ）
に変換するＳ／Ｐ変換器１と、Ｉｃｈ送信データ、Ｑｃ
ｈ送信データをマッピング変換するマッピング変換回路
６と、マッピング変換されたデータ（ＸMＹM）から位相
平面上のマッピング点に相当するＩｃｈアナログ信号
と、Ｑｃｈアナログ信号を生成する差動符号化マッピン
グ回路２と、Ｉｃｈアナログ信号と、Ｑｃｈアナログ信
号を波形整形を行うためのフィルタ（ＬＰＦ）３及び４
と、位相変調を行うための直交変調器５とによって構成
される。
【００２９】これまでに、差動符号化用π／４シフトＱ
ＰＳＫ変調器を実現したハードウェア若しくはＬＳＩ等
は開発されており、マッピング変換処理をＤＳＰ（Ｄig
italＳignal Ｐrocessor）あるいはロジック回路により
行うことで容易に絶対同期検波用π／４シフトＱＰＳＫ
変調器を実現することができる。
ＰＳＫ変調器を実現したハードウェア若しくはＬＳＩ等
は開発されており、マッピング変換処理をＤＳＰ（Ｄig
italＳignal Ｐrocessor）あるいはロジック回路により
行うことで容易に絶対同期検波用π／４シフトＱＰＳＫ
変調器を実現することができる。
【００３０】実施の形態２．この発明の実施の形態２に
ついて図３を参照しながら説明する。図３は、この発明
の実施の形態２の構成を示すブロック図である。
ついて図３を参照しながら説明する。図３は、この発明
の実施の形態２の構成を示すブロック図である。
【００３１】図３において、１はシリアルデータをパラ
レルデータに変換するＳ／Ｐ変換回路、２は差動符号化
マッピング回路、３は波形整形用ＬＰＦ、４は波形整形
用ＬＰＦ、５は直交変調器である。また、６はＳ／Ｐ変
換回路１と差動符号化マッピング回路２の間に挿入され
たマッピング変換回路、７はセレクタである。
レルデータに変換するＳ／Ｐ変換回路、２は差動符号化
マッピング回路、３は波形整形用ＬＰＦ、４は波形整形
用ＬＰＦ、５は直交変調器である。また、６はＳ／Ｐ変
換回路１と差動符号化マッピング回路２の間に挿入され
たマッピング変換回路、７はセレクタである。
【００３２】上記実施の形態１では差動符号化用π／４
シフトＱＰＳＫ変調器にマッピング変換回路６を付加す
ることによって絶対同期検波用π／４シフトＱＰＳＫ変
調器を構成したが、差動符号化マッピング回路２の入力
を、図３に示すように、セレクタ７を用いて切り替える
ことで、差動符号化用若しくは絶対同期検波用のいずれ
にも対応したπ／４シフトＱＰＳＫ変調器を実現するこ
とができる。なお、切替手段としてセレクタ７を用いた
例を説明したが、スイッチ回路等の切替機能を有する回
路等でもよい。
シフトＱＰＳＫ変調器にマッピング変換回路６を付加す
ることによって絶対同期検波用π／４シフトＱＰＳＫ変
調器を構成したが、差動符号化マッピング回路２の入力
を、図３に示すように、セレクタ７を用いて切り替える
ことで、差動符号化用若しくは絶対同期検波用のいずれ
にも対応したπ／４シフトＱＰＳＫ変調器を実現するこ
とができる。なお、切替手段としてセレクタ７を用いた
例を説明したが、スイッチ回路等の切替機能を有する回
路等でもよい。
【００３３】すなわち、この実施の形態２は、上記実施
の形態１において、差動符号化マッピング回路２の入力
データをマッピング変換データ（ＸMＹM）、あるいは２
ビットパラレルデータ（ＸＹ）のいずれかにセレクタ７
によりスイッチングして切り替えることで、差動符号化
用、及び絶対同期検波用のいずれにも対応可能なもので
ある。
の形態１において、差動符号化マッピング回路２の入力
データをマッピング変換データ（ＸMＹM）、あるいは２
ビットパラレルデータ（ＸＹ）のいずれかにセレクタ７
によりスイッチングして切り替えることで、差動符号化
用、及び絶対同期検波用のいずれにも対応可能なもので
ある。
【００３４】実施の形態３．この発明の実施の形態３に
ついて図４を参照しながら説明する。図４は、この発明
の実施の形態３の構成を示すブロック図である。
ついて図４を参照しながら説明する。図４は、この発明
の実施の形態３の構成を示すブロック図である。
【００３５】図４において、５は直交変調器である。ま
た、８はディジタル信号処理装置、９はＤ／Ａ変換器、
１０はＤ／Ａ変換器、１１はスムーズング用ＬＰＦ、１
２はスムーズング用ＬＰＦである。
た、８はディジタル信号処理装置、９はＤ／Ａ変換器、
１０はＤ／Ａ変換器、１１はスムーズング用ＬＰＦ、１
２はスムーズング用ＬＰＦである。
【００３６】この実施の形態３では、上記実施の形態１
及び２において示したＳ／Ｐ変換回路１、マッピング変
換回路６、差動符号化マッピング回路２、波形整形用Ｌ
ＰＦ３及び４、並びにセレクタ７の一部、あるいは全て
をＤＳＰ若しくはゲートアレイを用いたディジタル信号
処理装置８により実現することができる。
及び２において示したＳ／Ｐ変換回路１、マッピング変
換回路６、差動符号化マッピング回路２、波形整形用Ｌ
ＰＦ３及び４、並びにセレクタ７の一部、あるいは全て
をＤＳＰ若しくはゲートアレイを用いたディジタル信号
処理装置８により実現することができる。
【００３７】図４において、ディジタル信号処理装置８
により生成されたπ／４シフトＱＰＳＫのベースバンド
信号ＩD、ＱDは、それぞれＤ／Ａ変換器９及び１０によ
りアナログベースバンド信号に変換される。さらに、ス
ムーズング用ＬＰＦ１１及び１２により高調波成分が除
去されたベースバンド信号は、直交変調器５により直交
変調されてπ／４シフトＱＰＳＫ変調波信号となる。
により生成されたπ／４シフトＱＰＳＫのベースバンド
信号ＩD、ＱDは、それぞれＤ／Ａ変換器９及び１０によ
りアナログベースバンド信号に変換される。さらに、ス
ムーズング用ＬＰＦ１１及び１２により高調波成分が除
去されたベースバンド信号は、直交変調器５により直交
変調されてπ／４シフトＱＰＳＫ変調波信号となる。
【００３８】すなわち、この実施の形態３は、上記実施
の形態１及び２におけるＳ／Ｐ変換回路１、マッピング
変換回路６、差動符号化マッピング回路２、波形整形用
ＬＰＦ３及び４等をＤＳＰを用いたディジタル信号処理
で実現したものである。
の形態１及び２におけるＳ／Ｐ変換回路１、マッピング
変換回路６、差動符号化マッピング回路２、波形整形用
ＬＰＦ３及び４等をＤＳＰを用いたディジタル信号処理
で実現したものである。
【００３９】
【発明の効果】この発明に係るπ／４シフトＱＰＳＫ変
調器は、以上説明したとおり、入力されたシリアル送信
データをパラレル送信データに変換するＳ／Ｐ変換回路
と、前記パラレル送信データを入力として位相平面上の
差動符号化用π／４シフトＱＰＳＫ変調方式に対応した
マッピング点に相当するＩＱ信号を生成する差動符号化
マッピング回路と、この差動符号化マッピング回路の出
力を波形整形するフィルタと、このフィルタの出力を位
相変調して変調波信号を出力する直交変調器とを備えた
π／４シフトＱＰＳＫ変調器において、さらに、前回の
パラレル送信データ及び今回のパラレル送信データに基
づいて前記差動符号化マッピング回路の入力データを出
力するマッピング変換回路を備えたので、遅延検波用の
差動符号化用π／４シフトＱＰＳＫ変調器を用いて、容
易に絶対同期検波用のπ／４シフトＱＰＳＫ変調器を実
現することができるという効果を奏する。
調器は、以上説明したとおり、入力されたシリアル送信
データをパラレル送信データに変換するＳ／Ｐ変換回路
と、前記パラレル送信データを入力として位相平面上の
差動符号化用π／４シフトＱＰＳＫ変調方式に対応した
マッピング点に相当するＩＱ信号を生成する差動符号化
マッピング回路と、この差動符号化マッピング回路の出
力を波形整形するフィルタと、このフィルタの出力を位
相変調して変調波信号を出力する直交変調器とを備えた
π／４シフトＱＰＳＫ変調器において、さらに、前回の
パラレル送信データ及び今回のパラレル送信データに基
づいて前記差動符号化マッピング回路の入力データを出
力するマッピング変換回路を備えたので、遅延検波用の
差動符号化用π／４シフトＱＰＳＫ変調器を用いて、容
易に絶対同期検波用のπ／４シフトＱＰＳＫ変調器を実
現することができるという効果を奏する。
【００４０】また、この発明に係るπ／４シフトＱＰＳ
Ｋ変調器は、以上説明したとおり、前記マッピング変換
回路が、前記パラレル送信データを絶対同期検波用π／
４シフトＱＰＳＫ変調したときに位相平面上のとるべき
マッピング点を、前記差動符号化用マッピング回路にお
いてマッピングさせるための２進データを生成するの
で、遅延検波用の差動符号化用π／４シフトＱＰＳＫ変
調器を用いて、容易に絶対同期検波用のπ／４シフトＱ
ＰＳＫ変調器を実現することができるという効果を奏す
る。
Ｋ変調器は、以上説明したとおり、前記マッピング変換
回路が、前記パラレル送信データを絶対同期検波用π／
４シフトＱＰＳＫ変調したときに位相平面上のとるべき
マッピング点を、前記差動符号化用マッピング回路にお
いてマッピングさせるための２進データを生成するの
で、遅延検波用の差動符号化用π／４シフトＱＰＳＫ変
調器を用いて、容易に絶対同期検波用のπ／４シフトＱ
ＰＳＫ変調器を実現することができるという効果を奏す
る。
【００４１】また、この発明に係るπ／４シフトＱＰＳ
Ｋ変調器は、以上説明したとおり、さらに、前記Ｓ／Ｐ
変換回路又は前記マッピング変換回路と前記差動符号化
マッピング回路とを切り替えて接続する切替手段を備え
たので、遅延検波用の差動符号化用π／４シフトＱＰＳ
Ｋ変調器を用いて、容易に絶対同期検波用のπ／４シフ
トＱＰＳＫ変調器を実現することができるという効果を
奏する。
Ｋ変調器は、以上説明したとおり、さらに、前記Ｓ／Ｐ
変換回路又は前記マッピング変換回路と前記差動符号化
マッピング回路とを切り替えて接続する切替手段を備え
たので、遅延検波用の差動符号化用π／４シフトＱＰＳ
Ｋ変調器を用いて、容易に絶対同期検波用のπ／４シフ
トＱＰＳＫ変調器を実現することができるという効果を
奏する。
【００４２】また、この発明に係るπ／４シフトＱＰＳ
Ｋ変調器は、以上説明したとおり、前記Ｓ／Ｐ変換回
路、前記マッピング変換回路、前記差動符号化マッピン
グ回路、及び前記フィルタの機能をディジタル信号で処
理するので、遅延検波用の差動符号化用π／４シフトＱ
ＰＳＫ変調器を用いて、容易に絶対同期検波用のπ／４
シフトＱＰＳＫ変調器を実現することができるという効
果を奏する。
Ｋ変調器は、以上説明したとおり、前記Ｓ／Ｐ変換回
路、前記マッピング変換回路、前記差動符号化マッピン
グ回路、及び前記フィルタの機能をディジタル信号で処
理するので、遅延検波用の差動符号化用π／４シフトＱ
ＰＳＫ変調器を用いて、容易に絶対同期検波用のπ／４
シフトＱＰＳＫ変調器を実現することができるという効
果を奏する。
【００４３】さらに、この発明に係るπ／４シフトＱＰ
ＳＫ変調器は、以上説明したとおり、前記Ｓ／Ｐ変換回
路、前記マッピング変換回路、前記差動符号化マッピン
グ回路、前記フィルタ、及び前記切替手段の機能をディ
ジタル信号で処理するので、遅延検波用の差動符号化用
π／４シフトＱＰＳＫ変調器を用いて、容易に絶対同期
検波用のπ／４シフトＱＰＳＫ変調器を実現することが
できるという効果を奏する。
ＳＫ変調器は、以上説明したとおり、前記Ｓ／Ｐ変換回
路、前記マッピング変換回路、前記差動符号化マッピン
グ回路、前記フィルタ、及び前記切替手段の機能をディ
ジタル信号で処理するので、遅延検波用の差動符号化用
π／４シフトＱＰＳＫ変調器を用いて、容易に絶対同期
検波用のπ／４シフトＱＰＳＫ変調器を実現することが
できるという効果を奏する。
【図１】 この発明の実施の形態１の構成を示すブロッ
ク図である。
ク図である。
【図２】 この発明の実施の形態１のデータ変換テーブ
ルを示す図である。
ルを示す図である。
【図３】 この発明の実施の形態２の構成を示すブロッ
ク図である。
ク図である。
【図４】 この発明の実施の形態３の構成を示すブロッ
ク図である。
ク図である。
【図５】 従来の差動符号化用π／４シフトＱＰＳＫ変
調器の構成を示すブロック図である。
調器の構成を示すブロック図である。
１ Ｓ／Ｐ変換回路、２ 差動符号化マッピング回路、
３ 波形整形用ＬＰＦ、４ 波形整形用ＬＰＦ、５ 直
交変調器、６ マッピング変換回路、７ セレクタ。
３ 波形整形用ＬＰＦ、４ 波形整形用ＬＰＦ、５ 直
交変調器、６ マッピング変換回路、７ セレクタ。
Claims (5)
- 【請求項１】 入力されたシリアル送信データをパラレ
ル送信データに変換するＳ／Ｐ変換回路と、前記パラレ
ル送信データを入力として位相平面上の差動符号化用π
／４シフトＱＰＳＫ変調方式に対応したマッピング点に
相当するＩＱ信号を生成する差動符号化マッピング回路
と、この差動符号化マッピング回路の出力を波形整形す
るフィルタと、このフィルタの出力を位相変調して変調
波信号を出力する直交変調器とを備えたπ／４シフトＱ
ＰＳＫ変調器において、 さらに、前回のパラレル送信データ及び今回のパラレル
送信データに基づいて前記差動符号化マッピング回路の
入力データを出力するマッピング変換回路を備えたこと
を特徴とするπ／４シフトＱＰＳＫ変調器。 - 【請求項２】 前記マッピング変換回路は、前記パラレ
ル送信データを絶対同期検波用π／４シフトＱＰＳＫ変
調したときに位相平面上のとるべきマッピング点を、前
記差動符号化用マッピング回路においてマッピングさせ
るための２進データを生成することを特徴とする請求項
１記載のπ／４シフトＱＰＳＫ変調器。 - 【請求項３】 さらに、前記Ｓ／Ｐ変換回路又は前記マ
ッピング変換回路と前記差動符号化マッピング回路とを
切り替えて接続する切替手段を備えたことを特徴とする
請求項１又は２記載のπ／４シフトＱＰＳＫ変調器。 - 【請求項４】 前記Ｓ／Ｐ変換回路、前記マッピング変
換回路、前記差動符号化マッピング回路、及び前記フィ
ルタの機能をディジタル信号で処理することを特徴とす
る請求項１又は２記載のπ／４シフトＱＰＳＫ変調器。 - 【請求項５】 前記Ｓ／Ｐ変換回路、前記マッピング変
換回路、前記差動符号化マッピング回路、前記フィル
タ、及び前記切替手段の機能をディジタル信号で処理す
ることを特徴とする請求項３記載のπ／４シフトＱＰＳ
Ｋ変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17687396A JP3259001B2 (ja) | 1996-07-05 | 1996-07-05 | π／４シフトＱＰＳＫ変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17687396A JP3259001B2 (ja) | 1996-07-05 | 1996-07-05 | π／４シフトＱＰＳＫ変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1023090A true JPH1023090A (ja) | 1998-01-23 |
| JP3259001B2 JP3259001B2 (ja) | 2002-02-18 |
Family
ID=16021284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17687396A Expired - Fee Related JP3259001B2 (ja) | 1996-07-05 | 1996-07-05 | π／４シフトＱＰＳＫ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259001B2 (ja) |
-
1996
- 1996-07-05 JP JP17687396A patent/JP3259001B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3259001B2 (ja) | 2002-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757858A (en) | Dual-mode digital FM communication system | |
| AU712195B2 (en) | Spread spectrum communications system | |
| US5930299A (en) | Digital modulator with compensation and method therefor | |
| EP0716526B1 (en) | Method of producing modulating waveforms with constant envelope | |
| GB2277010A (en) | Generation and demodulation of modulated carrier signals | |
| JPH05508282A (ja) | デジタル変調回路 | |
| EP0909067A1 (en) | Modulator and modulation method | |
| US5844943A (en) | Method and converter for converting rectangular signals to phase signals | |
| US6091781A (en) | Single sideband transmission of QPSK, QAM and other signals | |
| JPH0270136A (ja) | 直接拡散変調装置 | |
| JP3601713B2 (ja) | 通信システムおよびそれに用いる受信機 | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| JPH0884165A (ja) | π／４−ＤＱＰＳＫ位相状態エンコーダ／デコーダ、およびπ／４−ＤＱＰＳＫ送信器、およびπ／４−ＤＱＰＳＫ受信器、およびπ／４−ＤＱＰＳＫ送受信システム | |
| US6101225A (en) | Method and apparatus for performing a modulation | |
| JP3259001B2 (ja) | π／４シフトＱＰＳＫ変調器 | |
| JPH0831886B2 (ja) | 送信装置 | |
| US5077757A (en) | System for synthesizing a modulated signal | |
| CA1178665A (en) | Method and apparatus for converting binary information into a high density single-side band signal | |
| JPH06311507A (ja) | 差動符号化４分位相遷移変調方法及びその装置 | |
| WO2002060146A1 (en) | Method of implementing modulation and modulator | |
| JP2998625B2 (ja) | デジタル／アナログ共用変調器 | |
| JPH11168518A (ja) | 一定振幅変調器 | |
| JP2002300224A (ja) | 受信装置 | |
| JPH05304542A (ja) | 復調方法及び復調器 | |
| EP1213889A1 (en) | Waveform generator for use in quadrature modulation (I/Q) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |