JPH10229404A

JPH10229404A - セルスイッチ

Info

Publication number: JPH10229404A
Application number: JP3062097A
Authority: JP
Inventors: Hiroo Suzuki; 裕生鈴木; Osamu Ishida; 修石田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1997-02-14
Filing date: 1997-02-14
Publication date: 1998-08-25

Abstract

(57)【要約】【課題】スケジューリングを行うのにかかる処理時間
に関わらずスループットを高めることができ、さらに方
路切替手段の切り替えのために必要なガードタイムの付
与によるスループットの低下を低減できるセルスイッチ
を実現する。【解決手段】各入力セルバッファ手段において、同じ
宛先をもつセルを複数個集めてブロック化するセル振り
分け手段を有する。さらに、競合制御手段において、高
スループットを得るためのスケジューリングを、セル単
位ではなく、ブロック単位で行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各入力ポート側に
セルバッファを有する入力バッファ型のセルスイッチに
関する。

【０００２】

【従来の技術】入力バッファ型セルスイッチでは、異な
る入力ポートのセルが同時に同じ出力ポートに出力され
て生じる衝突を回避するための競合制御が行われる。図
１５は、Ｌ入力Ｎ出力の入力バッファ型セルスイッチの
基本構成を示す。ここで、Ｌ，Ｎは２以上の整数であ
る。

【０００３】図において、１１〜１Ｌは入力ポート、２
１〜２Ｌは入力セルバッファ手段、５０はＬ×Ｎスイッ
チ、６０は競合制御手段、７１〜７Ｌは出力ポートであ
る。各入力セルバッファ手段２ｉ（ｉは１〜Ｌの整数）
は、入力ポート１ｉから到着するセルを蓄積するセルバ
ッファ３ｉと、そこからのセルの読み出しを制御するセ
ルバッファ制御手段４ｉとにより構成される。

【０００４】入力ポート１ｉに伝搬されてきたセルは、
入力セルバッファ手段２ｉ内のセルバッファ３ｉに蓄積
される。競合制御手段６０は、セルバッファ３１〜３Ｌ
に蓄積されているセルの宛先から、あらかじめ定められ
たアルゴリズムに基づき、同じ出力ポートへ同時にセル
が送出されないように競合制御を行い、セルバッファ３
１〜３Ｌからそれぞれ送出するセルを決定する。その結
果に基づいて、Ｌ×Ｎスイッチ５０の方路を切り替え、
かつセルバッファ制御手段４１〜４Ｌによりセルバッフ
ァ３１〜３Ｌからそれぞれ対応するセルを読み出してＬ
×Ｎスイッチ５０に送出する。これにより、所望のセル
を任意の入力ポートから所定の出力ポートに送り出すこ
とができる。

【０００５】入力バッファ型セルスイッチでは、競合制
御のアルゴリズムによりスループットが変化するという
特徴をもつ。たとえば、セルバッファ３１〜３Ｌに蓄積
された先頭のセルのうち、たまたま同じ宛先のセルが複
数個ある場合には、その中でどれかひとつを無作為に選
び、残りのセルは次の競合まで待つという単純なアルゴ
リズムを用いると、スループットが58％に制限されるこ
とが文献１（Karol etal., "Input versus Output Queu
eing on a Space-Division Packet Switch",IEEE Tran
s. on Commum., vol.COM-35, Dec., 1987, pp.1347-135
6) に報告されている。すなわち、セルバッファ３ｉへ
のセル到着順にセルを方路切替手段に送出するような単
純なアルゴリズムでは、競合制御の結果送出できないセ
ルおよびその２番目以降に蓄積されたセルは次の競合ま
でセルバッファ内に待たせるので、スループットの低下
が生じる。したがって、58％以上の高スループットを得
るためには、文献２（Matsunaga et al.,"A 1.5Gb/s 8
×8 Cross-Connect SwitchUsing a Time Reservation A
lgorithm",IEEE J.Select. Areas Commun., vol.9,no.
8, Oct., 1991, pp.1308-1317 ）、または文献３（Akat
a et al.,"An InputBuffering ATM Switch Using a Tim
e-Slot Scheduling Engine ", NEC Res. & Develop., v
ol.33, no.1, Jan., 1992, pp.64-72）にあるように、
セルの送出順序を入れ替えるスケジューリングアルゴリ
ズムを使用する必要がある。

【０００６】図１６は、スケジューリングの概念を示
す。この方法は、各セルバッファ３ｉに蓄積された複数
個のセルの宛先について、先頭のセルからｋ番目（ｋは
２以上の整数）のセルまでの範囲で検索し、異なる入力
ポートから同じ出力ポートにセルを同時に送出しないよ
うに、各セルバッファ３ｉ内でセルの送出順序を入れ替
えることでスループットを高めるものである。このよう
なスケジューリングアルゴリズムを用いると、90％以上
のスループットを達成できることが前記の文献２，３で
報告されている。このときの達成可能なスループット
は、スケジューリングアルゴリズムとｋの値で決まるの
で、高スループットを得るには、複雑なスケジューリン
グアルゴリズムを用い、さらにその検索範囲（ｋの値）
を大きくとる必要がある。

【０００７】

【発明が解決しようとする課題】ところで、スケジュー
リングを行うには、セルの宛先を順次検索しなければな
らず、単純なアルゴリズムを用いた場合に比べて必要な
処理時間は長くなる。特に、高スループットを得るため
に検索範囲（ｋの値）を大きくとった場合に、それに伴
う処理時間の増大が避けられなかった。例えば、１セル
周期分のスケジューリングを行うのにかかる処理時間が
１セル送出時間より長くなると、処理が終了するまでは
次にどのセルを送出するか決定できないので、図１７に
示すようにスループットが低下することになる。したが
って、高スループットを得るには、１セル送出時間内に
１セル周期分の処理を終えることが必要不可欠であり、
高いセルレート（１セル送出時間の短縮）にも対応する
には、処理時間の低減が課題となる。そのためには、検
索範囲（ｋの値）を低減できることが望ましい。また、
根本的な解決のためには、１セル送出時間より１セル周
期分のスケジューリングを行うのにかかる処理時間が長
いときでも、スループットが低下しない競合制御方式を
備えたセルスイッチを実現する必要がある。

【０００８】さらに、方路切替手段として光スイッチを
用いる場合には、高速切替可能な光スイッチでも現状で
は切替時間が数ナノ秒程度以上かかるものが多いので、
セルレートが高いほどスループットが低下するという問
題もある。なぜなら、例えばポートあたりのセルレート
が 100Ｍセル／ｓ程度（ＡＴＭセルを仮定すると、１セ
ル送出時間＝約10ｎｓ）に対して、光スイッチの切替時
間に10ｎｓかかれば、図１８のようにスループットは約
半分に低下するからである。また、光スイッチの切替時
間だけでなく、光スイッチを切り替えるための同期確立
時間も無視できないことから、光スイッチを用いる場合
には、このようなガードタイム（光スイッチの切替時間
＋同期確立時間）の付与によるスループットの低下を抑
えることが第２の課題である。

【０００９】本発明は、スケジューリングを行うのにか
かる処理時間に関わらずスループットを高めることがで
き、さらに方路切替手段の切り替えのために必要なガー
ドタイムの付与によるスループットの低下を低減できる
セルスイッチを提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明のセルスイッチ
は、各入力セルバッファ手段において、同じ宛先をもつ
セルを複数個集めてブロック化するセル振り分け手段を
有することを第１の特徴とする。そして競合制御手段に
おいて、高スループットを得るためのスケジューリング
を、セル単位ではなく、ブロック単位で行うことを第２
の特徴とする。これにより、スケジューリングにかかる
処理時間の制限を緩和できる。

【００１１】すなわち、図２に示すように、１セル送出
時間＜処理時間となる場合には、１ブロック送出時間≧
処理時間となるようなブロックの長さｍ（ｍは２以上の
整数、図２ではｍ＝３）を選択すれば、高いセルレート
（１セル送出時間の短縮）にもスループットを低下させ
ることなく、スケジューリングを行うことが可能とな
る。

【００１２】また、光スイッチを用いる場合には、光ス
イッチの切り替えのためにガードタイムを付与しなけれ
ばならないので、光スイッチの切替頻度を減らす必要が
ある。ブロックの長さｍを増加させれば、図３に示すよ
うに光スイッチの切替頻度をセル単位からブロック単位
（ｍセル送出時間に相当）に減らせるので、ガードタイ
ムに起因するスループットの低下を抑えることができ
る。図３ではガードタイム＝１セル、ｍ＝５の場合を示
す。

【００１３】さらに、本発明のセルスイッチは、ブロッ
ク化とスケジューリングを巧妙に組み合わせることで、
前記のような利点だけでなく、ブロックの送出順序入替
に必要な検索範囲の低減も可能になる。これはスケジュ
ーリングにかかる処理時間を短縮する効果をもたらす。

【００１４】

【発明の実施の形態】図１は、本発明のセルスイッチの
実施形態を示す。ここでは、４入力４出力のセルスイッ
チについて示す。図において、１１〜１４は入力ポー
ト、２１〜２４は入力セルバッファ手段、７０は４×４
スイッチ、６０は競合制御手段、７１〜７４はは出力ポ
ートである。入力セルバッファ手段２ｉ（ｉ＝１，２，
３，４）は、セル振り分け手段５ｉとセル振り分け制御
手段６ｉとにより構成される。

【００１５】入力ポート１ｉに伝搬されてきたセルは、
セル振り分け手段５ｉに入力される。セル振り分け手段
５ｉでは、セルの宛先を判別し、同じ宛先をもつセルご
とにセルを複数個集めたブロックを生成する。一方、競
合制御手段６０は、セル振り分け手段５ｉ内に生成され
るブロックの宛先をもとに、あらかじめ定められたスケ
ジューリングアルゴリズムに基づき、次に送出するブロ
ックを決定する。その結果に基づいて、４×４スイッチ
７０の方路を切り替え、かつセル振り分け制御手段６ｉ
はセル振り分け手段５ｉ内からそれぞれ対応するブロッ
クを読み出すことで、所望の出力ポート７１〜７４へブ
ロックが送出される。

【００１６】図４は、セル振り分け手段５ｉの第１の構
成例を示す。図において、８ｉはセルの宛先判別手段、
９ｉはセルバッファ、１０ｉはメモリコントローラであ
る。各部の動作について簡単に説明する。宛先判別手段
８ｉは、入力ポート１ｉに伝搬されてきたセルの宛先を
判別し、その結果をメモリコントローラ１０ｉに送る。
メモリコントローラ１０ｉは、その宛先から同じ宛先を
もつセルを複数個集めたブロックを生成するために、セ
ルバッファ９ｉのどのアドレスにセルを書き込むかを決
定し、そのアドレス管理を行う。これらの操作を入力ポ
ート１ｉに伝搬されてきたセルについて順次行う。

【００１７】メモリコントローラ１０ｉによるブロック
の生成方法について詳細に説明する。１ブロックが、最
大でｍ個（ここではｍ＝４）の同じ宛先のセルを格納可
能なときには、図５に示すようにセルバッファ９ｉが、
先頭からｍ番目、（ｍ＋１）番目から２ｍ番目、（２ｍ
＋１）番目から３ｍ番目、…というように、ｍセル分ず
つ同じ宛先のセルを格納できるように、メモリコントロ
ーラ１０ｉがそのアドレスを管理する。したがって、メ
モリコントローラ１０ｉが、宛先判別手段８ｉからセル
の宛先の情報を得たときには、まずそれと同じ宛先のブ
ロックがセルバッファ９ｉ内にすでに生成されているか
どうかを判断する。そして、そのブロックが生成されて
いないか、あるいは生成されていたとしてもすでにｍセ
ル分同じ宛先のセルが格納されている場合には、（ｐ・
ｍ＋１）番目にセルを書き込んで新しいブロックを生成
する（ｐは０以上の整数）。

【００１８】なお、ｐはまだセルが書き込まれていない
アドレスのうち、最小となるものを選ぶ。すなわち、セ
ルバッファ９ｉの先頭から順次ブロックを生成する。ま
た、メモリコントローラ１０ｉがセルの宛先の情報を得
たときに、それと同じ宛先のブロックがセルバッファ９
ｉに生成されており、かつそのブロック内に空きがある
場合には、その空きの先頭にセルを書き込む。したがっ
て、この場合には新たなブロックは生成されない。

【００１９】以上のブロック生成方法を具体例で示すと
図６のようになる。図６は、ｍ＝４のときの例であり、
(a)の状態にあるセルバッファ９ｉの (b)〜(d) のケー
スにおける動作例を示す。 (b) 到着したセルと同じ宛先“２”のブロックが生成さ
れていないので、新しいブロックを生成する。

【００２０】(c) 到着したセルと同じ宛先“４”のブロ
ックが生成されていても空きがないので、新しいブロッ
クを生成する。 (d) 到着したセルと同じ宛先“３”のブロックが生成さ
れていて、かつ空きがあるので、そのブロックの空きに
セルを書き込む。このように、 (b)または(c) の場合には新たにブロック
が生成される。セルバッファの最後までブロックが生成
されたときは、再び先頭からセルを書き込んで新たにブ
ロックを生成すればよい。ただし、セルを書き込みたい
アドレスに、まだ送出していないブロックがある場合に
は、その新しく到着するセルを廃棄する。なお、図６
(a) 中の宛先“１”のブロックのように、少なくともセ
ルをひとつ含んでいればそれ以上が空きでも１ブロック
としてみなす。

【００２１】次に、生成されたブロックの競合制御方法
の概念について図７を参照して説明する。メモリコント
ローラ１０ｉは、セルバッファ９ｉで生成されたブロッ
クの宛先を、先頭のブロックからｋ′個分（ｋ′は２以
上の整数）まとめて（ｋ′×ｍ）セル送出セル時間周期
で競合制御手段６０に送る。セルバッファ９ｉにｋ′個
未満のブロックしか生成されていない場合は、そのすべ
ての宛先を送出する。競合制御手段６０では送られてき
た複数個のブロックの宛先をもとに、異なるセル振り分
け手段から同じ宛先のブロックを同時に送出せず、かつ
高スループットが得られるようにブロックの送出順序入
替を行う。この送出順序入替の方法は、後述するスケジ
ューリングアルゴリズムによって決まる。本実施形態で
は、（ｋ′×ｍ）セル送出セル時間分の送出順序入替の
結果がメモリコントローラ１０ｉに送られると、メモリ
コントローラ１０ｉは、セルバッファ９ｉの対応するア
ドレスからブロック化されたセルを連続して読み出す。

【００２２】次に、スケジューリングアルゴリズムにつ
いて詳細に説明する。ここでは、ブロックの送出可能な
一番早い時刻を予約するアルゴリズムを用いる場合につ
いて図８を参照して説明する。メモリコントローラ１０
ｉから競合制御手段６０に送られてきたブロックの宛先
は、図８(a) の通りとする（ｋ′＝４の場合）。例え
ば、セルバッファ９１には、宛先“１”，“３”，
“２”，“４”のブロックが順に形成されているとす
る。セルバッファ９４のブロックの宛先が２つしかない
のは、セルバッファ９４には２つのブロックしか生成さ
れていないことを意味する。

【００２３】いま、セルバッファ９１〜９４間での競合
における優先順位を高い順に９１→９２→９３→９４と
する。まず、セルバッファ９１〜９４の先頭にあるブロ
ックについて、優先順位が高いセルバッファで生成され
ているブロックから送出する時刻を予約する。ブロック
を送出可能な一番早い時刻を予約していき、最終的には
（ｋ′・ｍ）セル送出時間分（最大ｍセルからなるブロ
ックｋ′個分）の時刻予約表を作成する。ここで、セル
バッファ９ｉからブロックを送出可能な条件とは、時刻
予約表においてブロックを送出したい時刻が空いてい
て、かつ同時刻に同じ宛先のブロックがセルバッファ９
ｊ（ｊ＝１，２，３，４、ｉ≠ｊ）から送出されないこ
とである。したがって、このスケジューリングアルゴリ
ズムによりセルバッファ９１〜９４の先頭にあるブロッ
クの時刻予約を行うと、時刻予約表は図８(b) のように
なる。セルバッファ９１とセルバッファ９４でブロック
の宛先“１”が重なるので、優先順位のより高いセルバ
ッファ９１のブロックが優先され、セルバッファ９４の
宛先“１”のブロックは時刻が繰り下げられる。

【００２４】次に２列目の時刻予約を行うと、図８(c)
のようになる。セルバッファ９２の宛先“１”のブロッ
クは、同時刻にセルバッファ９４から同じ宛先のブロッ
クが送出されることになっているので、時刻が繰り下げ
られる。また、セルバッファ９４の宛先“３”のブロッ
クは一番最初の時刻で送出可能なので、送出順序が入れ
替わる。以下同様に３列目、４列目の時刻予約を行う
と、結果的に図８(d) のような時刻予約表ができる。こ
の時刻予約表に従い、セルバッファ９１〜９４からブロ
ックを送出する。空きのところはブロックを送出しない
で待つことになる。ブロック内で空きがあるときも空き
セル分の時間待たなければならない。

【００２５】なお、図８(d) 中のセルバッファ９２の宛
先“４”のブロックのように（ｋ′・ｍ）セル送出時間
内に送出できないブロックについては、次のスケジュー
リングのときに、このブロックの宛先を含めた新たな４
つのブロックの宛先により再度同様のスケジューリング
を行う。そのとき、優先順位は９２→９３→９４→９１
というようにサイクリックに変える。これは、セルバッ
ファ９１〜９４間の競合における公平性を保つためであ
る。前述した時刻予約表に従い、ブロックの送出を開始
すると同時に次のスケジューリングを始める。

【００２６】このようにブロック化とスケジューリング
を組み合わせることにより、スループットの向上、
セル単位に検索する場合に比べて検索範囲（ｋ′の値）
の低減、スケジューリングにかかる処理時間の制限緩
和という３つの利点がある。さらに光スイッチを用いる
場合には、ガードタイムの付与によるスループット低下
を抑える効果もある。

【００２７】これらの効果をシミュレーションにより定
量的に評価した結果を示す。シミュレーション時間は10
⁶セル時間とし、トラヒックはランダムパターンとし
た。図９は、Ｌ（入力ポート数）＝Ｎ（出力ポート数）
＝16、ブロックの長さｍ＝８、ｋ′＝８，16，24のとき
のスループットと、セルバッファでのブロック（または
セル）の平均待ち時間との関係を示す。この図でそれぞ
れの場合にスループットを上げていくと平均待ち時間が
急激に上昇する。その時のスループットがそれぞれの条
件におけるスループットの上限値となる。セル単位でか
つスケジューリングを行わないとスループットは58％に
制限されるのに対し、ブロック単位でスケジューリング
を行うと、ｋ′＝16で90％程度のスループットを達成す
ることが可能となる。図９中のｋ′＝24のときのよう
に、ｋ′を大きくするに従って高スループットが得られ
ることがわかる。

【００２８】また、ブロック化することにより、トラヒ
ックのランダム性が失われ、ブロックの生成パターンに
周期性が生じることがわかった。図１０に同じ宛先をも
つブロック（またはセル）間の間隔について分布を調べ
た結果を示す。横軸は、同じ宛先をもつブロック（また
はセル）が何ブロック分（何セル分）離れているかを表
し、縦軸はそれが全体に占める割合を表す。

【００２９】これにより、同じ宛先をもつブロックが出
力ポート数Ｎに等しい間隔で生成されやすい傾向にある
ことが明らかになった。シミュレーションの結果はｍ＝
８，Ｌ＝Ｎ＝８，16, 32の場合を示す。比較のために、
ブロック化しない場合（セル単位の場合）の結果につい
ても点線で示した。図１０に示すように、ブロック化し
た場合は、Ｎブロック周期で同じ宛先のブロックが存在
する割合が非常に高くなることがわかる。このようなブ
ロックの生成パターンの周期性を利用すると、ブロック
化しない場合に比べて、同じスループットを達成するた
めの検索範囲（ｋ′の値）を低減でき、ｋ′＝Ｎとすれ
ばよい。

【００３０】そこでＬ＝Ｎ＝４，８の場合について、
ｋ′＝Ｎとし、達成可能なスループットとセルバッファ
でのブロック（またはセル）の平均待ち時間との関係を
調べた結果を図１１に示す。実線はブロック単位（ブロ
ックの長さｍ＝８）でスケジューリングを行った場合、
点線はセル単位でスケジューリングを行った場合の結果
である。これによりブロック化したときには、検索範囲
（ｋ′の値）は、出力ポート数Ｎに等しくとれば85％以
上の高スループットが得られ、セル単位でスケジューリ
ングを行う場合に比べて少ない検索範囲ですむことがわ
かる。このような検索範囲の低減により、スケジューリ
ングにかかる処理時間の短縮が期待できる。また処理時
間の短縮ができれば、ある一定時間内でより複雑な処理
が可能となるため、さらにスループットの向上を図るこ
とができる可能性がある。

【００３１】また、光スイッチを用いる場合には、ガー
ドタイム（光スイッチの切替時間＋同期確立時間）の影
響を加味する必要がある。ガードタイム＝１セル送出時
間と仮定し、ブロックの長さｍを変化させたときの最大
スループットを求めた結果を図１２に示す（Ｌ＝Ｎ＝1
6，ｋ′＝16）。ここで、最大スループットとは10⁶セ
ル時間においてセルの廃棄が起こらない最大スループッ
トを表す。ブロックの長さｍを大きくすればするほど、
ガードタイムの付与による影響を低減できることがわか
る。

【００３２】以上説明した実施形態では、４入力４出力
のセルスイッチについて説明したが、同様に一般的なＬ
入力Ｎ出力のセルスイッチを構成することができる
（Ｌ，Ｎは２以上の整数）。図１３は、本発明によるＬ
入力Ｎ出力セルスイッチの構成例を示す。図１に示す構
成と同一機能を有するものは同一符号を付す。また、Ｌ
×Ｎスイッチ５０は電気スイッチまたは光スイッチのい
ずれの構成でもよい。

【００３３】また、本発明の特徴であるセル振り分け手
段５ｉの構成は、同じ宛先のセルを到着順に集め、連続
して送出できればどのような構成でもよい。図１４は、
セル振り分け手段５ｉの第２の構成例を示す。図におい
て、８ｉは宛先判別手段、２０ｉは１×Ｎスイッチ、９
ｉ１〜９ｉＮはセルバッファ、３０ｉはＮ×１スイッ
チ、４０ｉは１×Ｎスイッチ２０ｉおよびＮ×１スイッ
チ３０ｉとセルバッファ９ｉ１〜９ｉＮを制御してブロ
ックを生成・送出する制御手段である。

【００３４】入力ポート１ｉに伝搬されてきたセルの宛
先を宛先判別手段８ｉで判別し、結果を制御手段４０ｉ
に送る。制御手段４０ｉは、その結果をもとに１×Ｎス
イッチ２０ｉを切り替えることで同じ宛先をもつセルご
とにまとめる。すなわち、各セルバッファ９ｉｊには同
じ宛先のセルのみが蓄積され、ブロックが生成される。
図外の競合制御手段６０は、セルバッファ９ｉ１〜９ｉ
Ｎで生成されたブロックの宛先をもとに競合制御を行
い、その結果に基づいて制御手段４０ｉがＮ×１スイッ
チ３０ｉを切り替え、対応するブロックをセルバッファ
９ｉ１〜９ｉＮのいずれかから読み出してブロックを送
出する仕組みになっている。

【００３５】また、上記の実施形態では、ブロックの競
合制御方法として、複数個（ｋ′個）のブロックの宛先
を一括して競合制御手段６０に、（ｋ′・ｍ）セル送出
時間周期で送る方法について説明したが、その他の方法
をとってもよい。例えば、ｍセル送出時間周期で送って
もよいし、新しいブロックが生成されるごとに、宛先を
競合制御手段６０に送るような方法でもよい。ただし、
宛先を送って競合結果をもらう回数が一括してやりとり
する場合より増えることになるので、そのやりとりの時
間が無視できないような場合には、上記の実施形態で採
用した一括して送る競合制御方法の方が有利である。

【００３６】また、スケジューリングアルゴリズムも送
出順序を入れ替えられる方法であればどのようなアルゴ
リズムでもよく、その検索範囲（ｋ′の値）も任意の値
でよい。さらに、上記の実施形態では、ｋ′個のブロッ
ク（ｍ個のセル）で送出順序を入れ替えた場合に、スケ
ジューリングの時間予約表を（ｋ′・ｍ）セル送出時間
分としたが、それ以上の時刻まで予約可能としてもよ
い。

【００３７】

【発明の効果】以上説明したように、本発明のセルスイ
ッチは、入力セルバッファ手段に、同じ宛先をもつセル
を複数個集めてブロック化するセル振り分け手段と、ブ
ロック単位での競合制御の結果に基づきブロックの読み
出しを制御するセル振り分け制御手段とを備えることに
より、ブロック単位で、すなわち同じ宛先のセルを複数
個連続して送出することが可能となる。

【００３８】これにより、スケジューリングをセル単位
からブロック単位に行えばよいので、処理時間の制限を
１セル送出時間内から１ブロック送出時間（ｍセル送出
時間）内へと緩和できる。ｍは２以上の整数値をとれる
ので、高いセルレート（１セル送出時間の短縮）にも対
応可能であり、スケジューリングによる高スループット
を達成することが可能となる。また、ブロック化するこ
とで、送出順序入れ替えに必要な検索範囲の低減を図る
ことができるので、スケジューリングにかかる処理時間
そのものを短縮することができる効果もある。

【００３９】さらに、方路切替手段として光スイッチを
用いる場合には、セルレートが上がると無視できなくな
るガードタイム（光スイッチの切替時間＋同期確立時
間）の付与によるスループットの低下を抑えることがで
きる効果も得られる。ブロックの長さｍが大きいほどそ
の効果も大きい。もちろんこの場合にも、高スループッ
トを達成するスケジューリングを行うことができる。

【００４０】したがって、方路切替手段やスケジューリ
ングにかかる処理時間に無関係で、かつセルレートが上
がっても高スループットを達成できるセルスイッチを実
現することができる。

【図面の簡単な説明】

【図１】本発明のセルスイッチの実施形態を示す図。

【図２】ブロック化による処理時間の制限緩和を説明す
る図。

【図３】ブロック化による光スイッチの切替頻度低減を
説明する図。

【図４】セル振り分け手段の第１の構成例を示す図。

【図５】メモリコントローラの役割を説明する図。

【図６】ブロック生成方法を具体例に説明する図。

【図７】ブロックの競合制御方法の概念を説明する図。

【図８】スケジューリングによる時刻予約表の作成方法
を説明する図。

【図９】スケジューリングによるスループット向上を説
明する図。

【図１０】セルおよびブロックの生成パターンを説明す
る図。

【図１１】ブロック化による検索範囲の低減を説明する
図。

【図１２】ブロック化によるガードタイムの影響低減を
説明する図。

【図１３】本発明によるＬ入力Ｎ出力セルスイッチの構
成例を示す図。

【図１４】セル振り分け手段の第２の構成例を示す図。

【図１５】Ｌ入力Ｎ出力の入力バッファ型セルスイッチ
の基本構成を示す図。

【図１６】スケジューリングの概念を説明する図。

【図１７】処理時間＞１セル送出時間のときのスループ
ット低下を説明する図。

【図１８】ガードタイム（光スイッチ切替時間等）の付
与によるスループット低下を説明する図。

【符号の説明】

１１〜１４，１ｉ，１Ｌ入力ポート２０ｉ１×Ｎスイッチ２１〜２４，２ｉ，２Ｌ入力セルバッファ手段３０ｉＮ×１スイッチ３１〜３Ｌセルバッファ４０ｉ制御手段４１〜４Ｌセルバッファ制御手段５０Ｌ×Ｎスイッチ５１〜５４，５ｉ，５Ｌセル振り分け手段６０競合制御手段６１〜６４，６ｉ，６Ｌセル振り分け制御手段７０４×４スイッチ７１〜７４，７ｉ，７Ｎ出力ポート８１〜８４，８ｉ宛先判別手段９１〜９４，９ｉ１〜９ｉＮセルバッファ１０１〜１０４メモリコントローラ

Claims

【特許請求の範囲】

【請求項１】複数Ｌ個の入力ポートに到達するセルを
それぞれ一時的に蓄積する複数Ｌ個の入力セルバッファ
手段と、前記各入力セルバッファ手段から読み出されたセルを複
数Ｎ個の出力ポートのうち所定の出力ポートに送出する
方路切替手段と、前記各入力セルバッファ手段から同一の出力ポートに同
時にセルが送出されないようにセルの送出順序を制御す
る競合制御手段とを備えたセルスイッチにおいて、前記入力セルバッファ手段は、同じ宛先をもつセルを複数ｍ個集めてブロック化するセ
ル振り分け手段と、ブロック単位での競合制御の結果に基づき、前記セル振
り分け手段からブロック化されたセルを連続して読み出
す制御を行うセル振り分け制御手段とを備え、前記競合制御手段は、前記各入力セルバッファ手段から各ブロックの宛先を入
力し、先頭のブロックから複数ｋ′個のブロックの検索
範囲で、ブロック単位の送出順序の入れ替えを認めるス
ケジューリングを行う構成であることを特徴とするセル
スイッチ。
【請求項２】ブロック単位の送出順序の入れ替えに必
要な宛先検索に用いるブロック数ｋ′は、出力ポート数
Ｎに等しい値であることを特徴とする請求項１に記載の
セルスイッチ。