JP3075327B2

JP3075327B2 - Ａｔｍスイッチ及びａｔｍスイッチング方法

Info

Publication number: JP3075327B2
Application number: JP3374694A
Authority: JP
Inventors: 浩一源田; 直明山中
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1993-03-03
Filing date: 1994-03-03
Publication date: 2000-08-14
Anticipated expiration: 2015-08-14
Also published as: JPH0715442A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル通信交換装置
に利用する。特に、ＡＴＭ（非同期転送モード）交換装
置のスループット改善技術に関する。

【０００２】

【従来の技術】ＡＴＭ（Asynchronous Transfer Mode：
非同期転送モード）は、高速広帯域の情報転送方式とし
て広く知られている。ＡＴＭでは伝送路およびスイッチ
を通過するすべての情報はセル（あるいはパケット）を
用いて転送される。ＡＴＭスイッチは、ＡＴＭ通信網に
設けられ入回線を介して到来するセルを入力し、ヘッダ
情報から宛先を読取り該当する出回線に送出するディジ
タル通信交換装置である。

【０００３】図２０を参照して従来例装置を説明する。
入回線１１０１〜１１０４（入回線の数Ｎ、ここではＮ
＝４）から入力されるセルは、入力バッファ１３０１〜
１３０４に一時蓄積された後、マトリクススイッチの入
線１６０１〜１６０４に読出される。マトリクススイッ
チは、それぞれ入力バッファ１３０１〜１３０４に一時
制御されたセルのヘッダに含まれる出力宛先情報をもと
に制御回路１０５０により制御され、出線１７０１〜１
７０４のいずれかに接続される。この出線１７０１〜１
７０４は出力バッファ１４０１〜１４０４に一時蓄積さ
れ、それぞれの出回線１２０１〜１２０４にその出回線
の速度で読出される。ここで、入力バッファ１３０１〜
１３０４の書込速度は入回線１１０１〜１１０４の速度
であるが、クロック信号発生回路１０２５の発生するク
ロック信号にしたがって、その書込速度のｍ倍の速度
（１＜ｍ≦Ｎ）で同一セルがマトリクススイッチに向け
て読出される。

【０００４】そして、入力バッファ１３０１から読出さ
れたセルが太い実線で表示するように、複数のクロスポ
イントを経由して出力バッファ１４０４に到達すると、
この出力バッファ１４０４から受領信号（ＡＣＫ）が送
出され、これが図の破線のようにセルの伝達と同じルー
トを逆進して入力バッファ１３０１に達する。そうする
と入力バッファ１３０１ではセルの読出を停止する。

【０００５】この技術については、本願出願人の先願
（特願平５−７９１９号、本願出願時において未公開）
に詳しい記載がある。

【０００６】

【発明が解決しようとする課題】図２１はこの従来例装
置の動作を説明するタイムチャートである。内部周期
（ｔ）は入力バッファの書込周期（Ｔ）のｍ分の１の周
期であり、この内部周期（ｔ）の期間にセルが入力バッ
ファから出力バッファに達し、受領信号（ＡＣＫ）が出
力バッファから入力バッファに達することが必要である
ことを示す。そして、セルの送出が停止された後にも空
き時間ｔｇが必要であり、競合制御のためにこれだけの
時間を必要とすることになる。

【０００７】また、このような構成の装置は、入力バッ
ファの読出速度およびスイッチの動作速度が、入力バッ
ファの書込速度のｍ倍であり、ｍ≧Ｎにすればスイッチ
内では衝突がなくなる。衝突を回避するためには、Ｎの
数（入回線の数）が大きくなるにしたがってスイッチの
動作速度をＮに比例して大きくしなければならない。こ
のｍを大きくする、つまりスイッチの動作速度を大きく
すれば、そのハードウエアは高価になるとともに、ｎの
値が大きすぎると適応できるハードウエアは得られなく
なる。このため１＜ｍ＜Ｎとしてｍの適当な値を選ぶこ
とにより一定率のセルを衝突で失うことを容認しなが
ら、回路の実現性および経済性のうえから合理的なスイ
ッチを設計することになる。

【０００８】本発明はこれを設計する過程で生まれた発
明であって、競合制御のための時間を短くするととも
に、スイッチの動作速度を小さく押えながら、衝突の確
率を小さくすることができるＡＴＭスイッチを提供する
ことを目的とする。

【０００９】

【課題を解決するための手段】本発明は、スイッチの制
御論理として、マトリクススイッチの一つのクロスポイ
ントにおいて、その出線（列線）の上流から到来するセ
ルを優先的にその出線に下流に向けて通過させ、そのク
ロスポイントの出線上流から到来するセルがないときに
その入線（行線）から到来するセルを出線下流に出力さ
せるという論理を導入することを特徴とする。そして、
受領信号（ＡＣＫ）は出力バッファから送出するのでは
なく、入線と出線を接続したクロスポイントから送出す
ることにして、その受領信号（ＡＣＫ）が返ってきた入
力バッファでは、繰り返し読出を停止させて、同一のセ
ルが複数回出力バッファに達するようなことがないよう
に制御する。

【００１０】入力バッファには、そのセル蓄積数にそれ
ぞれ閾値を設定しておき、セル蓄積数がその閾値を越え
たときには最先に蓄積されたセルから廃棄する構成とす
ることがよい。

【００１１】その出線（列線）の上流から到来するセル
を優先的にクロスポイントを通過させ、入線（行線）に
到来しているセルは出線（列線）の上流からのセルがな
くなるまで待たせるという点、および受領番号（ＡＣ
Ｋ）を入線と出線を接続したクロスポイントから送出す
る点が従来装置と異なる点である。

【００１２】

【作用】このような論理を導入することにより、スイッ
チ内部で一定のトラフィック整理が行われて、偶発的に
発生するセル衝突の可能性が小さくなる。ちなみに、入
回線数Ｎ＝１２８の規模のスイッチを設計する場合に、
スイッチの動作速度を４倍（ｍ＝４）とするときには衝
突の確率を１０^-2程度、同じく８倍（ｍ＝８）とすると
きには衝突の確率を１０^-5程度に抑えることができる。
本発明の装置ではリングアービタなどの競合制御を行う
必要がなく、その制御論理はきわめて単純化される。

【００１３】すなわち、上記の制御論理を導入すること
により、スループットのよい合理的な動作速度の経済的
なＡＴＭスイッチを得ることができる。

【００１４】

【実施例】本発明の第１実施例を図１を参照して説明す
る。図１は第１実施例のＡＴＭスイッチの構成図であ
る。

【００１５】この第１実施例は、４本の入回線（Ｎ＝
４）と４本の出回線（Ｍ＝４）とが収容される例であ
る。実際には入回線の数および出回線の数は例えば１２
８というような大きい数であるが、本発明の原理的な説
明を行うためにわかりやすくして、この第１実施例では
Ｎ＝４とする。

【００１６】このＡＴＭスイッチは、この４本の入回線
１０１〜１０４をそれぞれ入力とする４個の入力バッフ
ァ３０１〜３０４と、この４本の出回線をそれぞれ出力
とする４個の出力バッファ４０１〜４０４と、この入力
バッファ３０１〜３０４の読出出力を入線６０１〜６０
４とし、出力バッファ４０１〜４０４の書込入力を出線
７０１〜７０４として結合するマトリクススイッチ５
と、セル周期Ｔを示すセル周期信号９０１を入力バッフ
ァ３０１〜３０４に供給するセル周期信号発生回路２５
と、内部周期ｔを示す内部周期信号９０２を入力バッフ
ァ３０１〜３０４に供給する内部周期信号発生回路２６
とを備える。

【００１７】入力バッファ３０１〜３０４の読出速度、
出力バッファ４０１〜４０４の書込速度は入力バッファ
３０１〜３０４の書込速度のｍ倍（ただし１＜ｍ＜Ｎ）
である。いまｍを速度増加率ということにする。

【００１８】ここで本発明の特徴とするところの第一は
クロスポイントの制御論理にある。すなわち、各クロス
ポイント５１１〜５４４において、その出線（列線、図
の縦線）の上流から到来するセルを優先的にその出線の
下流に向けて通過させ、その入線（行線、図の横線）か
ら到来するセルについては、そのクロスポイントの出線
上流から到来するセルがないときに出線下流に出力する
ように制御することにある。

【００１９】特徴の第二は、入力バッファ３０１〜３０
４は、その書込側の１セル周期Ｔの間に同一セルを最高
ｍ回まで、周期ｔで繰り返して読出しているが、入線か
ら出線にセルを接続したクロスポイントは受領信号（Ａ
ＣＫ）を送出し、この受領信号（ＡＣＫ）を受信した入
力バッファはその繰り返し読出を停止する点にある。

【００２０】図２〜図４を用いてこのスイッチの動作を
ｍ＝３の場合を例として説明する。図２〜図４はこのス
イッチの出線７０３についてのクロスポイント５３１〜
５３４の部分構成図であり、図２は第一セルの読出タイ
ミングｔ＝ｔ₁の時、図３は第二セルの読出タイミング
ｔ＝ｔ₂の時、図３は第三セルの読出タイミングｔ＝ｔ
₃の時をそれぞれ示す。入力バッファ３０１，３０３お
よび３０４からそれぞれ読出されるセルＡ，Ｂ，Ｃがい
ずれも出線７０３から出力バッファ４０３に宛てられた
場合を示している。入力バッファ３０２にはセルがな
い。

【００２１】いま一つのセル周期（入回線のセル周期）
Ｔをｍ分割して、各入力バッファ３０１〜３０４はその
周期Ｔの間に最高ｍ回まで同一セルを読出して、その出
線６０１〜６０４に送出する。周期ｔ₁では図２に示す
ように出線７０３の最も上にあるクロスポイント５３１
でセルが入線から出線に接続され、その下流のクロスポ
イントでは上流からのセルを優先的に下流に通過させ
る。したがって、図２の太い実線のような通路でセルＡ
が出力バッファ４０３に転送された。このとき、クロス
ポイント５３１はＡＣＫを入力バッファ３０１に送出
し、入力バッファ３０１ではこれを受けて繰り返し読出
を停止する。これにより入線６０１のセルはなくなる。

【００２２】周期ｔ₂では図３に示すようにセルＡは読
出が停止されていて、最上のクロスポイント５３１には
セルがない。そうすると出線７０３ではクロスポイント
５３３のセルＢが最も上流にあることになり、入力バッ
ファ３０３からのセルＢが出線７０３に送出される。そ
の下流のクロスポイントではセルは上流からのものを優
先的に通過させるから、セルＢは図４の太い実線のよう
な通路で出力バッファ４０３に転送された。クロスポイ
ント５３３はＡＣＫを入力バッファ３０３に送り、入力
バッファ３０３はこれを受けて繰り返し読出を停止す
る。

【００２３】周期ｔ₃では図４に示すようにさらにその
下流のクロスポイント５３４にセルＣが到来し、このセ
ルＣが太い実線のような通路で出力バッファ４０３に転
送された。このような転送が実行されると、ｍ＝Ｎであ
るときには全部のセルが転送されるが、ｍ＜Ｎであると
きには、図の下段の入力バッファにあるセルは送出され
ることなく衝突廃棄される確率が高くなる。

【００２４】いま、負荷０．９のランダム・トラフィッ
クを仮定すると、最下段の入力バッファにあるセルの衝
突確率Ｂは図５のようになる。すなわち、最上流の衝突
確率はゼロとなり、下流ほど確率は大きくなる。最下流
のクロスポイントでの衝突の確率Ｂは、

【数１】ただし、ρ：負荷（０≦ρ≦１）Ｎ：スイッチ規模ｍ：速度増加率となる。これを計算した結果を図５に示す。図５は横軸
にスイッチ規模を入回線数Ｎで表示し、縦軸に衝突確率
Ｂを示す図である。図５からスイッチ規模を大きくして
もｍの値により衝突確率の増大率は小さいことがわか
る。ｍを４とするときにはＮ＝１２８のときに１０^-2程
度の衝突確率となり、ｍを８とするときには同じく１０
^-5程度の衝突率となることがわかる。

【００２５】図６は第１実施例のＡＴＭスイッチを構成
するクロスポイントの第一の例を示す図である。入力バ
ッファ３０ｉからは、セル６０ｉ−１とセルの存在を表
すフレーム信号６０ｉ−２とセルの出力宛先を表す出力
宛先信号６０ｉ−３とが並列に読出される。

【００２６】ここで、セル６０ｉ−１、フレーム信号６
０ｉ−２、出力宛先信号６０ｉ−３は先頭を揃えて出力
され、図７に示す様な波形を持つ。この例ではフレーム
信号６０ｉ−２は、セルが存在するときは最後の１ビッ
トのみローとし、セルを出力しないときは全てローレベ
ルとなる。又、出力宛先信号６０ｉ−３はｎ＝ｌｏｇ₂
Ｎ本の２値信号により出力宛先アドレスを示すもので、
内部周期ｔの間固定された値を示す。

【００２７】６０ｉは入力バッファ３０ｉとクロスポイ
ント５ｉｊとを接続しセル信号６０ｉ−１，フレーム信
号６０ｉ−２，出力宛先信号６０ｉ−３を伝える信号
線、７０ｊは同一列上の上流クロスポイントからのセル
およびフレームを伝える信号線、１４Ｂは信号線６０ｉ
から入力される出力宛先信号６０ｉ−３の示す出力宛先
がこのクロスポイント５ｉｊに予め指定された出力可能
な出力宛先と一致する時ハイレベルを出力するアドレス
フィルタ（ＡＦ）、２１Ｂはアドレスフィルタの出力信
号８０１と信号線７０ｊからのフレーム信号７０ｊ−１
とから出力セルを選択するための信号８０６を生成する
競合制御回路、２０Ｂは競合制御の生成信号８０６を基
に２入力から一方を選択し出力するセレクタ、８０１は
アドレスフィルタ１４Ｂと競合制御回路２１Ｂとを接続
する信号線、８０６は競合制御回路２１Ｂとセレクタ２
０Ｂとを接続する信号線である。

【００２８】アドレスフィルタ１４ＢはＮ＝１６の場合
図８に示す様な構成を持つ。ここで、ＲＢＳ−ｉは予め
定められた出力宛先を示す信号であり、１４Ｂ−１はＥ
ＸＯＲゲート、１４Ｂ−２は４入力ＮＯＲゲートであ
る。

【００２９】セレクタ２０Ｂは、競合制御回路２１Ｂの
出力信号８０６がローレベルの時、信号線７０ｊから入
力されるセル〈１〉を出力し、ハイレベルの時、信号線
６０ｉから入力されるセル〈２〉を出力する。

【００３０】競合制御回路２１Ｂは、アドレスフィルタ
１４Ｂの出力８０１と信号線７０ｊのフレーム信号７０
ｉ−１の反転値との積をとるＡＮＤ１５と、信号線６０
ｉのフレーム信号６０ｉ−２の反転値をＲ端子入力とし
Ｓ端子入力であるＡＮＤ１５の出力８０２が一度ハイレ
ベルとなると次回セル周期（Ｔ）まで出力がハイレベル
に固定されるＳＲラッチ１６と、から構成される。ＳＲ
ラッチは、セル周期Ｔ毎にローレベルに戻される。この
競合制御回路２１Ｂは、信号線７０ｊからのフレーム信
号がローレベルで、信号線６０ｉから入力されるセルの
出力宛先がアドレスフィルタ１４Ｂの有する宛先と一致
するときハイレベルを、その他はローレベルを信号線８
０６および信号線６ｉに出力するものである。

【００３１】このクロスポイント５ｉｊは、競合制御回
路２１Ｂで生成される信号を基に、上流クロスポイント
からのセルが存在するときこれを優先的に出力し、上流
クロスポイントからのセルが存在しないとき信号線６０
ｉから入力されるセルを出力する。

【００３２】図９は図６に示したクロスポイントの動作
を説明するタイムチャートである。スイッチ内部の速度
増加率ｍを２とし、信号線６０ｉから入力されるセル
〈２〉の出力宛先は全てアドレスフィルタ１４Ｂの出力
宛先と一致する場合である。セル周期Ｔ１は信号線６０
ｉからのみセルが入力される。アドレスフィルタ１４Ｂ
は出力宛先が同一であることを判断し、信号線８０１に
ハイレベルの信号を出力する。ＡＮＤ１５の出力は、ア
ドレスフィルタ１４Ｂの出力値８０１（ハイレベル）と
信号線７０ｊからのフレーム信号７０ｊ−１の反転値
（ハイレベル）との積となり、ハイレベルが出力される
（８０２）。この時ＳＲラッチ１６の出力８０６はハイ
レベルとなり、次のセル周期（Ｔ）までハイレベルを維
持する。セレクタ２０Ｂは、信号線８０６から入力され
る信号がローレベルの時７０ｊから入力されるセル
〈１〉を出力し、ハイレベルの時信号線６０ｉから入力
されるセル〈２〉を出力する。

【００３３】以上の動作から内部周期ｔ１１ではセルＡ
が出力される。周期ｔ１２では、ｔ＝ｔ１１において信
号線６ｉを通して入力バッファ３０ｉへＡＣＫが返送さ
れるため、セルＡの読み出しは停止される。セル周期Ｔ
３では、信号線６０ｉからセルＣが、信号線７０ｊから
内部周期ｔ３１にセルＤが入力される場合である。した
がって、周期ｔ３１ではセレクタ２０Ｂは信号線７０ｊ
からのセルを出力する。セルＣは、ｔ＝ｔ３１において
信号線６ｉを通して入力バッファ３０ｉへＡＣＫが返送
されないため、ｔ＝ｔ３２において入力バッファから再
度読み出される。周期ｔ３２では、７０ｊからのセルが
存在しないために、競合制御回路２１Ｂは周期ｔ１１と
同様の動作をし、信号線６０ｉからのセルＣが出力され
る。この動作により、このクロスポイント構成は上流ク
ロスポイントからのセルを優先して出力する。

【００３４】図１０は第１実施例のＡＴＭスイッチを構
成するクロスポイントの第二の例を示す図である。入力
バッファ３０ｉからはセル（Ｄ）、セルの存在を表すフ
レーム信号（Ｆ）、出力宛先信号（ＲＢ）が並列に読み
出される。６０ｉは入力バッファ３０ｉとクロスポイン
ト５ｉｊとを接続しセル６０ｉ−１、フレーム信号６０
ｉ−２、出力宛先信号６０ｉ−３を伝える信号線、７０
ｊは同一列上の上流クロスポイントからのセル７０ｊ−
２及びフレーム信号７０ｊ−１を伝える信号線、１４Ｂ
は６０ｉから入力される出力宛先信号６０ｉ−３の示す
出力宛先がこのクロスポイント５ｉｊに予め指定された
出力可能な出力宛先と一致する時ハイレベルを出力する
アドレスフィルタ（ＡＦ）、１５はアドレスフィルタの
出力信号８０１と上流からのフレーム信号７０ｊ−１と
から出力セルを選択するための信号８０２を生成する競
合制御回路、１６Ｂは競合制御回路１５からの出力８０
２と入線からのデータ６０ｉ−１を入力し結果を８０３
に出力するＡＮＤゲート、１７Ａ，１７Ｂ，１７ＣはＯ
Ｒゲート、である。

【００３５】ＡＮＤゲート１６Ｂは、競合制御回路の出
力信号８０２がハイレベルの時のみ入線から入力される
セル６０ｉ−１を信号線８０３へ出力する。競合制御回
路１５は、アドレスフィルタ１４Ｂの出力８０１がハイ
レベルで、かつ上流からのフレーム信号７０ｊ−１が存
在しない時のみハイレベルを信号線８０２に出力する。

【００３６】以上の機能により、この図１０のクロスポ
イントは、上流から入力されるセル７０ｊ−２を必ず下
流クロスポイントへ出力し、左隣接クロスポイントから
入力されるセル６０ｉ−１については該セルの出力宛先
がクロスポイントの有する出力宛先と一致しかつ上流か
らのフレーム信号７０ｉ−１が存在しない時のみ下流ク
ロスポイントへ出力するという図６のクロスポイントと
同等の機能を有する。

【００３７】この様に各クロスポイントに制御機能を持
たせることにより、制御アルゴリズムの簡易化とハード
規模の低減化を実現でき、ＡＣＫをクロスポイントから
入力バッファに返送することにより、従来の出力バッフ
ァから返送する場合と比較して、返送時間を短縮でき競
合制御時間の短縮が図れる。

【００３８】図１１は本発明ＡＴＭスイッチを構成する
入力バッファ３０ｉの第一の例であり、１０ｉは入力回
線、６０ｉはセルをクロスポイントに接続する信号線、
６ｉはクロスポイントからのＡＣＫを入力バッファ３０
ｉに伝える信号線、９０１はセル周期（Ｔ）を伝える信
号線、９０２は内部周期（ｔ）を伝える信号線、１１Ｂ
はセルを蓄積するバッファメモリ、１２Ｂはバッファメ
モリ１１Ｂからのセル読み出し制御を行うメモリ制御
部、９０５はバッファメモリ１１Ｂとメモリ制御部１２
Ｂとを接続する信号線、である。入力バッファ３０ｉか
ら信号線６０ｉを通してセルが読み出された後、信号線
６ｉを通してＡＣＫが返送されるまで、そのセルは信号
線６０ｉを通して書き込み速度のｍ倍の速度で連続して
読み出される。信号線１０ｉを通してセルが入力された
時、入力バッファ３０ｉのバッファメモリ１１Ｂがその
蓄積量を越える状態であれば、新たに入力されたセルは
廃棄される。

【００３９】図１２は、図１１に示した入力バッファ３
０ｉの動作を示すタイムチャートである。速度増加率ｍ
を４とした場合である。セル周期Ｔ１に示すように、１
セル周期に出力バッファに到達可能なセルは１セルに限
定され、信号線６ｉを通してＡＣＫが返送された後は、
Ｔ１における入力バッファからのセルの読出しは停止さ
れる。セル周期Ｔ２から読出されたセルＸのように、セ
ルはＡＣＫが返送されるまで連続して読み出される。

【００４０】図１３は本発明ＡＴＭスイッチを構成する
入力バッファ３０ｉの第二の例であり、１０ｉは入力回
線、６０ｉはセルをクロスポイントに接続する信号線、
６ｉはクロスポイントからのＡＣＫを入力バッファ３０
ｉに伝える信号線、９０１はセル周期（Ｔ）を伝える信
号線、９０２は内部周期（ｔ）を伝える信号線、９０３
は所定の閾値Ｑを比較回路１３へ伝える信号線、９０６
はバッファメモリ１１Ｃの蓄積量を比較回路１３に伝え
る信号線、１３は信号線９０３と同９０６から入力され
る値を比較し、結果をメモリ制御回路１２Ｃへ伝える比
較回路、１１Ｃはセルを蓄積するバッファメモリ、１２
Ｃはメモリからのセル読出制御を行うメモリ制御部、９
０５はバッファメモリと１１Ｃメモリ制御部１２Ｃとを
接続する信号線、９０４は比較回路１３とメモリ制御回
路１２Ｃとを接続する信号線、である。入力バッファか
ら信号線６０ｉを通してセルが書込み速度のｍ倍の速度
で読出された後、信号線６ｉを通してＡＣＫが返送され
るまで、またはバッファメモリ１１Ｃのセル蓄積量（キ
ュー長）が閾値Ｑを越えるまで、そのセルは信号線６０
ｉを通して接続して読出される。閾値Ｑを越えた状態に
おいてもＡＣＫが返送されないときは、読出されている
セルは強制的に廃棄される。

【００４１】図１４は、図１３に示した入力バッファ３
０ｉの動作を示すタイムチャートである。速度増加率ｍ
を４とし、閾値Ｑを２とした場合である。信号線９０６
を通して比較回路１３に入力されるキュー長は、バッフ
ァメモリ１１Ｃに蓄積されているセル数を表し、信号線
９０１を通して入力されるセル周期（Ｔ）にしたがい値
の更新が行われる。セルは信号線９０２を通して入力さ
れる内部周期にしたがい、信号線６０ｉを通してクロス
ポイントに向けて読出される。セル周期Ｔ２に示すよう
に、１セル周期に出力バッファに到達可能なセルは１セ
ルに限定し、信号線６ｉを通してＡＣＫが返送された後
は、Ｔ２における入力バッファからのセルの読出は停止
される。セル周期Ｔ４では、バッファメモリ１１Ｃのセ
ル蓄積量が閾値Ｑ＝２を越えて「３」となる。この時、
セル周期Ｔ４内にＡＣＫが返送されないときはセルＸを
強制時に廃棄し、次セル周期Ｔ５からはセルＹを連続し
て読出す。

【００４２】本実施例は、同一出力宛先を有するセル間
の競合制御を各クロスポイントで分散して行い、制御結
果をクロスポイントから入力バッファに伝えるため、競
合制御時間を短縮することができ、競合制御時間からの
速度増加率ｍの制限を回避できる。また、スイッチ内部
速度をｍ倍に増大し、各入力バッファから出力バッファ
に到達可能なセル数を１セル周期（Ｔ）に１セルに限定
することにより、各入力バッファで生じるセル損失を一
定値以下に低減できる。

【００４３】次に、本発明の第２実施例を図１５を参照
して説明する。

【００４４】この第２実施例は図１の第１実施例の変形
例であり、図中同一符号のものは第１実施例と同一の機
能を有する。従って、第１実施例と同様に各クロスポイ
ントは、上流クロスポイントから入力されるセルを優先
して下流クロスポイントに向けて出力する上流優先アル
ゴリズムを持つ競合制御機能を有し、さらに左隣接クロ
スポイントから入力されるセルを下流クロスポイントに
向けて出力した時にＡＣＫを発生、返送する機能も有す
る。

【００４５】また、各入力バッファは、ｍ倍に高速化し
たセルを書き込み周期（Ｔ）に最高ｍ回まで繰返し読み
出し、さらに、一書き込み周期（Ｔ）中に、読み出した
セルを１セルだけ出力バッファに到達させることが可能
とされている。

【００４６】一方、各出力バッファは、出力回線毎に配
置場所が異なり、各出力回線７０ｊ上のクロスポイント
中ｊｊ番目のクロスポイント５ｊｊが最上流側クロスポ
イントとなるようになっている。

【００４７】以上の機能により、この第２実施例では、
上記の第１実施例の効果に加え、疑似的に入力バッファ
間のセル出力確率の公平性を確保でき、スイッチ内部の
速度増加率ｍを高々２まで低減できるようになる。

【００４８】次に、本発明の第３実施例を図１６を参照
して説明する。

【００４９】この第３実施例は図１の第１実施例を光ス
イッチに適用したもので、全体構成は図１と同様であ
る。

【００５０】図６はこの第４実施例におけるクロスポイ
ントの構成を示す図である。この構成は入力バッファか
ら、光セル（Ｄ）と光セルの存在を表す光フレーム信号
（Ｆ）とが並列に読み出される場合である。

【００５１】光フレーム信号（Ｆ）は光セル（Ｄ）が存
在するとき、予め定められた一定以上のパワーを有す
る。出力宛先は光フレーム信号の波長で示される。６０
ｉは入力バッファとクロスポイントとを接続し光セル及
び光フレームを伝える信号線、７０ｊ”は同一列上の上
流クロスポイントからの光セル及び光フレームを伝える
信号線、１７Ａ”，１７Ｂ”，１７Ｃは光ＯＲゲート、
１８Ａ”，１８Ｂ”，１８Ｃは光分岐回路、１４Ｂ”は
６０ｉ”から入力されるフレーム信号６０ｉ−２の波長
が固定の周波数領域である時のみ該光フレーム信号６０
ｉ−２”を信号線８０１”へ出力する光フィルタ、１５
Ｂ”は光分岐回路１８Ｂ”により分岐されたフレーム信
号７０ｊ−１”の光パワーを反転させて出力する光イン
バータ、１５Ａ”は光分岐回路１８Ａ”により分岐され
た８０１”と光インバータ１５Ｂ”の出力とから競合制
御を行う光ＡＮＤ、１９”は光ＡＮＤ１５Ａ”の出力８
０２をもとに入線６０ｉ−１”から入力される光セルの
進路を変える光スイッチ、である。

【００５２】光インバータ１５Ｂ”は、例えば、図１７
に示す非線形の入出力特性を有するツインストライプ形
の半導体レーザにより構成できる。

【００５３】また、光ＡＮＤ１５Ａ”は、８０３”から
ハイレベルの光信号が入力され、かつ８０４”からハイ
レベルの光信号が入力されたとき、信号線８０２”へハ
イレベルの光信号を出力するもので、例えば、図１８に
示す入出力特性を有する進行波形のレーザダイオードに
より構成できる。

【００５４】一方、各光ＯＲゲート１７Ａ”，１７
Ｂ”，１７Ｃ”は、例えば、図１９に示す入出力特性を
有するツインストライプ形の半導体レーザにより構成で
き、各光分岐回路１８Ａ”，１８Ｂ”，１８Ｃ”は３ｄ
Ｂカップラにより構成できる。

【００５５】光スイッチ１９”は、制御光８０２”が入
力された時のみ６０ｉ−１”から入力されるセルを下流
クロスポイントへ出力し、，８０２”から制御光が入力
されないとき右隣接クロスポイントへ出力するもので、
カー効果を利用した非線形素子により構成できる。

【００５６】又、この第３実施例では、入力バッファか
らは電気信号でセル及びフレーム信号が送出され、マト
リクススイッチ入力前に光電気変換素子を配置して、こ
れらを光信号に変換するように変形することも可能であ
る。

【００５７】以上の機能により、この図１６のクロスポ
イントは、上流から入力される光セル７０ｊ−２”を必
ず下流クロスポイントへ出力し、左隣接クロスポイント
から入力される光セル６０ｊ−１”を該セルの出力宛先
（フレーム信号の波長）がクロスポイントの有する出力
宛先（波長フィルタの通過帯域）と一致しかつ上流から
の光フレーム信号７０ｊ−１”が存在しない時のみ下流
クロスポイントへ出力するという光セルフルーティング
機能を実現しており、上記第１実施例同様の制御アルゴ
リズムの簡易化やハードウェア規模の低減といった効果
を、光スイッチにおいて得ることも可能となる。

【００５８】

【発明の効果】以上説明したように、本発明によればＡ
ＴＭスイッチ内での競合制御の時間を短くし、しかもセ
ル衝突の確率を低減し、スループットが改善できる。す
なわち、スイッチの動作速度は入回線のセル送信速度の
ｍ倍となるが、このｍの値を小さく設定しても衝突によ
り廃棄されるセルは従来構成より少なくなる。したがっ
て、合理的な動作速度のハードウエアを利用して、経済
的なＡＴＭスイッチを設計実現することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施例のＡＴＭスイッチの構成
図。

【図２】クロスポイントの動作説明図（第一のセル送出
タイミング時）。

【図３】クロスポイントの動作説明図（第二のセル送出
タイミング時）。

【図４】クロスポイントの動作説明図（第三のセル送出
タイミング時）。

【図５】第１実施例におけるスイッチ規模Ｎに対する衝
突確率Ｂを示す図。

【図６】クロスポイントの構成図（第一例）。

【図７】入力バッファからの入力信号の波形図。

【図８】アドレスフィルタの構成図。

【図９】クロスポイントの動作説明図（第一例）。

【図１０】クロスポイントの構成図（第二例）。

【図１１】入力バッファのブロック構成図（第一例）。

【図１２】入力バッファの動作説明図（第一例）。

【図１３】入力バッファのブロック構成図（第二例）。

【図１４】入力バッファの動作説明図（第二例）。

【図１５】本発明の第２実施例のＡＴＭスイッチの構成
図。

【図１６】本発明の第３実施例におけるクロスポイント
の構成図。

【図１７】光インバータの入出力特性図。

【図１８】光ＡＮＤゲートの入出力特性図。

【図１９】光ＯＲゲートの入出力特性図。

【図２０】従来例装置のブロック構成図。

【図２１】従来例装置の動作説明図。

【符号の説明】

２５セル周期信号発生回路２６内部周期信号発生回路１０１〜１０８入回線２０１〜２０８出回線３０１〜３０８バッファ４０１〜４０８出力バッファ５１１〜５４４クロスポイント６０１〜６０４入線７０１〜７０４出線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平１−309546（ＪＰ，Ａ) 特開平４−119037（ＪＰ，Ａ) 特開平１−165246（ＪＰ，Ａ) 特開平６−261349（ＪＰ，Ａ) 1993年電子情報通信学会秋季大会Ｂ− 398 信学技報ＳＳＥ95−78 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28 H04L 12/56

Claims

(57)【特許請求の範囲】

【請求項１】Ｎ本の入力回線からＭ本の出力回線へセ
ルをスイッチングするためのＡＴＭスイッチであって、入力回線から到来するセルを一時格納するＮ個の入力バ
ッファと、出力回線へ出力されるセルを一時格納するＭ個の出力バ
ッファと、前記入力バッファから読み出したセルを伝送するＮ本の
入線と、前記出力バッファに書き込むセルを伝送するＭ
本の出線と、該入線と出線との交差点に位置するＮ×Ｍ
個のクロスポイントとにより形成されるマトリクス状ス
イッチであって、各クロスポイントは、前記入線の１本
と前記出線の１本との交差点において、当該１本の出線
における上流側から到来するセルを当該１本の入線から
到来するセルよりも高い優先順位で当該出線の下流側へ
通過させ、当該１本の出線の上流側から到来するセルが
ない時のみ当該１本の入線から到来するセルを当該１本
の出線の下流側へ転送するように競合制御を行い、当該
１本の入線から到来するセルを当該１本の出線の下流側
に転送したときに当該１本の入線に接続された１個の入
力バッファに受領信号を返送するものと、を有することを特徴とするＡＴＭスイッチ。
【請求項２】前記入力バッファの読み出し速度と前記
出力バッファの書き込み速度は入力バッファの書き込み
速度のｍ倍で、ｍは１＜ｍ＜Ｎとなるような整数であ
り、前記１個の入力バッファは前記各クロスポイントか
ら受領信号が返送されるまで、各入力バッファにセルが
書き込まれる各セル周期当たり最高ｍ回まで、繰り返し
セルを前記１本の入線に読み出すものであることを特徴
とする請求項１記載のＡＴＭスイッチ。
【請求項３】各入力バッファから読み出したセルで出
力バッファに転送できるのは各入力バッファにセルが書
き込まれる各セル周期につき１個のみとなるように各入
力バッファのセルの読み出しが制限されていることを特
徴とする請求項１記載のＡＴＭスイッチ。
【請求項４】前記マトリクス状スイッチを形成するク
ロスポイントは光クロスポイントであることを特徴とす
る請求項１記載のＡＴＭスイッチ。
【請求項５】Ｎ本の入力回線からＭ本の出力回線へセ
ルをスイッチングするためのＡＴＭスイッチング方法で
あって、入力回線から到来するセルを一時格納するＮ個の入力バ
ッファから読み出されるセルを伝送するためのＮ本の入
線と、出力回線へ出力されるセルを一時格納するＭ個の
出力バッファに書き込まれるセルを伝送するためのＭ本
の出線と、該入線と出線との交差点に位置するＮ×Ｍ個
のクロスポイントとにより形成されるマトリクス状スイ
ッチを用いて、前記入線の１本と前記出線の１本との交差点における各
クロスポイントで、当該１本の出線における上流側から
到来するセルを当該１本の入線から到来するセルよりも
高い優先順位で当該出線の下流側へ通過させ、当該１本
の出線の上流側から到来するセルがない時のみ当該１本
の入線から到来するセルを当該１本の出線の下流側へ転
送するように競合制御を行い、当該１本の入線から到来
するセルを当該１本の出線の下流側に転送したときに当
該１本の入線に接続された１個の入力バッファに受領信
号を返送することを特徴とするＡＴＭスイッチング方
法。
【請求項６】Ｎ本の入力回線からＭ本の出力回線へセ
ルをスイッチングするためのＡＴＭスイッチであって、入力回線から到来するセルを一時格納するＮ個の入力バ
ッファと、出力回線へ出力されるセルを一時格納するＭ個の出力バ
ッファと、前記入力バッファから読み出したセルを伝送するＮ本の
入線と、前記出力バッファに書き込むセルを伝送するＭ
本の出線と、該入線と出線との交差点に位置するＮ×Ｍ
個のクロスポイントとにより形成されるマトリクス状ス
イッチとを有し、各出力バッファは、１≦ｊ≦Ｎ、１≦ｊ≦Ｍとなるよう
なｊ番目の入線とｊ番目の出線の交差点におけるｊｊ番
目のクロスポイントが当該ｊ番目の出線上に位置するク
ロスポイントの中で最上流側のクロスポイントとなるよ
うに１本の出線と接続されていることを特徴とするＡＴ
Ｍスイッチ。