KR100382144B1 - 입출력버퍼형 스위치의 셀 시지연 보상방법 - Google Patents

입출력버퍼형 스위치의 셀 시지연 보상방법 Download PDF

Info

Publication number
KR100382144B1
KR100382144B1 KR10-2000-0044404A KR20000044404A KR100382144B1 KR 100382144 B1 KR100382144 B1 KR 100382144B1 KR 20000044404 A KR20000044404 A KR 20000044404A KR 100382144 B1 KR100382144 B1 KR 100382144B1
Authority
KR
South Korea
Prior art keywords
cell
contention control
contention
time
control module
Prior art date
Application number
KR10-2000-0044404A
Other languages
English (en)
Other versions
KR20020011025A (ko
Inventor
한만수
한인탁
이정희
이범철
Original Assignee
주식회사 케이티
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이티, 한국전자통신연구원 filed Critical 주식회사 케이티
Priority to KR10-2000-0044404A priority Critical patent/KR100382144B1/ko
Publication of KR20020011025A publication Critical patent/KR20020011025A/ko
Application granted granted Critical
Publication of KR100382144B1 publication Critical patent/KR100382144B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

입출력버퍼형 ATM 또는 패킷(packet) 스위치는 입력포트에 연결된 입력버퍼모듈과 셀 전송시 발생하는 경합제어(contention control) 문제를 해결하기 위한 경합제어모듈을 포함한다. 셀 경합제어시 여러 가지 시지연이 존재하는데, 입력버퍼모듈과 경합제어모듈 상호간에 정보의 전달 시지연(propagation latency)이 존재하고, 경합제어시 제어 시지연(control latency)이 존재한다. 그리고 셀의 도착과 전송시에도 각각 도착 시지연(arrival latency)과 출발 시지연(departure latency)이 존재한다. 본 발명에서는 이처럼 다양한 시지연이 존재하는 입출력버퍼형 스위치에서 시지연과 무관하게 경합제어를 할 수 있도록 시지연을 보상해주는 방법을 제시한다. 시지연을 고려할 때 입력버퍼에서 먼저 처리되어야 할 부분이 존재하는데 이 부분을 UPL(urgent position of line)이라고 한다. 이 UPL내의 셀 정보를 경합제어모듈로 전송하여 시지연을 보상하는 다양한 방법을 기술한다. 한편, 입력버퍼모듈과 경합제어모듈 상호간에 정보의 전달시 발생하는 전달에러를 복구하는 간단하면서도 효과적인 방법을 기술한다. 본 발명에서 제안한 방법은 입력버퍼의 일부인 UPL만을 고려하므로 고속 대용량 입출력버퍼형 스위치에 적합하고, 정보 전달시 발생하는 에러를 완벽하게 복구할 수 있다.

Description

입출력버퍼형 스위치의 셀 시지연 보상방법 { Latency compensation method for input and output buffered switch }
본 발명은 입출력버퍼형 ATM 또는 패킷(packet) 스위치의 셀 시지연 보상에 관한 것으로서, 보다 상세하게 설명하면 입출력버퍼형 스위치의 셀 경합제어시 발생하는 시지연을 보상하면서 경합제어를 하는 입출력버퍼형 스위치의 셀 스케줄링 방법에 관한 것이다.
입출력버퍼형 ATM 또는 패킷(packet) 스위치는 입력포트에 연결된 입력버퍼모듈과, 셀 전송시 발생하는 경합제어(contention control) 문제를 해결하기 위한 경합제어모듈을 포함한다. 입력버퍼모듈은 경합제어에 필요한 셀 정보를 경합제어 모듈로 보내고, 경합제어모듈은 그 정보를 이용하여 경합제어를 한 후에 그 결과를 입력버퍼모듈에 전달한다.
이때, 입력버퍼모듈이 경합제어모듈로 셀 정보를 전송하는 동안에 시지연이 존재하며, 따라서 경합제어모듈은 현재의 입력버퍼모듈의 정보가 아닌 과거의 정보를 입력받는다. 이렇게 현재가 아닌 과거의 정보로 경합제어를 하면 현재 입력버퍼모듈의 상태가 반영되지 않으므로 부적절한 경합제어를 할 수밖에 없다. 한편, 경합제어를 하기 위해서도 일정 시간이 필요하고 그 결과를 입력버퍼모듈에 전달할 때에도 시지연이 발생한다. 결국, 이러한 시지연에 대해 적절한 보상이 없으면 각 입력버퍼모듈은 자신의 현재 상태와 일치하지 않는 부적절한 경합제어 결과를 받게 된다.
입력버퍼형 스위치의 셀 스케줄링 알고리즘 중, 잘 알려진 iSLIP 방식 [US5500858, N. McKeown] 이나 2DRRMS 방식 [M. S. Han et al, "Fast scheduling algorithm for input and output buffered ATM switch with multiple switching planes" Electronics Letters, Vol. 35, No. 23, pp. 1999-2000, Nov. 1999] 등은 한 셀 시간내에 셀 정보의 전송과 경합제어, 셀 출발이 완료될 수 있다고 가정한 방법이다. 그러나 실제로는 입력버퍼모듈과 경합제어모듈간에 정보의 전달 시지연(propagation latency)이 존재하고, 경합제어시 소요되는 제어 시지연(control latency)이 존재한다. 그리고 셀의 도착과 출발시에도 각각 도착 시지연(arrival latency) 및 출발 시지연(departure latency)이 존재한다. 이처럼 다양한 시지연이 존재하므로 iSLIP 방식이나 2DRRMS 방식 등의 방법은 부적절한 경합제어 결과를 산출하고, 또 그 결과가 부적절한 시간에 전달되므로 경합제어의 효율이 저하되며 셀 전송시 충돌(blocking)로 인한 셀 손실이 발생된다. 그러므로, iSLIP 방식이나 2DRRMS 방식등의 스케줄링 방식을 도착, 전달, 제어 및 출발 시지연이 존재하는 스위치에 적용하려면 시지연을 보상해주는 방법과 구조가 필연적으로 요구된다.
전달과 제어, 출발, 도착 등의 시지연이 존재하더라도 방법상의 수정없이 바로 적용할 수 있는 스케줄링 방식으로서, 시간예약기법 [H. Obara, et al., "Input and output queueing ATM switch architecture with spatial and temporal slot reservation control", Electronics Letters, Vol. 28, No. 1, Jan. 1992] 이 있다. 이 시간예약기법은 경합제어시 시간정보를 사용한다. 즉, 각 입력버퍼모듈에서 경합제어모듈로 전송요청(request)을 보내면 경합제어모듈에서 각 전송요청별로 전송허가시간을 설정해서 입력버퍼모듈로 보낸다. 이때 시지연 양을 고려해서 전송허가시간을 설정해 주면 시지연을 보상할 수 있다. 그러나, 이 시간예약기법을 대용량 스위치에 적용할 경우에는, 시간정보의 전송량이 증가하기 때문에 고속동작이 어렵다는 단점이 있다.
시간예약기법을 확장해서 사용되지 않는 셀 시간을 재활용하는 시간재예약기법 [US 5255265, K. Y. Eng, et al.] 또한 스케줄링시 시간정보를 사용하므로 시지연 보상을 할 수 있다. 그러나 시간재예약기법 역시 대용량 스위치에 적용할 경우에는 시간정보의 전송량이 증가하여 고속동작이 어렵다는 단점이 있다.
시간정보를 사용하지 않는 스케줄링 방법에 대한 전달 및 제어 시지연 보상방법을 소개한 논문으로 [T. Weller, et al., "Scheduling Nonuniform Traffic in a Packet-Switching System with Small Propagation Delay", IEEE/ACM Trans. Networking, Vol. 5, No. 6, Dec. 1997] 이 있다. 이 논문에서는 매 셀시간마다 각 입력버퍼모듈의 각 버퍼에 셀이 도착하는 것을 경합제어모듈에 알려준다. 한편 경합제어모듈은 각 입력버퍼모듈 내에 있는 모든 버퍼에 대기하는 셀의 개수를 기억하고 있다. 경합제어 결과와 입력버퍼모듈에서 전달되는 셀의 도착 정보를 각 버퍼에서 대기하는 셀 개수에 적용하여 현재 경합을 해야 할 셀들을 결정한다.
그러나 상기 논문의 방법은 몇 가지 단점을 가지고 있다. 첫째, 어떤 셀 시간에 어떤 입력버퍼 모듈에서 전달되는 셀 도착정보가 전송에러 등으로 인해 에러를 가지고 있으면 그 시간이후의 해당 입력버퍼모듈 내의 셀 정보는 계속 잘못된 값으로 유지된다. 따라서, 경합제어시 부적절한 결과가 산출된다. 둘째, 경합제어모듈은 각 입력버퍼모듈 내의 모든 버퍼에 대기하는 셀의 전체 개수를 기억해야 하므로 하드웨어 구현시 많은 용량이 요구된다. 따라서, 대용량 스위치에는 적합하지 않는다. 셋째, 어떤 시간에 경합제어 결과가 입력버퍼모듈로 전송되는 도중에 에러가 발생하면 그 시간 이후의 해당 입력버퍼모듈 내의 셀 정보는 계속 잘못된 값으로 유지된다. 마지막 넷째로 셀의 도착 시지연 및 출발 시지연을 고려하지 않았다.
위의 문제점 중 두 번째 문제점을 버퍼의 일부분에 도착하는 셀 정보만 경합제어모듈로 전송하는 방식으로 해결해서 상용화된 제품에 적용된 방법이 있다 [TeraChannel, POWER X NETWORK 사, 영국 Manchester 소재, 2000년 출시]. 그러나, 이 제품에 적용된 방법 역시 에러에 취약한 단점을 갖고 있다. 첫째, 어떤 셀 시간에 어떤 입력버퍼 모듈에서 전달되는 셀 도착정보가 전송에러 등으로 인해 에러를 가지고 있으면 그 시간이후의 해당 입력버퍼모듈 내의 셀 정보는 계속 잘못된 값으로 유지된다. 따라서, 경합제어시 부적절한 결과가 산출된다. 두 번째, 어떤 시간에 경합제어 결과가 입력버퍼모듈로 전송되는 도중에 에러가 발생하면 그 시간 이후의 해당 입력버퍼모듈 내의 셀 정보는 계속 잘못된 값으로 유지된다.
지금까지 살펴본 바와 같이 종래의 셀 스케줄링을 위한 시지연 보상방법은 모두 문제점을 가지고 있는 바, 대용량 입출력버퍼형 스위치에 적용하기에 적합하고 입력버퍼모듈과 경합제어모듈 사이의 셀 스케줄링 시지연을 완벽하게 보상하며, 정보전달시 발생하는 에러를 완벽하게 복구할 수 있는 시지연 보상방법의 개발에 대한 필요성이 대두되었다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 고속으로 동작하는 대용량 입출력버퍼형 스위치의 스케줄링을 위한 전달, 제어, 도착, 그리고 전송 시지연을 보상하는 방법을 제공하기 위한 것이다.
또한, 셀 정보나 경합제어 결과 전달시 발생하는 에러를 복구하는 방법을 제공하기 위한 것이기도 하다.
도 1은 일반적인 입출력버퍼형 스위치 구조를 도시한 구성도,
도 2는 본 발명에서 고려하는 시지연들을 나타낸 도면,
도 3은 본 발명에서 사용되는 UPL(Urgent Positions of Line)을 나타내기 위한 예시도,
도 4는 본 발명에 따른 경합제어모듈에서 경합결과를 기억하는 시간을 계산하기 위해 예시한 타이밍(timing)도,
도 5는 본 발명에 따른 경합제어모듈이 입력버퍼의 UPL내의 셀 개수를 이용하여 시지연 보상하는 방법을 도시한 블록도,
도 6은 본 발명에 따른 경합제어모듈이 입력버퍼의 UPL내의 셀 증분정보를 이용하고 과거 경합결과를 기억하여 시지연 보상을 하는 방법을 도시한 블록도,
도 7은 본 발명에 따른 경합제어모듈이 입력버퍼의 UPL내의 셀 증분정보를 이용하고 과거 경합결과를 최소한으로 이용하여 시지연 보상을 하는 방법을 도시한 블록도,
도 8은 본 발명에 따른 입력버퍼모듈과 경합제어모듈 상호간의 정보전달시발생하는 에러복구방법을 설명하기 위한 타이밍도,
도 9는 본 발명에 따른 입력버퍼의 UPL내의 셀 증분정보를 이용하여 시지연 보상을 하고 연속에러조건을 이용하여 전달에러를 복구하는 방법을 도시한 블록도,
도 10은 본 발명에 따른 입력버퍼의 UPL내의 셀 증분정보를 이용하여 시지연 보상을 하고 순시에러조건을 이용하여 전달에러를 복구하는 방법을 도시한 블록도이다.
상기한 목적을 달성하기 위한 본 발명에 따른 입출력버퍼형 스위치의 셀 시지연 보상방법은, 입력버퍼모듈의 각 큐는 처리시 우선순위를 갖는 부분인 UPL 영역내에 존재하는 셀의 전체 개수 정보를 경합제어모듈로 전송한다. 경합제어모듈은 셀의 전체 개수를 이용하여 경합제어할 셀이 있는 지를 판단하고, 경합제어한 후 그 결과를 상기 공간분할 스위칭모듈로 전달한다. 또한, 그 경합결과를 저장하여 다음 셀시간의 경합제어에 이용한다.
또한, 셀의 증분정보를 이용하여 경합제어하는 경우 에러에 상당히 취약한데, 본 발명에서는 소정의 셀시간동안에 연속에러조건을 만족하거나 순시에러조건을 만족하면 에러가 발생한 것으로 판단하고, 에러 복구를 위한 동작을 수행한다.
이하, 첨부된 도면을 참조하면서 본 발명의 한 실시예에 따른 "입출력버퍼형 스위치의 셀 시지연 보상방법"을 보다 상세하게 설명하면 다음과 같다.
도 1은 일반적인 N x N 입출력버퍼형 스위치를 도시한 구성도로서, 본 발명이 적용되는 스위치이다. 이 입출력버퍼형 스위치의 전체적인 구조는 [H. Obara, "Input and output queueing ATM switch architecture with spatial and temporal slot reservation control", Electronics Letters, Vol. 28, No. 1, Jan. 1992]에 제시된 구조와 동일하다. 이 구조는 입력포트가 그룹핑(grouping)되기 때문에 스위치 성능이 향상되고, 경합제어시 고려하는 FIFO 큐의 개수가 감소하므로 대용량 스위칭에도 적합하다는 장점을 갖는다.
본 발명에 대해 설명하기에 앞서 상기한 입출력버퍼형 스위치의 전체적인 구성과 동작을 먼저 기술하면 다음과 같다.
도 1을 참조하면, 입출력버퍼형 스위치는 m(= N/k) 개의 k x n 입력버퍼모듈(input buffer module)(12-1 ~ 12-m), n개의 플랜으로 구성된 m x m 공간분할스위치모듈(space-division switch module)(14-1 ~ 14-n), m개의 n x k 출력버퍼모듈(output buffer module)(16-1 ~ 16-m), 그리고 경합제어모듈(19)로 구성된다.
입력포트(11-1 ~ 11-N)의 총 개수는 N이며 입력포트는 k개씩 그룹핑되어 각 입력버퍼모듈에 연결된다. 각 입력버퍼모듈(12-1 ~ 12-m)에는 목적 출력버퍼모듈별로 그리고 클래스별로 다수 개의 FIFO큐 Q(i,j), i=1,...,m, j=1,...,H, 가 존재한다. 입력포트에서 전송된 셀들은 목적 출력포트에 따라서 그리고 클래스별로 FIFO 큐 Q(i,j) 중 하나로 라우팅(routing)한다.
경합제어모듈(19)은 각 입력버퍼모듈(12-1 ~ 12-m)로부터 각 입력버퍼모듈에 있는 각 FIFO 큐들의 상태정보를 입력받는다. 그리고 그 정보를 스케줄링 알고리즘에 적용하여 공간분할스위치모듈로 셀을 전송할 수 있는 FIFO 큐를 결정하고 그 결과를 각 입력버퍼모듈에 알린다. 각 입력버퍼모듈은 전달된 결과를 이용하여 셀 전송이 허가된 FIFO 큐의 HOL셀을 스위칭 플랜으로 전송한다.
공간분할스위치모듈은 m x m non-blocking 스위치이며 총 n개의 플랜으로 이루어져 있다. 각 셀은 스위치의 입력링크(13-1 ~ 13-mn)로부터 스위치의 출력링크(15-1 ~ 15-mn)까지 셀 목적지(cell destination) 정보 하나만을 이용해서라우팅(routing)한다. 스위치의 출력링크(15-1 ~ 15-mn)는 n개씩 그룹핑되어 각 출력버퍼모듈(16-1 ~ 16-m)로 연결된다. 셀은 스위치 출력링크(15-1 ~ 15-mn)에서 자신의 목적 출력포트에 따라서 그리고 자신의 클래스에 따라서 출력버퍼모듈 내의 FIFO큐 중 하나의 큐로 라우팅한다.
각 출력버퍼모듈(16-1 16-m)에는 다수 개의 FIFO 큐들이 존재하고 몇 개의 FIFO 큐가 하나의 출력포트를 공유한다. 하나의 출력포트를 공유하는 큐들 중에 셀이 존재하면 HOL위치에 있는 하나의 셀이 출력포트에 전송된다.
이제 도 2를 참조하면서 도착, 출발, 전달 및 제어 시지연에 대하여 설명한다. 각 입력버퍼모듈에 셀이 도착하는 데에는 일정한 시간(즉, 셀의 처음부분이 버퍼의 한 위치에 도착한 직후부터 그 셀의 마지막 부분이 같은 버퍼의 위치에 도착할 때까지 소요되는 시간)이 필요한데, 이 시간을 La라고 하자. 또한, 각 입력버퍼모듈의 상태정보가 경합제어모듈로 전달될 때에도 일정한 시간이 필요한데, 그 시간을 Lr이라고 하자. 경합제어모듈은 전달된 상태정보를 가지고 경합제어를 한다. 이때에도 일정한 시간이 필요하며, 그 시간을 Lc라고 하자. 경합제어모듈이 경합제어 결과를 각 입력버퍼모듈에 전달할 때에도 일정한 시간이 걸리며, 그 시간을 Lg라고 하자. 마지막으로 각 입력버퍼가 전달된 경합제어 결과를 가지고 셀을 공간분할스위치로 보내는데 일정한 시간(즉, 셀의 처음 부분이 버퍼를 떠난 직후부터 셀의 마지막 부분이 버퍼를 떠날 때까지 소요되는 시간)이 필요하며, 그 시간을 Lt라고 하자.
여기서, Lr과 Lg는 전달 시지연이고, Lc는 제어 시지연, La는 도착 시지연, Lt는 출발 시지연이다. 전체 시지연을 L이라고 한다면 L = La + Lr + Lc + Lg + Lt가 된다. 한 셀이 입력버퍼모듈에서 전송되려면 최소 L시간은 입력버퍼모듈의 FIFO 큐에서 대기하여야 한다. La와 Lt에는 실제 하드웨어 구현에 따라 부가적인 시지연이 추가될 수 있으나, 본 발명에서는 La, Lc, 그리고 Lt가 T보다 작거나 같다고 가정한다. 여기서 T는 한 셀시간이다. 본 발명에서 시구간 t는 [t, t+T)로 나타내는 바, 이는 시간 t는 포함되고 시간 t+T는 포함되지 않는다는 의미이다.
이제, 본 발명에 따른 시지연 보상방법에 대해 설명하기로 한다. 셀 A가 비어있는 버퍼에 완전히 도착한 시간이 t 라면, 그 후 경합결과를 받아서 그 버퍼에서 완전히 출발할 때까지 경과되는 최소 시간은 t + L - La이다. 만약 t + T 시간에 또 다른 셀 B가 그 버퍼에 완전히 도착했다고 하자. 만약 셀 A가 버퍼에서 완전히 출발한 후 셀 B가 셀 전송을 요청한다면 셀 B는 최소 t + 2(L - La) 시간에서 완전히 출발할 수 있다. (L - La) 는 T보다 크므로 셀 도착 시간격은 최소 한 셀시간이지만, 셀 출발(departure) 시간격은 최소 한 셀시간 이상이 된다. 따라서, 연속적으로 셀이 들어온다면 입력버퍼모듈은 약간의 시간이 경과된 후 오버플로우(overflow) 상태가 된다. 셀 출발 시간격이 최소 한 셀시간이 되어야만 입력버퍼모듈이 셀 시지연에 의해 오버플로우되는 현상을 방지할 수 있다.
셀 출발 시간격이 최소 한 셀시간이 되려면 셀 B는 t + T 시간 직후에 바로 경합제어모듈로 셀 전송요청을 보내야 한다. 그러나 입력버퍼모듈에 도착하는 모든 셀들이 도착 직후 바로 셀 전송요청을 보내야 하는 것은 아니다.
이제 어떤 셀이 도착 직후 전송요청을 보내야 하는가를 기술한다. 도 3에 도시된 바와 같이 버퍼에 다수 개의 셀이 대기중인 경우를 고려하자. 한 셀시간에 셀이 한 개씩 나갈 수 있다면, i번째 셀(30)은 도착 직후 최소한 (i-1)T 시간은 대기해야 자신이 버퍼에서 출발할 차례가 된다. 또, i번째 셀이 i번째 버퍼위치에 도착 직후 전송요청을 보냈다면 L - La - Lt 시간이 경과되어야 경합결과를 알게 된다. 만약 (i-1)T 시간이 L - La - Lt 보다 길다면 i번째 셀은 최소 (i-1)T 시간은 대기해야 하므로 도착직후 전송요청을 보낼 필요가 없다. 그러나, (i-1)T 시간이 L - La - Lt 보다 같거나 작은 경우에는 셀 도착직후 전송요청을 보내야 한다. 그러므로 i ≤ 1 + (L - La - Lt)/T 를 만족하는 i번째 대기 셀은 도착직후 전송요청을 보내야 한다. L - La - Lt = Lr + Lc + Lg 이므로, E = 1+ (Lr + Lc + Lg)/T 라고 하자. 즉, 최소한 버퍼의 HOL 위치부터 E번째 위치까지의 영역에 도착하는 셀은 도착 후 바로 셀 전송요청을 보내야 한다. 이하에서는 버퍼의 HOL 위치부터 E번째 위치까지의 위치를 UPL(urgent positions of line) 이라고 부르기로 한다.
먼저, 도 4와 도 5를 참조하면서 시지연 보상방법 중 셀 개수 전송방법에 대해 설명한다. 입력버퍼모듈은 UPL 내의 전체 셀 개수를 매 셀시간마다 경합제어모듈로 보낸다. 도 4를 참조하면, 시간 t(42)에서는 시간 s(40) 미만에 버퍼위치에 완전히 도착했던 셀에 대한 경합제어 결과가 이미 반영된 상태이다. 여기서 s = t - (Lr + Lc + Lg) 이다. 즉, 그 경합결과를 받아야 하는 셀들은 경합결과에 따라버퍼를 출발했거나 대기하고 있는 상태이다.
시간 t에서 볼 때, 시간 s부터 시간 t까지 경합제어모듈이 수행한 경합결과는 입력버퍼모듈에 반영되지 않았다. 즉, 시간 t에서 UPL 내의 버퍼 개수를 경합제어모듈로 보낸다면 그 개수에는 시간 s부터 시간 t까지의 경합결과가 반영되어 있지 않았기 때문에 그 개수에 포함된 어떤 셀은 경합결과 전송이 확정되어 있을 수도 있다. 따라서, 경합제어모듈이 단순히 입력버퍼모듈로부터 전달된 셀 개수만 고려하여 경합제어를 한다면 부적절한 경합결과를 야기할 수 있다.
이제 입력버퍼모듈로부터 셀 개수정보가 시간 t1(43)에 완전히 경합제어모듈에 전달되었다고 하자. 시간 s1(41) 미만의 경합결과는 이미 t1시간에 경합제어모듈이 받은 셀 개수정보에 반영되어 있다. 여기서 s1 = t1 - (Lr + Lc + Lg) 이다. 시간 s1부터 시간 t1 에 수행이 완료된 경합제어 결과를 시간 t1에 받은 셀 개수에 반영해야 실제 경합제어를 해야 할 셀을 알 수 있다. 예를 들어, 시간 t1에 받은 셀 개수가 4이고 시간 s1부터 시간 t1 에 수행이 완료된 경합제어 결과, 전송허가를 받은 셀 개수가 4라고 하자. 그러면 모든 셀이 전송허가를 받은 상태이므로 시간 t1에 시작하는 경합제어에는 셀 전송요청이 없어야 한다. 또, 만약 시간 t1에 받은 셀 개수가 4이고, 시간 s1부터 시간 t1 에 수행이 완료된 경합제어 결과, 전송허가를 받은 셀 개수가 2이면, 아직 전송허가를 받지 못한 셀이 2개 있으므로 시간 t1에 시작하는 경합제어에는 셀 전송요청이 있어야 한다.
따라서, 경합제어모듈은 t1 - s1 = (Lr + Lc + Lg) = (E-1)T 동안의 경합결과를 저장하고 있어야 한다. 즉, 도 5에 도시된 바와 같이 시구간 t-T에서의 경합결과(53)부터 시구간 t-(E-1)T에서의 경합결과(55)를 메모리에 저장하고, 시간 t 에서 전달받은 셀 개수(50)에서 빼고 그 값이 1보다 같거나 크다면(51), 전송요청이 있는 것으로 보고 경합 제어 알고리즘을 구동한다. 도 5에서 시구간 t에의 경합결과(52)가 나오면 그 결과가 저장되고, 시구간 t-T 및 시구간 t-(E-2)T에서의 경합결과는 하나씩 쉬프트하며, 시구간 t-(E-1)T에서의 경합결과는 지워진다.
이제부터는 상술하였던 셀 개수 전송방법이 셀정보 전달 그리고 경합결과 전달시 발생하는 에러에 강인성(robustness)을 갖는 것에 대해 기술한다. 시간 t에서 경합제어모듈이 셀 개수를 전달받을 때 에러가 발생했다고 하자. 그러면, 경합제어모듈은 시간 t에서 받은 셀 개수가 0이라고 인식을 하므로 시간 t에서는 해당 입력버퍼에 대해서 셀전송요청이 발생하지 않는다. 한편, 경합제어모듈은 시간 t+T에서 다시 셀 개수를 전달받으므로 시간 t에서 전송요청을 했어야 할 셀들은 시간 t+T에서 전송요청을 할 수 있게 된다. 또한 시간 t-Lr에서 입력버퍼모듈에 새로 들어온 셀이 있었다고 할 지라도 t+T에 경합제어모듈에 전달되는 셀 개수(즉, 시간 t-Lr+T에 입력버퍼모듈이 보낸 셀 개수) 정보안에 자동적으로 포함된다.
시간 t에서 입력버퍼모듈이 경합제어모듈로부터 경합결과를 전달받을 때 에러가 발생했다고 하자. 그러면 입력버퍼모듈은 경합결과 전송허가를 받은 셀이 없다라고 인식을 한다. 그리고 실제로 경합결과버퍼를 출발했어야 할 셀은 버퍼내에 대기하고 있을 것이다. 그러나 시간 t+T에는 그 대기하고 있는 셀을 포함한 UPL내의 셀개수가 경합제어모듈로 전달된다. 즉, 에러로 인해 전송기회를 놓친 셀은 다시 셀 전송요청을 보낼 수 있다.
이하에서는 도 6을 참조하면서 시지연 보상방법 중 셀 개수 증분 전송방법에 대해 설명하기로 한다. 셀 개수 증분 전송방법은 UPL내에 새로운 셀이 도착했는 지를 나타내는 증분정보를 매 셀시간마다 경합제어모듈로 보낸다. 이 경합제어모듈에는 셀 개수 계수기(60)가 있어서 새로운 셀이 도착했다는 정보가 전달될 때마다 계수기 값이 1씩 증가한다. (E-1)T 시간동안의 경합결과를 저장하고 있으면서 계수기(60)의 값에서 그 저장된 경합결과들의 개수를 빼면 현재 고려해야 할 전송요청값을 알 수 있게 된다.
또한, 시구간 t에서의 경합결과(62)가 나오면, 계수기(60)값을 시구간 t-(E-1)T에서의 경합결과를 뺀 후 저장함으로써, 시간 t에서의 계수기(60)는 시간 t-Lr에서의 입력버퍼 UPL내의 셀 개수를 나타내게 된다. 이 계수기(60)는 최소 E까지는 계수(count)를 할 수 있어야 한다.
이제 A(t)를 시간 t에서의 계수기(60)의 값이라고 하자. 그리고, B(t)를 시간 t에서의 (E-1)T 시간동안의 경합결과(63 ~ 65)에 포함된 전송허가들의 개수라고 하자. 예를 들어 E = 5이고, 시간 t에서 경합결과들이 1101이라면 B(t) = 3이다. 그리고, ea(t)를 시간 t에서 전달받은 UPL내에 셀 개수 증분이라고 하자. da(t)를 시간 t에서의 65의 값이라고 하자. eb(t)를 시간 t에서의 62의 값이라고 하자. 그러면, 아래와 같은 수식이 성립된다.
A(t+T) = A(t) + ea(t+T) - da(t),
B(t+T) = B(t) + eb(t+T) - da(t).
시간 t에서 고려해야 할 셀 전송요청은 A(t)-B(t)로 계산된다. 실제로 계수기가 R(t) = A(t) - B(t) 값만 기억하고 있다면 경합제어모듈은 시간 t에서 고려해야 할 셀 전송요청을 계수기 값만을 확인해서 결정할 수 있다. R(t) = R(t-T) + ea(t) - eb(t) 이므로, 시간 t에서의 셀 전송요청은 시간 t에 전달받은 셀 개수 증분 ea(t)과 시간 t에서의 경합결과(즉, 시구간 t-T에서 결정된 경합결과)인 eb(t)에 따라서 결정된다. 도 7에 도시된 바와 같이 계수기(72)는 R(t)값을 계수하며 ea(t)(70)로부터는 계수증가 입력을, eb(t)(74)로부터는 계수감소 입력을 받는다.
경합에 소요되는 시간 Lc가 T보다 작으면 시구간 t에서 결정된 경합결과를 시간 t+T가 되기 직전에 바로 계수기(72)에 반영할 수 있다. 이 경우 계수기(72)는 eb(t)(74)를 거치지 않고 바로 현재의 경합결과(73)로부터 계수감소입력을 받을 수 있다. 즉, 계수감소분이 있다면 시간 t+T에서 계수기값을 감소시키지 않고 시간 t+T가 되기 전에 미리 감소시킨다. 그러므로 계수기는 시간 t+T에서 74로부터 감소입력을 받아서 계수를 하는 것과 동일한 값을 시간 t+T에서 갖게 된다.
한편, 이제 더 이상 과거 경합결과를 경합제어모듈이 기억할 필요가 없으므로 계수기(72)가 임의의 값 x까지 카운트를 할 수 있다면 최대 E = x 인 시지연을 갖는 시스템까지 상기 방법을 적용할 수 있다. 즉, 전체 시지연값만 알려진 시스템의 경우 x를 전체 시지연보다 크게 설정하면 상기 방법을 적용할 수 있다. 그런데 상기한 버퍼의 일부에 셀의 도착했는지를 나타내는 증분정보 전송방법은 이미 상용제품[TeraChannel, POWER X NETWORK 사, 영국 Manchester 소재, 2000년 출시]에 사용되고 있으며 본 발명에서는 상기 방법이 갖는 전송에러 문제점을 해결하는 방법을 제시하고자 한다.
입력버퍼모듈이 경합제어모듈로 셀 개수 증분정보만을 보내는 경우에는 앞서의 셀 개수 전송방법이 전달에러에 강인성을 갖는 것과는 대조적으로 정보전달시 발생하는 에러에 상당히 취약하다. 예를 들어 UPL에 새로운 셀이 도착하였고 그 때의 증분정보가 경합제어모듈로 전달되는 도중 에러가 발생했다면 경합제어모듈 내의 계수기는 입력버퍼내 실제 셀 개수보다 항상 적은 값을 가지고, 그 입력버퍼모듈은 에러발생 시점 이후로 영원히 하나의 셀을 갖고 있게 된다. 또, 경합제어모듈에서 입력버퍼모듈로 전달되는 전송허가 정보의 전달도중 에러가 발생했다면 전송허가를 받아서 버퍼를 출발했어야 할 셀이 그대로 버퍼에 남아있게 된다. 역시 그 버퍼는 에러발생 시점 이후로 영원히 하나의 셀을 갖고 있게 된다. 반면, 경합제어모듈 내의 계수기는 해당 버퍼가 셀을 전송한 것으로 인식하므로, 경합제어모듈 내의 계수기는 실제 셀 개수보다 적은 값을 가지고 있게 된다.
결론적으로 전달시 에러가 발생했다면 입력버퍼모듈에는 항상 1개 이상의 셀이 남아 있게 된다. 만약, 입력버퍼모듈에 충분히 긴 시간동안 셀의 도착이 없고 입력버퍼모듈에는 1개 이상의 셀이 있는 상황에서 경합제어모듈내의 계수기값이 0으로 충분히 긴 시간동안 유지된다면 전달에러가 1번 이상 발생했다는 것을 알 수 있다.
이제 어느 정도의 시간동안 입력버퍼모듈에 새로운 셀의 도착이 없고 1 개 이상의 셀이 있으며 경합제어모듈내의 계수기값이 0 인 상태가 유지되면 에러가 발생한 것으로 판단할 수 있는가를 기술한다.
도 8에서 시구간 t1(75)에서의 경합결과, 시간 t(76)에서 경합제어모듈 내의 계수기값이 1에서 0으로 변했다고 하자. 그 경합결과가 입력버퍼모듈로 전달되어 셀이 완전히 입력버퍼를 출발했어야 할 시간을 t2(77) 라고 하자. 시간 t2에서의 입력버퍼의 UPL 내 셀의 증분 및 유무를 나타내는 정보가 경합제어모듈에 도착하는 시간을 s(78) 이라고 하자. 시간 t에서의 경합결과로 인해 계수기값이 0으로 변했으므로 시간 t2에서 입력버퍼는 셀이 없어야 한다. 그리고 입력버퍼 내에는 셀이 없다는 정보가 시간 s에 경합제어모듈로 전달되어야 한다. 이제 시간 t부터 시간 s까지 경합제어모듈에 실제로 전달된 정보가 입력버퍼모듈의 UPL내 셀의 증분은 계속 없었고 UPL 내에 셀이 1개 이상이었다고 가정하자. 그러면, 시간 t2의 이전의 시점에서 전달에러가 한 번이상 발생한 것으로 판단할 수 있다. 즉, 시간 t부터 시간 s까지 (1)경합제어모듈 내 계수기 값이 0을 유지, (2)입력버퍼의 UPL 내에 새로운 셀의 도착이 없음, 그리고 (3)입력버퍼의 UPL 내에 셀이 1개 이상 있음 과 같은 연속에러조건이 만족되면 전달 에러가 발생한 것이다.
도 8에서 s = t + Lg + Lt + La 이고 시간 s와 시간 t자신도 포함되므로, F = (Lg + Lt + La)/T + 1이라고 하면 임의의 시점에서부터 F 셀시간동안 상기 연속에러조건이 계속 만족되면 전달에러가 발생한 것으로 판명한다.
도 9는 상기 연속에러조건을 이용하여 전달에러를 복구하는 방법을 도시하고 있다. 80에서 셀 증분이 없고 81에서 셀이 UPL내에 1개 이상 있으며 계수기(87)의 값이 0이면(88), 에러계수기(85)가 매 셀시간마다 1씩 증가한다. 에러계수기(85)의 값이 F보다 같거나 크면(84), 입력버퍼모듈에 에러로 인해 잔재하는 셀이 있으므로 강제로 셀 전송요청(83) 계수기(87)에 보낸다. 그러면 계수기(87)의 값이 1로 변하므로 에러계수기(85)는 0값으로 리셋(reset)된다. 만약 연속에러조건이 F셀 미만 시간동안만 지속된다면 에러계수기(85)는 연속에러조건의 지속이 끝나는 시점에서 같이 리셋된다.
이제 입력버퍼모듈의 UPL내에 새로운 셀이 도착할 때만, 또는 입력버퍼모듈에서 셀이 출발할 때만 해당 버퍼의 정보 즉, 셀 개수 증분과 셀 유무 정보를 경합제어모듈로 보내는 경우를 생각해 보자. 이 경우에는 어떤 한순간에 입력버퍼에 새로운 셀의 도착이 없고 1개 이상의 셀이 있으며 경합제어모듈 내의 계수기값이 0이라는 조건이 만족되면 에러가 발생했다고 판단할 수 있다. 도 8에서 시구간 t1(75)에서의 경합결과 시간 t(76)에서 경합제어모듈내의 계수기값이 1에서 0으로 변했다고 하자. 그 경합결과가 입력버퍼모듈로 전달되어 셀이 완전히 입력버퍼모듈을 출발했어야 할 시간을 t2(77) 라고 하자. 시간 t2에서의 입력버퍼의 UPL내 셀의 증분 및 유무를 나타내는 정보가 경합제어모듈에 도착하는 시간을 s(78) 이라고 하자. 그러면 시간 t부터 시간 s까지 (1)경합제어모듈 내 계수기 값이 0을 유지하고, (2)입력버퍼의 UPL내에 새로운 셀의 도착없음이 유지되고, (3)시간 s에서 경합제어모듈이 입력버퍼의 UPL 내에 셀이 1개 이상있음 이라는 정보를 받는 순시에러조건이 만족되면 에러가 발생했다고 판단할 수 있다. 즉, 시간 t에서 계수기값이 0으로 변한 후 시간 s까지 새로운 셀 도착정보가 전달되지 않고 시간 s에서 입력버퍼모듈의 UPL내에 셀이 1개 이상있음이라는 정보를 받으면 계수기값과 실제UPL 내 버퍼 개수와 차이가 생긴 것이므로 에러가 발생한 것이다.
도 10은 상기 순시에러조건을 이용하여 전달에러를 복구하는 방법을 도시하고 있다. 계수기(95)의 값이 1에서 0으로 변한 후에 순시에러조건이 임의의 시간 t에서 만족되면, 입력버퍼 Q(i,j)에 에러로 인해 잔재하는 셀이 있으므로 강제로 셀 전송요청을 계수기(95)에 보낸다. 만약 순시에러조건이 임의의 시간 t에서 만족되지 않는다면 즉, 입력버퍼 Q(i,j)의 UPL내에 새로운 셀의 도착이 있으면 계수기(95)의 값이 증가되고 Q(i,j)의 UPL 내에 셀이 없다면 계수기(95)의 값은 변하지 않는다.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
이상과 같이 본 발명에 의하면, 입력버퍼모듈의 일부(UPL내)의 상태만을 고려하므로 대용량 입출력버퍼형 스위치의 시지연 보상에 사용할 수 있다. 또한, 전달, 제어, 도착, 그리고 출발 시지연의 크기에 상관없이 본 발명을 적용하여 시지연을 효과적으로 보상할 수 있으며, 셀 정보 전달과 경합제어 결과 전달시 발생할 수 있는 에러를 완벽하게 복구할 수 있는 효과가 있다.

Claims (5)

  1. 전송될 셀이 목적지별로 저장되는 다수의 큐를 각각 포함하는 다수의 입력버퍼모듈과, 상기 다수의 큐로부터 입력포트로 전달되는 상기 셀을 출력포트로 출력하는 공간분할 스위칭모듈, 및 상기 다수의 큐들에 저장된 셀 중 UPL(urgent positions of line) 영역에 대기중인 셀 정보를 이용하여 스케줄링하여 그 결과를 상기 공간분할 스위칭모듈로 전달하는 경합제어모듈을 포함하는 입출력버퍼형 스위치의 상기 경합제어모듈에서의 셀 시지연 보상방법에 있어서,
    상기 입력버퍼모듈에서 경합제어모듈로의 전달 시지연(Lr)과 상기 경합제어모듈의 제어 시지연(Lc)과 상기 경합제어모듈에서 입력버퍼모듈로의 전달 시지연(Lg) 및 셀시간(T) 정보를 이용하여 상기 UPL 영역을 결정하는 제 1 단계와;
    상기 다수의 큐들이 매 셀시간마다 상기 UPL 영역내에 대기중인 셀의 전체 개수를 상기 경합제어모듈로 전송하는 제 2 단계와;
    상기 경합제어모듈이 상기 UPL 영역내에 대기중인 셀들 중 경합제어 대상인 셀을 계산하고 상기 경합제어 대상인 셀에 대해 셀 경합을 수행한 후 경합제어 결과를 상기 입력버퍼모듈로 전달하는 제 3 단계; 및
    상기 경합제어모듈이 상기 UPL 영역내에 존재하는 셀들의 과거 경합제어 결과를 저장하는 제 4 단계를 포함한 것을 특징으로 하는 입출력버퍼형 ATM 스위치의 셀 시지연 보상방법.
  2. 제 1 항에 있어서,
    상기 제 3 단계의 경합대상인 셀을 계산하는 과정은,
    상기 UPL 영역내에 대기중인 셀의 전체 개수에서 상기 UPL 영역내에 존재하는 셀들의 과거 경합제어 결과를 감산하여 상기 감산결과가 0이 아니면 경합대상인 셀이 존재하는 것으로 판단하는 것을 특징으로 하는 입출력버퍼형 ATM 스위치의 셀 시지연 보상방법.
  3. 전송될 셀이 목적지별로 저장되는 다수의 큐를 각각 포함하는 다수의 입력버퍼모듈과, 상기 다수의 큐로부터 입력포트로 전달되는 상기 셀을 출력포트로 출력하는 공간분할 스위칭모듈, 및 상기 다수의 큐들에 저장된 셀을 스케줄링하여 그 결과를 상기 공간분할 스위칭모듈로 전달하는 경합제어모듈을 포함하며,
    상기 다수의 입력버퍼모듈은 상기 큐의 UPL(urgent positions of line) 영역에 대기중인 셀의 증분정보를 상기 경합제어모듈로 전송하고, 상기 경합제어모듈은 상기 셀의 증분정보를 누적한 누적값을 이용하여 경합대상인 셀을 계산하고 상기 경합대상인 셀에 대해 셀 스케줄링을 수행한 후 경합제어 결과를 상기 공간분할 스위칭모듈로 전달하며 상기 경합결과를 상기 누적값에서 감산하는 입출력버퍼형 스위치의 셀 시지연 보상방법에 있어서,
    상기 UPL 영역은 상기 입력버퍼모듈에서 경합제어모듈로의 전달 시지연(Lr)과 상기 경합제어모듈의 제어 시지연(Lc)과 상기 경합제어모듈에서 입력버퍼모듈로의 전달 시지연(Lg) 및 셀시간(T) 정보를 이용하여 결정하고,
    소정의 셀시간동안, 상기 경합제어모듈이 계산한 셀의 누적값이 0을 유지하고, 상기 큐의 UPL 영역 내에 새로운 셀이 도착하지 않으며, 상기 입력버퍼모듈의 큐의 UPL 영역내에 적어도 1 이상의 셀이 존재하면, 에러가 발생한 것으로 판정하는 것을 특징으로 하는 입출력버퍼형 ATM 스위치의 셀 시지연 보상방법.
  4. 제 3 항에 있어서,
    상기 소정의 셀시간은,
    (전달시지연 + 출발시지연 + 도착시지연)/셀시간 + 1 인 것을 특징으로 하는 입출력버퍼형 ATM 스위치의 셀 시지연 보상방법.
  5. 전송될 셀이 목적지별로 저장되는 다수의 큐를 각각 포함하는 다수의 입력버퍼모듈과, 상기 다수의 큐로부터 입력포트로 전달되는 상기 셀을 출력포트로 출력하는 공간분할 스위칭모듈, 및 상기 다수의 큐들에 저장된 셀을 스케줄링하여 그 결과를 상기 공간분할 스위칭모듈로 전달하는 경합제어모듈을 포함하며,
    상기 다수의 입력버퍼모듈은 상기 큐의 UPL(urgent positions of line) 영역에 대기중인 셀의 증분정보를 상기 경합제어모듈로 전송하고, 상기 경합제어모듈은 상기 셀의 증분정보를 누적한 누적값을 이용하여 경합대상인 셀을 계산하고 상기 경합대상인 셀에 대해 셀 스케줄링을 수행한 후 경합제어 결과를 상기 공간분할 스위칭모듈로 전달하며 상기 경합결과를 상기 누적값에서 감산하는 입출력버퍼형 스위치의 셀 시지연 보상방법에 있어서,
    상기 UPL 영역은 상기 입력버퍼모듈에서 경합제어모듈로의 전달 시지연(Lr)과 상기 경합제어모듈의 제어 시지연(Lc)과 상기 경합제어모듈에서 입력버퍼모듈로의 전달 시지연(Lg) 및 셀시간(T) 정보를 이용하여 결정하고,
    상기 다수의 입력버퍼모듈은 상기 셀의 증분정보와 함께 큐의 UPL 영역내에 존재하는 셀의 유무정보를 상기 경합제어모듈에 전송하며,
    임의의 시각에, 상기 경합제어모듈이 계산한 셀의 누적값이 0이고, 상기 입력버퍼모듈의 큐의 UPL 영역 내에 새로운 셀이 도착하지 않으며, 상기 큐의 UPL 영역내에 셀이 존재하면, 에러가 발생한 것으로 판정하는 것을 특징으로 하는 입출력버퍼형 ATM 스위치의 셀 시지연 보상방법.
KR10-2000-0044404A 2000-07-31 2000-07-31 입출력버퍼형 스위치의 셀 시지연 보상방법 KR100382144B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0044404A KR100382144B1 (ko) 2000-07-31 2000-07-31 입출력버퍼형 스위치의 셀 시지연 보상방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0044404A KR100382144B1 (ko) 2000-07-31 2000-07-31 입출력버퍼형 스위치의 셀 시지연 보상방법

Publications (2)

Publication Number Publication Date
KR20020011025A KR20020011025A (ko) 2002-02-07
KR100382144B1 true KR100382144B1 (ko) 2003-05-01

Family

ID=19681094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0044404A KR100382144B1 (ko) 2000-07-31 2000-07-31 입출력버퍼형 스위치의 셀 시지연 보상방법

Country Status (1)

Country Link
KR (1) KR100382144B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715442A (ja) * 1993-03-03 1995-01-17 Nippon Telegr & Teleph Corp <Ntt> Atmスイッチ及びatmスイッチング方法
US5455825A (en) * 1994-04-28 1995-10-03 Mitsubishi Electric Research Laboratories Tag-based scheduling system for digital communication switch
KR970068316A (ko) * 1996-03-08 1997-10-13 정장호 Atm-pbx의 다중 입력 버퍼형 atm스위치
JPH11243393A (ja) * 1998-02-25 1999-09-07 Nippon Telegr & Teleph Corp <Ntt> 送信レート制御方法およびプログラム記録媒体
US5996019A (en) * 1995-07-19 1999-11-30 Fujitsu Network Communications, Inc. Network link access scheduling using a plurality of prioritized lists containing queue identifiers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715442A (ja) * 1993-03-03 1995-01-17 Nippon Telegr & Teleph Corp <Ntt> Atmスイッチ及びatmスイッチング方法
US5455825A (en) * 1994-04-28 1995-10-03 Mitsubishi Electric Research Laboratories Tag-based scheduling system for digital communication switch
US5996019A (en) * 1995-07-19 1999-11-30 Fujitsu Network Communications, Inc. Network link access scheduling using a plurality of prioritized lists containing queue identifiers
KR970068316A (ko) * 1996-03-08 1997-10-13 정장호 Atm-pbx의 다중 입력 버퍼형 atm스위치
JPH11243393A (ja) * 1998-02-25 1999-09-07 Nippon Telegr & Teleph Corp <Ntt> 送信レート制御方法およびプログラム記録媒体

Also Published As

Publication number Publication date
KR20020011025A (ko) 2002-02-07

Similar Documents

Publication Publication Date Title
EP1779607B1 (en) Network interconnect crosspoint switching architecture and method
US5416769A (en) Controlled-feedback packet switching system
US5859835A (en) Traffic scheduling system and method for packet-switched networks
US5379297A (en) Concurrent multi-channel segmentation and reassembly processors for asynchronous transfer mode
US7724733B2 (en) Interconnecting network for switching data packets and method for switching data packets
US7050440B2 (en) Method and structure for variable-length frame support in a shared memory switch
EP0886939B1 (en) Efficient output-request packet switch and method
US6487171B1 (en) Crossbar switching matrix with broadcast buffering
EP1854254B1 (en) A method of and a system for controlling access to a shared resource
WO1995001076A1 (en) Bandwidth and congestion control for queue channels in a cell switching communication controller
US6574232B1 (en) Crossbar switch utilizing broadcast buffer and associated broadcast buffer management unit
KR20030051433A (ko) 스위칭 시스템
CA2319585A1 (en) Arbitration method and apparatus for a non-blocking switch
US5513174A (en) Telecommunication system with detection and control of packet collisions
US6046982A (en) Method and apparatus for reducing data loss in data transfer devices
EP1220497B1 (en) Packet switch
EP1041772B1 (en) Packet switch realizing transmission with no packet delay
EP1115230B1 (en) Input buffer type packet switching equipment
KR100382144B1 (ko) 입출력버퍼형 스위치의 셀 시지연 보상방법
KR20040055312A (ko) 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및그 경합 방법
EP0604538B1 (en) Method and apparatus for asynchronous transfer mode (atm) network
US6643702B1 (en) Traffic scheduler for a first tier switch of a two tier switch
JP2621778B2 (ja) パケットスイッチ
JPH0382244A (ja) プロセッサ間通信システム
Jeong et al. An advanced input-queued ATM switch with a pipelined approach to arbitration

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee