KR20040055312A - 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및그 경합 방법 - Google Patents

간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및그 경합 방법 Download PDF

Info

Publication number
KR20040055312A
KR20040055312A KR1020020081956A KR20020081956A KR20040055312A KR 20040055312 A KR20040055312 A KR 20040055312A KR 1020020081956 A KR1020020081956 A KR 1020020081956A KR 20020081956 A KR20020081956 A KR 20020081956A KR 20040055312 A KR20040055312 A KR 20040055312A
Authority
KR
South Korea
Prior art keywords
contention
sub
voq
input
scheduler
Prior art date
Application number
KR1020020081956A
Other languages
English (en)
Other versions
KR100468946B1 (ko
Inventor
한만수
김봉태
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0081956A priority Critical patent/KR100468946B1/ko
Priority to US10/699,402 priority patent/US20040120321A1/en
Publication of KR20040055312A publication Critical patent/KR20040055312A/ko
Application granted granted Critical
Publication of KR100468946B1 publication Critical patent/KR100468946B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및 그 경합 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 입력 모듈에 있는 각각의 VOQ(Virtual Output Queue)에 현재 대기중인 셀이 하나라도 있는 경우 셀을 가지고 있는 각각의 VOQ가 다수의 부 스케줄러에 연속적으로, 즉 각 시구간당 하나의 부 스케줄러에 차례로 전송요청을 전송하되 전송요청의 전송은 그 VOQ에 더 이상 셀이 없을 때에 종료되도록 하거나, 입력 모듈에 있는 각각의 VOQ가 매 시구간마다 자신의 셀 개수를 각 시구간의 처음에 경합과정을 시작하는 부 스케줄러로 전송하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및 그 경합 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치에 있어서, 각 출력별로 분리된 각각의 VOQ(Virtual Output Queue)에 현재 대기중인 셀이 적어도 하나 이상 있는 경우 셀을 가지고 있는 각각의 VOQ가 매 시구간마다 전송요청을 전송하며, 그에 따른 전송허가 신호에 따라 해당 셀을 출력하기 위한 다수의 입력 수단; 상기 다수의 입력 수단의 각 VOQ로부터 전달받은 전송요청들에 따라 경합동작을 수행한 후 경합결과를 상기 다수의 입력 수단으로 각각 전달하고, 스위칭 동작 정보를 전달하기 위한 스케줄링 수단; 및 상기 다수의 입력 수단으로부터 출력되는 셀을 상기 스케줄링 수단으로부터 전달받은 스위칭 동작 정보에 따라 스위칭하여 출력하기 위한 스위칭 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 입력 버퍼형 스위치 등에 이용됨.

Description

간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및 그 경합 방법 {Input Buffered Switches and Its Contention Method Using Pipelined Simple Matching}
본 발명은, 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및 그 경합 방법에 관한 것으로, 더욱 상세하게는 입력 모듈에 있는 각각의 VOQ(Virtual Output Queue)에 현재 대기중인 셀이 하나라도 있는 경우 셀을 가지고 있는 각각의VOQ가 다수의 부 스케줄러에 연속적으로, 즉 각 시구간당 하나의 부 스케줄러에 차례로 전송요청을 전송하되 전송요청의 전송은 그 VOQ에 더 이상 셀이 없을 때에 종료되도록 하거나, 입력 모듈에 있는 각각의 VOQ가 매 시구간마다 자신의 셀 개수를 각 시구간의 처음에 경합과정을 시작하는 부 스케줄러로 전송하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및 그 경합 방법에 관한 것이다.
일반적으로 입력 버퍼형 스위치는 HOL(Head-Of-Line) 봉쇄(blocking) 현상으로 인해 100%의 출력률을 얻지 못하며, 그 성능이 출력 버퍼형 스위치에 비해 나쁘다. 그러나, N x N 스위치일 경우 입력 버퍼형 스위치는 스위칭 속도가 입·출력 포트의 동작 속도와 동일하지만, 출력 버퍼형 스위치는 스위칭 속도가 입·출력 포트의 동작속도의 N배속이 되어야 한다. 이러한 이유로 출력 버퍼형 스위치의 고성능 특성에도 불구하고, 고속 스위칭에는 입력 버퍼형 스위치가 유리하다. 입력 버퍼형 스위치의 HOL 봉쇄현상을 없애서 성능을 향상시키기 위해 다양한 방법이 개발되어졌는데, 그 중에 가장 대표적인 방법이 각 입력에 출력 포트별로 여러 개의 버퍼를 사용하는 VOQ(Virtual Output Queue) 방식이다.
이러한 VOQ 방식이 적용된 N x N 입력 버퍼형 스위치의 경우, N개의 입력 포트가 있고 각 입력에 출력 포트별로 N개의 큐가 있으므로 총 N2개의 입력큐가 있다. 이 때, 매 시구간마다 각 입력에서는 1개의 셀을 전송할 수 있고, 또 각 출력 포트는 1개의 셀을 전달받을 수 있으므로, 이와 같은 조건을 만족시키면서 총 N2의 입력큐 중에서 최대 N개만을 선택해야 하는 경합(contention)이 발생한다. 이러한 경합을 중재하는 스케줄링 방법 중 대표적인 방법으로 아이슬립(iSLIP : iterative SLIP) 방법(iterative round robin matching ; US5500858), 병렬 반복 경합방법(PIM : Parallel Iterative Matching ; US5267235), 간단한 경합 알고리즘(SMA : Simple Matching Algorithm; M. S. Han et al, "Simple matching algorithm for input buffered switch with service class priority," IEICE Transactions on Communications, Vol. E84-B, No. 11, pp. 3067-3071, 2001) 등이 있다.
그러나, 이러한 방법들은 단위 시구간 안에 경합중재를 완료해야 하는 단점이 있으며, 이러한 단점 때문에 입·출력 포트의 동작속도가 고속화되면, 단위 시구간 길이가 짧아져서 단위 시구간 안에 경합중재의 완료가 어려워진다. 또한, 입·출력 포트의 개수가 증가하면, 단위 시구간에 처리하여야 할 정보량이 많아지므로 이 역시 단위 시구간 안에 경합중재의 완료를 어렵게 만든다. 그러므로, 단위 시구간 안에 경합중재를 완료해야 하는 iSLIP, PIM, SMA 등의 방법은 고속, 대용량 스위치에 적합하지 않다.
상기와 같은 문제점을 극복하기 위하여, 라운드 로빈 그리디 스케줄링(RRGS : Round Robin Greedy Scheduling) 방법(한국 특허출원 번호 1999-027469, 일본 특허출원 번호 2000-174817, A. Smiljanic, "Flexible bandwidth allocation in high-capacity packet switches," IEEE/ACM Transactions on Networking, Vol. 10, No. 4, pp. 287-293, 2002)이 제안되었다.
상기 RRGS 방법을 간단히 설명하면 다음과 같다.
어떤 시구간 t에서, 입력 1이 미래의 시구간 (t+N)에서 전송할 셀을 결정한 후 이 정보를 입력 2에 전달하면, 다음 시구간 (t+1)에서 입력 2는 입력 1이 시구간 (t+N)에 전송할 셀과는 다른 목적지를 갖는 셀을 시구간 (t+N)에서 전송하도록 선택한다. 이 정보는 입력 3으로 전달되고 다음 시구간 (t+2)에서 입력 3은 시구간 (t+N)에서 전송할 셀을 같은 방법으로 선택한다. 이러한 과정이 마지막 입력 N까지 계속되고, 시구간 (t+N)에서 각 입력은 자신이 선택한 셀을 전송한다. 한편, 시구간 (t+1)에서 입력 1은 새로운 미래의 시구간 (t+N+1)에서 전송할 셀을 결정한 후 이 정보를 입력 2에 전달하고, 상기한 방법과 비슷하게 마지막 입력까지 계속되고, 이러한 파이프라인 방식의 동작이 지속적으로 이루어진다.
상기와 같은 RRGS 방법은 다양하게 변형되어져 사용되고 있으며, 그 예로는 가변길이 패킷 스위칭에 적용한 방법(일본 특허출원 번호 2001-197064), 서비스 공정성을 개선한 방법(일본 특허출원 번호 1999-355382, 일본 특허출원 번호 2000-055103), 입력이 다중화된 입력 버퍼형 스위치에 적용한 방법(일본 특허출원 번호 2000-049903), 입력간 스케줄링 데이터 전송시간을 고려한 방법(일본 특허출원 번호 2000-091336), N x N 스케줄링 데이터를 다수의 M x M 스케줄링 데이터 블록으로 세분화하고 각 블록의 동작을 파이프라인 방식으로 연계하는 방법(일본 특허출원 번호 2000-302551) 등이 있다.
이러한 방법들의 공통점은 한 입력이 시간상으로 앞선 정보를 가지고 자신이 전송할 셀을 먼저 결정하고, 다른 입력이 그 결정된 정보와 시간상으로 뒤쳐진 정보를 가지고 자신이 전송할 셀을 결정하고, 이러한 과정을 계속하여 마지막 입력이전송할 셀을 결정하고 난 후에, 각 입력이 각자 선택한 셀들을 정해진 시간에 동시에 전송하는 것이다. 따라서, 어떤 셀은 전송 선택이 되더라도 일정 시간을 대기하여야 하며, 어떤 셀은 전송 선택 후 바로 다음 시구간에 전송이 되는 경우가 발생한다. 즉, 셀 대기시간의 변동이 심하고 이로 인해 셀 평균 시지연(mean delay) 및 셀 시지연 분산(cell delay variance) 특성이 나빠진다. 또한, 구현측면으로는 각 입력 간 스케줄링 데이터 전송경로가 있어야 하며, 입력 중 하나 또는 입력간 전송경로 중 하나라도 고장이 나면, 스위치 전체의 스케줄링 및 스위칭 동작이 멈추게 된다.
상기의 문제점을 해결하기 위해, 각 입력이 동일 시간에서의 정보를 가지고 경합을 하는 파이프라인 방식의 경합방법(PMM : Pipelined Maximal Matching)(이하 'PPM'이라 한다)이 "입력 버퍼형 스위치에 있어서 최대-크기 경합 스케줄링 방법을 위한 파이프라인 방식에 기초한 접근 방법(A pipeline-based approach for maximal-sized matching scheduling in input-buffered switches)(E. Oki et al, IEEE Communications Letters, Vol. 5, No. 6, pp. 263-265, 2001)"에 개진되었다.
PMM 방식이 적용되는 입력 버퍼형 스위치에서, 스케줄러는 경합동작에 다수의 시구간이 소모되는 다수의 부 스케줄러(sub-scheduler)로 구성되고, 하나의 시구간에 하나의 부 스케줄러가 동작을 시작하고 또 다른 하나의 부 스케줄러가 동작을 종료한다. 또한, 각 입력은 매 시구간마다 경합정보를 경합을 새로이 시작하는 부 스케줄러에 전송하며, 각각의 부 스케줄러는 자신이 동작을 시작할 때, 각 입력으로부터 전달된 스케줄링 데이터만을 가지고 경합을 실시한다. 따라서, 각 입력이동일한 시간에서의 정보를 가지고 경합을 하므로 셀 대기시간의 편차가 줄고 이로 인해 스위치 성능이 향상된다.
PMM 방식의 동작을 설명하면 다음과 같다.
우선, 입력 모듈에 있는 각각의 VOQ에 새로운 셀이 도착하면 그 VOQ의 전송요청 카운터 값이 1 증가한다. 한편, 전송요청 카운터 값이 1 이상인 VOQ는 매 시구간마다 각 시구간의 처음에 경합과정을 시작하는 부 스케줄러가 자신의 전송요청을 수용할 수 있을 때만 그 부 스케줄러에 자신의 전송요청을 전송하고 자신의 전송요청 카운터 값을 1 감소시킨다. 상기 전송요청을 전송받은 각각의 부 스케줄러는 자신의 경합과정 시작시 수용한 전송요청과 이전 경합과정에서 전송이 허가되지 않은 전송요청을 가지고 K 시구간 동안 경합과정을 수행한다. 여기서, K는 부 스케줄러가 경합과정을 수행하는데 필요한 시간으로, 이는 실제 경합을 수행하는 부 스케줄러의 개수와 일치한다. 상기 경합과정을 수행한 후, 매 시구간마다 각 시구간에서 경합과정을 종료하는 부 스케줄러는 경합결과를 각각의 입력 모듈에 알려주고, 경합결과 전송이 허가되지 않은 전송요청은 그 부 스케줄러의 다음 경합과정에 참여하고, 전송이 허가된 전송요청은 그 부 스케줄러에서 삭제되어 다음 경합과정을 시작할 때 새로운 전송요청을 VOQ로부터 수용할 수 있는 상태가 된다. 상기 입력 모듈로 전송된 경합결과에는 전송이 허가된 VOQ와 전송이 불허된 VOQ에 대한 정보가 포함되며, 전송이 허가된 VOQ는 전송허가(grant) 신호를 전송받게 되고 자신의 HOL 셀을 스위치로 전송한다.
그러나, 상기 PMM 방식은 다음과 같은 몇 가지 단점을 가지고 있다.
첫째, 각각의 VOQ 별로 전송요청 카운터가 필요하다. 전송요청을 해야 할 셀의 개수는 최악의 경우 VOQ의 전체 크기와 같으므로, 이를 모두 나타내기 위해서 카운터가 많은 비트 수를 필요로 할 수 있다. 또한, 카운터의 전체 개수는 VOQ 개수에 비례하므로 입·출력 포트수가 많은 경우 구현이 복잡해진다.
둘째, 각 전송요청은 오직 하나의 부 스케줄러로만 전달되고, 각각의 부 스케줄러는 경합제어를 하는데 K 시구간을 요구하므로, 하나의 전송요청은 K 시구간에 1번의 경합기회만을 갖게 된다. 파이프라인 방식이 아닌 단위 시구간당 경합제어를 수행하는 비 파이프라인 방식에서는 매 시구간에서 경합기회를 갖는다. 따라서, 상기 PMM 방식은 경합효율이 비 파이프라인 방식에 비해 저하된다.
셋째, 실제로 필요한 부 스케줄러의 개수가 K개 이상이 된다. 각 입력 모듈이 전송요청을 부 스케줄러로 전송할 때와 부 스케줄러가 경합결과를 각 입력 모듈로 전송할 때에 일정 시구간을 요한다. 상기 PMM 방식은 이 일정 시구간 만큼 부 스케줄러를 더 필요로 한다.
도 4 는 기존의 PMM 방식에서 각 입력 모듈과 스케줄러간 전송 시지연이 존재하여 이를 보상하기 위한 추가적인 부 스케줄러가 필요함을 설명해주는 타이밍도이다.
도 4 는 실제 경합제어에 필요한 시구간(41) K=3이고 입력 모듈과 부 스케줄러 상호간 정보 전송시 필요한 시구간(40, 42)이 양방향 모두 2인 경우 각각의 부 스케줄러의 타이밍도(timing diagram)를 나타낸다. 부 스케줄러 1은 시구간 5에서 경합과정을 종료하였으므로 시구간 6에서 새로이 경합과정을 시작할 수 있다. 그러나, 시구간 6에서 새로운 전송요청을 받으려면 시구간 4에서 각 입력 모듈이 부 스케줄러 1에 전송요청을 보냈어야 한다. 그런데, 시구간 4에서 각 입력 모듈이 부 스케줄러 1에 전송요청을 보내려면 시구간 5에서의 부 스케줄러 1의 경합결과를 알야야 하지만 이는 시간상 불가능하다. 따라서, 부 스케줄러 4가 필요하게 된다. 비슷한 이유로 부 스케줄러 5, 6, 7이 필요하고, 부 스케줄러 1의 경합결과는 시구간 7에 이르러서야 각 입력 모듈에 전달되고, 각 입력 모듈은 그 결과에 근거하여 새로운 전송요청을 부 스케줄러 1에 보낼 수 있게 된다. 따라서, 실제 경합제어에 필요한 부 스케줄러 3개에 추가로 4개의 부 스케줄러가 더 사용되어져야 한다.
본 발명은, 상기 문제점을 해결하기 위하여 제안된 것으로, 입력 모듈에 있는 각각의 VOQ(Virtual Output Queue)에 현재 대기중인 셀이 하나라도 있는 경우 셀을 가지고 있는 각각의 VOQ가 다수의 부 스케줄러에 연속적으로, 즉 각 시구간당 하나의 부 스케줄러에 차례로 전송요청을 전송하되 전송요청의 전송은 그 VOQ에 더 이상 셀이 없을 때에 종료되도록 하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및 그 경합 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은, 입력 모듈에 있는 각각의 VOQ가 매 시구간마다 자신의 셀 개수를 각 시구간의 처음에 경합과정을 시작하는 부 스케줄러로 전송하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및 그 경합 방법을 제공하는데 다른 목적이 있다.
도 1 은 본 발명에 따른 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치의 일실시예 구성도.
도 2 는 본 발명에 따른 입력 버퍼형 스위치 중 스케줄러(scheduler)의 일실시예 상세 구성도.
도 3 은 본 발명에 따른 입력 버퍼형 스위치 중 각각의 부 스케줄러의 동작 순서를 나타내는 타이밍도.
도 4 는 기존의 PMM(Pipelined Maximal Matching) 방식에서 각 입력 모듈과 스케줄러간 전송 시지연이 존재하여 이를 보상하기 위해 추가적인 부 스케줄러가 필요함을 설명해주는 타이밍도.
도 5 는 본 발명에 따른 입력 버퍼형 스위치에 의할 경우 각 입력 모듈과 스케줄러간 전송 시지연이 존재하더라도 추가적인 부 스케줄러가 필요 없음을 설명해주는 타이밍도.
도 6 은 본 발명에 따른 입력 버퍼형 스위치에서 경합효율을 개선하기 위해각각의 부 스케줄러가 동일 전송요청에 대해 전송허가를 하지 않아야 함을 설명하기 위한 타이밍도.
도 7 은 본 발명에 따른 입력 버퍼형 스위치 중 부 스케줄러의 동작에 2시구간이 소요될 때, 본 발명과 기존의 PMM 방식의 평균 시지연을 비교한 그래프.
도 8 은 본 발명에 따른 입력 버퍼형 스위치 중 부 스케줄러의 동작에 4시구간이 소요될 때, 본 발명과 기존의 PMM 방식의 평균 시지연을 비교한 그래프.
도 9 는 본 발명에 따른 입력 버퍼형 스위치 중 부 스케줄러의 동작에 6시구간이 소요될 때, 본 발명과 기존의 PMM 방식의 평균 시지연을 비교한 그래프.
* 도면의 주요 부분에 대한 부호의 설명
10 : 입력 모듈 11 : 스케줄러
12 : N x N 스위치 20 : 부 스케줄러
21 : 다중화기
상기 목적을 달성하기 위한 본 발명은, 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치에 있어서, 각 출력별로 분리된 각각의 VOQ(Virtual Output Queue)에 현재 대기중인 셀이 적어도 하나 이상 있는 경우 셀을 가지고 있는 각각의 VOQ가 매 시구간마다 전송요청을 전송하며, 그에 따른 전송허가 신호에 따라 해당 셀을 출력하기 위한 다수의 입력 수단; 상기 다수의 입력 수단의 각 VOQ로부터 전달받은 전송요청들에 따라 경합동작을 수행한 후 경합결과를 상기 다수의 입력 수단으로 각각 전달하고, 스위칭 동작 정보를 전달하기 위한 스케줄링 수단; 및 상기 다수의 입력 수단으로부터 출력되는 셀을 상기 스케줄링 수단으로부터 전달받은 스위칭 동작 정보에 따라 스위칭하여 출력하기 위한 스위칭 수단을 포함하는 것을 특징으로 한다.
한편, 본 발명은, 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치에 적용되는 경합 방법에 있어서, 셀을 적어도 하나 이상 가지고 있는 각 VOQ가 매 시구간마다 각 시구간의 처음에 경합과정을 시작하는 부 스케줄링 수단에 전송요청을 전송하는 제 1 단계; 각각의 상기 부 스케줄링 수단이 자신의 경합과정 시작시 상기 전송받은 전송요청에 따라 다수의 시구간 동안 경합제어를 수행하는 제 2 단계; 매 시구간마다 각 시구간에 경합과정을 종료하는 상기 부 스케줄링 수단이 상기 경합제어에 따른 경합결과를 각각의 입력 수단에 전달하는 제 3 단계; 및 상기 경합결과에 따라 전송을 허가받은 VOQ가 해당 셀을 스위칭 수단으로 전송하는 제 4 단계를 포함하는 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명에 따른 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치의 일실시예 구성도이다.
도 1 에 도시된 바와 같이, 본 발명에 따른 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치는, 각 출력별로 분리된 각각의 VOQ(Virtual Output Queue)에 현재 대기중인 셀이 하나라도 있는 경우 셀을 가지고 있는 각각의 VOQ가 매 시구간마다 스케줄러(11)로 전송요청을 전송하며, 그에 따른 스케줄러(11)로부터의 전송허가 신호에 따라 해당 셀을 출력하는 N개의 입력 모듈(10), 상기 N개의 입력 모듈(10)의 각 VOQ로부터 전달받은 전송요청들에 따라 경합동작을 수행한 후 경합결과를 상기 다수의 입력 모듈(10)로 전달하고, 스위칭 동작 정보를 N x N 스위치(12)로 전달하는 스케줄러(11), 및 상기 N개의 입력 모듈(10)로부터 출력되는 셀을 상기 스케줄러(11)로부터 전달받은 스위칭 동작 정보에 따라 스위칭하여 출력하기 위한 N x N 스위치(12)를 포함한다.
상기 각 구성요소의 동작을 좀 더 상세히 살펴보면 다음과 같다.
상기 N개의 입력 모듈(10)중 입력 모듈 i는 N개의 VOQ(Virtual Output Queue) Q(i,1), Q(i,2), …, Q(i,N)을 가지고 있으며, 입력에서 전달된 셀의 목적지가 출력 j이면 그 셀은 Q(i,j)에 저장된다. 각각의 VOQ는 자신이 대기중인 셀을 가지고 있으면, 스케줄러(11)에 전송요청(request) 신호를 보내고, 스케줄러(11)는이 전송요청 신호를 사용하여 셀을 전송할 VOQ들을 선택하고 선택된 VOQ에게 전송허가(grant) 신호를 보낸다. 이때, 스케줄러(11)는 매 시구간 마다 전송요청 신호를 받아 경합을 수행한 후 매 시구간마다 경합결과를 각 입력 모듈(10)에 전송한다. 임의의 시구간에 각각의 입력 모듈(10)은 오직 하나의 셀만 전송할 수 있고, 각 출력은 오직 하나의 셀만 전달받을 수 있으므로, 전송허가 결정시 이를 만족하여야 한다.
N x N 스위치(12)는 매 시구간에 스케줄러(11)로부터 경합결과에 따른 각 입력 모듈(10)과 출력 상호간의 셀 전송 정보(스위칭 동작 정보)를 전달받고, 이 정보에 따라 각 입력 모듈(10)에서 전달된 셀을 해당 출력으로 전송한다. 본 발명의 실시예에서는 N x N 크로스바 스위치를 사용하였다.
스케줄러(11)는 K개의 부 스케줄러로 이루어져 있으며, 각각의 부 스케줄러의 동작은 K 시구간을 소모하고, 각각의 부 스케줄러는 동작을 시작하는 시간이 서로 다르며, 마찬가지로, 동작을 종료하는 시간이 서로 다르다. 각각의 부 스케줄러는 자신이 동작을 시작할 때 전달된 전송요청 신호들을 사용하여, K 시구간 동안 경합제어를 수행하고 그 결과인 경합결과를 각 입력 모듈(10)에 전송한다.
도 2 는 본 발명에 따른 입력 버퍼형 스위치 중 스케줄러의 일실시예 상세 구성도이다.
도 2 에 도시된 바와 같이, 스케줄러(11)에서 전송요청 신호가 각각의 부 스케줄러(20)에 전달되고, 결합결과가 각각의 부 스케줄러(20)와 다중화기(21)에서 발생되어 각 입력 모듈(10)에 전달된다. 각각의 부 스케줄러(20)는 동일한 하드웨어로 구현되며, 다만, 동작을 시작하고 종료하는 시구간만이 서로 다르다. 입력 모듈(10)에서 스케줄러(11)에 전달된 전송요청 신호는 매 시구간마다 각각의 부 스케줄러(20)에 인가되지만, 각각의 부 스케줄러(20)는 자신이 동작을 시작하는 시구간에 전달된 전송요청만을 인식한다. 또한, 각각의 부 스케줄러(20)의 경합결과는 다중화기(21)를 거쳐서 각 입력 모듈(10)에 전달된다. 한편, 각각의 부 스케줄러(20)는 단일 칩 또는 복수개의 칩에 구현될 수도 있다.
아래에서, 본 발명에 따른 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치에서의 경합 방법(PSM : Pipelined Simple Matching)(이하 'PSM'이라 한다.)에 대해 상세히 설명한다.
상기한 바와 같이, 스케줄러는 K개의 부 스케줄러(sub-scheduler)로 이루어진다. 각각의 부 스케줄러는 경합제어를 수행하는데 K개의 시구간을 필요로 하고 매 시구간의 처음에 하나의 부 스케줄러가 경합과정을 시작하고 동일 시구간의 마지막에 또 다른 하나의 부 스케줄러가 경합과정을 종료한다. 도 3 은 본 발명에 따른 입력 버퍼형 스위치 중 각각의 부 스케줄러의 동작 순서를 나타내는 타이밍도로서, K=3인 경우의 파이프라인 방식의 동작을 나타낸다. 또한, 각각의 부 스케줄러의 경합과정은 서로 독립이다. 그리고, 각각의 VOQ에는 전송요청 카운터가 있어서 현재 VOQ에 있으면서 전송요청을 해야 할 셀들의 개수를 나타낸다. 다만, PMM 방식과 달리 VOQ별로 전송요청 카운터를 사용하지 않고, VOQ가 셀을 가지고 있는지의 여부만을 사용하여 경합제어를 수행한다.
PSM 방식의 상세한 동작은 아래와 같다.
우선, 매 시구간마다 셀을 1개 이상 갖고 있는 모든 VOQ는 각 시구간의 처음에 경합과정을 시작하는 부 스케줄러에 전송요청을 보낸다. 상기 전송요청을 받은 각각의 부 스케줄러는 자신의 경합과정 시작시 전송받은 전송요청을 가지고 K시구간 동안 경합제어를 수행하며, 매 시구간마다 각 시구간에서 경합과정을 종료하는 부 스케줄러는 경합결과를 각각의 입력 모듈(10)에 알려준다. 상기 경합결과에는 전송이 허가된 VOQ와 전송이 불허된 VOQ에 대한 정보가 포함되며, 경합결과로부터 전송허가(grant) 신호를 전송받은 VOQ는 HOL셀을 스위치로 전송하게 된다. 한편, 경합결과로 현재 비어있는 VOQ에 전송허가(grant) 신호가 전송될 수 있는데, 이 경우 그 전송허가 신호는 무시된다.
도 5 는 본 발명에 따른 입력 버퍼형 스위치에 의할 경우 각 입력 모듈과 스케줄러간 전송 시지연이 존재하더라도 추가적인 부 스케줄러가 필요 없음을 설명해주는 타이밍도이다.
도 5 는 도 4 와 동일하게 실제 경합제어에 필요한 시구간(51) K=3이고, 입력 모듈과 부 스케줄러 상호간 정보 전송시 필요한 시구간(50, 52)이 양방향 모두 2인 경우에 PSM 방식에서의 각각의 부 스케줄러의 타이밍도이다. 시구간 5에서 경합과정을 종료한 부 스케줄러 1은 시구간 6에서 새로운 경합과정을 시작할 수 있다. 이 때, 시구간 4에서 각 입력 모듈이 부 스케줄러 1에 전송요청을 전달해야 한다. 그런데, PMM 방식과는 달리 부 스케줄러 1의 경합결과를 반드시 알아야 할 필요가 없으므로, 시구간 4에서 각 입력 모듈은 부 스케줄러 1에 전송요청을 보낼 수 있다. 따라서, 도 5 에 도시된 바와 같이 본 발명은 실제 경합제어에 필요한 K개의부 스케줄러만 필요하다.
상기한 바와 같이, 본 발명에서는 VOQ의 셀 유·무만을 가지고 경합제어를 수행하므로 경합효율이 다소 저하될 수 있기 때문에 경합효율을 개선할 방법이 요구되어 진다. 이하에서 경합효율을 개선할 수 있는 방법에 대해 상세히 설명한다.
경합효율을 개선할 수 있는 방법 중 하나는, 각각의 부 스케줄러가 동일한 출력에 대한 경합 수행시에 서로 다른 입력 모듈에 우선권을 부여하는 방법이다.
어떤 VOQ가 1개의 셀만 가지고 있고 시구간 1의 시작에서 부 스케줄러 1에 최초로 전송요청을 전송하였다면, 경합제어에는 3개의 시구간이 소요되므로 시구간 3의 마지막에서야 부 스케줄러 1의 경합결과가 나온다. 따라서, 그 VOQ는 시구간 2와 3의 시작에서 부 스케줄러 2와 부 스케줄러 3 각각에 전송요청을 계속 보내게 된다. 만약, 시구간 3의 마지막에서 그 VOQ의 전송요청이 허가가 되고, 부 스케줄러 2 또는 부 스케줄러 3이 그 VOQ에 대해 전송허가를 하였다면, 부 스케줄러 2 또는 3의 전송허가는 낭비가 된다. 만약 그 VOQ대신에 부 스케줄러 2 또는 3이 다른 VOQ에 전송을 허가한다면 그러한 낭비를 없애서 경합 효율을 향상시킬 수 있다.
도 6 은 본 발명에 따른 입력 버퍼형 스위치에서 경합효율을 개선하기 위해 각각의 부 스케줄러가 동일 전송요청에 대해 전송허가를 하지 않아야 함을 설명하기 위한 타이밍도이다.
도 6 에서와 같이 일정한 시구간 동안 각각의 부 스케줄러가 동일 VOQ에 대해 전송을 허가하지 않는 것이 유리하다. 따라서, 각각의 부 스케줄러는 동일한 출력에 대한 경합 수행시에 서로 다른 입력 모듈에 우선권을 주어야 한다. 일례로,출력 1에 대한 경합 수행시, 부 스케줄러 1은 1번 입력 모듈에, 부 스케줄러 2는 4번 입력 모듈에, 부 스케줄러 3은 8번 입력 모듈에 우선권을 주어야 한다. 각각의 부 스케줄러는 우선권을 갖는 입력 모듈로부터 전송된 전송요청에 대해 전송을 먼저 허가하게 된다.
경합효율을 개선할 수 있는 또 다른 방법은, 동일한 출력에 대한 경합제어시 대기중인 셀이 많은 VOQ에 상대적으로 우선권을 주는 것이다.
다수의 부 스케줄러가 동일 VOQ에 차례로 전송을 허가하였더라도 그 VOQ에 대기중인 셀의 개수가 충분하다면 전송허가가 낭비되지 않는다. 그러나, 대기중인 셀의 개수가 가장 많은 VOQ가 항상 우선권을 갖는다면 서비스 공정성이 나빠지므로 셀 개수와 무관하게 각각의 VOQ에 대해 공정하게 우선권을 부여하고, 그 우선권을 갖는 VOQ가 전송요청을 하지 않은 경우에는 차선권을 대기중인 셀의 개수가 가장 많은 VOQ에 주어야 한다. 각각의 VOQ의 대기중인 셀 개수는 그 VOQ에 대기중인 전체 셀의 개수 또는 그 VOQ의 일부에 대기중인 셀의 개수로 대신할 수도 있다.
경합제어시 VOQ에 대기중인 셀의 유·무 대신에 셀 개수를 사용하면 PSM의 동작은 다음과 같이 변경된다.
우선, 매 시구간마다 각각의 VOQ는 자신의 셀 개수를 각 시구간의 처음에 경합과정을 시작하는 부 스케줄러에 보내주게 되며, 각각의 부 스케줄러는 자신의 경합과정 시작시 상기의 전송받은 셀 개수를 이용하여 K 시구간 동안 경합제어를 수행한다. 한편, 매 시구간마다 각 시구간에서 경합과정을 종료하는 부 스케줄러는 경합결과를 각각의 입력 모듈에 알려준다.
아래에서 본 발명의 성능면에서의 효과를 컴퓨터 모의실험을 통해 자세히 설명한다. 컴퓨터 모의실험에는 64 X 64 스위치가 사용되었으며, 입력 트래픽 모델은 유니폼 트래픽, 즉, 셀의 도착은 베루누이(Bernoulli) 도착과정을 따르고, 각 셀의 목적지는 균등하게 분포된 트래픽을 사용하였다. 모의실험은 106 시구간 만큼 수행했고, 기존의 PMM 방식의 각 부스케줄러에 iSLIP 경합 알고리즘을 사용하고, 본 발명인 PSM 방식의 각 부스케줄러에는 SMA 경합 알고리즘을 사용한 후 두 발명의 성능을 비교하였다. 이 때, 본 발명에서 개진된 경합효율 개선방법 중, 각각의 부 스케줄러가 동일한 출력에 대한 경합 수행시에 서로 다른 입력 모듈에 우선권을 주는 방법을 SMA 방식에 적용하였다.
도 7 내지 도 9 는 본 발명에 따른 입력 버퍼형 스위치 중 부 스케줄러의 동작에 각각 2시구간, 4시구간, 6시구간이 소요될 때, 본 발명과 기존의 PMM 방식의 평균 시지연을 컴퓨터 모의실험을 통해 비교한 그래프이다.
도 7 내지 도 9 에서 알 수 있듯이, 부 스케줄러의 개수, 즉 경합제어에 소모되는 시구간의 개수가 증가할수록 본 발명의 시지연 성능이 트래픽 부하가 많을 때 우수함을 알 수 있다. 다만, 트래픽 부하가 적을 때 PMM 방식의 특성이 본 발명보다 좋지만, 그 차이는 1시구간 이하이므로 의미가 없다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명은 다음과 같은 효과가 있다.
첫째, 상기와 같은 본 발명은, 기존의 PMM 방식에서는 각 전송요청이 오직 하나의 부 스케줄러에만 전송되어 경합과정에 필요한 시구간동안 단 한번의 경합기회를 갖는데 반해, 매 시구간마다 하나의 부 스케줄러에 전송요청을 연속적으로 전송하여 매 시간구간당 경합기회를 갖게 되므로 각 전송요청의 경합기회가 매 시구간 당 1회가 되어 비 파이프라인 방식의 경합방법의 경합기회와 동일하고, 기존의 PMM 방식의 경합기회 보다 전체 부 스케줄러의 개수만큼 경합기회를 증가시키는 효과가 있다.
둘째, 상기와 같은 본 발명은, 기존의 PMM 방식에서는 VOQ별로 카운터가 필요하여 구현하기에 복잡한 반면, 각각의 VOQ의 셀 존재 유·무 만을 사용하여 경합제어를 하므로 VOQ별 카운터가 사용되지 않는 단순한 구조를 가지게 되어 구현이 용이한 효과가 있다.
셋째, 상기와 같은 본 발명은, 기존의 PMM 방식에서는 전송요청에 대하여 전송 가부를 결정할 때 입력 모듈과 스케줄러 상호간 전송 시지연이 존재하는 경우 이러한 시지연으로 인해 추가적인 부 스케줄러가 필요한 반면, 부 스케줄러의 경합결과를 반드시 알아야 할 필요가 없으므로 입력 및 스케줄러 사이에 존재하는 데이터 전송 시지연을 보상하는 추가적인 부 스케줄러가 필요가 없게 되어, 결국 전송 시지연과 무관하게 실제 경합제어에 필요한 부 스케줄러만을 필요로 하게 되어 부 스케줄러의 개수가 줄어드는 효과가 있다.
넷째, 스위치 입·출력 포트의 전송속도가 올라갈수록 단위 셀을 처리하는 시구간의 길이가 짧아지므로 경합제어에 소모되는 시구간의 개수도 증가하여 부 스케줄러의 개수가 증가하게 되며, 또한, 스위치 입·출력 포트의 개수가 증가할수록 경합제어에 많은 시간이 필요하게 되어 부 스케줄러의 개수 증가하는데, 상기와 같은 본 발명은, 이러한 부 스케줄러의 개수의 증가에 따른 평균 시지연 등의 성능이 기존의 PMM 방식보다 우수하므로, 고속 대용량 스위치에 보다 적합하게 사용될 수 있다.

Claims (12)

  1. 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치에 있어서,
    각 출력별로 분리된 각각의 VOQ(Virtual Output Queue)에 현재 대기중인 셀이 적어도 하나 이상 있는 경우 셀을 가지고 있는 각각의 VOQ가 매 시구간마다 전송요청을 전송하며, 그에 따른 전송허가 신호에 따라 해당 셀을 출력하기 위한 다수의 입력 수단;
    상기 다수의 입력 수단의 각 VOQ로부터 전달받은 전송요청들에 따라 경합동작을 수행한 후 경합결과를 상기 다수의 입력 수단으로 각각 전달하고, 스위칭 동작 정보를 전달하기 위한 스케줄링 수단; 및
    상기 다수의 입력 수단으로부터 출력되는 셀을 상기 스케줄링 수단으로부터 전달받은 스위칭 동작 정보에 따라 스위칭하여 출력하기 위한 스위칭 수단
    을 포함하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치.
  2. 제 1 항에 있어서,
    상기 스케줄링 수단은,
    상기 다수의 입력 수단의 각 VOQ로부터 전달받은 전송요청들에 따라 다수의 시구간동안 경합동작을 수행하며, 매 시구간당 하나가 동작을 시작하고 또 다른 하나가 동작을 종료하는 다수개의 부 스케줄링 수단; 및
    상기 각각의 부 스케줄링 수단의 경합결과를 상기 다수의 입력 수단으로 전달하기 위한 다중화 수단
    을 포함하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치.
  3. 제 2 항에 있어서,
    상기 스케줄링 수단은,
    상기 각각의 부 스케줄링 수단이 동일한 출력에 대한 경합 수행시 서로 다른 입력 수단에 우선권을 부여하는 것을 특징으로 하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치.
  4. 제 1 항에 있어서,
    상기 각각의 VOQ가 매 시구간마다 전송요청을 전송하는 과정은,
    상기 각각의 VOQ(Virtual Output Queue)에 현재 대기중인 셀 개수를 매 시구간마다 전송하여 전송요청을 하는 것을 특징으로 하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치.
  5. 제 4 항에 있어서,
    상기 스케줄링 수단은,
    상기 다수의 입력 수단의 각 VOQ로부터 전달받은 셀 개수를 이용하여 다수의 시구간동안 경합동작을 수행하며, 매 시구간당 하나가 동작을 시작하고 또 다른 하나가 동작을 종료하는 다수개의 부 스케줄링 수단; 및
    상기 각각의 부 스케링 수단의 경합결과를 입력 수단으로 전달하기 위한 다중화 수단
    을 포함하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치.
  6. 제 5 항에 있어서,
    상기 스케줄링 수단은,
    상기 각각의 부 스케줄링 수단이 동일한 출력에 대한 경합 수행시 대기중인 셀 개수가 가장 많은 VOQ에 우선권을 부여하는 것을 특징으로 하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치.
  7. 제 5 항에 있어서,
    상기 스케줄링 수단은,
    상기 각각의 부 스케줄링 수단이 동일한 출력에 대한 경합 수행시 서로 다른 VOQ에 우선권을 부여하고 그 우선권을 갖는 VOQ가 전송요청을 하지 않은 경우에는대기중인 셀 개수가 가장 많은 VOQ에 우선권을 부여하는 것을 특징으로 하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치.
  8. 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치에 적용되는 경합 방법에 있어서,
    셀을 적어도 하나 이상 가지고 있는 각 VOQ가 매 시구간마다 각 시구간의 처음에 경합과정을 시작하는 부 스케줄링 수단에 전송요청을 전송하는 제 1 단계;
    각각의 상기 부 스케줄링 수단이 자신의 경합과정 시작시 상기 전송받은 전송요청에 따라 다수의 시구간 동안 경합제어를 수행하는 제 2 단계;
    매 시구간마다 각 시구간에 경합과정을 종료하는 상기 부 스케줄링 수단이 상기 경합제어에 따른 경합결과를 각각의 입력 수단에 전달하는 제 3 단계; 및
    상기 경합결과에 따라 전송을 허가받은 VOQ가 해당 셀을 스위칭 수단으로 전송하는 제 4 단계
    를 포함하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치에서의 경합 방법.
  9. 제 8 항에 있어서,
    상기 제 2 단계의 경합제어 과정은,
    상기 각각의 부 스케줄링 수단이 동일한 출력에 대한 경합 수행시에 서로 다른 입력 수단에 우선권을 주는 것을 특징으로 하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치에서의 경합 방법.
  10. 제 8 항에 있어서,
    상기 제 1 단계는,
    상기 각각의 VOQ가 매 시구간마다 각 시구간의 처음에 경합과정을 시작하는 부 스케줄링 수단에 자신의 셀 개수를 전송하여 전송요청을 하는 것을 특징으로 하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치에서의 경합 방법.
  11. 제 10 항에 있어서,
    상기 제 2 단계의 경합제어 과정은,
    상기 각각의 부 스케줄링 수단이 동일한 출력에 대한 경합 수행시 대기중인 셀의 개수가 가장 많은 VOQ에 우선권을 주는 것을 특징으로 하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치에서의 경합 방법.
  12. 제 10 항에 있어서,
    상기 제 2 단계의 경합제어 과정은,
    상기 각각의 부 스케줄링 수단이 동일한 출력에 대한 경합 수행시 서로 다른 VOQ에 우선권을 부여하고 그 우선권을 갖는 VOQ가 전송요청을 하지 않은 경우에는 대기중인 셀 개수가 가장 많은 VOQ에 우선권을 부여하는 것을 특징으로 하는 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치에서의 경합 방법.
KR10-2002-0081956A 2002-12-20 2002-12-20 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및그 경합 방법 KR100468946B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0081956A KR100468946B1 (ko) 2002-12-20 2002-12-20 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및그 경합 방법
US10/699,402 US20040120321A1 (en) 2002-12-20 2003-10-31 Input buffered switches using pipelined simple matching and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0081956A KR100468946B1 (ko) 2002-12-20 2002-12-20 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및그 경합 방법

Publications (2)

Publication Number Publication Date
KR20040055312A true KR20040055312A (ko) 2004-06-26
KR100468946B1 KR100468946B1 (ko) 2005-02-02

Family

ID=32588856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0081956A KR100468946B1 (ko) 2002-12-20 2002-12-20 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및그 경합 방법

Country Status (2)

Country Link
US (1) US20040120321A1 (ko)
KR (1) KR100468946B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006514B2 (en) * 2001-05-31 2006-02-28 Polytechnic University Pipelined maximal-sized matching cell dispatch scheduling
USRE42600E1 (en) 2000-11-20 2011-08-09 Polytechnic University Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined arbitration scheme
US7046661B2 (en) * 2000-11-20 2006-05-16 Polytechnic University Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined hierarchical arbitration scheme
EP1505779A1 (en) * 2002-05-15 2005-02-09 Mitsubishi Denki Kabushiki Kaisha Packet scheduling system and packet scheduling method
US7486687B2 (en) * 2004-02-27 2009-02-03 International Business Machines Corporation Method and allocation device for allocating pending requests for data packet transmission at a number of inputs to a number of outputs of a packet switching device in successive time slots
FR2877176B1 (fr) * 2004-10-22 2007-04-20 Agence Spatiale Europeenne Procede et dispositif pour ordonnancer et transmettre des paquets de donnees a partir d'un emetteur commun vers une pluralite d'utilisateurs partageant un canal de transmission coummun.
JP2007259073A (ja) * 2006-03-23 2007-10-04 Nec Corp パケットスイッチにおけるスケジューリング装置
US10908946B2 (en) * 2016-12-30 2021-02-02 Texas Instruments Incorporated Scheduling of external block based data processing tasks on a hardware thread scheduler
KR102412289B1 (ko) 2017-12-13 2022-06-23 한국전자통신연구원 병렬 스케줄링 방법 및 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006514B2 (en) * 2001-05-31 2006-02-28 Polytechnic University Pipelined maximal-sized matching cell dispatch scheduling

Also Published As

Publication number Publication date
US20040120321A1 (en) 2004-06-24
KR100468946B1 (ko) 2005-02-02

Similar Documents

Publication Publication Date Title
AU746166B2 (en) Fair and efficient cell scheduling in input-buffered multipoint switch
US6160812A (en) Method and apparatus for supplying requests to a scheduler in an input buffered multiport switch
CA2247447C (en) Efficient output-request packet switch and method
US5850395A (en) Asynchronous transfer mode based service consolidation switch
US5912889A (en) ATM switch with output port clustering for dynamically allocating bandwidth between ports
US6791992B1 (en) Earliest-deadline-first queuing cell switching architecture and method
US9602436B2 (en) Switching device
JPH10190710A (ja) アクセス調停方法
KR20000047434A (ko) 입력/출력 테라비트 스위치들을 위한 ｒｒｇｓ-라운드-로빈 그리디 스케쥴링
KR20040038028A (ko) 다중 입력/출력 버퍼형 교환기
US11570127B1 (en) Reducing power consumption in an electronic device
KR100468946B1 (ko) 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및그 경합 방법
US20200280528A1 (en) Voq-based network switch architecture using multi-stage arbitration fabric scheduler
EP1220497B1 (en) Packet switch
US8145823B2 (en) Parallel wrapped wave-front arbiter
US7079545B1 (en) System and method for simultaneous deficit round robin prioritization
KR100527341B1 (ko) 크로스바 방식의 방송스위치
WO1993005596A1 (en) Method and apparatus for asynchronous transfer mode (atm) network
US20090073968A1 (en) Device with modified round robin arbitration scheme and method for transferring data
Jeong et al. An advanced input-queued ATM switch with a pipelined approach to arbitration
James et al. A 40 Gb/s packet switching architecture with fine-grained priorities
Son et al. Input polling arbitration mechanism for a gigabit packet switch
KR100581079B1 (ko) 확장형 크로스바 매트릭스 스위칭 장치 및 그의 분산스케쥴링 방법
JPH11510327A (ja) 非同期転送モードベースドサービス統合交換機
KR20040057036A (ko) 확장형 크로스바 매트릭스 스위치 및 중재 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20111208

Year of fee payment: 20