JP2002217962A - 複数の入力ポートから出力ポートにデータパケットをスケジューリングする方法 - Google Patents
複数の入力ポートから出力ポートにデータパケットをスケジューリングする方法Info
- Publication number
- JP2002217962A JP2002217962A JP2001376145A JP2001376145A JP2002217962A JP 2002217962 A JP2002217962 A JP 2002217962A JP 2001376145 A JP2001376145 A JP 2001376145A JP 2001376145 A JP2001376145 A JP 2001376145A JP 2002217962 A JP2002217962 A JP 2002217962A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- scheduling
- output
- input
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q11/0066—Provisions for optical burst or packet networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/205—Quality of Service based
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/501—Overload detection
- H04L49/503—Policing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q11/0067—Provisions for optical access or distribution networks, e.g. Gigabit Ethernet Passive Optical Network (GE-PON), ATM-based Passive Optical Network (A-PON), PON-Ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q2011/0064—Arbitration, scheduling or medium access control aspects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 特定の優先順位に従って大量の待ち行列のパ
ケットをスケジューリングする方法とシステムを提供す
ること。 【解決手段】 本発明の方法は、データパケットを複数
の仮想出力待ち行列にいれるステップと、前記複数の仮
想出力待ち行列をスケジューリングするステップとから
なる。前記ステップは、スケジューリング・ツリーによ
り、前記出力ポートのうちの１つに関連する仮想出力待
ち行列を並列状態にスケジューリングするステップを含
む。前記スケジューリング・ツリーは、比較層を有し、
前記比較層は、並列状態にある前記関連する仮想出力待
ち行列から受領したリクエストを対形式で比較するステ
ップと、より高い優先順位のリクエストをより高いレベ
ルの比較層に送るステップとを有する。前記ステップ
は、スケジューリングされた仮想出力待ち行列を示す１
個のリクエストが残るまで行われる。
ケットをスケジューリングする方法とシステムを提供す
ること。 【解決手段】 本発明の方法は、データパケットを複数
の仮想出力待ち行列にいれるステップと、前記複数の仮
想出力待ち行列をスケジューリングするステップとから
なる。前記ステップは、スケジューリング・ツリーによ
り、前記出力ポートのうちの１つに関連する仮想出力待
ち行列を並列状態にスケジューリングするステップを含
む。前記スケジューリング・ツリーは、比較層を有し、
前記比較層は、並列状態にある前記関連する仮想出力待
ち行列から受領したリクエストを対形式で比較するステ
ップと、より高い優先順位のリクエストをより高いレベ
ルの比較層に送るステップとを有する。前記ステップ
は、スケジューリングされた仮想出力待ち行列を示す１
個のリクエストが残るまで行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、パケット交換のス
ケジューラに関し、特に複数の入力ポートからのデータ
パケットを出力ポートにスケジューリングする方法に関
する。
ケジューラに関し、特に複数の入力ポートからのデータ
パケットを出力ポートにスケジューリングする方法に関
する。
【０００２】
【従来の技術】テラビット交換器およびギガビット受動
型光学ネットワーク（passive optical networks，ＰＯ
Ｎ）内でパケットをスケジューリングすることは、相当
な量の計算量を必要とする。様々なクオリティオブサー
ビス（quality of service，ＱｏＳ）を具備したトラフ
ィックを管理するために、優先順位のメカニズムを開発
しなければならない場合には、この問題はより複雑とな
る。この問題の複雑さは、出力ポート毎にスケジューリ
ングする必要があるシステム内の入力待ち行列の全数
（即ち入力ポートの数とサービスクラスの数との乗算
値）で表される。特定の優先順位にしたがって、大量の
待ち行列のパケットをスケジューリングするアルゴリズ
ムが必要とされている。このアルゴリズムは、最新技
術、即ちＡＳＩＣまたはＦＰＧＡで効率的に実行しなけ
ればならない。
型光学ネットワーク（passive optical networks，ＰＯ
Ｎ）内でパケットをスケジューリングすることは、相当
な量の計算量を必要とする。様々なクオリティオブサー
ビス（quality of service，ＱｏＳ）を具備したトラフ
ィックを管理するために、優先順位のメカニズムを開発
しなければならない場合には、この問題はより複雑とな
る。この問題の複雑さは、出力ポート毎にスケジューリ
ングする必要があるシステム内の入力待ち行列の全数
（即ち入力ポートの数とサービスクラスの数との乗算
値）で表される。特定の優先順位にしたがって、大量の
待ち行列のパケットをスケジューリングするアルゴリズ
ムが必要とされている。このアルゴリズムは、最新技
術、即ちＡＳＩＣまたはＦＰＧＡで効率的に実行しなけ
ればならない。
【０００３】文献（「A Cell Based MAC Protocol with
Traffic Shaping and a Global FIFO Strategy」著者
C. Blondia, O. Casals, J. Garcia, Proceedings of t
he RACE Open Workshop on Broadband Access, Nijmege
n, The Netherlands, June 1993）は、共通の先入れ先
出し（first-in-first-out，ＦＩＦＯ）バッファを採用
したリクエスト／許可メカニズムを用いたメディアアク
セスコントロールを開示している。各ネットワーク終端
装置（network termination，ＮＴ）は、リクエスト
（ネットワーク終端装置内の待ち行列の状態に関する情
報を含む）を介して自分自身の帯域幅要件を広く示して
いる。
Traffic Shaping and a Global FIFO Strategy」著者
C. Blondia, O. Casals, J. Garcia, Proceedings of t
he RACE Open Workshop on Broadband Access, Nijmege
n, The Netherlands, June 1993）は、共通の先入れ先
出し（first-in-first-out，ＦＩＦＯ）バッファを採用
したリクエスト／許可メカニズムを用いたメディアアク
セスコントロールを開示している。各ネットワーク終端
装置（network termination，ＮＴ）は、リクエスト
（ネットワーク終端装置内の待ち行列の状態に関する情
報を含む）を介して自分自身の帯域幅要件を広く示して
いる。
【０００４】メディアアクセスプロトコールは、帯域幅
割当てアルゴリズムにより様々なネットワーク終端装置
に対し利用可能な帯域幅を割り当てている。ネットワー
ク終端装置は、許可手段により割り当てられた帯域幅に
関する情報が与えられる。ＰＯＮ（特に非同期転送モー
ド（ＡＴＭ）ＰＯＮ用）のアルゴリズムは、少数の待ち
行列（６４個まで）を対処できるだけで、ギガビット容
量の大きなシステム（１０００個の待ち行列まで）に対
しては不十分である。さらにまた、ＰＯＮをコアネット
ワークに接続する余分の交換機能が必要である。
割当てアルゴリズムにより様々なネットワーク終端装置
に対し利用可能な帯域幅を割り当てている。ネットワー
ク終端装置は、許可手段により割り当てられた帯域幅に
関する情報が与えられる。ＰＯＮ（特に非同期転送モー
ド（ＡＴＭ）ＰＯＮ用）のアルゴリズムは、少数の待ち
行列（６４個まで）を対処できるだけで、ギガビット容
量の大きなシステム（１０００個の待ち行列まで）に対
しては不十分である。さらにまた、ＰＯＮをコアネット
ワークに接続する余分の交換機能が必要である。
【０００５】文献（「A Contention-Free Packet Sched
uling Scheme for Provision of Quality-of-Service i
n Tbit/sec WDM Networks」著者I. Elhanany, J. Nir,
D. Sadot., Opticlal Networks Magazine, July 2000）
は、パケット交換用のスケジューリングスキームを開示
してしている。パケットスロット期間の間Ｎlog２Ｎの
オーダーの操作を必要とするようなアルゴリズムが提案
されている。ここで、Ｎは出力ポート即ちあて先の数で
ある（論文ではＮ×Ｎの交換器に関するものである）。
この方法は、ラウンドロビン手順を用いて異なる入力ポ
ートの順番のアサーションを採用し、様々なクオリティ
オブサービスの要件に適合するために入力ポート毎に優
先順位を付したマッチングスキームを有している。大量
の待ち行列に対しては、この方法では遅すぎる。それ故
にＰＯＮの課題を解決するものではない。
uling Scheme for Provision of Quality-of-Service i
n Tbit/sec WDM Networks」著者I. Elhanany, J. Nir,
D. Sadot., Opticlal Networks Magazine, July 2000）
は、パケット交換用のスケジューリングスキームを開示
してしている。パケットスロット期間の間Ｎlog２Ｎの
オーダーの操作を必要とするようなアルゴリズムが提案
されている。ここで、Ｎは出力ポート即ちあて先の数で
ある（論文ではＮ×Ｎの交換器に関するものである）。
この方法は、ラウンドロビン手順を用いて異なる入力ポ
ートの順番のアサーションを採用し、様々なクオリティ
オブサービスの要件に適合するために入力ポート毎に優
先順位を付したマッチングスキームを有している。大量
の待ち行列に対しては、この方法では遅すぎる。それ故
にＰＯＮの課題を解決するものではない。
【０００６】
【発明が解決しようとする課題】本発明の目的は、特定
の優先順位に従って大量の待ち行列のパケットをスケジ
ューリングすることのできるパケット交換方式およびＰ
ＯＮ用のスケジューラを提供することである。待ち行列
の数は、入力ポートの数に等しい、あるいは様々なクオ
リティオブサービス要件を具備したデータトラフィック
を管理する場合には、入力ポートの数とサービスクラス
（即ち優先クラス）の数の積に等しい。
の優先順位に従って大量の待ち行列のパケットをスケジ
ューリングすることのできるパケット交換方式およびＰ
ＯＮ用のスケジューラを提供することである。待ち行列
の数は、入力ポートの数に等しい、あるいは様々なクオ
リティオブサービス要件を具備したデータトラフィック
を管理する場合には、入力ポートの数とサービスクラス
（即ち優先クラス）の数の積に等しい。
【０００７】
【課題を解決するための手段】本発明の複数の仮想出力
待ち行列をスケジューリングするステップは、出力ポー
トのうちの１つに関連する仮想出力待ち行列をスケジュ
ーリング・ツリーでもってスケジューリングすることに
より、並列状態にある出力ポートのうちの１つに関連す
る仮想出力待ち行列をスケジューリングするステップを
含む。スケジューリング・ツリーは、並列状態にある関
連する仮想出力待ち行列から受領したリクエストを対方
式（pair-wise）で比較するステップを実行し、より高
い優先順位のリクエストをより高いレベルの比較層に送
るステップを（１つのリクエストしか残らないようにな
るまで）実行する比較層を含む。残った１つのリクエス
トは、そのデータパケットを関連する出力ポートに送る
ためにスケジューリングされている仮想出力待ち行列を
示す。
待ち行列をスケジューリングするステップは、出力ポー
トのうちの１つに関連する仮想出力待ち行列をスケジュ
ーリング・ツリーでもってスケジューリングすることに
より、並列状態にある出力ポートのうちの１つに関連す
る仮想出力待ち行列をスケジューリングするステップを
含む。スケジューリング・ツリーは、並列状態にある関
連する仮想出力待ち行列から受領したリクエストを対方
式（pair-wise）で比較するステップを実行し、より高
い優先順位のリクエストをより高いレベルの比較層に送
るステップを（１つのリクエストしか残らないようにな
るまで）実行する比較層を含む。残った１つのリクエス
トは、そのデータパケットを関連する出力ポートに送る
ためにスケジューリングされている仮想出力待ち行列を
示す。
【０００８】本発明の方法の利点は、極めて大量の仮想
出力待ち行列を効率よくスケジューリングできることで
ある。本発明の方法によれば、スケジューリングするた
めには、log２Ｎの操作を必要とするだけである。ここ
で、Ｎは仮想出力待ち行列の数である。本発明の方法
は、パケット交換器のみならずパッシィブ光学ネットワ
ーク（ＰＯＮ）にも利用でき、これは、共有媒体へのア
クセスと出力ポートへのアクセスをカスケード接続する
ことにより行われる。本発明の方法は、関連するパケッ
ト交換器あるいはパッシィブ光学ネットワークの全ての
出力ポートに対し並列に実行できる。
出力待ち行列を効率よくスケジューリングできることで
ある。本発明の方法によれば、スケジューリングするた
めには、log２Ｎの操作を必要とするだけである。ここ
で、Ｎは仮想出力待ち行列の数である。本発明の方法
は、パケット交換器のみならずパッシィブ光学ネットワ
ーク（ＰＯＮ）にも利用でき、これは、共有媒体へのア
クセスと出力ポートへのアクセスをカスケード接続する
ことにより行われる。本発明の方法は、関連するパケッ
ト交換器あるいはパッシィブ光学ネットワークの全ての
出力ポートに対し並列に実行できる。
【０００９】本発明の一実施例においては、リクエスト
は、関連する仮想出力待ち行列の指示を含む。これによ
り、ある出力ポートへのアクセスが許される仮想出力待
ち行列の直接的指示が可能となる。
は、関連する仮想出力待ち行列の指示を含む。これによ
り、ある出力ポートへのアクセスが許される仮想出力待
ち行列の直接的指示が可能となる。
【００１０】さらに本発明の一実施例においては、比較
層は、より高い優先順位を有するリクエストを記憶し、
より高いレベルから許可を受領した後（この許可は単一
のリクエストを含む）、許可をより高い優先順位に関連
する記憶されたリクエストに従ってより低いレベルの比
較層に送るステップを実行する。この実施例により、仮
想出力待ち行列指示が、スケジューリング・ツリー内に
移行されるのを阻止することにより割当てメカニズムを
単純にできる。当然のことながら、このバックルーティ
ングは、スケジューリングするために全部で２log２Ｎ
の操作を必要とするが、この数は現在のスケジューリン
グスキームよりも依然として少ない。
層は、より高い優先順位を有するリクエストを記憶し、
より高いレベルから許可を受領した後（この許可は単一
のリクエストを含む）、許可をより高い優先順位に関連
する記憶されたリクエストに従ってより低いレベルの比
較層に送るステップを実行する。この実施例により、仮
想出力待ち行列指示が、スケジューリング・ツリー内に
移行されるのを阻止することにより割当てメカニズムを
単純にできる。当然のことながら、このバックルーティ
ングは、スケジューリングするために全部で２log２Ｎ
の操作を必要とするが、この数は現在のスケジューリン
グスキームよりも依然として少ない。
【００１１】対方式の比較実行リクエストは、受領した
２個のリクエストのうちの一方に対し固定した優先を与
え、これにより、一定のポート／サービスクラスの組合
せでもって、本発明の方法を比較的単純に実行できる。
別の方法として、受領した２個のリクエストのそれぞれ
に対し交互に高い優先順位を与えて、これによりスケジ
ューリングすべき仮想出力待ち行列のいずれにも優先を
与えないようにすることもできる。
２個のリクエストのうちの一方に対し固定した優先を与
え、これにより、一定のポート／サービスクラスの組合
せでもって、本発明の方法を比較的単純に実行できる。
別の方法として、受領した２個のリクエストのそれぞれ
に対し交互に高い優先順位を与えて、これによりスケジ
ューリングすべき仮想出力待ち行列のいずれにも優先を
与えないようにすることもできる。
【００１２】さらに別の方法として、リクエストは、優
先レベルを含み、対方式の比較実行リクエストのステッ
プを優先レベルの比較に適応することもできる。この実
施例により、より複雑な比較論理と引き替えに、仮想出
力待ち行列のフレキシブルなプログラミングが可能とな
る。このようにして加えられた複雑さは、約log２Ｎ ｃ
個の余分の論理回路を必要とする。ここで、Ｎｃは利用
可能な優先レベルの数である。
先レベルを含み、対方式の比較実行リクエストのステッ
プを優先レベルの比較に適応することもできる。この実
施例により、より複雑な比較論理と引き替えに、仮想出
力待ち行列のフレキシブルなプログラミングが可能とな
る。このようにして加えられた複雑さは、約log２Ｎ ｃ
個の余分の論理回路を必要とする。ここで、Ｎｃは利用
可能な優先レベルの数である。
【００１３】本発明のさらに別の実施例においては、比
較層は、より高い優先リクエストに関連するデータパケ
ットをより高いレベルの比較層に移すステップを含む。
この実施例を採用することによりデータパケットのパス
が、スケジューリングメカニズムと同時に入力ポートと
出力ポートの間に確立される。
較層は、より高い優先リクエストに関連するデータパケ
ットをより高いレベルの比較層に移すステップを含む。
この実施例を採用することによりデータパケットのパス
が、スケジューリングメカニズムと同時に入力ポートと
出力ポートの間に確立される。
【００１４】さらに本発明のスケジューリングシステム
は、請求項６に記載した特徴を有する。即ち、複数の入
力ポート１１…１ｉから少なくとも１個の出力ポート３
１…３ｏにデータパケットをスケジューリングするスケ
ジューリングシステムにおいて、出力ポート３１…３ｏ
のうちの特定の１つに向けられたデータパケットを、前
記複数の入力ポート１１…１ｉの１つから記憶するよう
配列された仮想出力待ち行列６１…６ｎと、前記複数の
比較層を含むスケジューリング・ツリー１０とを含み、
前記各比較層は、比較素子１１を含み、前記比較素子１
１は、２個の入力ゲートと出力ゲートとを含み、最低レ
ベルの比較層の比較素子１１の入力ゲートは、複数の仮
想出力待ち行列６１…６ｎに接続され、比較層の２個の
比較素子１１の出力ゲートは、より高いレベルの比較層
の１つの比較素子１１の入力ゲートに接続され、前記各
比較素子１１はその入力ゲートで受領したリクエストを
評価し、最高の優先順位を有するリクエストを出力ゲー
トに与えることを特徴とする。
は、請求項６に記載した特徴を有する。即ち、複数の入
力ポート１１…１ｉから少なくとも１個の出力ポート３
１…３ｏにデータパケットをスケジューリングするスケ
ジューリングシステムにおいて、出力ポート３１…３ｏ
のうちの特定の１つに向けられたデータパケットを、前
記複数の入力ポート１１…１ｉの１つから記憶するよう
配列された仮想出力待ち行列６１…６ｎと、前記複数の
比較層を含むスケジューリング・ツリー１０とを含み、
前記各比較層は、比較素子１１を含み、前記比較素子１
１は、２個の入力ゲートと出力ゲートとを含み、最低レ
ベルの比較層の比較素子１１の入力ゲートは、複数の仮
想出力待ち行列６１…６ｎに接続され、比較層の２個の
比較素子１１の出力ゲートは、より高いレベルの比較層
の１つの比較素子１１の入力ゲートに接続され、前記各
比較素子１１はその入力ゲートで受領したリクエストを
評価し、最高の優先順位を有するリクエストを出力ゲー
トに与えることを特徴とする。
【００１５】本発明のスケジューリングシステムは、組
み合わせ論理回路により容易に実行でき、１つのＡＳＩ
Ｃ内のクロスコネクトスイッチにより集積可能である。
スケジューリング・ツリーは、入力ポートの数および各
出力ポートに関連して分散かつ拡張可能な方法で、例え
ば２層分割方法で実行でき、対応するラインカード上に
配置可能である。出力ポートへのアクセスが与えられる
仮想出力待ち行列の直接的指示を可能にするために、リ
クエストは関連する仮想出力待ち行列の指示を含む。
み合わせ論理回路により容易に実行でき、１つのＡＳＩ
Ｃ内のクロスコネクトスイッチにより集積可能である。
スケジューリング・ツリーは、入力ポートの数および各
出力ポートに関連して分散かつ拡張可能な方法で、例え
ば２層分割方法で実行でき、対応するラインカード上に
配置可能である。出力ポートへのアクセスが与えられる
仮想出力待ち行列の直接的指示を可能にするために、リ
クエストは関連する仮想出力待ち行列の指示を含む。
【００１６】本発明の一実施例によれば、本発明は請求
項７に記載した特徴を有する。即ち、前記比較素子１１
は、より高い優先順位のリクエストを記憶するメモリ手
段を有し、前記比較素子１１は、より高いレベルの比較
層から許可を受領するよう構成され、前記許可は最高レ
ベルの比較層において最高の優先順位を有するリクエス
トを含み、より高い優先順位の記憶されたリクエストに
従ってより低いレベルの比較層の比較素子１１に前記許
可を送ることを特徴とする。
項７に記載した特徴を有する。即ち、前記比較素子１１
は、より高い優先順位のリクエストを記憶するメモリ手
段を有し、前記比較素子１１は、より高いレベルの比較
層から許可を受領するよう構成され、前記許可は最高レ
ベルの比較層において最高の優先順位を有するリクエス
トを含み、より高い優先順位の記憶されたリクエストに
従ってより低いレベルの比較層の比較素子１１に前記許
可を送ることを特徴とする。
【００１７】比較素子は、２個の入力ゲートのうちの一
方に対し優先を固定して与えてもよく、あるいは交互に
優先を与えるよう構成してもよい。
方に対し優先を固定して与えてもよく、あるいは交互に
優先を与えるよう構成してもよい。
【００１８】別の例として、リクエストは優先レベルを
含み、比較素子は、リクエストの優先レベルを比較す
る。
含み、比較素子は、リクエストの優先レベルを比較す
る。
【００１９】本発明の更なる実施例においては、比較素
子は、より高い優先順位のデータパケットをより高いレ
ベルの比較層に移すデータパスを含む。
子は、より高い優先順位のデータパケットをより高いレ
ベルの比較層に移すデータパスを含む。
【００２０】複数の入力ポートからのアクセスを複数の
出力ポートのうちの１つの出力ポートにスケジューリン
グできるようにするために、複数のスケジューリング・
ツリーが直列に接続される。これはパッシィブ光学ネッ
トワークにも適用でき、この適用の際には共有媒体（共
有ファイバ）へのアクセスと出力ポートへのアクセスを
スケジューリングする必要がある。
出力ポートのうちの１つの出力ポートにスケジューリン
グできるようにするために、複数のスケジューリング・
ツリーが直列に接続される。これはパッシィブ光学ネッ
トワークにも適用でき、この適用の際には共有媒体（共
有ファイバ）へのアクセスと出力ポートへのアクセスを
スケジューリングする必要がある。
【００２１】本発明のスケジューリングシステムの更な
る実施例においては、第１出力ポートと第２出力ポート
に関係する複数のスケジューリング・ツリーを有する。
本発明のスケジューリングシステムは、第１の出力ポー
トが関連する仮想出力待ち行列に対し利用可能でない場
合には、第２の出力ポートに関連するスケジューリング
・ツリーを活性化する。この実施例により非接続型のス
ケジューリングあるいは保護スイッチングが可能となり
更なる論理回路を用いて容易に実行できる。
る実施例においては、第１出力ポートと第２出力ポート
に関係する複数のスケジューリング・ツリーを有する。
本発明のスケジューリングシステムは、第１の出力ポー
トが関連する仮想出力待ち行列に対し利用可能でない場
合には、第２の出力ポートに関連するスケジューリング
・ツリーを活性化する。この実施例により非接続型のス
ケジューリングあるいは保護スイッチングが可能となり
更なる論理回路を用いて容易に実行できる。
【００２２】
【発明の実施の形態】図１ａは、入力データストリーム
を特定の出力データストリームに切り換えるスケジュー
ラのアプリケーションを示すブロック図である。交換器
２は、Ｎｉ個の入力ポート１１…１ｉをＮｏ個の出力ポ
ート３１…３ｏに接続している。各入力ポート１１…１
ｉは、交換器２によりいずれかの出力ポート３１…３ｏ
に接続されている。異なる入力ポート１１…１ｉからの
データの衝突を回避するために、スケジュール機能は、
各出力ポート３１…３ｏへのアクセスを調整する必要が
ある。同様な機能は、図１ｂに示すパッシィブ光学ネッ
トワーク（ＰＯＮ）でも必要であり、同図においては、
交換器２の隣りに入力ポート１１…１ｉがＮｇ個の共有
媒体４１…４ｇに接続されている。
を特定の出力データストリームに切り換えるスケジュー
ラのアプリケーションを示すブロック図である。交換器
２は、Ｎｉ個の入力ポート１１…１ｉをＮｏ個の出力ポ
ート３１…３ｏに接続している。各入力ポート１１…１
ｉは、交換器２によりいずれかの出力ポート３１…３ｏ
に接続されている。異なる入力ポート１１…１ｉからの
データの衝突を回避するために、スケジュール機能は、
各出力ポート３１…３ｏへのアクセスを調整する必要が
ある。同様な機能は、図１ｂに示すパッシィブ光学ネッ
トワーク（ＰＯＮ）でも必要であり、同図においては、
交換器２の隣りに入力ポート１１…１ｉがＮｇ個の共有
媒体４１…４ｇに接続されている。
【００２３】ＰＯＮの場合には、スケジュール機能は、
出力ポート３１…３ｏへのアクセスを調整するだけでな
く、共有媒体４１…４ｇへのアクセスも調整する。上記
の場合、交換器２は単一段のノンブロック構成と見なす
ことができる、即ち、入力ポート１１…１ｉがスケジュ
ーリングされた出力ポート３１…３ｏに直接接続され
る。ＰＯＮの場合には、２個のスケジューラが組み込ま
れ、一方は共有媒体４１…４ｇへのアクセス用であり、
他方は出力ポート３１…３ｏへのアクセス用である。し
かし、この構成は、交換器２の入力点でさらに入力待ち
行列を必要とし、端末間のパフォーマンスを減らしてし
まう。
出力ポート３１…３ｏへのアクセスを調整するだけでな
く、共有媒体４１…４ｇへのアクセスも調整する。上記
の場合、交換器２は単一段のノンブロック構成と見なす
ことができる、即ち、入力ポート１１…１ｉがスケジュ
ーリングされた出力ポート３１…３ｏに直接接続され
る。ＰＯＮの場合には、２個のスケジューラが組み込ま
れ、一方は共有媒体４１…４ｇへのアクセス用であり、
他方は出力ポート３１…３ｏへのアクセス用である。し
かし、この構成は、交換器２の入力点でさらに入力待ち
行列を必要とし、端末間のパフォーマンスを減らしてし
まう。
【００２４】出力ポート３１…３ｏにおけるデータパケ
ットの衝突を回避するために、データパケットの待ち行
列化が実行される。データパケットを待ち行列に並べる
には、様々な方法で可能である。データパケットは、パ
ケットのあて先となる出力ポート３１…３ｏに記憶され
るが、このことは全ての提供されたデータパケットは、
交換器２を最初に通過しなければならないことを意味す
る。より大きなポート数に対しては、これは実際には不
可能な内部速度を必要とする。別の可能性は、中央集権
化した待ち行列であるが、これもまた複雑な大規模回路
を必要とし、大量の入力ポートと出力ポートに対し実現
することは困難である。
ットの衝突を回避するために、データパケットの待ち行
列化が実行される。データパケットを待ち行列に並べる
には、様々な方法で可能である。データパケットは、パ
ケットのあて先となる出力ポート３１…３ｏに記憶され
るが、このことは全ての提供されたデータパケットは、
交換器２を最初に通過しなければならないことを意味す
る。より大きなポート数に対しては、これは実際には不
可能な内部速度を必要とする。別の可能性は、中央集権
化した待ち行列であるが、これもまた複雑な大規模回路
を必要とし、大量の入力ポートと出力ポートに対し実現
することは困難である。
【００２５】さらに別の可能性としては、入力ポート１
１…１ｉにおいてデータパケットを待ち行列化すること
である。このアプローチは、利用可能な出力ポート３１
…３ ｏにアドレスされるデータパケットは、別の出力ポ
ート３１…３ｏ用に待機している同一の待ち行列内のデ
ータパケットによりブロックされる（ヘッドオブライン
ブロッキング（head-of-line blocking）と称する）と
言う不利な点がある。この欠点は、仮想出力待ち行列化
（virtual output queuing，ＶＯＱ）と称する技術を採
用することにより解決される。この技術においては、１
つの出力ポート３１…３ｏに対し専用の別々の入力待ち
行列に記憶されたデータは、システム内でスケジューリ
ングされるべきＮｉＮｏ個の仮想ポートとなる。
１…１ｉにおいてデータパケットを待ち行列化すること
である。このアプローチは、利用可能な出力ポート３１
…３ ｏにアドレスされるデータパケットは、別の出力ポ
ート３１…３ｏ用に待機している同一の待ち行列内のデ
ータパケットによりブロックされる（ヘッドオブライン
ブロッキング（head-of-line blocking）と称する）と
言う不利な点がある。この欠点は、仮想出力待ち行列化
（virtual output queuing，ＶＯＱ）と称する技術を採
用することにより解決される。この技術においては、１
つの出力ポート３１…３ｏに対し専用の別々の入力待ち
行列に記憶されたデータは、システム内でスケジューリ
ングされるべきＮｉＮｏ個の仮想ポートとなる。
【００２６】異なる優先順位を有するデータパケット
（異なるクオリティオブサーブ、ＱｏＳに関連する）
が、入力ポート１１…１ｉから送信される場合には、ス
ケジューリング機能はこれらの優先順位を考慮に入れな
ければならない。高優先順位のデータパケットが低優先
順位のデータパケットによりブロックされるのを回避す
るために、仮想出力待ち行列メカニズムが、複数のＮｃ
優先クラスを含むよう拡張され、その結果スケジューリ
ングされるべき待ち行列の数は、ＮｉＮｏＮｃとなる。
異なる待ち行列優先順位をスケジューリングすること
は、公平な重み付け（fair weighting）を必要とする。
（異なるクオリティオブサーブ、ＱｏＳに関連する）
が、入力ポート１１…１ｉから送信される場合には、ス
ケジューリング機能はこれらの優先順位を考慮に入れな
ければならない。高優先順位のデータパケットが低優先
順位のデータパケットによりブロックされるのを回避す
るために、仮想出力待ち行列メカニズムが、複数のＮｃ
優先クラスを含むよう拡張され、その結果スケジューリ
ングされるべき待ち行列の数は、ＮｉＮｏＮｃとなる。
異なる待ち行列優先順位をスケジューリングすること
は、公平な重み付け（fair weighting）を必要とする。
【００２７】図２は、特定の入力ポート１から特定の出
力ポート３へのデータトラフィック用に異なる優先順位
を有するデータパケットをスケジューリングする方法を
示す。クラス分け器５は、来入したデータパケットを評
価してそれを優先クラスに従って複数の仮想入力待ち行
列６のうちの１つに割当てる。様々な仮想入力待ち行列
６１…６ｃは、出力ポート３にアクセスするためにスケ
ジューラ７に入力される。クラス分け器５が、仮想入力
待ち行列６１…６ｃの優先クラスの評価を含む。このス
ケジューリングは、ＮｉＮｃ個の仮想出力待ち行列の各
々で実行される。
力ポート３へのデータトラフィック用に異なる優先順位
を有するデータパケットをスケジューリングする方法を
示す。クラス分け器５は、来入したデータパケットを評
価してそれを優先クラスに従って複数の仮想入力待ち行
列６のうちの１つに割当てる。様々な仮想入力待ち行列
６１…６ｃは、出力ポート３にアクセスするためにスケ
ジューラ７に入力される。クラス分け器５が、仮想入力
待ち行列６１…６ｃの優先クラスの評価を含む。このス
ケジューリングは、ＮｉＮｃ個の仮想出力待ち行列の各
々で実行される。
【００２８】スケジューラ７により実行されるスケジュ
ーリングプロセスは、３つのフェーズに分けることがで
きる。第１のフェーズにおいては、スケジューラ７はア
クセスリクエストを得るために、仮想入力待ち行列６を
ポーリングする（Ｎｉ個の入力ポートと、Ｎｏ個の出力
ポートと、Ｎｃ個の優先順位を具備するシステムにおい
ては全部でＮｉＮｏＮｃ回ポーリングする）。第２フェ
ーズとして、スケジューラ７は特定の優先順位に従って
どの仮想入力待ち行列６が出力ポート３１…３ ｏへのア
クセスが与えられるかを決定する。最後に第３のフェー
ズとして、スケジューラ７は関連したデータパケットを
要求された出力ポート３に送るために、どの仮想入力待
ち行列６に許可が与えられたかを通知する。
ーリングプロセスは、３つのフェーズに分けることがで
きる。第１のフェーズにおいては、スケジューラ７はア
クセスリクエストを得るために、仮想入力待ち行列６を
ポーリングする（Ｎｉ個の入力ポートと、Ｎｏ個の出力
ポートと、Ｎｃ個の優先順位を具備するシステムにおい
ては全部でＮｉＮｏＮｃ回ポーリングする）。第２フェ
ーズとして、スケジューラ７は特定の優先順位に従って
どの仮想入力待ち行列６が出力ポート３１…３ ｏへのア
クセスが与えられるかを決定する。最後に第３のフェー
ズとして、スケジューラ７は関連したデータパケットを
要求された出力ポート３に送るために、どの仮想入力待
ち行列６に許可が与えられたかを通知する。
【００２９】これらのステップは、ある交換器２内で各
パケットに対し繰り返し行われ、したがって手順全体は
関連するスロットタイムＴｓ以下の時間で行われなけれ
ばならない。現在のデータパケットネットワークにおい
ては、スロットタイムＴｓは、マイクロ秒のオーダーで
ある。現在のプロセッサは、数ナノ秒のオーダーのサイ
クルタイムで動作するために、これは全ての仮想出力待
ち行列をスケジューリングするためには、タイムスロッ
トあたり１００回の操作を行うことになる。
パケットに対し繰り返し行われ、したがって手順全体は
関連するスロットタイムＴｓ以下の時間で行われなけれ
ばならない。現在のデータパケットネットワークにおい
ては、スロットタイムＴｓは、マイクロ秒のオーダーで
ある。現在のプロセッサは、数ナノ秒のオーダーのサイ
クルタイムで動作するために、これは全ての仮想出力待
ち行列をスケジューリングするためには、タイムスロッ
トあたり１００回の操作を行うことになる。
【００３０】スケジューリングで費やされる最も多くの
時間は評価時間である。公知のスケジューリング技術
は、ポーリング技術あるいはラウンドロビン技術を使う
が、これらは大量の待ち行列に対しては速度が遅すぎ
る。本発明は、評価を階層的に分解し図３に示すような
二進木であるスケジューリング・ツリー１０内に待ち行
列リクエストを重み付けすることにより大量の待ち行列
に対しスケジューリングが可能となる。
時間は評価時間である。公知のスケジューリング技術
は、ポーリング技術あるいはラウンドロビン技術を使う
が、これらは大量の待ち行列に対しては速度が遅すぎ
る。本発明は、評価を階層的に分解し図３に示すような
二進木であるスケジューリング・ツリー１０内に待ち行
列リクエストを重み付けすることにより大量の待ち行列
に対しスケジューリングが可能となる。
【００３１】図３において、複数の仮想入力待ち行列６
１…６ｃのうちどの仮想出力待ち行列がある出力ポート
３に対するアクセスを得るかを決定する１個のスケジュ
ーリング・ツリー１０が示されている。同図に示された
スケジューリング・ツリー１０は、各出力ポート３１…
３ｏに対し必要とされる。
１…６ｃのうちどの仮想出力待ち行列がある出力ポート
３に対するアクセスを得るかを決定する１個のスケジュ
ーリング・ツリー１０が示されている。同図に示された
スケジューリング・ツリー１０は、各出力ポート３１…
３ｏに対し必要とされる。
【００３２】スケジューリング・ツリー１０は同一の比
較素子１１を複数個有し、これらは組み合わせ論理でも
って実行される。比較素子１１は、２個の入力と１個の
出力とを有する。比較素子１１は、ツリー状に互いに接
続される、即ちより高いレベルにある比較素子１１の入
力の一方は、より低いレベルの比較素子１１の出力に接
続される。最低レベルにおいては、比較素子１１の入力
は、仮想入力待ち行列６１…６ｎに接続される。
較素子１１を複数個有し、これらは組み合わせ論理でも
って実行される。比較素子１１は、２個の入力と１個の
出力とを有する。比較素子１１は、ツリー状に互いに接
続される、即ちより高いレベルにある比較素子１１の入
力の一方は、より低いレベルの比較素子１１の出力に接
続される。最低レベルにおいては、比較素子１１の入力
は、仮想入力待ち行列６１…６ｎに接続される。
【００３３】各タイムスロットＴｓで、仮想入力待ち行
列６１…６ｎは比較素子１１の入力の１つでリクエスト
ｒを示す。勝ち残ったリクエスト（prevailing request
s）は、より高いレベルにフォワードされ、これはトッ
プレベルで特定の出力ポート３に対し許可されたリクエ
ストがlog２Ｎ ゲート操作の後表れるまで行われる。ト
ップレベルの比較素子１１の出力点においては、出力ポ
ート３に対する１つのリクエストだけが残り、かくして
リクエストは関連する仮想入力待ち行列６１…６ｎに直
接割り当てられる。
列６１…６ｎは比較素子１１の入力の１つでリクエスト
ｒを示す。勝ち残ったリクエスト（prevailing request
s）は、より高いレベルにフォワードされ、これはトッ
プレベルで特定の出力ポート３に対し許可されたリクエ
ストがlog２Ｎ ゲート操作の後表れるまで行われる。ト
ップレベルの比較素子１１の出力点においては、出力ポ
ート３に対する１つのリクエストだけが残り、かくして
リクエストは関連する仮想入力待ち行列６１…６ｎに直
接割り当てられる。
【００３４】適宜の回路を選択することにより、比較素
子１１は並列に作動するよう構成することができる。か
くしてlog２Ｎのステップが、特定の出力ポート３への
アクセスをどの仮想入力待ち行列６１…６ｎが得るかを
決定するのに必要である（Ｎは出力ポートあたりスケジ
ューリングされるべき仮想ポートの数である、即ちＮ ｉ
個の入力ポートとＮｃのサービスクラス（優先クラス）
を有する場合にはＮ＝ＮｉＮｃである）。
子１１は並列に作動するよう構成することができる。か
くしてlog２Ｎのステップが、特定の出力ポート３への
アクセスをどの仮想入力待ち行列６１…６ｎが得るかを
決定するのに必要である（Ｎは出力ポートあたりスケジ
ューリングされるべき仮想ポートの数である、即ちＮ ｉ
個の入力ポートとＮｃのサービスクラス（優先クラス）
を有する場合にはＮ＝ＮｉＮｃである）。
【００３５】比較素子１１はどのレベルでも、例えば固
定優先をベースにして、どのリクエストｒが勝ったかを
決定することができ、この場合、比較素子１１の入力の
うちの一方の入力が優先を取る。図３に示された実施例
においては、ツリーエントリーの優先順位は、左方向ま
たは右方向に増加する。これは一定のポートとサービス
クラスの組合わせを具備するシステムに対し実行を単純
化できる。
定優先をベースにして、どのリクエストｒが勝ったかを
決定することができ、この場合、比較素子１１の入力の
うちの一方の入力が優先を取る。図３に示された実施例
においては、ツリーエントリーの優先順位は、左方向ま
たは右方向に増加する。これは一定のポートとサービス
クラスの組合わせを具備するシステムに対し実行を単純
化できる。
【００３６】別の構成として、比較素子１１は受領した
リクエストに対し交互に優先を与えるよう構成すること
もできる、即ち優先順位を許可ｐが一方の入力ポートに
与えられる毎に、他の入力ポートに優先順位が切り換え
られて、その結果実質的な優先はなくなる。
リクエストに対し交互に優先を与えるよう構成すること
もできる、即ち優先順位を許可ｐが一方の入力ポートに
与えられる毎に、他の入力ポートに優先順位が切り換え
られて、その結果実質的な優先はなくなる。
【００３７】さらに別の方法として、重み付けされた優
先が、比較素子１１の中で実行されてもよい。各仮想入
力待ち行列６１…６ｎのリクエストｒは、優先レベルを
含む。この場合、仮想出力待ち行列のフレキシブルなプ
ログラミングが可能となるが、比較素子１１を実現する
ためにより複雑なロジック（２logＮｃの倍数）で必要
となる。
先が、比較素子１１の中で実行されてもよい。各仮想入
力待ち行列６１…６ｎのリクエストｒは、優先レベルを
含む。この場合、仮想出力待ち行列のフレキシブルなプ
ログラミングが可能となるが、比較素子１１を実現する
ためにより複雑なロジック（２logＮｃの倍数）で必要
となる。
【００３８】同一の仮想入力待ち行列６１…６ｎが、ス
ケジューリング・ツリー１０を介して転送されることを
阻止すること、および評価メカニズムを単純化すること
も可能である。これは、比較素子１１が関連する中間結
果を記憶できるよう配列することにより達成できる。か
くして、より高いレベルの比較素子１１の出力点で得ら
れた許可ｐをスケジューリング・ツリー１０を介して右
側の仮想入力待ち行列６１…６ｎにバックルートするこ
とも可能である。このことは、図３では点線の矢印で示
す。
ケジューリング・ツリー１０を介して転送されることを
阻止すること、および評価メカニズムを単純化すること
も可能である。これは、比較素子１１が関連する中間結
果を記憶できるよう配列することにより達成できる。か
くして、より高いレベルの比較素子１１の出力点で得ら
れた許可ｐをスケジューリング・ツリー１０を介して右
側の仮想入力待ち行列６１…６ｎにバックルートするこ
とも可能である。このことは、図３では点線の矢印で示
す。
【００３９】比較素子１１を具備した集積選択回路を含
むようにスケジューリング・ツリー１０を構成すること
も可能である。これにより、スケジューラ７は自動的に
仮想入力待ち行列６１…６ｎと出力ポート３との間にデ
ータパケット用にパスを確立することができる。
むようにスケジューリング・ツリー１０を構成すること
も可能である。これにより、スケジューラ７は自動的に
仮想入力待ち行列６１…６ｎと出力ポート３との間にデ
ータパケット用にパスを確立することができる。
【００４０】このような構成のスケジューリング・ツリ
ー１０は、データパケットを１つの出力ポート３にスケ
ジューリングすることが可能である。スケジューリング
・ツリー１０は、パケットスイッチ２の出力ポート
３１，・・・３ｏパケットに対し、並列の動作するよう
構成することができるので、全部で（ＮｉＮｏＮｃ）個
の仮想出力待ち行列をスケジューリングするために必要
なステップの全数は、log ２ＮｉＮｃに等しい。
ー１０は、データパケットを１つの出力ポート３にスケ
ジューリングすることが可能である。スケジューリング
・ツリー１０は、パケットスイッチ２の出力ポート
３１，・・・３ｏパケットに対し、並列の動作するよう
構成することができるので、全部で（ＮｉＮｏＮｃ）個
の仮想出力待ち行列をスケジューリングするために必要
なステップの全数は、log ２ＮｉＮｃに等しい。
【００４１】本発明により、２本のスケジューリング・
ツリーを順に配列することにより、パッシィブ光学ネッ
トワーク（ＰＯＮ）内で共有媒体４へのアクセスを制御
することができる。図４ａは、例えばパッシィブ光学ネ
ットワーク内で１個の仮想入力待ち行列６に対する多段
のスケジューリング構成を単純化した図である。まず入
力ポート１１…１ｉが第１スケジューリング・ツリー１
５により共有媒体４１…４ｇにスケジューリングされ
（そこではバックルーティング配列が実行され）、その
後共有媒体４１…４ｇが第２のスケジューリング・ツリ
ー１６により出力ポート３１…３ｏにスケジューリング
される。２個のスケジューリング・ツリー１５，１６を
接続してＡＮＤ機能を実行する。
ツリーを順に配列することにより、パッシィブ光学ネッ
トワーク（ＰＯＮ）内で共有媒体４へのアクセスを制御
することができる。図４ａは、例えばパッシィブ光学ネ
ットワーク内で１個の仮想入力待ち行列６に対する多段
のスケジューリング構成を単純化した図である。まず入
力ポート１１…１ｉが第１スケジューリング・ツリー１
５により共有媒体４１…４ｇにスケジューリングされ
（そこではバックルーティング配列が実行され）、その
後共有媒体４１…４ｇが第２のスケジューリング・ツリ
ー１６により出力ポート３１…３ｏにスケジューリング
される。２個のスケジューリング・ツリー１５，１６を
接続してＡＮＤ機能を実行する。
【００４２】図４ｂは、第１スケジューリング・ツリー
１５と第２のスケジューリング・ツリー１６を用いた他
の実施例を示す。同図において、第１スケジューリング
・ツリー１５により得られた許可ｐ１が反転してＡＮＤ
ゲート１７の入力ゲートに与えられ、ＡＮＤゲート１７
の第２入力ゲートは、仮想入力待ち行列６の１つに接続
され、ＡＮＤゲート１７の出力は第２のスケジューリン
グ・ツリー１６に接続される。これにより別の出力ポー
トへのアクセスに対する論理ＯＲ機能が実行でき、かく
して無接続のデータパケットのスケジューリングが可能
となる。仮想入力待ち行列６の第１スケジューリング・
ツリー１５は、許可ｐ１をまず出力し、その後許可ｐ１
はＡＮＤゲート１７により処理され、第２のスケジュー
リング・ツリー１６に入力され、二重割当あるいは要求
されない割当を回避できる。
１５と第２のスケジューリング・ツリー１６を用いた他
の実施例を示す。同図において、第１スケジューリング
・ツリー１５により得られた許可ｐ１が反転してＡＮＤ
ゲート１７の入力ゲートに与えられ、ＡＮＤゲート１７
の第２入力ゲートは、仮想入力待ち行列６の１つに接続
され、ＡＮＤゲート１７の出力は第２のスケジューリン
グ・ツリー１６に接続される。これにより別の出力ポー
トへのアクセスに対する論理ＯＲ機能が実行でき、かく
して無接続のデータパケットのスケジューリングが可能
となる。仮想入力待ち行列６の第１スケジューリング・
ツリー１５は、許可ｐ１をまず出力し、その後許可ｐ１
はＡＮＤゲート１７により処理され、第２のスケジュー
リング・ツリー１６に入力され、二重割当あるいは要求
されない割当を回避できる。
【００４３】図４ｃは、第１スケジューリング・ツリー
１５と第２のスケジューリング・ツリー１６を用いたさ
らに他の実施例を示す。仮想入力待ち行列６からのリク
エストｒは、第１と第２のスケジューリング・ツリー１
５，１６の両方に入力される。許可ｐ１は、第１スケジ
ューリング・ツリー１５からあるいは第２のスケジュー
リング・ツリー１６から得られる。要するに、この構成
により交互の出力ポートへのアクセスに対する論理ＯＲ
機能が実行できるが、保護スイッチングのサポートのみ
が可能となる。
１５と第２のスケジューリング・ツリー１６を用いたさ
らに他の実施例を示す。仮想入力待ち行列６からのリク
エストｒは、第１と第２のスケジューリング・ツリー１
５，１６の両方に入力される。許可ｐ１は、第１スケジ
ューリング・ツリー１５からあるいは第２のスケジュー
リング・ツリー１６から得られる。要するに、この構成
により交互の出力ポートへのアクセスに対する論理ＯＲ
機能が実行できるが、保護スイッチングのサポートのみ
が可能となる。
【００４４】図５ａは、組み合わせ論理を具備したスケ
ジューリング・ツリー１０の比較素子１１の実現例のブ
ロック図である。比較素子１１は、固定優先と許可ｐの
バックルーティングでもって実現できる。第１入力２０
と第２入力２１は、ＯＲ素子２８に接続されている。第
１と第２入力２０，２１の入力点におけるリクエストｒ
の値（ハイまたはローの論理値）によって、比較素子１
１の出力（ＯＲ素子２８の出力）は、この特定の比較素
子１１がより高いレベルの比較素子１１にリクエストを
送ったか否かを反映する。より高いレベルの比較素子１
１から許可値を比較素子１１の許可入力２３が受領す
る。
ジューリング・ツリー１０の比較素子１１の実現例のブ
ロック図である。比較素子１１は、固定優先と許可ｐの
バックルーティングでもって実現できる。第１入力２０
と第２入力２１は、ＯＲ素子２８に接続されている。第
１と第２入力２０，２１の入力点におけるリクエストｒ
の値（ハイまたはローの論理値）によって、比較素子１
１の出力（ＯＲ素子２８の出力）は、この特定の比較素
子１１がより高いレベルの比較素子１１にリクエストを
送ったか否かを反映する。より高いレベルの比較素子１
１から許可値を比較素子１１の許可入力２３が受領す
る。
【００４５】この許可入力２３は、第１ＡＮＤゲート２
６の入力と第２ＡＮＤゲート２７の入力に接続される。
この特定の比較素子１１がより高いレベルの比較素子１
１から許可ｐを受領したときには、第１，第２ＡＮＤゲ
ート２６，２７はそれぞれの第２入力に論理値を出力す
る。第１ＡＮＤゲート２６の第２入力は第１入力２０に
接続され、第２ＡＮＤゲート２７の第２入力は第１入力
２０の反転値に接続される。ＡＮＤゲート２６，２７
は、それぞれ第１入力２０と第２入力２１の許可（論理
値）を与える。これが第１入力２０に対し一定優先を与
える。
６の入力と第２ＡＮＤゲート２７の入力に接続される。
この特定の比較素子１１がより高いレベルの比較素子１
１から許可ｐを受領したときには、第１，第２ＡＮＤゲ
ート２６，２７はそれぞれの第２入力に論理値を出力す
る。第１ＡＮＤゲート２６の第２入力は第１入力２０に
接続され、第２ＡＮＤゲート２７の第２入力は第１入力
２０の反転値に接続される。ＡＮＤゲート２６，２７
は、それぞれ第１入力２０と第２入力２１の許可（論理
値）を与える。これが第１入力２０に対し一定優先を与
える。
【００４６】図５ｂは、比較素子１１内に集積されたパ
ス選択回路の実施例を示す。パス選択回路は第１イネー
ブルドゲート３３と第２イネーブルドゲート３４を含
む。第１，第２イネーブルドゲート３３，３４の入力
は、それぞれ第１入力２０と第２入力２１に関連するデ
ータパケット３０，３１を受領する。第１，第２イネー
ブルドゲート３３，３４の出力が接続されてパスセクシ
ョン出力３２を形成する。第１，第２イネーブルドゲー
ト３３，３４は、図５ａの補助回路の許可出力２４，２
５を受領するゲート入力により制御される。
ス選択回路の実施例を示す。パス選択回路は第１イネー
ブルドゲート３３と第２イネーブルドゲート３４を含
む。第１，第２イネーブルドゲート３３，３４の入力
は、それぞれ第１入力２０と第２入力２１に関連するデ
ータパケット３０，３１を受領する。第１，第２イネー
ブルドゲート３３，３４の出力が接続されてパスセクシ
ョン出力３２を形成する。第１，第２イネーブルドゲー
ト３３，３４は、図５ａの補助回路の許可出力２４，２
５を受領するゲート入力により制御される。
【００４７】図５ａと図５ｂの組合わせが、比較素子１
１を実現する回路素子を与え、これが自動的に入力ポー
ト１と出力ポート３の間の接続を設定する。この回路素
子により完全な交換器２が構成されている。比較素子１
１内においては、ゲーティング素子とラッティング素子
が十分なタイミングと同期化を与えるために必要であ
る。
１を実現する回路素子を与え、これが自動的に入力ポー
ト１と出力ポート３の間の接続を設定する。この回路素
子により完全な交換器２が構成されている。比較素子１
１内においては、ゲーティング素子とラッティング素子
が十分なタイミングと同期化を与えるために必要であ
る。
【００４８】図６は、パケット交換器内において本発明
のアプリケーションの例を示す。この場合、スケジュー
リング・ツリー１０は入力ノードと出力ノードの間に分
散して配置され、物理的な構成をサポートするために複
数のレベルとバックプレーンとを介してカスケード接続
される。図６の実施例においては、１６×４用の交換器
２に対するパケット交換スケジューラ４０は、３つの部
分、即ち入力段４１とバックプレーン４２と出力段４３
に分かれる。
のアプリケーションの例を示す。この場合、スケジュー
リング・ツリー１０は入力ノードと出力ノードの間に分
散して配置され、物理的な構成をサポートするために複
数のレベルとバックプレーンとを介してカスケード接続
される。図６の実施例においては、１６×４用の交換器
２に対するパケット交換スケジューラ４０は、３つの部
分、即ち入力段４１とバックプレーン４２と出力段４３
に分かれる。
【００４９】入力段４１は、さらに管理モジュール４４
に接続された４個の入力モジュール４５１…４５４に分
割される。出力段４３はさらに４個の出力モジュール４
９１…４９４に入力される。各入力モジュール４５ｋは
４個の入力待ち行列４６ｋ１…４６ｋ４と関連するポリ
シーコントローラ４７ｋ１…４７ｋ４とを有し、入力待
ち行列４６ｋ１…４６ｋ４は、入力ポート１１…１ｉか
らデータパケットを受領し、ポリシーコントローラ４７
ｋ１…４７ｋ４は、スケジューリング・ツリー１０から
許可ｐを受領した後、入力待ち行列４６ｋ１…４６ｋ４
がデータパケットを送信できるようにする。スケジュー
リング・ツリー１０は、各入力モジュール４５ｋ内で４
個の入力スケジューリング・ツリー４８ｋ１…４８ｋ４
に分割され、これらは、４個の出力ポート各出力モジュ
ール４９１…４９４に対する出力スケジューリング・ツ
リー５０の１つにに関連する。
に接続された４個の入力モジュール４５１…４５４に分
割される。出力段４３はさらに４個の出力モジュール４
９１…４９４に入力される。各入力モジュール４５ｋは
４個の入力待ち行列４６ｋ１…４６ｋ４と関連するポリ
シーコントローラ４７ｋ１…４７ｋ４とを有し、入力待
ち行列４６ｋ１…４６ｋ４は、入力ポート１１…１ｉか
らデータパケットを受領し、ポリシーコントローラ４７
ｋ１…４７ｋ４は、スケジューリング・ツリー１０から
許可ｐを受領した後、入力待ち行列４６ｋ１…４６ｋ４
がデータパケットを送信できるようにする。スケジュー
リング・ツリー１０は、各入力モジュール４５ｋ内で４
個の入力スケジューリング・ツリー４８ｋ１…４８ｋ４
に分割され、これらは、４個の出力ポート各出力モジュ
ール４９１…４９４に対する出力スケジューリング・ツ
リー５０の１つにに関連する。
【００５０】入力スケジューリング・ツリー４８ｋ１…
４８ｋ４からの出力は、バックプレーン４２に接続さ
れ、このバックプレーン４２は入力スケジューリング・
ツリー４８ｋ１…４８ｋ４からの出力を関連する出力ス
ケジューリング・ツリー５０に接続される。管理モジュ
ール４４は、ポリシー機能と他のタイミング／同期化機
能を制御する。ポリシー機能は分散方法で実現され、入
力待ち行列４６ｋ１…４６ｋ４と入力スケジューリング
・ツリー４８ｋ１…４８ｋ４との間に配置すべきであ
る。
４８ｋ４からの出力は、バックプレーン４２に接続さ
れ、このバックプレーン４２は入力スケジューリング・
ツリー４８ｋ１…４８ｋ４からの出力を関連する出力ス
ケジューリング・ツリー５０に接続される。管理モジュ
ール４４は、ポリシー機能と他のタイミング／同期化機
能を制御する。ポリシー機能は分散方法で実現され、入
力待ち行列４６ｋ１…４６ｋ４と入力スケジューリング
・ツリー４８ｋ１…４８ｋ４との間に配置すべきであ
る。
【００５１】図６に示した実施例においては、特別な設
備（機能）が具備されている。例えば、入力待ち行列４
６のリクエスト内でトップレベルのリクエストが直接ル
ープバックできるようにする機能あるいは保護切り換え
の機能である。
備（機能）が具備されている。例えば、入力待ち行列４
６のリクエスト内でトップレベルのリクエストが直接ル
ープバックできるようにする機能あるいは保護切り換え
の機能である。
【００５２】図７は、パッシィブ光学ネットワーク（Ｐ
ＯＮ）内で実現されるＰＯＮスケジューラ７０の実施例
である。図６のパケット交換スケジューラ４０と図７の
ＰＯＮスケジューラ７０との間の主な差は、ＰＯＮスケ
ジューラ７０が、共有媒体４ １…４ｇに対しさらに評価
ステージを有することに加えて、遠隔地の光学ネットワ
ークユニット（optical network units，ＯＮＵ）の待
ち行列に直接は接続されていない点である。また、ＰＯ
Ｎスケジューラ７０は一般的に図５ｂに示した集積回路
パス選択装置を具備していないが、別個の（光学）クロ
スコネクトにより出力ポート３１…３ｏに接続された共
有媒体４へのアクセスを制御する。
ＯＮ）内で実現されるＰＯＮスケジューラ７０の実施例
である。図６のパケット交換スケジューラ４０と図７の
ＰＯＮスケジューラ７０との間の主な差は、ＰＯＮスケ
ジューラ７０が、共有媒体４ １…４ｇに対しさらに評価
ステージを有することに加えて、遠隔地の光学ネットワ
ークユニット（optical network units，ＯＮＵ）の待
ち行列に直接は接続されていない点である。また、ＰＯ
Ｎスケジューラ７０は一般的に図５ｂに示した集積回路
パス選択装置を具備していないが、別個の（光学）クロ
スコネクトにより出力ポート３１…３ｏに接続された共
有媒体４へのアクセスを制御する。
【００５３】図７においては、ＰＯＮスケジューラ７０
は、入力段５１とバックプレーン５２と出力段５３に分
割される。出力段５３とバックプレーン５２の機能と構
造は、パケット交換スケジューラ４０の出力段４３とバ
ックプレーン４２にそれぞれ類似する。しかし、入力段
５１はさらに共有媒体段と入力モジュール５５１…５５
３用の入力／出力（Ｉ／Ｏ）バックプレーン６１１…６
１３を有し、これは遠隔地からのリクエストを受信する
ため、遠隔地への許可をＰＯＮのＯＮＵに送るためであ
る。
は、入力段５１とバックプレーン５２と出力段５３に分
割される。出力段５３とバックプレーン５２の機能と構
造は、パケット交換スケジューラ４０の出力段４３とバ
ックプレーン４２にそれぞれ類似する。しかし、入力段
５１はさらに共有媒体段と入力モジュール５５１…５５
３用の入力／出力（Ｉ／Ｏ）バックプレーン６１１…６
１３を有し、これは遠隔地からのリクエストを受信する
ため、遠隔地への許可をＰＯＮのＯＮＵに送るためであ
る。
【００５４】遠隔地の光学ネットワークユニットにある
待ち行列をスケジューリングするために、ＰＯＮスケジ
ューラ７０は、通信手段を具備してスケジューリングプ
ロセスの評価フェーズと割当てフェーズをサポートしな
ければならない。現場で装置がリンクレベルで動作しな
いために、ＰＯＮそのものにスケジューリング・ツリー
１０を分配して配置することは可能ではあるが現実的で
はない。本発明の実施例においては、このことは中央位
置に待ち行列プロキシ５６を投入することにより解決で
きる。
待ち行列をスケジューリングするために、ＰＯＮスケジ
ューラ７０は、通信手段を具備してスケジューリングプ
ロセスの評価フェーズと割当てフェーズをサポートしな
ければならない。現場で装置がリンクレベルで動作しな
いために、ＰＯＮそのものにスケジューリング・ツリー
１０を分配して配置することは可能ではあるが現実的で
はない。本発明の実施例においては、このことは中央位
置に待ち行列プロキシ５６を投入することにより解決で
きる。
【００５５】図７においては、各入力モジュール５５に
対し２個の待ち行列プロキシ５６ｋ １…５６ｋ２が例と
して示されている。待ち行列プロキシ５６ｋ１…５６
ｋ２はＯＮＵ用に通常創設され、データトラフィックの
ある一定の帯域幅を必要とする。高いサービス品質（高
優先順位）を具備する決定的なデータトラフィックに対
し長いラウンドロビン遅延を回避するために、これらの
待ち行列プロキシ５６ｋ １…５６ｋ２は独立にリクエス
トを生成して遠隔地の待ち行列をサポートする。バース
トトラフィックも図６のパケット交換スケジューラ４０
内のデータパケットと同様に処理される。即ち、この種
類のデータトラフィックを送信するＯＮＵがＰＯＮスケ
ジューラ７０に対しリクエストを提出しなければならな
い。入力スケジューリング・ツリー５８ｋ１…５８ｋ４
から受領した許可は、Ｉ／Ｏバックプレーン６１１…６
１３を介して遠隔地のＯＮＵに送り戻される。
対し２個の待ち行列プロキシ５６ｋ １…５６ｋ２が例と
して示されている。待ち行列プロキシ５６ｋ１…５６
ｋ２はＯＮＵ用に通常創設され、データトラフィックの
ある一定の帯域幅を必要とする。高いサービス品質（高
優先順位）を具備する決定的なデータトラフィックに対
し長いラウンドロビン遅延を回避するために、これらの
待ち行列プロキシ５６ｋ １…５６ｋ２は独立にリクエス
トを生成して遠隔地の待ち行列をサポートする。バース
トトラフィックも図６のパケット交換スケジューラ４０
内のデータパケットと同様に処理される。即ち、この種
類のデータトラフィックを送信するＯＮＵがＰＯＮスケ
ジューラ７０に対しリクエストを提出しなければならな
い。入力スケジューリング・ツリー５８ｋ１…５８ｋ４
から受領した許可は、Ｉ／Ｏバックプレーン６１１…６
１３を介して遠隔地のＯＮＵに送り戻される。
【００５６】さらにＰＯＮスケジューラ７０は、ＯＡＭ
とレンジングブロック６２により制御されるＰＯＮ用の
保守機能を処理するために、特に新たなＯＮＵを初期化
するためにレンジングが必要とされるときに保守機能を
具備しなければならない。このために、トップ優先順位
を用いる専用の待ち行列が構築され、その結果測定機能
がサイレント期間を必要とするときにはいつでも後続タ
イムスロットを要求できるようになる。
とレンジングブロック６２により制御されるＰＯＮ用の
保守機能を処理するために、特に新たなＯＮＵを初期化
するためにレンジングが必要とされるときに保守機能を
具備しなければならない。このために、トップ優先順位
を用いる専用の待ち行列が構築され、その結果測定機能
がサイレント期間を必要とするときにはいつでも後続タ
イムスロットを要求できるようになる。
【００５７】待ち行列プロキシ５６ｋ１…５６ｋ２は、
図５ａに示した一定優先スキームを用いると比較的簡単
に実行できる。この場合、待ち行列プロキシ５６ｋ１…
５６ ｋ２からのリクエストｒは、１つの論理値（０また
は１）に関連し、ローカルな待ち行列化機能は、未解決
のリクエストを示す通常のカウンタを用いて実行でき
る。
図５ａに示した一定優先スキームを用いると比較的簡単
に実行できる。この場合、待ち行列プロキシ５６ｋ１…
５６ ｋ２からのリクエストｒは、１つの論理値（０また
は１）に関連し、ローカルな待ち行列化機能は、未解決
のリクエストを示す通常のカウンタを用いて実行でき
る。
【００５８】特許請求の範囲の発明の要件の後に括弧で
記載した番号は、本発明の一実施例の対応関係を示すも
ので本発明の範囲を限定するものと解釈すべきではな
い。
記載した番号は、本発明の一実施例の対応関係を示すも
ので本発明の範囲を限定するものと解釈すべきではな
い。
【図１】ａ 入力ポートを出力ポートに接続する交換器
の基本的構成を表す図 ｂ パッシィブ光学ネットワークの基本的構成を表す図
の基本的構成を表す図 ｂ パッシィブ光学ネットワークの基本的構成を表す図
【図２】あるクオリティオブサービスを有するデータト
ラフィックのスケジューリングを表す図
ラフィックのスケジューリングを表す図
【図３】本発明によるスケジューリング・ツリーを表す
ブロック図
ブロック図
【図４】本発明の多段スケジューリング構成の一実施例
を表すブロック図
を表すブロック図
【図５】ａ 許可をバックルーティングする固定優先コ
ンパレータのブロック図 ｂ 本発明によるスケジューラの集積パス部分のブロッ
ク図
ンパレータのブロック図 ｂ 本発明によるスケジューラの集積パス部分のブロッ
ク図
【図６】パケット交換スケジューラ内で本発明を実行す
るブロック図
るブロック図
【図７】パッシィブ光学ネットワークスケジューラ内で
本発明を実施するブロック図
本発明を実施するブロック図
１ 入力ポート ２ 交換器 ３ 出力ポート ４ 共有媒体 ５ クラス分け器 ６ 仮想入力待ち行列 ７ スケジューラ １０ スケジューリング・ツリー １１ 比較素子 １５ 第１スケジューリング・ツリー １６ 第２スケジューリング・ツリー １７ ＡＮＤゲート ２０ 第１入力 ２１ 第２入力 ２３ 許可入力 ２４，２５ 許可出力 ２６ 第１ＡＮＤゲート ２７ 第２ＡＮＤゲート ２８ ＯＲ素子 ３０，３１ データパケット ３２ パスセクション出力 ３３ 第１イネーブルドゲート ３４ 第２イネーブルドゲート ４０ パケット交換スケジューラ ４１，５１ 入力段 ４２，５２ バックプレーン ４３，５３ 出力段 ４４、５４ 管理モジュール ４５，５５ 入力モジュール ４６ 入力待ち行列 ４７ ポリシーコントローラ ４８，５８ 入力スケジューリング・ツリー ４９ 出力モジュール ５０ 出力スケジューリング・ツリー ５６ 待ち行列プロキシ ６１ 入力／出力（Ｉ／Ｏ）バックプレーン ６２ レンジングブロック ７０ ＰＯＮスケジューラ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. Ｆターム(参考） 5K030 GA01 HA08 KA03 LA03 LC01 5K033 AA02 CB06 CB17 CC01 DA15 DB13
Claims (10)
- 【請求項１】 複数の入力ポート（１１…１ｉ）から出
力ポート（３１…３ ｏ）へデータパケットをスケジュー
リングする方法において、 （Ａ） データパケットを複数の仮想出力待ち行列（６
１…６ｎ）内に記憶するステップと、 前記仮想出力待ち行列（６１…６ｎ）は、出力ポート
（３１…３ｏ）の特定の１つに向けられたデータパケッ
トを、複数の入力ポート（１１…１ｉ）のうちの１つの
入力ポートから記憶し、 （Ｂ） 前記複数の仮想出力待ち行列（６１…６ｎ）を
スケジューリングするステップと、からなり前記（Ｂ）
ステップは、 （Ｂ１） スケジューリング・ツリー（１０）手段によ
り、前記出力ポート（３１…３ｏ）のうちの１つに関連
する仮想出力待ち行列（６１…６ｎ）を並列状態にスケ
ジューリングするステップを含み、 前記スケジューリング・ツリー（１０）は、比較層を有
し、 前記比較層は、 （Ｃ） 並列状態にある前記関連する仮想出力待ち行列
（６１…６ｎ）から受領したリクエストを対形式で比較
するステップと、 （Ｄ） より高い優先順位のリクエストをより高いレベ
ルの比較層に送るステップと、 前記ステップは、データパケットを関連する出力ポート
（３１…３ｏ）に送信するために、スケジューリングさ
れた仮想出力待ち行列（６１…６ｎ）を示す１個のリク
エストが残るまで行われることを特徴とする複数の入力
ポートから出力ポートにデータパケットをスケジューリ
ングする方法。 - 【請求項２】 前記リクエストは、関連する仮想出力待
ち行列の指示を含むことを特徴とする請求項１記載の方
法。 - 【請求項３】 前記比較層は、 （Ｅ） より高い優先順位のリクエストを記憶するステ
ップと、 （Ｆ） より高いレベルから１個のリクエストを含む許
可を受領した後、この許可をより高い優先順位の記憶さ
れたリクエストに従って、より低いレベルの比較層に送
信するステップとを有することを特徴とする請求項１ま
たは２に記載の方法。 - 【請求項４】 前記リクエストは、優先順位レベルを含
み、 前記（Ｃ）ステップは、優先順位レベルを比較すること
を特徴とする請求項１ないし３のいずれかに記載の方
法。 - 【請求項５】 前記比較層は、 （Ｇ） より高い優先順位のリクエストに関連するデー
タパケットをより高いレベルの比較層に移送するステッ
プを含むことを特徴とする請求項１ないし４のいずれか
に記載の方法。 - 【請求項６】 複数の入力ポート（１１…１ｉ）から出
力ポート（３１…３ ｏ）にデータパケットをスケジュー
リングするスケジューリングシステムにおいて、 （Ａ） 出力ポート（３１…３ｏ）のうちの特定の１つ
に向けられたデータパケットを、前記複数の入力ポート
（１１…１ｉ）の１つから記憶するよう配列された仮想
出力待ち行列（６１…６ｎ）と、 （Ｂ） 前記複数の比較層を含むスケジューリング・ツ
リー（１０）と、を含み、 前記各比較層は、比較素子（１１）を含み、 前記比較素子（１１）は、２個の入力ゲートと出力ゲー
トとを含み、 最低レベルの比較層の比較素子（１１）の入力ゲート
は、複数の仮想出力待ち行列（６１…６ｎ）に接続さ
れ、 比較層の２個の比較素子（１１）の出力ゲートは、より
高いレベルの比較層の１つの比較素子（１１）の入力ゲ
ートに接続され、 前記各比較素子（１１）はその入力ゲートで受領したリ
クエストを評価し、最高の優先順位を有するリクエスト
を出力ゲートに与えることを特徴とする複数の入力ポー
トから出力ポートにデータパケットをスケジューリング
するスケジューリングシステム。 - 【請求項７】 前記比較素子（１１）は、より高い優先
順位のリクエストを記憶するメモリ手段を有し、 前記比較素子（１１）は、より高いレベルの比較層から
許可を受領するよう構成され、 前記許可は最高レベルの比較層において最高の優先順位
を有するリクエストを含み、 より高い優先順位の記憶されたリクエストに従って、よ
り低いレベルの比較層の比較素子（１１）に前記許可を
送ることを特徴とする請求項６記載のシステム。 - 【請求項８】 前記リクエストは優先レベルを含み、 前記比較素子（１１）は、リクエストの優先レベルを比
較するよう構成されることを特徴とする請求項６または
７に記載のシステム。 - 【請求項９】 前記比較素子（１１）は、最高優先順位
のリクエストに関連するデータパケットをより高いレベ
ルの比較層に移送するデータパスを含むことを特徴とす
る請求項６ないし８のいずれかに記載のシステム。 - 【請求項１０】 第１出力ポートと第２出力ポートに関
連する複数のスケジューリング・ツリー（１０，１５，
１６）を有し、 前記スケジューリングシステムは、第１ポートが関連す
る仮想出力待ち行列（６１…６ｎ）に対し利用できない
場合には第２出力ポートに関連するスケジューリング・
ツリー（１０，１５，１６）を活性化することを特徴と
する請求項６ないし９のいずれかに記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00311184A EP1215931B1 (en) | 2000-12-14 | 2000-12-14 | Distributed scheduler for packet switches and passive optical networks |
| EP00311184.6 | 2000-12-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217962A true JP2002217962A (ja) | 2002-08-02 |
| JP2002217962A5 JP2002217962A5 (ja) | 2005-06-16 |
Family
ID=8173446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001376145A Pending JP2002217962A (ja) | 2000-12-14 | 2001-12-10 | 複数の入力ポートから出力ポートにデータパケットをスケジューリングする方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7088729B2 (ja) |
| EP (1) | EP1215931B1 (ja) |
| JP (1) | JP2002217962A (ja) |
| CN (1) | CN1359241A (ja) |
| AU (1) | AU9717401A (ja) |
| CA (1) | CA2363513A1 (ja) |
| DE (1) | DE60031284T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014517571A (ja) * | 2011-04-28 | 2014-07-17 | アルカテル−ルーセント | 階層型スケジューリングおよびシェーピング |
| US9940471B2 (en) | 2013-07-31 | 2018-04-10 | Zte Corporation | Virtual output queue authorization management method and device, and computer storage medium |
| KR20190070449A (ko) * | 2017-12-13 | 2019-06-21 | 한국전자통신연구원 | 병렬 스케줄링 방법 및 장치 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3570366B2 (ja) * | 2000-09-13 | 2004-09-29 | 日本電気株式会社 | アービタ回路及びそれに用いる出力セルのアービトレーション方法 |
| US6961803B1 (en) * | 2001-08-08 | 2005-11-01 | Pasternak Solutions Llc | Sliced crossbar architecture with no inter-slice communication |
| US20040037558A1 (en) * | 2002-08-20 | 2004-02-26 | Nortel Networks Limited | Modular high-capacity switch |
| WO2004025394A2 (en) * | 2002-09-13 | 2004-03-25 | Passave Ltd. | Operations method in an ethernet passive optical network that includes a network unit with multiple entities |
| US7522523B2 (en) * | 2003-04-25 | 2009-04-21 | Alcatel-Lucent Usa Inc. | Assigning packet queue priority |
| KR100584341B1 (ko) * | 2003-07-29 | 2006-05-26 | 삼성전자주식회사 | 이더넷 기반의 수동 광 가입자망에서 상향 트래픽 제어 방법 |
| US8199764B2 (en) * | 2003-08-25 | 2012-06-12 | Cisco Technology, Inc. | Scalable approach to large scale queuing through dynamic resource allocation |
| US6967949B2 (en) * | 2003-09-15 | 2005-11-22 | Teknovus, Inc. | Method and apparatus for forwarding packets in an ethernet passive optical network |
| US7614071B2 (en) * | 2003-10-10 | 2009-11-03 | Microsoft Corporation | Architecture for distributed sending of media data |
| CN1326340C (zh) * | 2003-10-21 | 2007-07-11 | 华为技术有限公司 | 无源光网络的动态带宽分配装置及方法 |
| US7639651B2 (en) | 2003-12-15 | 2009-12-29 | Telefonaktiebolaget L M Ericsson (Publ) | Distributed medium access control for broadband access systems |
| US7957976B2 (en) * | 2006-09-12 | 2011-06-07 | Nuance Communications, Inc. | Establishing a multimodal advertising personality for a sponsor of a multimodal application |
| US7822885B2 (en) * | 2007-10-16 | 2010-10-26 | Applied Micro Circuits Corporation | Channel-less multithreaded DMA controller |
| CN103532861B (zh) * | 2013-09-30 | 2016-09-21 | 清华大学 | 基于生成树的域内动态多路径生成方法 |
| US11558775B2 (en) * | 2021-02-16 | 2023-01-17 | Juniper Networks, Inc. | Determining rate differential weighted fair output queue scheduling for a network device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367518A (en) * | 1987-10-15 | 1994-11-22 | Network Equipment Technologies, Inc. | Self-routing switching element and fast packet switch |
| US5519837A (en) * | 1994-07-29 | 1996-05-21 | International Business Machines Corporation | Pseudo-round-robin arbitration for a shared resource system providing fairness and high throughput |
| US5870396A (en) * | 1996-12-31 | 1999-02-09 | Northern Telecom Limited | Output queueing in a broadband multi-media satellite and terrestrial communications network |
| US6092137A (en) * | 1997-11-26 | 2000-07-18 | Industrial Technology Research Institute | Fair data bus arbitration system which assigns adjustable priority values to competing sources |
| US6487213B1 (en) * | 1998-01-05 | 2002-11-26 | Polytechnic University | Methods and apparatus for fairly arbitrating contention for an output port |
| US6628646B1 (en) * | 1999-05-14 | 2003-09-30 | Nortel Networks Limited | Programmable multicast scheduling for a network device |
-
2000
- 2000-12-14 DE DE60031284T patent/DE60031284T2/de not_active Expired - Lifetime
- 2000-12-14 EP EP00311184A patent/EP1215931B1/en not_active Expired - Lifetime
-
2001
- 2001-11-21 CA CA002363513A patent/CA2363513A1/en not_active Abandoned
- 2001-12-10 JP JP2001376145A patent/JP2002217962A/ja active Pending
- 2001-12-11 AU AU97174/01A patent/AU9717401A/en not_active Abandoned
- 2001-12-12 US US10/020,660 patent/US7088729B2/en not_active Expired - Fee Related
- 2001-12-13 CN CN01143804.5A patent/CN1359241A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014517571A (ja) * | 2011-04-28 | 2014-07-17 | アルカテル−ルーセント | 階層型スケジューリングおよびシェーピング |
| US9185047B2 (en) | 2011-04-28 | 2015-11-10 | Alcatel Lucent | Hierarchical profiled scheduling and shaping |
| US9940471B2 (en) | 2013-07-31 | 2018-04-10 | Zte Corporation | Virtual output queue authorization management method and device, and computer storage medium |
| KR20190070449A (ko) * | 2017-12-13 | 2019-06-21 | 한국전자통신연구원 | 병렬 스케줄링 방법 및 장치 |
| KR102412289B1 (ko) | 2017-12-13 | 2022-06-23 | 한국전자통신연구원 | 병렬 스케줄링 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1215931A1 (en) | 2002-06-19 |
| DE60031284D1 (de) | 2006-11-23 |
| US7088729B2 (en) | 2006-08-08 |
| AU9717401A (en) | 2002-06-27 |
| DE60031284T2 (de) | 2007-10-11 |
| EP1215931B1 (en) | 2006-10-11 |
| US20020075884A1 (en) | 2002-06-20 |
| CN1359241A (zh) | 2002-07-17 |
| CA2363513A1 (en) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0569172B1 (en) | Improved controller for input-queued packet switch | |
| US7023841B2 (en) | Three-stage switch fabric with buffered crossbar devices | |
| EP0981878B1 (en) | Fair and efficient scheduling of variable-size data packets in an input-buffered multipoint switch | |
| KR100339329B1 (ko) | 입력/출력 테라비트 스위치들을 위한 ｒｒｇｓ-라운드-로빈 그리디 스케쥴링 | |
| US7606262B1 (en) | Universal edge node | |
| US7161906B2 (en) | Three-stage switch fabric with input device features | |
| US6876629B2 (en) | Rate-controlled multi-class high-capacity packet switch | |
| US7817543B2 (en) | Regulating data-burst transfer | |
| US7046661B2 (en) | Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined hierarchical arbitration scheme | |
| JP2002217962A (ja) | 複数の入力ポートから出力ポートにデータパケットをスケジューリングする方法 | |
| US7133399B1 (en) | System and method for router central arbitration | |
| US7397808B2 (en) | Parallel switching architecture for multiple input/output | |
| US8165147B2 (en) | Flexible bandwidth allocation in high-capacity grooming switches | |
| JPH10512422A (ja) | 大容量ａｔｍ交換機 | |
| WO2010045732A1 (en) | Crossbar switch and recursive scheduling | |
| CA2540002A1 (en) | Matching process | |
| JP2001007822A (ja) | データフロー制御スイッチ及びそのスケジューリング方法 | |
| Chiussi et al. | A distributed scheduling architecture for scalable packet switches | |
| US7623456B1 (en) | Apparatus and method for implementing comprehensive QoS independent of the fabric system | |
| Smiljanic | Flexible bandwidth allocation in terabit packet switches | |
| EP1521411B1 (en) | Method and apparatus for request/grant priority scheduling | |
| CA2492361A1 (en) | Packet switching system | |
| Elhanany et al. | A prioritized packet scheduling architecture for provision of quality-of-service in Tbit/sec WDM networks | |
| KR20020054207A (ko) | 분배결합 패킷 스위칭 장치 | |
| Xu et al. | A low jitter scheduling scheme for Combined-Input-Crosspoint-queued switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061213 |