JPH10229141A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH10229141A JPH10229141A JP9030180A JP3018097A JPH10229141A JP H10229141 A JPH10229141 A JP H10229141A JP 9030180 A JP9030180 A JP 9030180A JP 3018097 A JP3018097 A JP 3018097A JP H10229141 A JPH10229141 A JP H10229141A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor chip
- wiring
- wiring pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 配線基板の接続端子と配線パターンを直接接
続することにより配線パターンを最短化すると共に、動
作周波数の高周波化に対応して電気的特性を向上させた
配線基板を提供する。 【解決手段】 絶縁基板の一方の面に半導体チップと接
続される配線パターンが形成され、他方の面に基板実装
用の端子が形成され、前記配線パターンと前記端子とが
スルーホールめっき皮膜を介して電気的に接続されてな
る配線基板１において、前記他方の面に、前記端子を形
成するためのボールパッド９がマトリクス状に多数形成
され、前記各ボールパッド９と前記一方の面に形成され
た配線パターンとが、前記各ボールパッド９の一部がス
ルーホール１１内に露出するよう前記絶縁基板を貫通し
て設けられた該スルーホール１１の内壁に形成されたス
ルーホールめっき皮膜を介して直接接続されている。
続することにより配線パターンを最短化すると共に、動
作周波数の高周波化に対応して電気的特性を向上させた
配線基板を提供する。 【解決手段】 絶縁基板の一方の面に半導体チップと接
続される配線パターンが形成され、他方の面に基板実装
用の端子が形成され、前記配線パターンと前記端子とが
スルーホールめっき皮膜を介して電気的に接続されてな
る配線基板１において、前記他方の面に、前記端子を形
成するためのボールパッド９がマトリクス状に多数形成
され、前記各ボールパッド９と前記一方の面に形成され
た配線パターンとが、前記各ボールパッド９の一部がス
ルーホール１１内に露出するよう前記絶縁基板を貫通し
て設けられた該スルーホール１１の内壁に形成されたス
ルーホールめっき皮膜を介して直接接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁基板の一方の
面に半導体チップと接続される配線パターンが形成さ
れ、他方の面に基板実装用の端子が形成され、前記配線
パターンと前記端子とがスルーホールめっき皮膜を介し
て電気的に接続されてなる配線基板に関する。
面に半導体チップと接続される配線パターンが形成さ
れ、他方の面に基板実装用の端子が形成され、前記配線
パターンと前記端子とがスルーホールめっき皮膜を介し
て電気的に接続されてなる配線基板に関する。
【０００２】
【従来の技術】従来、両面銅張基板、これを用いた多層
回路基板、更にはプラスチック・ボール・グリッド・ア
レイ（Ｐ−ＢＧＡ）やチップ・サイズ・パッケージ（Ｃ
ＳＰ）等のプラスチックパッケージ用配線基板におけ
る、基板の表裏面側に形成される配線パターンは、一般
に畳み込み配線が行われていた。
回路基板、更にはプラスチック・ボール・グリッド・ア
レイ（Ｐ−ＢＧＡ）やチップ・サイズ・パッケージ（Ｃ
ＳＰ）等のプラスチックパッケージ用配線基板におけ
る、基板の表裏面側に形成される配線パターンは、一般
に畳み込み配線が行われていた。
【０００３】例えばＰ−ＢＧＡ用基板の表裏面側の配線
パターンについて図９及び図１０を参照して説明する。
図９において基板５１の表面側には、半導体チップを搭
載する半導体チップ搭載部（ダイパッド部）５２が形成
されており、該半導体チップ搭載部５２はニッケル−金
めっきによりメタライズされたグランド回路が形成され
たり、或いは銅めっきした後、ソルダレジストで覆われ
たものが用いられる。また、この半導体チップ搭載部５
２の周囲には、同様にニッケル−金めっきによりメタラ
イズされた電源回路５３が形成されている。また上記電
源回路５３の周囲には、半導体チップのインナリード接
続部５４と基板外周部に設けられたスルーホール５５の
周辺に設けられたランド５６とを結ぶ信号線，グランド
線等を含む配線パターン５７がジグザク状に折り畳まれ
るように形成されている。上記配線パターン５７に連続
するインナリード接続部５４には、電極用のニッケル−
金めっきが施されている。
パターンについて図９及び図１０を参照して説明する。
図９において基板５１の表面側には、半導体チップを搭
載する半導体チップ搭載部（ダイパッド部）５２が形成
されており、該半導体チップ搭載部５２はニッケル−金
めっきによりメタライズされたグランド回路が形成され
たり、或いは銅めっきした後、ソルダレジストで覆われ
たものが用いられる。また、この半導体チップ搭載部５
２の周囲には、同様にニッケル−金めっきによりメタラ
イズされた電源回路５３が形成されている。また上記電
源回路５３の周囲には、半導体チップのインナリード接
続部５４と基板外周部に設けられたスルーホール５５の
周辺に設けられたランド５６とを結ぶ信号線，グランド
線等を含む配線パターン５７がジグザク状に折り畳まれ
るように形成されている。上記配線パターン５７に連続
するインナリード接続部５４には、電極用のニッケル−
金めっきが施されている。
【０００４】また、上記基板５１の周囲には、樹脂基板
を製品単位で個別に分離するためのスロット孔５８が形
成されている。また、上記半導体チップ搭載部５２に
は、半導体チップの接着性を高めるためのパターン５９
や、チップの発熱を基板外へ逃がすためのサーマルビア
６０等が設けられている。
を製品単位で個別に分離するためのスロット孔５８が形
成されている。また、上記半導体チップ搭載部５２に
は、半導体チップの接着性を高めるためのパターン５９
や、チップの発熱を基板外へ逃がすためのサーマルビア
６０等が設けられている。
【０００５】上記スルーホール５５は、厚さ４００μｍ
程度の樹脂基板にドリル径３００μｍ程度のドリルを用
いて穿孔されて形成されるため、ランド５６の大きさも
５００〜６００μｍ程度必要であった。これは、ドリル
径２００μｍや２５０μｍ程度のものを用いて孔開けす
るとすれば、ドリルが折れ易く、加工に時間がかかるた
めである。従って、上記配線パターン５７をできる限り
短く配線し、しかもスペースを有効に利用して出来るだ
け多く配線パターン５７を形成するためには、図９に示
すように、ジグザグ状に畳み込んで配線するしかなかっ
た。
程度の樹脂基板にドリル径３００μｍ程度のドリルを用
いて穿孔されて形成されるため、ランド５６の大きさも
５００〜６００μｍ程度必要であった。これは、ドリル
径２００μｍや２５０μｍ程度のものを用いて孔開けす
るとすれば、ドリルが折れ易く、加工に時間がかかるた
めである。従って、上記配線パターン５７をできる限り
短く配線し、しかもスペースを有効に利用して出来るだ
け多く配線パターン５７を形成するためには、図９に示
すように、ジグザグ状に畳み込んで配線するしかなかっ
た。
【０００６】また、図１０に示すように、基板５１の裏
面側は、表面側に対応して基板外周部にスルーホール５
５が形成されている。また、スルーホール５５の周囲に
形成されたランド６１より基板５１の中心部に向かって
配線パターン６２が形成されておりその先端部には基板
接続端子となるはんだボールが形成されるランド６３が
形成されている。上記配線パターン６２も、配線パター
ンの長さをできるだけ短く配線し、しかもスペースを有
効に利用するため、基板５１の中心部に設けられたラン
ド６３に向かって畳み込むように配線されていた。ま
た、半導体チップ搭載部５２の裏面側にはエッチングに
より銅層を形成してヒートシンク６４が形成されて、熱
放散性を高めている。また、上記ヒートシンク６４とラ
ンド６３が形成される配線パターンエリアとの間にはベ
タ状のシールドパターン６５が形成されており、電気的
特性を向上させている。
面側は、表面側に対応して基板外周部にスルーホール５
５が形成されている。また、スルーホール５５の周囲に
形成されたランド６１より基板５１の中心部に向かって
配線パターン６２が形成されておりその先端部には基板
接続端子となるはんだボールが形成されるランド６３が
形成されている。上記配線パターン６２も、配線パター
ンの長さをできるだけ短く配線し、しかもスペースを有
効に利用するため、基板５１の中心部に設けられたラン
ド６３に向かって畳み込むように配線されていた。ま
た、半導体チップ搭載部５２の裏面側にはエッチングに
より銅層を形成してヒートシンク６４が形成されて、熱
放散性を高めている。また、上記ヒートシンク６４とラ
ンド６３が形成される配線パターンエリアとの間にはベ
タ状のシールドパターン６５が形成されており、電気的
特性を向上させている。
【０００７】
【発明が解決しようとする課題】近年のパーソナルコン
ピュータにおける制御部のＣＰＵ（中央処理装置）の高
速化に伴い、主アプリケーションソフトの動作が迅速化
しており、これに伴ってグラフィックコントローラやメ
モリコントローラといった周辺機器のＡＳＩＣ（Aappli
cation・Ｓpecific ・Integrated・Circuit)などの制御
デバイスも同じ動作周波数で動作するため高速化が求め
られている。特に、上記ＣＰＵの動作周波数が２００Ｍ
Ｈｚを越えるものが実用化され、４００ＭＨｚ〜５００
ＭＨｚを越えるものが開発されている今日では、高周波
数化に伴い配線パターンの電気的特性の改善要求が著し
い。
ピュータにおける制御部のＣＰＵ（中央処理装置）の高
速化に伴い、主アプリケーションソフトの動作が迅速化
しており、これに伴ってグラフィックコントローラやメ
モリコントローラといった周辺機器のＡＳＩＣ（Aappli
cation・Ｓpecific ・Integrated・Circuit)などの制御
デバイスも同じ動作周波数で動作するため高速化が求め
られている。特に、上記ＣＰＵの動作周波数が２００Ｍ
Ｈｚを越えるものが実用化され、４００ＭＨｚ〜５００
ＭＨｚを越えるものが開発されている今日では、高周波
数化に伴い配線パターンの電気的特性の改善要求が著し
い。
【０００８】即ち、図９及び図１０に示すように、基板
５１の表面側の半導体チップの周辺部より配線パターン
５７を外周側のスルーホール５５を介して裏面側の配線
パターン６２により中央部よりのランド６３まで引き回
されており、しかも配線パターンは、表裏面側でジクザ
ク状に折り畳まれて形成されるため、線路長が著しく長
い。従って、インピーダンス特性が低下したり、デバイ
ス間のインピーダンスの整合性の自由度が少なくなり、
電磁界の条件を最適化し難いため、高速信号処理の限界
にきている。また、上記配線パターン５７のランド５６
に形成されためっき電極６６や半導体チップ搭載部５２
などのめっき用のリード線６７がアンテナ化してノイズ
を拾い易い。また、配線密度も、上記スルーホール５５
の孔径に限界があるため、基板５１におけるレイアウト
に制約が生じ、配線パターンを増やすのもスペースに限
界があることから、高速信号処理にも限界がある。ま
た、半導体チップの高速周波数化に伴いチップの発熱量
が増加する傾向にあることから、チップに熱的降伏が生
ずるおそれがあるため、デバイスそのものの信頼性を高
めるためにも、配線基板の熱放散性を高める要請があっ
た。また、半導体チップの低駆動電圧化に伴い、スレッ
シュホールド（ｔｈｒｅｓｈｏｌｄ）電圧も低く設定さ
れることから、基板内外より輻射される電磁波（ノイ
ズ）の影響を受け易くなり、配線基板に搭載される半導
体チップの信号特性を保護したいとの要請もあった。
５１の表面側の半導体チップの周辺部より配線パターン
５７を外周側のスルーホール５５を介して裏面側の配線
パターン６２により中央部よりのランド６３まで引き回
されており、しかも配線パターンは、表裏面側でジクザ
ク状に折り畳まれて形成されるため、線路長が著しく長
い。従って、インピーダンス特性が低下したり、デバイ
ス間のインピーダンスの整合性の自由度が少なくなり、
電磁界の条件を最適化し難いため、高速信号処理の限界
にきている。また、上記配線パターン５７のランド５６
に形成されためっき電極６６や半導体チップ搭載部５２
などのめっき用のリード線６７がアンテナ化してノイズ
を拾い易い。また、配線密度も、上記スルーホール５５
の孔径に限界があるため、基板５１におけるレイアウト
に制約が生じ、配線パターンを増やすのもスペースに限
界があることから、高速信号処理にも限界がある。ま
た、半導体チップの高速周波数化に伴いチップの発熱量
が増加する傾向にあることから、チップに熱的降伏が生
ずるおそれがあるため、デバイスそのものの信頼性を高
めるためにも、配線基板の熱放散性を高める要請があっ
た。また、半導体チップの低駆動電圧化に伴い、スレッ
シュホールド（ｔｈｒｅｓｈｏｌｄ）電圧も低く設定さ
れることから、基板内外より輻射される電磁波（ノイ
ズ）の影響を受け易くなり、配線基板に搭載される半導
体チップの信号特性を保護したいとの要請もあった。
【０００９】本発明の目的は、上記従来技術の課題を解
決し、配線基板の接続端子と配線パターンを直接接続す
ることにより配線パターンを最短化すると共に、動作周
波数の高周波化に対応して電気的特性を向上させた配線
基板を提供することにある。
決し、配線基板の接続端子と配線パターンを直接接続す
ることにより配線パターンを最短化すると共に、動作周
波数の高周波化に対応して電気的特性を向上させた配線
基板を提供することにある。
【００１０】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、絶縁基板の一方
の面に半導体チップと接続される配線パターンが形成さ
れ、他方の面に基板実装用の端子が形成され、前記配線
パターンと前記端子とがスルーホールめっき皮膜を介し
て電気的に接続されてなる配線基板において、前記他方
の面に、前記端子を形成するためのランドがマトリクス
状に多数形成され、前記各ランドと前記一方の面に形成
された配線パターンとが、前記各ランドの一部がスルー
ホール内に露出するよう前記絶縁基板を貫通して設けら
れた該スルーホールの内壁に形成されたスルーホールめ
っき皮膜を介して直接接続されていることを特徴とす
る。
するため次の構成を備える。すなわち、絶縁基板の一方
の面に半導体チップと接続される配線パターンが形成さ
れ、他方の面に基板実装用の端子が形成され、前記配線
パターンと前記端子とがスルーホールめっき皮膜を介し
て電気的に接続されてなる配線基板において、前記他方
の面に、前記端子を形成するためのランドがマトリクス
状に多数形成され、前記各ランドと前記一方の面に形成
された配線パターンとが、前記各ランドの一部がスルー
ホール内に露出するよう前記絶縁基板を貫通して設けら
れた該スルーホールの内壁に形成されたスルーホールめ
っき皮膜を介して直接接続されていることを特徴とす
る。
【００１１】また、前記一方の面に形成された配線パタ
ーンのクロック信号線は、半導体チップ搭載部周辺のイ
ンナーリード接続部よりスルーホールめっき皮膜を介し
て対応する前記ランドに最短で接続されていることが望
ましく、前記クロック信号線は、グランド回路と接続さ
れたシールド線に近接して設けられているのが望まし
い。また、前記一方の面に形成された配線パターンは、
半導体チップと接続される部位と、前記スルーホールめ
っき皮膜に施された部位との間がほぼ直線的に接続され
ているのが望ましい。また、前記他方の面の各ランドを
囲むようにベタ状の金属シールド層が設けられていても
良いし、前記一方の面に形成された配線パターンの外縁
部側を囲むようにベタ状の金属シールド層が形成されて
いても良い。また、前記絶縁基板の端面に金属層を形成
して基板両面に形成された金属シールド層どうしを電気
的に接続しても良い。また、前記他方の面の各ランド上
にはんだボールを設けて端子を形成して良い。
ーンのクロック信号線は、半導体チップ搭載部周辺のイ
ンナーリード接続部よりスルーホールめっき皮膜を介し
て対応する前記ランドに最短で接続されていることが望
ましく、前記クロック信号線は、グランド回路と接続さ
れたシールド線に近接して設けられているのが望まし
い。また、前記一方の面に形成された配線パターンは、
半導体チップと接続される部位と、前記スルーホールめ
っき皮膜に施された部位との間がほぼ直線的に接続され
ているのが望ましい。また、前記他方の面の各ランドを
囲むようにベタ状の金属シールド層が設けられていても
良いし、前記一方の面に形成された配線パターンの外縁
部側を囲むようにベタ状の金属シールド層が形成されて
いても良い。また、前記絶縁基板の端面に金属層を形成
して基板両面に形成された金属シールド層どうしを電気
的に接続しても良い。また、前記他方の面の各ランド上
にはんだボールを設けて端子を形成して良い。
【００１２】
【発明の実施の形態】以下、本発明の好適な実施の態様
を添付図面に基づいて詳細に説明する。本実施の態様
は、配線基板の一例として、プラスチック・ボール・グ
リッド・アレイ（Ｐ−ＢＧＡ）用の配線基板を用いて説
明する。図１は配線基板の半導体チップ搭載面側を示す
透視図、図２は図１の配線基板のはんだボール面側を示
す平面図、図３は２５６ピン用の配線基板の半導体チッ
プ搭載面側の１／８象限を示す部分透視拡大図、図４は
図３の配線基板のはんだボール面側の１／８象限を示す
部分拡大図、図５は図１の配線基板の他例を示す半導体
チップ搭載面側を示す透視図、図６は図５の他例に係る
配線基板の半導体チップ搭載面側の１／８象限を示す部
分拡大図、図７は図１の配線基板の他例を示す模式断面
図、図８は図１の他例に係る３１３ピン用の配線基板の
半導体チップ搭載面側の透視図である。
を添付図面に基づいて詳細に説明する。本実施の態様
は、配線基板の一例として、プラスチック・ボール・グ
リッド・アレイ（Ｐ−ＢＧＡ）用の配線基板を用いて説
明する。図１は配線基板の半導体チップ搭載面側を示す
透視図、図２は図１の配線基板のはんだボール面側を示
す平面図、図３は２５６ピン用の配線基板の半導体チッ
プ搭載面側の１／８象限を示す部分透視拡大図、図４は
図３の配線基板のはんだボール面側の１／８象限を示す
部分拡大図、図５は図１の配線基板の他例を示す半導体
チップ搭載面側を示す透視図、図６は図５の他例に係る
配線基板の半導体チップ搭載面側の１／８象限を示す部
分拡大図、図７は図１の配線基板の他例を示す模式断面
図、図８は図１の他例に係る３１３ピン用の配線基板の
半導体チップ搭載面側の透視図である。
【００１３】先ず、配線基板の具体的な構成に先立っ
て、配線基板の一般的な製造工程について説明する。樹
脂基板の両側に銅箔を重ね合わせたものをプレス圧着し
て形成された両面銅張基板に、感光性レジストフィルム
を加熱・加圧して貼り付け、配線パターンを形成したフ
ォトマスクを重ねて露光・現像され、エッチングにより
レジストで被覆された以外の銅箔を溶かして配線パター
ンを形成する。また、多層配線基板の場合には、配線パ
ターンが形成された複数の基板をプリプレグを介して加
熱加圧して一体化したものが用いられる。そして、ドリ
ル加工など後述する種々の方法で配線基板面に孔加工し
てスルーホールが形成される。このスルーホール内壁に
は、無電解銅めっきが施され、電解銅めっきを連続して
施されて配線基板の両面側が電気的に接続される。ま
た、上記配線パターン以外の部分にはソルダレジストが
塗布され、また、配線パターンに接続する半導体チップ
のインナーリード接続部や基板端子用ランド部、或いは
ダイパッド部などには無電解ニッケルめっき、無電解金
めっきが施される。
て、配線基板の一般的な製造工程について説明する。樹
脂基板の両側に銅箔を重ね合わせたものをプレス圧着し
て形成された両面銅張基板に、感光性レジストフィルム
を加熱・加圧して貼り付け、配線パターンを形成したフ
ォトマスクを重ねて露光・現像され、エッチングにより
レジストで被覆された以外の銅箔を溶かして配線パター
ンを形成する。また、多層配線基板の場合には、配線パ
ターンが形成された複数の基板をプリプレグを介して加
熱加圧して一体化したものが用いられる。そして、ドリ
ル加工など後述する種々の方法で配線基板面に孔加工し
てスルーホールが形成される。このスルーホール内壁に
は、無電解銅めっきが施され、電解銅めっきを連続して
施されて配線基板の両面側が電気的に接続される。ま
た、上記配線パターン以外の部分にはソルダレジストが
塗布され、また、配線パターンに接続する半導体チップ
のインナーリード接続部や基板端子用ランド部、或いは
ダイパッド部などには無電解ニッケルめっき、無電解金
めっきが施される。
【００１４】次に、配線基板の全体構成について図１及
び図２を参照して説明する。図１において、配線基板１
の半導体チップ搭載面側の構成について説明する。上記
配線基板１としては、ガラスポリイミド系の樹脂基板の
両面に銅泊を加熱加圧して接着した両面銅張基板が好適
に用いられる。上記配線基板としては、板厚２００μｍ
と４００μｍと２種類のものがあるが、加熱により基板
に反りが生じ易いことから４００μｍのものが好適に用
いられる。
び図２を参照して説明する。図１において、配線基板１
の半導体チップ搭載面側の構成について説明する。上記
配線基板１としては、ガラスポリイミド系の樹脂基板の
両面に銅泊を加熱加圧して接着した両面銅張基板が好適
に用いられる。上記配線基板としては、板厚２００μｍ
と４００μｍと２種類のものがあるが、加熱により基板
に反りが生じ易いことから４００μｍのものが好適に用
いられる。
【００１５】上記配線基板１の一方の面には、半導体チ
ップ搭載部（ダイパッド部）２及びその周囲に電源回路
３が形成されている。上記半導体チップ搭載部２は、基
板表面に銅層を露出させて半導体チップ及びこれに接続
する配線パターンの共通のグランド回路として用いられ
る。上記半導体チップ搭載部２には、半導体チップ（図
示せず）が銀ペースト及び接着剤を介して接着される。
また、上記半導体チップ搭載部２には、半導体チップの
接着性を高めるための凹部５が形成されており、半導体
チップのインナーリードとのボンディング性を高めるた
め無電解ニッケルめっき、無電解金めっきが施される。
また、上記半導体チップ搭載部２にはチップの発熱を基
板外へ逃がすためのサーマルビアが設けられていても良
い。
ップ搭載部（ダイパッド部）２及びその周囲に電源回路
３が形成されている。上記半導体チップ搭載部２は、基
板表面に銅層を露出させて半導体チップ及びこれに接続
する配線パターンの共通のグランド回路として用いられ
る。上記半導体チップ搭載部２には、半導体チップ（図
示せず）が銀ペースト及び接着剤を介して接着される。
また、上記半導体チップ搭載部２には、半導体チップの
接着性を高めるための凹部５が形成されており、半導体
チップのインナーリードとのボンディング性を高めるた
め無電解ニッケルめっき、無電解金めっきが施される。
また、上記半導体チップ搭載部２にはチップの発熱を基
板外へ逃がすためのサーマルビアが設けられていても良
い。
【００１６】上記電源回路３は、基板表面に銅層を露出
させて半導体チップ及びこれに接続される配線パターン
の共通の電源回路として用いられる。上記電源回路３の
周囲には、上記半導体チップとワイヤボンディングされ
るインナーリード接続部４が形成されている。このイン
ナーリード接続部４にはボンディングワイヤーとのボン
ディング性能を高めるため無電解ニッケルめっき、無電
解金めっきが施されている。
させて半導体チップ及びこれに接続される配線パターン
の共通の電源回路として用いられる。上記電源回路３の
周囲には、上記半導体チップとワイヤボンディングされ
るインナーリード接続部４が形成されている。このイン
ナーリード接続部４にはボンディングワイヤーとのボン
ディング性能を高めるため無電解ニッケルめっき、無電
解金めっきが施されている。
【００１７】また、上記配線基板１の他方の面に、端子
を形成するためのランドとしてのボールパッド９がマト
リクス状に多数形成され、前記各ボールパッド９と前記
一方の面に形成された配線パターン６とが、前記各ボー
ルパッド９の一部がスルーホール１１内に露出するよう
前記配線基板１を貫通して設けられた該スルーホール１
１の内壁に形成されたスルーホールめっき皮膜を介して
直接接続されている。上記配線パターン６は、半導体チ
ップの動作周波数が高周波化していることから、前記一
方の面に形成された配線パターン６のクロック信号線６
ａ，６ａは、半導体チップ搭載部周辺のインナーリード
接続部４より最短距離にあるスルーホールめっき皮膜を
介して対応する前記ボールパッド９に接続されている。
また、上記クロック信号線６ａ，６ａどうしはグランド
回路と接続されたグランド線（シールド線）６ｂを介し
て互いに近接するよう設けられている。また、上記クロ
ック信号線６ａ，６ａ以外の各信号線６ｃは、インナー
リード接続部４とスルーホールめっき皮膜を施された部
位との間を互いに直線的に接続されている。上記配線パ
ターン６は、上記銅層が形成された一方の基板面にマス
クを形成し、エッチングを施して形成される。尚、図１
には、配線基板１に形成される配線パターン６を左斜め
半分のみを図示し、右斜め半分は省略して図示した。こ
のように、配線基板１のインナリード領域よりアウター
リード領域まではほぼ直線状に全ての信号線６を配線す
ることにより、従来の配線基板に比べて配線長を５０％
以上短縮することが可能となる。また、クロック信号線
６ａ，６ａどうしが近接配置されても、線路の最短化、
シールド化による電磁界のバランスを最適化することが
でき、高周波数に対応した電気的特性を向上させること
ができる。
を形成するためのランドとしてのボールパッド９がマト
リクス状に多数形成され、前記各ボールパッド９と前記
一方の面に形成された配線パターン６とが、前記各ボー
ルパッド９の一部がスルーホール１１内に露出するよう
前記配線基板１を貫通して設けられた該スルーホール１
１の内壁に形成されたスルーホールめっき皮膜を介して
直接接続されている。上記配線パターン６は、半導体チ
ップの動作周波数が高周波化していることから、前記一
方の面に形成された配線パターン６のクロック信号線６
ａ，６ａは、半導体チップ搭載部周辺のインナーリード
接続部４より最短距離にあるスルーホールめっき皮膜を
介して対応する前記ボールパッド９に接続されている。
また、上記クロック信号線６ａ，６ａどうしはグランド
回路と接続されたグランド線（シールド線）６ｂを介し
て互いに近接するよう設けられている。また、上記クロ
ック信号線６ａ，６ａ以外の各信号線６ｃは、インナー
リード接続部４とスルーホールめっき皮膜を施された部
位との間を互いに直線的に接続されている。上記配線パ
ターン６は、上記銅層が形成された一方の基板面にマス
クを形成し、エッチングを施して形成される。尚、図１
には、配線基板１に形成される配線パターン６を左斜め
半分のみを図示し、右斜め半分は省略して図示した。こ
のように、配線基板１のインナリード領域よりアウター
リード領域まではほぼ直線状に全ての信号線６を配線す
ることにより、従来の配線基板に比べて配線長を５０％
以上短縮することが可能となる。また、クロック信号線
６ａ，６ａどうしが近接配置されても、線路の最短化、
シールド化による電磁界のバランスを最適化することが
でき、高周波数に対応した電気的特性を向上させること
ができる。
【００１８】また、上記配線基板１の周囲には、樹脂基
板を製品単位で個別に分離するためのスロット孔７が形
成されている。８は半導体チップ搭載部２を樹脂封止す
るためのゲートランナである。尚、上記配線基板１の半
導体チップ搭載部２は、キャビティ用の孔を形成して、
裏面側に放熱板や基板を接着して、半導体チップ搭載用
のキャビティを形成しても良い。
板を製品単位で個別に分離するためのスロット孔７が形
成されている。８は半導体チップ搭載部２を樹脂封止す
るためのゲートランナである。尚、上記配線基板１の半
導体チップ搭載部２は、キャビティ用の孔を形成して、
裏面側に放熱板や基板を接着して、半導体チップ搭載用
のキャビティを形成しても良い。
【００１９】次に、図２を参照して配線基板１のはんだ
ボール面側の構成について説明する。図２において、配
線基板の１の他方の面には、前記半導体チップ搭載部２
の周囲に相当するエリアに、はんだボールにより端子を
形成するためのボールパッド９がマトリクス状に多数露
出形成されている。このように、他方の面にボールパッ
ド９に接続する配線パターンが形成されていないので、
配線パターンの６のインピーダンスのコントロールがし
易くなる。また、上記各ボールパッド９を囲むようにベ
タ状の金属シールド層（銅層）１０が露出形成されるの
が好ましい。上記ボールパッド９には、はんだボールと
の接着性を高めるために銅層の上に無電解ニッケルめっ
き、無電解金めっきが施される。尚、はんだボール面側
において上記金属シールド層１０と半導体チップ搭載部
（グランド回路）２に対応する部位とはソルダレジスト
により絶縁されている。
ボール面側の構成について説明する。図２において、配
線基板の１の他方の面には、前記半導体チップ搭載部２
の周囲に相当するエリアに、はんだボールにより端子を
形成するためのボールパッド９がマトリクス状に多数露
出形成されている。このように、他方の面にボールパッ
ド９に接続する配線パターンが形成されていないので、
配線パターンの６のインピーダンスのコントロールがし
易くなる。また、上記各ボールパッド９を囲むようにベ
タ状の金属シールド層（銅層）１０が露出形成されるの
が好ましい。上記ボールパッド９には、はんだボールと
の接着性を高めるために銅層の上に無電解ニッケルめっ
き、無電解金めっきが施される。尚、はんだボール面側
において上記金属シールド層１０と半導体チップ搭載部
（グランド回路）２に対応する部位とはソルダレジスト
により絶縁されている。
【００２０】上記金属シールド層１０を設けることによ
り、一方の面に形成される配線パターン６との間にマイ
クロストリップライン構造を形成して特性インピーダン
スを向上させることができる。また、上記金属シールド
層１０は、ヒートシンクとして半導体チップの発熱を基
板外へ逃がすよう熱放散性を高めると共に、配線基板１
の反りを軽減することができる。上記金属シールド層１
０の厚さは、少なくとも９μｍ以上形成され、１２μ
ｍ、１８μｍ、３５μｍ、７２μｍと厚く形成するほ
ど、熱放散性を向上させると共に、基板の反りを軽減さ
せることができる。また、上記配線基板１のはんだボー
ル面側の配線を省略し半導体チップ搭載面側だけの配線
であるので、検査が容易で検査効率も高まり、不良品の
発生を低減させることができる。上記金属シールド層１
０は、他方の面に全面に設けても良く、また上記金属シ
ールド層１０はグランド線に接続するボールパッド９と
接続されてベタ状のグランド層として形成されていても
良い。
り、一方の面に形成される配線パターン６との間にマイ
クロストリップライン構造を形成して特性インピーダン
スを向上させることができる。また、上記金属シールド
層１０は、ヒートシンクとして半導体チップの発熱を基
板外へ逃がすよう熱放散性を高めると共に、配線基板１
の反りを軽減することができる。上記金属シールド層１
０の厚さは、少なくとも９μｍ以上形成され、１２μ
ｍ、１８μｍ、３５μｍ、７２μｍと厚く形成するほ
ど、熱放散性を向上させると共に、基板の反りを軽減さ
せることができる。また、上記配線基板１のはんだボー
ル面側の配線を省略し半導体チップ搭載面側だけの配線
であるので、検査が容易で検査効率も高まり、不良品の
発生を低減させることができる。上記金属シールド層１
０は、他方の面に全面に設けても良く、また上記金属シ
ールド層１０はグランド線に接続するボールパッド９と
接続されてベタ状のグランド層として形成されていても
良い。
【００２１】次に、上記配線基板１に形成されるスルー
ホールについて図１及び図２を参照して説明する。スル
ーホール１１は、配線基板１の他方の面に形成されたボ
ールパッド９より一方の面に形成されるランドレスの配
線上に若しくはφ≦２００μｍ以下のランドに対して孔
径φ≦１５０μｍより好ましくは孔径が５０μｍ〜１０
０μｍのドリル加工、レーザー光加工、或いは過マンガ
ン酸カリウムを用いたケミカルエッチング法により貫通
孔を形成し、無電解銅めっき及び電解銅めっき、無電解
ニッケルめっき或いは無電解金めっきを連続して施すこ
とにより孔壁に金属めっき皮膜を形成し、該金属めっき
皮膜を介して配線パターン６とボールパッド９とをはん
だボール面側の配線を介することなく直接接続されてい
る。上記スルーホール１１は各ボールパッド９の上或い
はこれらの外縁部に接する位置から直下の配線パターン
６上に穿孔されている。これによって、各ボールパッド
９の一部がスルーホール１１内に露出するよう樹脂基板
を貫通してスルーホール１１が形成される。尚、上記ス
ルーホール１１は、他方の面の各ボールパッド９上或い
はこれらの外縁部に接する位置より樹脂基板を貫通して
一方の面のインナーリード接続部４上或いはその外縁部
に接する位置に穿孔されて、該スルーホール１１の内壁
に金属めっき皮膜を形成することにより上記配線パター
ン６とボールパッド９とを直接接続するようにしても良
い。
ホールについて図１及び図２を参照して説明する。スル
ーホール１１は、配線基板１の他方の面に形成されたボ
ールパッド９より一方の面に形成されるランドレスの配
線上に若しくはφ≦２００μｍ以下のランドに対して孔
径φ≦１５０μｍより好ましくは孔径が５０μｍ〜１０
０μｍのドリル加工、レーザー光加工、或いは過マンガ
ン酸カリウムを用いたケミカルエッチング法により貫通
孔を形成し、無電解銅めっき及び電解銅めっき、無電解
ニッケルめっき或いは無電解金めっきを連続して施すこ
とにより孔壁に金属めっき皮膜を形成し、該金属めっき
皮膜を介して配線パターン６とボールパッド９とをはん
だボール面側の配線を介することなく直接接続されてい
る。上記スルーホール１１は各ボールパッド９の上或い
はこれらの外縁部に接する位置から直下の配線パターン
６上に穿孔されている。これによって、各ボールパッド
９の一部がスルーホール１１内に露出するよう樹脂基板
を貫通してスルーホール１１が形成される。尚、上記ス
ルーホール１１は、他方の面の各ボールパッド９上或い
はこれらの外縁部に接する位置より樹脂基板を貫通して
一方の面のインナーリード接続部４上或いはその外縁部
に接する位置に穿孔されて、該スルーホール１１の内壁
に金属めっき皮膜を形成することにより上記配線パター
ン６とボールパッド９とを直接接続するようにしても良
い。
【００２２】このように、スルーホール１１を微細孔加
工して形成し、このホール内壁に対して金属めっき皮膜
を形成することにより、はんだボールピッチを従来の
１．５ｍｍ、１．２５ｍｍから１．０ｍｍ、０．８ｍｍ
等に狭ピッチ化することが可能となり、配線基板１のは
んだボール面において同一面積における入出力（Ｉ／
Ｏ）端子数を増加することができ、また配線パターン６
も導体幅を縮小して狭ピッチ化できるので、高周波数用
の線路としてインピーダンス特性を著しく向上させるこ
とができる。また、従来配線パターンに電解ニッケルめ
っき、電解金めっきを施すためのめっきリード線を省略
でき、無電解ニッケルめっき、無電解金めっきにより必
要な箇所だけ形成すれば足りるため、めっきリード線を
形成することによるアンテナ化も防止することができ
る。
工して形成し、このホール内壁に対して金属めっき皮膜
を形成することにより、はんだボールピッチを従来の
１．５ｍｍ、１．２５ｍｍから１．０ｍｍ、０．８ｍｍ
等に狭ピッチ化することが可能となり、配線基板１のは
んだボール面において同一面積における入出力（Ｉ／
Ｏ）端子数を増加することができ、また配線パターン６
も導体幅を縮小して狭ピッチ化できるので、高周波数用
の線路としてインピーダンス特性を著しく向上させるこ
とができる。また、従来配線パターンに電解ニッケルめ
っき、電解金めっきを施すためのめっきリード線を省略
でき、無電解ニッケルめっき、無電解金めっきにより必
要な箇所だけ形成すれば足りるため、めっきリード線を
形成することによるアンテナ化も防止することができ
る。
【００２３】また、図３及び図４に、半導体チップ搭載
部２に２５６ピンの半導体チップを搭載する配線基板１
を例示する。図３は配線パターン６を形成した半導体チ
ップ搭載面側の１／８象限を示すもので、図４は図３の
はんだボール面側の１／８象限の構成を示す。スルーホ
ール１１は、図４に示すようにボールパッド９の外周縁
部と配線パターン６上を接続するように形成されてい
る。
部２に２５６ピンの半導体チップを搭載する配線基板１
を例示する。図３は配線パターン６を形成した半導体チ
ップ搭載面側の１／８象限を示すもので、図４は図３の
はんだボール面側の１／８象限の構成を示す。スルーホ
ール１１は、図４に示すようにボールパッド９の外周縁
部と配線パターン６上を接続するように形成されてい
る。
【００２４】また、図５に示すように、配線基板１の一
方の面（半導体チップ搭載面）側の配線パターン６の外
縁部側を囲むように金属シールド層１２を形成しても良
い。また、図６に示す２５６ピンの半導体チップを搭載
する配線基板１のように，半導体チップ搭載面側の外縁
部を囲むように金属シールド層１２が設けられると共に
該金属シールド層１２は配線パターン６のうち隣接する
クロック信号線６ａ，６ａ間に進入するように形成され
ていても良い。上記金属シールド層１２には、グランド
線６ｂが接続されてグランド回路を形成している。この
場合には、配線パターン６の信号線間のシールド効果を
高めて高周波化に対応した電気的特性を維持することが
できる。
方の面（半導体チップ搭載面）側の配線パターン６の外
縁部側を囲むように金属シールド層１２を形成しても良
い。また、図６に示す２５６ピンの半導体チップを搭載
する配線基板１のように，半導体チップ搭載面側の外縁
部を囲むように金属シールド層１２が設けられると共に
該金属シールド層１２は配線パターン６のうち隣接する
クロック信号線６ａ，６ａ間に進入するように形成され
ていても良い。上記金属シールド層１２には、グランド
線６ｂが接続されてグランド回路を形成している。この
場合には、配線パターン６の信号線間のシールド効果を
高めて高周波化に対応した電気的特性を維持することが
できる。
【００２５】また、図７（ａ）に示すように、上記樹脂
基板を製品単位で個別に分離するためのスロット孔７を
配線基板１の外形寸法とほぼ同じ長さに形成しておき、
図７（ｂ）に示すように、該スロット孔７の内部にめっ
き法や導電性ペーストを施すことによりメタライズし
て、基板端面に端部金属層１３を形成して半導体チップ
搭載面側の金属シールド層１２とはんだボール面側の金
属シールド層１０とを電気的に接続しても良い。この場
合には、金属シールド層間のインダクタンスを低減さ
せ、かつ基板端部からの湿気の進入を抑えて、配線基板
１が変形するのを防止できる。また、配線基板１に搭載
される半導体チップの駆動電圧は低く設計される傾向に
あることから、該半導体チップのスレッシュホールド
（ｔｈｒｅｓｈｏｌｄ）電圧も低く設定され、基板内外
より輻射された電磁波（外部ノイズ）の影響を受け易く
なる。しかしながら、上記配線基板１の両面に形成され
た金属シールド層１０，１２間を端部金属層１３により
メタライズされることにより該配線基板１の周縁部をシ
ールド化することができ、上記基板内外より輻射される
電磁波（ノイズ）を上記金属シールド層が吸収するの
で、上記配線基板１に搭載された半導体チップの信号特
性（ノイズ特性）を向上させることができる。
基板を製品単位で個別に分離するためのスロット孔７を
配線基板１の外形寸法とほぼ同じ長さに形成しておき、
図７（ｂ）に示すように、該スロット孔７の内部にめっ
き法や導電性ペーストを施すことによりメタライズし
て、基板端面に端部金属層１３を形成して半導体チップ
搭載面側の金属シールド層１２とはんだボール面側の金
属シールド層１０とを電気的に接続しても良い。この場
合には、金属シールド層間のインダクタンスを低減さ
せ、かつ基板端部からの湿気の進入を抑えて、配線基板
１が変形するのを防止できる。また、配線基板１に搭載
される半導体チップの駆動電圧は低く設計される傾向に
あることから、該半導体チップのスレッシュホールド
（ｔｈｒｅｓｈｏｌｄ）電圧も低く設定され、基板内外
より輻射された電磁波（外部ノイズ）の影響を受け易く
なる。しかしながら、上記配線基板１の両面に形成され
た金属シールド層１０，１２間を端部金属層１３により
メタライズされることにより該配線基板１の周縁部をシ
ールド化することができ、上記基板内外より輻射される
電磁波（ノイズ）を上記金属シールド層が吸収するの
で、上記配線基板１に搭載された半導体チップの信号特
性（ノイズ特性）を向上させることができる。
【００２６】また、図８は３１３ピン用の半導体チップ
を搭載する配線基板の実施例を示す。図８において、配
線基板１の一方の面（半導体チップ搭載面）に形成され
たソルダレジスト（図示せず）に覆われた半導体チップ
搭載部２の半導体チップの接着部１４の周囲、即ち半導
体チップの下側搭載面にも配線パターン６を形成して該
配線パターン６上に多数のスルーホール１１が形成さ
れ、他方の面（はんだボール面）にも多数のボールパッ
ド９が形成されている。半導体チップは上記接着部１４
にエポシキ系接着剤を介して接着され、ボンディングワ
イヤによりインナーリード接続部４に接続される。この
ように配置することで、半導体チップの下側搭載面の領
域を有効に利用して、基板面積を大きくしなくても半導
体チップの多ピン化を実現することができる。また、上
記配線基板１においては、一方の面の半導体チップ搭載
部２に搭載される半導体チップからグランド回路（図示
せず）への接続は、インナーリード接続部４から配線パ
ターン６を経てスルーホール１１に形成された金属めっ
き皮膜を介して他方の面に形成されたグランド回路に接
続される。また、上記配線基板１の他方の面に形成され
たボールパッド９は、周囲を金属シールド層１０に囲ま
れていても良く、該金属シールド層１０をグランド層と
して用いても良い。
を搭載する配線基板の実施例を示す。図８において、配
線基板１の一方の面（半導体チップ搭載面）に形成され
たソルダレジスト（図示せず）に覆われた半導体チップ
搭載部２の半導体チップの接着部１４の周囲、即ち半導
体チップの下側搭載面にも配線パターン６を形成して該
配線パターン６上に多数のスルーホール１１が形成さ
れ、他方の面（はんだボール面）にも多数のボールパッ
ド９が形成されている。半導体チップは上記接着部１４
にエポシキ系接着剤を介して接着され、ボンディングワ
イヤによりインナーリード接続部４に接続される。この
ように配置することで、半導体チップの下側搭載面の領
域を有効に利用して、基板面積を大きくしなくても半導
体チップの多ピン化を実現することができる。また、上
記配線基板１においては、一方の面の半導体チップ搭載
部２に搭載される半導体チップからグランド回路（図示
せず）への接続は、インナーリード接続部４から配線パ
ターン６を経てスルーホール１１に形成された金属めっ
き皮膜を介して他方の面に形成されたグランド回路に接
続される。また、上記配線基板１の他方の面に形成され
たボールパッド９は、周囲を金属シールド層１０に囲ま
れていても良く、該金属シールド層１０をグランド層と
して用いても良い。
【００２７】以上、本発明の好適な実施の態様について
述べてきたが、本発明は２層の配線基板について説明し
たが、これに限定されるものではなく、４層などの多層
配線基板に提要することも可能である。また、配線基板
１のコア基材としては、ガラスポリイミド樹脂に限ら
ず、ガラスエポキシ樹脂等の他の樹脂基板を用いても良
く、該ガラスエポキシ等の樹脂基板に銅箔を接着したも
のを多層形成した多層配線基板について適用することも
可能である。また、スルーホール１１やインナーリード
接続部４等に施されるめっきは、電解ニッケルめっきや
電解金めっきであっても良い。また、配線基板としてプ
ラスチック・ボール・グリッド・アレイ（Ｐ−ＢＧＡ）
を用いて説明したがチップ・サイズ・パッケージ（ＣＳ
Ｐ）等の他のプラスチックパッケージ用配線基板や、セ
ラミックパッケージ用配線基板などに適用することも可
能である。以上のように、発明の精神を逸脱しない範囲
内でさらに多くの改変を施し得るのはもちろんのことで
ある。
述べてきたが、本発明は２層の配線基板について説明し
たが、これに限定されるものではなく、４層などの多層
配線基板に提要することも可能である。また、配線基板
１のコア基材としては、ガラスポリイミド樹脂に限ら
ず、ガラスエポキシ樹脂等の他の樹脂基板を用いても良
く、該ガラスエポキシ等の樹脂基板に銅箔を接着したも
のを多層形成した多層配線基板について適用することも
可能である。また、スルーホール１１やインナーリード
接続部４等に施されるめっきは、電解ニッケルめっきや
電解金めっきであっても良い。また、配線基板としてプ
ラスチック・ボール・グリッド・アレイ（Ｐ−ＢＧＡ）
を用いて説明したがチップ・サイズ・パッケージ（ＣＳ
Ｐ）等の他のプラスチックパッケージ用配線基板や、セ
ラミックパッケージ用配線基板などに適用することも可
能である。以上のように、発明の精神を逸脱しない範囲
内でさらに多くの改変を施し得るのはもちろんのことで
ある。
【００２８】
【発明の効果】本発明は前述したように、絶縁基板の他
方の面に、端子を形成するためのパッドがマトリクス状
に多数形成され、前記各ランドと前記一方の面に形成さ
れた配線パターンとが、前記各ランドの一部がスルーホ
ール内に露出するよう前記絶縁基板を貫通して設けられ
た該スルーホールの内壁に形成されたスルーホールめっ
き皮膜を介して直接接続されたことにより、配線基板の
インナリード領域よりアウターリード領域まではほぼ直
線状に信号線を配線することにより従来の配線基板に比
べて配線長を５０％以上短縮することが可能となる。ま
た、前記他方の面にパッドに接続する配線パターンが形
成されていないので、配線パターンのインピーダンスの
コントロールがし易くなる。また、スルーホールを配線
パターン上に微細孔加工し、このホール内壁に金属めっ
き皮膜を形成することにより端子ピッチを狭ピッチ化す
ることが可能となり、配線パターンも導体幅を縮小して
狭ピッチ化し、高周波数用の線路としてインピーダンス
特性を著しく向上させることができる。特に、前記一方
の面に形成された配線パターンのクロック信号線は、半
導体チップ搭載部周囲のインナーリード接続部より最短
距離にあるスルーホールめっき皮膜を介して対応する前
記ランドに接続され、前記クロック信号線はグランド回
路と接続されたシールド線に近接して設けられている場
合には、前記クロック信号線どうしが近接配置されて
も、線路の最短化、シールド化により電磁界のバランス
を最適化することができ、高周波数に対応した電気的特
性を向上させることができる。また、前記配線基板の他
方の面に金属シールド層を設けることにより、一方の面
に形成される配線パターンとの間にマイクロストリップ
ライン構造を形成して特性インピーダンスを向上させる
ことができる。また、上記金属シールド層は、ヒートシ
ンクとして半導体チップの発熱を基板外へ逃がすよう熱
放散性を高めると共に、配線基板の反りを軽減すること
ができる。また、絶縁基板の端面に金属層を形成して基
板両面に形成された金属シールド層どうしを電気的に接
続した場合には、配線基板内外より輻射される電磁波
（ノイズ）を上記金属シールド層が吸収するので、基板
に搭載された半導体チップの信号特性（ノイズ特性）を
向上させることができる。また、従来の両面の折り畳み
配線を無くし、配線レイアウト上の自由度も十分確保さ
れているので、同一基板面積上により多くの端子を形成
して、従来の基板外形寸法では搭載し得なかった多ピン
化された半導体チップを搭載可能になり、基板面積の縮
小による製造コストの低減を図り、製品の小型化に寄与
できる等の多大な効果を奏する。
方の面に、端子を形成するためのパッドがマトリクス状
に多数形成され、前記各ランドと前記一方の面に形成さ
れた配線パターンとが、前記各ランドの一部がスルーホ
ール内に露出するよう前記絶縁基板を貫通して設けられ
た該スルーホールの内壁に形成されたスルーホールめっ
き皮膜を介して直接接続されたことにより、配線基板の
インナリード領域よりアウターリード領域まではほぼ直
線状に信号線を配線することにより従来の配線基板に比
べて配線長を５０％以上短縮することが可能となる。ま
た、前記他方の面にパッドに接続する配線パターンが形
成されていないので、配線パターンのインピーダンスの
コントロールがし易くなる。また、スルーホールを配線
パターン上に微細孔加工し、このホール内壁に金属めっ
き皮膜を形成することにより端子ピッチを狭ピッチ化す
ることが可能となり、配線パターンも導体幅を縮小して
狭ピッチ化し、高周波数用の線路としてインピーダンス
特性を著しく向上させることができる。特に、前記一方
の面に形成された配線パターンのクロック信号線は、半
導体チップ搭載部周囲のインナーリード接続部より最短
距離にあるスルーホールめっき皮膜を介して対応する前
記ランドに接続され、前記クロック信号線はグランド回
路と接続されたシールド線に近接して設けられている場
合には、前記クロック信号線どうしが近接配置されて
も、線路の最短化、シールド化により電磁界のバランス
を最適化することができ、高周波数に対応した電気的特
性を向上させることができる。また、前記配線基板の他
方の面に金属シールド層を設けることにより、一方の面
に形成される配線パターンとの間にマイクロストリップ
ライン構造を形成して特性インピーダンスを向上させる
ことができる。また、上記金属シールド層は、ヒートシ
ンクとして半導体チップの発熱を基板外へ逃がすよう熱
放散性を高めると共に、配線基板の反りを軽減すること
ができる。また、絶縁基板の端面に金属層を形成して基
板両面に形成された金属シールド層どうしを電気的に接
続した場合には、配線基板内外より輻射される電磁波
（ノイズ）を上記金属シールド層が吸収するので、基板
に搭載された半導体チップの信号特性（ノイズ特性）を
向上させることができる。また、従来の両面の折り畳み
配線を無くし、配線レイアウト上の自由度も十分確保さ
れているので、同一基板面積上により多くの端子を形成
して、従来の基板外形寸法では搭載し得なかった多ピン
化された半導体チップを搭載可能になり、基板面積の縮
小による製造コストの低減を図り、製品の小型化に寄与
できる等の多大な効果を奏する。
【図１】配線基板の半導体チップ搭載面側を示す透視図
である。
である。
【図２】図１の配線基板のはんだボール面側を示す平面
図である。
図である。
【図３】２５６ピン用の配線基板の半導体チップ搭載面
側の１／８象限を示す部分透視拡大図である。
側の１／８象限を示す部分透視拡大図である。
【図４】図３の配線基板のはんだボール面側の１／８象
限を示す部分拡大図である。
限を示す部分拡大図である。
【図５】図１の配線基板の他例を示す半導体チップ搭載
面側を示す透視図である。
面側を示す透視図である。
【図６】図５の他例に係る配線基板の半導体チップ搭載
面側の１／８象限を示す部分拡大図である。
面側の１／８象限を示す部分拡大図である。
【図７】図１の配線基板の他例を示す模式断面図であ
る。
る。
【図８】図１の他例に係る３１３ピン用の配線基板の半
導体チップ搭載面側の透視図である。
導体チップ搭載面側の透視図である。
【図９】従来の配線基板の半導体チップ搭載面側を示す
平面図である。
平面図である。
【図１０】従来の配線基板のはんだボール面側を示す平
面図である。
面図である。
１ 配線基板 ２ 半導体チップ搭載部 ３ 電源回路 ４ インナーリード接続部 ５ 凹部 ６ 配線パターン ６ａ クロック信号線 ６ｂ グランド線 ６ｃ 信号線 ７ スロット孔 ８ ゲートランナ ９ ボールパッド １０，１２ 金属シールド層 １１ スルーホール １３ 端部金属層 １４ 接着部
Claims (8)
- 【請求項１】 絶縁基板の一方の面に半導体チップと接
続される配線パターンが形成され、他方の面に基板実装
用の端子が形成され、前記配線パターンと前記端子とが
スルーホールめっき皮膜を介して電気的に接続されてな
る配線基板において、 前記他方の面に、前記端子を形成するためのランドがマ
トリクス状に多数形成され、前記各ランドと前記一方の
面に形成された配線パターンとが、前記各ランドの一部
がスルーホール内に露出するよう前記絶縁基板を貫通し
て設けられた該スルーホールの内壁に形成されたスルー
ホールめっき皮膜を介して直接接続されていることを特
徴とする配線基板。 - 【請求項２】 前記一方の面に形成された配線パターン
のクロック信号線は、半導体チップ搭載部周辺のインナ
ーリード接続部よりスルーホールめっき皮膜を介して対
応するランドに最短で接続されていることを特徴とする
請求項１記載の配線基板。 - 【請求項３】 前記クロック信号線は、グランド回路と
接続されたシールド線に近接して設けられていることを
特徴とする請求項２記載の配線基板。 - 【請求項４】 前記一方の面に形成された配線パターン
は、半導体チップと接続される部位と、前記スルーホー
ルめっき皮膜に施された部位との間がほぼ直線的に接続
されていることを特徴とする請求項１、２、又は請求項
３記載の配線基板。 - 【請求項５】 前記他方の面の各ランドを囲むようにベ
タ状の金属シールド層が設けられていることを特徴とす
る請求項１、２、３又は請求項４記載の配線基板。 - 【請求項６】 前記一方の面に形成された配線パターン
の外縁部側を囲むようにベタ状の金属シールド層が形成
されていることを特徴とする請求項１、２、３、４又は
請求項５記載の配線基板。 - 【請求項７】 前記絶縁基板の端面に金属層を形成して
基板両面に形成された金属シールド層どうしを電気的に
接続したことを特徴とする請求項６記載の配線基板。 - 【請求項８】 前記他方の面の各ランド上にはんだボー
ルを設けて端子を形成したことを特徴とする請求項１、
２、３、４、５、６又は請求項７記載の配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09030180A JP3076527B2 (ja) | 1997-02-14 | 1997-02-14 | 配線基板 |
| US09/664,793 US6426468B1 (en) | 1997-02-14 | 2000-09-19 | Circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09030180A JP3076527B2 (ja) | 1997-02-14 | 1997-02-14 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10229141A true JPH10229141A (ja) | 1998-08-25 |
| JP3076527B2 JP3076527B2 (ja) | 2000-08-14 |
Family
ID=12296572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09030180A Expired - Fee Related JP3076527B2 (ja) | 1997-02-14 | 1997-02-14 | 配線基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6426468B1 (ja) |
| JP (1) | JP3076527B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013206937A (ja) * | 2012-03-27 | 2013-10-07 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4311774B2 (ja) * | 1998-03-11 | 2009-08-12 | 富士通株式会社 | 電子部品パッケージおよびプリント配線板 |
| JP2001027062A (ja) * | 1999-07-15 | 2001-01-30 | Nippon Seiki Co Ltd | キーレスエントリーシステム |
| TW533517B (en) * | 2002-02-26 | 2003-05-21 | Silicon Integrated Sys Corp | Substrate for semiconductor package |
| JP4005451B2 (ja) * | 2002-08-29 | 2007-11-07 | 富士通株式会社 | 多層基板及び半導体装置 |
| US7236235B2 (en) * | 2004-07-06 | 2007-06-26 | Dimsdale Engineering, Llc | System and method for determining range in 3D imaging systems |
| US7697748B2 (en) * | 2004-07-06 | 2010-04-13 | Dimsdale Engineering, Llc | Method and apparatus for high resolution 3D imaging as a function of camera position, camera trajectory and range |
| US20070145543A1 (en) * | 2005-12-28 | 2007-06-28 | Zeng Xiang Y | Plating bar design for high speed package design |
| US8494608B2 (en) * | 2008-04-18 | 2013-07-23 | Medtronic, Inc. | Method and apparatus for mapping a structure |
| US8155452B2 (en) * | 2008-10-08 | 2012-04-10 | Harris Corporation | Image registration using rotation tolerant correlation method |
| US8312624B1 (en) * | 2011-11-24 | 2012-11-20 | Kinsus Interconnect Technology Corp. | Method for manufacturing a heat dissipation structure of a printed circuit board |
| US10300658B2 (en) * | 2012-05-03 | 2019-05-28 | Apple Inc. | Crack resistant plastic enclosure structures |
| JP6705393B2 (ja) | 2017-02-03 | 2020-06-03 | 三菱電機株式会社 | 半導体装置及び電力変換装置 |
| KR101938104B1 (ko) * | 2018-01-25 | 2019-01-14 | 주식회사 기가레인 | 접합 평탄도가 개선된 연성회로기판 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5288949A (en) * | 1992-02-03 | 1994-02-22 | Ncr Corporation | Connection system for integrated circuits which reduces cross-talk |
| US5371404A (en) | 1993-02-04 | 1994-12-06 | Motorola, Inc. | Thermally conductive integrated circuit package with radio frequency shielding |
| US5562462A (en) * | 1994-07-19 | 1996-10-08 | Matsuba; Stanley | Reduced crosstalk and shielded adapter for mounting an integrated chip package on a circuit board like member |
| US5583376A (en) | 1995-01-03 | 1996-12-10 | Motorola, Inc. | High performance semiconductor device with resin substrate and method for making the same |
| JP3432982B2 (ja) | 1995-12-13 | 2003-08-04 | 沖電気工業株式会社 | 表面実装型半導体装置の製造方法 |
| US5706160A (en) * | 1995-12-22 | 1998-01-06 | Illinois Tool Works, Inc. | Transmission bandwidth extender/category 5 protector |
| US6183301B1 (en) * | 1997-01-16 | 2001-02-06 | Berg Technology, Inc. | Surface mount connector with integrated PCB assembly |
-
1997
- 1997-02-14 JP JP09030180A patent/JP3076527B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-19 US US09/664,793 patent/US6426468B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013206937A (ja) * | 2012-03-27 | 2013-10-07 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6426468B1 (en) | 2002-07-30 |
| JP3076527B2 (ja) | 2000-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888240B2 (en) | High performance, low cost microelectronic circuit package with interposer | |
| JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
| US5866942A (en) | Metal base package for a semiconductor device | |
| KR101218011B1 (ko) | 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법 | |
| JP3076527B2 (ja) | 配線基板 | |
| US5953594A (en) | Method of making a circuitized substrate for chip carrier structure | |
| JPH1154944A (ja) | 回路基板 | |
| JP5354394B2 (ja) | 部品内蔵基板及びその製造方法 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JP2001203300A (ja) | 配線用基板と半導体装置および配線用基板の製造方法 | |
| JP2010109243A (ja) | 配線基板 | |
| JP2001085804A (ja) | プリント配線板およびその製造方法 | |
| KR100498977B1 (ko) | Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법 | |
| KR100505241B1 (ko) | 비지에이 패키지의 전자파 차폐구조 | |
| JP2008283114A (ja) | 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JP2003273611A (ja) | 配線基板 | |
| JP4099072B2 (ja) | 部品内蔵モジュール | |
| JP2004214286A (ja) | 部品内蔵モジュール | |
| JP2000082760A (ja) | 半導体装置 | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JP3508739B2 (ja) | インターポーザ基板 | |
| KR100764164B1 (ko) | 인쇄회로기판과 이를 사용한 패키지 및 이들의 제조방법 | |
| JP2004165318A (ja) | 多層プリント配線板 | |
| JP4560920B2 (ja) | 半導体装置用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |