JPH10229131A - プログラマブルロジック集積回路装置 - Google Patents
プログラマブルロジック集積回路装置Info
- Publication number
- JPH10229131A JPH10229131A JP9293586A JP29358697A JPH10229131A JP H10229131 A JPH10229131 A JP H10229131A JP 9293586 A JP9293586 A JP 9293586A JP 29358697 A JP29358697 A JP 29358697A JP H10229131 A JPH10229131 A JP H10229131A
- Authority
- JP
- Japan
- Prior art keywords
- super
- programmable logic
- region
- regions
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 プログラマブルロジックデバイス（ＰＬＤ）
に関し、ロジック領域および相互接続導体のための改良
された構成を提供するとともに、相互接続導体上の負荷
を過度に増加させることなくＰＬＤ上の領域の数を大き
く増加させる。 【解決手段】 ＰＬＤは、デバイス上に配置された複数
のスーパー領域２０を、当該スーパー領域２０の行およ
び列の２次元配列として備える。各スーパー領域２０は
小さなサイズのＰＬＤと同様に構成でき、プログラマブ
ルロジックの領域１２０の行および列の２次元配列を備
える。各領域１２０はプログラマブルロジックの複数の
サブ領域を備える。水平方向スーパー領域間相互接続導
体および垂直方向スーパー領域間相互接続導体がスーパ
ー領域の行および列に関連付けられている。これらの導
体はスーパー領域内の水平方向領域間相互接続導体１３
０および垂直方向領域間相互接続導体１４０に関連付け
られている。
に関し、ロジック領域および相互接続導体のための改良
された構成を提供するとともに、相互接続導体上の負荷
を過度に増加させることなくＰＬＤ上の領域の数を大き
く増加させる。 【解決手段】 ＰＬＤは、デバイス上に配置された複数
のスーパー領域２０を、当該スーパー領域２０の行およ
び列の２次元配列として備える。各スーパー領域２０は
小さなサイズのＰＬＤと同様に構成でき、プログラマブ
ルロジックの領域１２０の行および列の２次元配列を備
える。各領域１２０はプログラマブルロジックの複数の
サブ領域を備える。水平方向スーパー領域間相互接続導
体および垂直方向スーパー領域間相互接続導体がスーパ
ー領域の行および列に関連付けられている。これらの導
体はスーパー領域内の水平方向領域間相互接続導体１３
０および垂直方向領域間相互接続導体１４０に関連付け
られている。
Description
【０００１】
【発明の属する技術分野】この発明はプログラマブルロ
ジックデバイス（ＰＬＤ）に関し、特にＰＬＤ上にプロ
グラマブルロジックの領域を構成し、かつ相互接続する
方法に関する。
ジックデバイス（ＰＬＤ）に関し、特にＰＬＤ上にプロ
グラマブルロジックの領域を構成し、かつ相互接続する
方法に関する。
【０００２】
【従来の技術】プログラマブルロジック集積回路装置
（ＰＬＤ；ｐｒｏｇｒａｍｍａｂｌｅｌｏｇｉｃ ｄｅ
ｖｉｃｅ）の多くは、ＰＬＤ上に配置された複数のプロ
グラマブルロジック領域を、これらの領域の行および列
の２次元配列として備えている。このようなＰＬＤの例
が、ペデルセン等の米国特許第５，２６０，６１０号、
クリフ等の米国特許第５，２６０，６１１号、クリフ等
の米国特許出願第０８／４４２，７９５号（１９９５年
５月１７日出願）、およびクリフ等の米国特許出願第０
８／６７２，６７６号（１９９６年６月２８日出願）に
示されている。これらのＰＬＤにおいて、水平方向相互
接続コネクタは、領域から成る各行に対応させることが
でき、当該行内で領域への信号の伝達、領域からの信号
の受信、および領域間の信号のやり取りを行うことがで
きる。垂直方向相互接続コネクタは、領域の各列に対応
させることができ、当該列への信号の伝達、当該列から
の信号の受信、および当該列間の信号のやり取りを行う
ことができる。
（ＰＬＤ；ｐｒｏｇｒａｍｍａｂｌｅｌｏｇｉｃ ｄｅ
ｖｉｃｅ）の多くは、ＰＬＤ上に配置された複数のプロ
グラマブルロジック領域を、これらの領域の行および列
の２次元配列として備えている。このようなＰＬＤの例
が、ペデルセン等の米国特許第５，２６０，６１０号、
クリフ等の米国特許第５，２６０，６１１号、クリフ等
の米国特許出願第０８／４４２，７９５号（１９９５年
５月１７日出願）、およびクリフ等の米国特許出願第０
８／６７２，６７６号（１９９６年６月２８日出願）に
示されている。これらのＰＬＤにおいて、水平方向相互
接続コネクタは、領域から成る各行に対応させることが
でき、当該行内で領域への信号の伝達、領域からの信号
の受信、および領域間の信号のやり取りを行うことがで
きる。垂直方向相互接続コネクタは、領域の各列に対応
させることができ、当該列への信号の伝達、当該列から
の信号の受信、および当該列間の信号のやり取りを行う
ことができる。
【０００３】プログラマブルロジックデバイス（ＰＬ
Ｄ）にはプログラマブルロジック領域をより多く備える
ことが求められている。しかしながら、各行内のプログ
ラマブルロジック領域の数および／または行そのものの
数を単純に増加させることによりプログラマブルロジッ
ク領域を増やすことは、望ましくない。その理由は、こ
のようにすると、水平方向導体および／または垂直方向
導体へのプログラマブルコネクタの数、および／また
は、水平方向導体および／または垂直方向導体からのプ
ログラマブルコネクタの数が増加するからである。その
結果、これらの導体に負荷を課すと、負荷が不必要に大
きくなり、信号の伝搬速度が不必要に遅くなる可能性が
ある。水平方向導体および／または垂直方向導体へのプ
ログラマブル接続の数を大きくすると、これらの接続を
制御するために、プログラマブル接続の数に対応する大
きな数のプログラマブルメモリ素子が必要になる。この
ようにプログラマブル接続および関連するメモリ素子の
個数が大きくなると、ＰＬＤ形成用シリコン基板の面積
使用が非効率になる可能性がある。
Ｄ）にはプログラマブルロジック領域をより多く備える
ことが求められている。しかしながら、各行内のプログ
ラマブルロジック領域の数および／または行そのものの
数を単純に増加させることによりプログラマブルロジッ
ク領域を増やすことは、望ましくない。その理由は、こ
のようにすると、水平方向導体および／または垂直方向
導体へのプログラマブルコネクタの数、および／また
は、水平方向導体および／または垂直方向導体からのプ
ログラマブルコネクタの数が増加するからである。その
結果、これらの導体に負荷を課すと、負荷が不必要に大
きくなり、信号の伝搬速度が不必要に遅くなる可能性が
ある。水平方向導体および／または垂直方向導体へのプ
ログラマブル接続の数を大きくすると、これらの接続を
制御するために、プログラマブル接続の数に対応する大
きな数のプログラマブルメモリ素子が必要になる。この
ようにプログラマブル接続および関連するメモリ素子の
個数が大きくなると、ＰＬＤ形成用シリコン基板の面積
使用が非効率になる可能性がある。
【０００４】
【発明が解決しようとする課題】この発明は上述した点
に鑑みてなされたものであり、その目的は、プログラマ
ブルロジックデバイス（ＰＬＤ）のロジック領域および
相互接続導体のための改良された構成（ｏｒｇａｎｉｚ
ａｔｉｏｎ）を提供することである。
に鑑みてなされたものであり、その目的は、プログラマ
ブルロジックデバイス（ＰＬＤ）のロジック領域および
相互接続導体のための改良された構成（ｏｒｇａｎｉｚ
ａｔｉｏｎ）を提供することである。
【０００５】この発明のより特有の目的は、プログラマ
ブルロジックデバイス（ＰＬＤ）の構成の提供、すなわ
ち任意のタイプの相互接続導体上の負荷を過度に増加さ
せることなくＰＬＤ上の領域の数を大きく増加させるこ
とを可能にするＰＬＤの構成を提供することである。
ブルロジックデバイス（ＰＬＤ）の構成の提供、すなわ
ち任意のタイプの相互接続導体上の負荷を過度に増加さ
せることなくＰＬＤ上の領域の数を大きく増加させるこ
とを可能にするＰＬＤの構成を提供することである。
【０００６】
【課題を解決するための手段】この発明の上述した目的
および他の目的は、この発明の原理に従ってプログラマ
ブルロジックの領域が複数のスーパー領域（ｓｕｐｅｒ
−ｒｅｇｉｏｎ）にグループ化されたプログラマブルロ
ジックデバイス（ＰＬＤ）を提供することにより達成さ
れる。スーパー領域は、ＰＬＤ上に当該スーパー領域の
行および列から成る２次元配列として配置することがで
きる。各スーパー領域は、小さな、すなわち控えめな大
きさのよく知られた構造のプログラマブルロジックデバ
イス（ＰＬＤ）と同様の構成を有することができる。し
たがって、各スーパー領域内の領域は、領域の行および
列から成る２次元配列として配置することができ、領域
の各行に関連付けられた水平方向領域間相互接続導体、
および領域の各列に関連付けられた垂直方向領域間相互
接続導体を備えることができる。同様に、各領域は、プ
ログラマブルロジックの複数のサブ領域（ｓｕｂｒｅｇ
ｉｏｎ）を備えることができ、領域への入力信号に対し
て比較的基本的な複数の論理機能のうちの任意のものを
実行して、当該領域の出力信号を生成することができ
る。
および他の目的は、この発明の原理に従ってプログラマ
ブルロジックの領域が複数のスーパー領域（ｓｕｐｅｒ
−ｒｅｇｉｏｎ）にグループ化されたプログラマブルロ
ジックデバイス（ＰＬＤ）を提供することにより達成さ
れる。スーパー領域は、ＰＬＤ上に当該スーパー領域の
行および列から成る２次元配列として配置することがで
きる。各スーパー領域は、小さな、すなわち控えめな大
きさのよく知られた構造のプログラマブルロジックデバ
イス（ＰＬＤ）と同様の構成を有することができる。し
たがって、各スーパー領域内の領域は、領域の行および
列から成る２次元配列として配置することができ、領域
の各行に関連付けられた水平方向領域間相互接続導体、
および領域の各列に関連付けられた垂直方向領域間相互
接続導体を備えることができる。同様に、各領域は、プ
ログラマブルロジックの複数のサブ領域（ｓｕｂｒｅｇ
ｉｏｎ）を備えることができ、領域への入力信号に対し
て比較的基本的な複数の論理機能のうちの任意のものを
実行して、当該領域の出力信号を生成することができ
る。
【０００７】あるプログラマブルロジックコネクタは、
次のような各領域に関連付けることができ、当該領域
は、その領域に関連付けられた水平方向領域間導体およ
び／または垂直方向領域間導体から各領域に（サブ領域
入力用に）信号を選択的に伝達することができる。他の
プログラマブルロジックコネクタは、次のような各領域
に関連付けることができ、当該領域は、その領域のサブ
領域出力をその領域のサブ領域入力に選択的にフィード
バックすることができ、その領域のサブ領域出力をその
領域に関連付けられた水平方向領域間導体および／また
は垂直方向領域間導体に選択的に印加することができ
る。さらに他のプログラマブルロジックコネクタは、次
のような各領域に関連付けることができ、当該領域は、
その領域に関連付けられた領域間導体を選択的に相互接
続することができる。スーパー領域のこの構成は、単な
る例示であり、必要な場合には代わりに他の構成を採用
することができる。
次のような各領域に関連付けることができ、当該領域
は、その領域に関連付けられた水平方向領域間導体およ
び／または垂直方向領域間導体から各領域に（サブ領域
入力用に）信号を選択的に伝達することができる。他の
プログラマブルロジックコネクタは、次のような各領域
に関連付けることができ、当該領域は、その領域のサブ
領域出力をその領域のサブ領域入力に選択的にフィード
バックすることができ、その領域のサブ領域出力をその
領域に関連付けられた水平方向領域間導体および／また
は垂直方向領域間導体に選択的に印加することができ
る。さらに他のプログラマブルロジックコネクタは、次
のような各領域に関連付けることができ、当該領域は、
その領域に関連付けられた領域間導体を選択的に相互接
続することができる。スーパー領域のこの構成は、単な
る例示であり、必要な場合には代わりに他の構成を採用
することができる。
【０００８】複数の水平方向スーパー領域間相互接続導
体をスーパー領域の各行に関連付けて、関連する行内で
当該スーパー領域への信号の伝達、当該スーパー領域か
らの信号の受信、および当該スーパー領域間の信号のや
り取りを行うことができる。複数の垂直方向スーパー領
域間相互接続導体をスーパー領域の各列に関連付けて、
関連する列内で当該スーパー領域への信号の伝達、当該
スーパー領域からの信号の受信、および当該スーパー領
域間の信号のやり取りを行うことができる。各スーパー
領域は、水平方向スーパー領域間導体および垂直方向ス
ーパー領域間導体からのプログラム可能な入力、および
水平方向スーパー領域間導体および垂直方向スーパー領
域間導体へのプログラム可能な出力を有し、これらの導
体は当該スーパー領域を備える行および列に関連付けら
れている。これらのスーパー領域入力およびスーパー領
域出力は、プログラマブルロジックコネクタ経由で、か
つスーパー領域構成内の図形上の場所において供給さ
れ、このスーパー領域構成は、スーパー領域を個別のプ
ログラマブルロジックデバイスとして作製した場合に、
スーパー領域が入力および出力を行う典型的な例を示す
ものである。プログラマブルロジックコネクタを追加的
に備えることにより、水平方向スーパー領域間相互接続
導体および垂直方向スーパー領域間相互接続導体を選択
的に相互接続することができる。
体をスーパー領域の各行に関連付けて、関連する行内で
当該スーパー領域への信号の伝達、当該スーパー領域か
らの信号の受信、および当該スーパー領域間の信号のや
り取りを行うことができる。複数の垂直方向スーパー領
域間相互接続導体をスーパー領域の各列に関連付けて、
関連する列内で当該スーパー領域への信号の伝達、当該
スーパー領域からの信号の受信、および当該スーパー領
域間の信号のやり取りを行うことができる。各スーパー
領域は、水平方向スーパー領域間導体および垂直方向ス
ーパー領域間導体からのプログラム可能な入力、および
水平方向スーパー領域間導体および垂直方向スーパー領
域間導体へのプログラム可能な出力を有し、これらの導
体は当該スーパー領域を備える行および列に関連付けら
れている。これらのスーパー領域入力およびスーパー領
域出力は、プログラマブルロジックコネクタ経由で、か
つスーパー領域構成内の図形上の場所において供給さ
れ、このスーパー領域構成は、スーパー領域を個別のプ
ログラマブルロジックデバイスとして作製した場合に、
スーパー領域が入力および出力を行う典型的な例を示す
ものである。プログラマブルロジックコネクタを追加的
に備えることにより、水平方向スーパー領域間相互接続
導体および垂直方向スーパー領域間相互接続導体を選択
的に相互接続することができる。
【０００９】上述した点から、スーパー領域中導体がこ
の発明に従って作製したデバイスの相互接続構造の中に
別の階層レベルを確立するのが分かる。各スーパー領域
内では、各領域間導体へのプログラム可能な接続の数お
よび／または各領域間導体からのプログラム可能な接続
の数は、比較的小さな規模を維持することができるか
ら、領域間導体の過負荷を避けることができるととも
に、領域間導体に起因する遅い信号伝搬を避けることが
できる。同じことは、スーパー領域レベルでのみプログ
ラム可能な接続を有するスーパー領域間導体では成り立
つが、遙かに数の多い個々の領域レベルでは成り立たな
い。したがって、スーパー領域間導体の負荷は比較的小
さく、すなわち控えめに維持されるから、信号伝搬が再
度過度に遅くされることはない。この発明の構造は、ス
ーパー領域間導体を金属層を追加することによって設け
るのに好適であり、追加的金属層は今や、通常の半導体
製造技術で形成可能に成りつつある。この方法や他の方
法において、この発明の構造によりＰＬＤ形成用シリコ
ン基板の面積をより効率的に使用できるようになる。
の発明に従って作製したデバイスの相互接続構造の中に
別の階層レベルを確立するのが分かる。各スーパー領域
内では、各領域間導体へのプログラム可能な接続の数お
よび／または各領域間導体からのプログラム可能な接続
の数は、比較的小さな規模を維持することができるか
ら、領域間導体の過負荷を避けることができるととも
に、領域間導体に起因する遅い信号伝搬を避けることが
できる。同じことは、スーパー領域レベルでのみプログ
ラム可能な接続を有するスーパー領域間導体では成り立
つが、遙かに数の多い個々の領域レベルでは成り立たな
い。したがって、スーパー領域間導体の負荷は比較的小
さく、すなわち控えめに維持されるから、信号伝搬が再
度過度に遅くされることはない。この発明の構造は、ス
ーパー領域間導体を金属層を追加することによって設け
るのに好適であり、追加的金属層は今や、通常の半導体
製造技術で形成可能に成りつつある。この方法や他の方
法において、この発明の構造によりＰＬＤ形成用シリコ
ン基板の面積をより効率的に使用できるようになる。
【００１０】この発明のさらなる特徴、性質、および種
々の利点は、添付図面および発明の実施の形態の説明か
ら明らかになる。
々の利点は、添付図面および発明の実施の形態の説明か
ら明らかになる。
【００１１】
【発明の実施の形態】図１に示すプログラマブルロジッ
クデバイス（ＰＬＤ）１０は、当該ＰＬＤ上に複数のプ
ログラマブルロジックのスーパー領域２０を備えている
が、その形態は前記スーパー領域２０の行および列の２
次元配列である。図１には、ＰＬＤ１０上にスーパー領
域２０の６行６列が示してある。複数の水平方向スーパ
ー領域間相互接続導体３０が、スーパー領域２０の各行
に関連付けられている。複数の垂直方向スーパー領域間
相互接続導体４０が、スーパー領域２０の各列に関連付
けられている。例えば、スーパー領域２０の各行に関連
付けて３５２個の水平方向スーパー領域間相互接続導体
３０を設け、スーパー領域２０の各列に関連付けて３５
２個の垂直方向スーパー領域間相互接続導体４０を設け
ることができる。各行に関連付けられた水平方向スーパ
ー領域間相互接続導体３０は、当該行のスーパー領域２
０への信号の伝達、当該行からの信号の受信、当該行間
の信号のやり取りを選択的に行うために使用することが
できる。各列に関連付けられた垂直方向スーパー領域間
相互接続導体４０は、当該列のスーパー領域２０への信
号の伝達、当該行からの信号の受信、当該行間の信号の
やり取りを選択的に行うために使用することができる。
クデバイス（ＰＬＤ）１０は、当該ＰＬＤ上に複数のプ
ログラマブルロジックのスーパー領域２０を備えている
が、その形態は前記スーパー領域２０の行および列の２
次元配列である。図１には、ＰＬＤ１０上にスーパー領
域２０の６行６列が示してある。複数の水平方向スーパ
ー領域間相互接続導体３０が、スーパー領域２０の各行
に関連付けられている。複数の垂直方向スーパー領域間
相互接続導体４０が、スーパー領域２０の各列に関連付
けられている。例えば、スーパー領域２０の各行に関連
付けて３５２個の水平方向スーパー領域間相互接続導体
３０を設け、スーパー領域２０の各列に関連付けて３５
２個の垂直方向スーパー領域間相互接続導体４０を設け
ることができる。各行に関連付けられた水平方向スーパ
ー領域間相互接続導体３０は、当該行のスーパー領域２
０への信号の伝達、当該行からの信号の受信、当該行間
の信号のやり取りを選択的に行うために使用することが
できる。各列に関連付けられた垂直方向スーパー領域間
相互接続導体４０は、当該列のスーパー領域２０への信
号の伝達、当該行からの信号の受信、当該行間の信号の
やり取りを選択的に行うために使用することができる。
【００１２】必要な場合には、水平方向スーパー領域間
相互接続導体３０の一部または全部をスーパー領域２０
の関連する行の全長に沿って連続的に延在させる代わり
に分割することができ、垂直方向スーパー領域間相互接
続導体４０の一部または全部をスーパー領域２０の関連
する列の全長に沿って連続的に延在させる代わりに分割
することができる。例えば、水平方向スーパー領域間相
互接続導体３０の一部または全部は、左半分および右半
分を備えることができ、この左右の半分は、各々独立し
て使用することができるが、長い導体が必要なときには
ＰＬＣ（プログラマブルロジックコネクタ）によって相
互接続することができる。同様に、垂直方向スーパー領
域間相互接続導体４０の一部または全部は、左半分およ
び右半分を備えることができ、この左右の半分は、各々
独立して使用することができ、またＰＬＣによって相互
接続することもできる。好適な分割導体およびプログラ
マブルロジックコネクタが、例えばレディ等の米国特許
出願第０８／８５５，１９２号（１９９７年５月１３日
出願）に示されている。
相互接続導体３０の一部または全部をスーパー領域２０
の関連する行の全長に沿って連続的に延在させる代わり
に分割することができ、垂直方向スーパー領域間相互接
続導体４０の一部または全部をスーパー領域２０の関連
する列の全長に沿って連続的に延在させる代わりに分割
することができる。例えば、水平方向スーパー領域間相
互接続導体３０の一部または全部は、左半分および右半
分を備えることができ、この左右の半分は、各々独立し
て使用することができるが、長い導体が必要なときには
ＰＬＣ（プログラマブルロジックコネクタ）によって相
互接続することができる。同様に、垂直方向スーパー領
域間相互接続導体４０の一部または全部は、左半分およ
び右半分を備えることができ、この左右の半分は、各々
独立して使用することができ、またＰＬＣによって相互
接続することもできる。好適な分割導体およびプログラ
マブルロジックコネクタが、例えばレディ等の米国特許
出願第０８／８５５，１９２号（１９９７年５月１３日
出願）に示されている。
【００１３】プログラマブルロジックコネクタ（ＰＬ
Ｃ；ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｃｏｎｎ
ｅｃｔｏｒ）５０は、各スーパー領域２０に関連付けら
れており、当該スーパー領域２０と、当該スーパー領域
２０を備えた行に関連する水平方向スーパー領域間相互
接続導体３０との間の相互接続を選択的に形成する。Ｐ
ＬＣ６０は各スーパー領域２０に関連付けられており、
当該スーパー領域２０と、当該スーパー領域２０を備え
た列に関連する垂直方向スーパー領域間相互接続導体４
０との間の相互接続を選択的に形成する。ＰＬＣ７０
は、スーパー領域２０に関連付けられており、当該スー
パー領域２０の近傍で交差する水平方向スーパー領域間
相互接続導体３０および垂直方向スーパー領域間相互接
続導体４０の間の相互接続を選択的に形成する。ＰＬＣ
５０、６０および７０は、図１の代表的な一つのスーパ
ー領域２０のために示されているだけであり、ＰＬＣ５
０、６０および７０と同様の資源は、プログラマブルロ
ジックデバイス（ＰＬＤ）１０内の全てのスーパー領域
２０用に設けてあることが分かる。
Ｃ；ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｃｏｎｎ
ｅｃｔｏｒ）５０は、各スーパー領域２０に関連付けら
れており、当該スーパー領域２０と、当該スーパー領域
２０を備えた行に関連する水平方向スーパー領域間相互
接続導体３０との間の相互接続を選択的に形成する。Ｐ
ＬＣ６０は各スーパー領域２０に関連付けられており、
当該スーパー領域２０と、当該スーパー領域２０を備え
た列に関連する垂直方向スーパー領域間相互接続導体４
０との間の相互接続を選択的に形成する。ＰＬＣ７０
は、スーパー領域２０に関連付けられており、当該スー
パー領域２０の近傍で交差する水平方向スーパー領域間
相互接続導体３０および垂直方向スーパー領域間相互接
続導体４０の間の相互接続を選択的に形成する。ＰＬＣ
５０、６０および７０は、図１の代表的な一つのスーパ
ー領域２０のために示されているだけであり、ＰＬＣ５
０、６０および７０と同様の資源は、プログラマブルロ
ジックデバイス（ＰＬＤ）１０内の全てのスーパー領域
２０用に設けてあることが分かる。
【００１４】代表的なスーパー領域２０の実例が、図２
により詳細に示されている。この実例は、各スーパー領
域２０は、クリフ等の米国特許出願第０８／４４２，７
９５号（１９９５年５月１７日出願）、またはクリフ等
の米国特許出願第０８／６７２，６７６号（１９９６年
６月２８日出願）に示されたタイプの比較的小さなプロ
グラマブルロジックデバイス（ＰＬＤ）に幾分似通って
作製してある。これらのタイプのスーパー領域構造は単
なる例示に過ぎず、必要なら任意の他の好適な構造を採
用することができる。例えば、他の好適な構造がペデル
センの米国特許第５，２６０，６１１号およびクリフ等
の米国特許第５，２６０，６１１号に示されている。
により詳細に示されている。この実例は、各スーパー領
域２０は、クリフ等の米国特許出願第０８／４４２，７
９５号（１９９５年５月１７日出願）、またはクリフ等
の米国特許出願第０８／６７２，６７６号（１９９６年
６月２８日出願）に示されたタイプの比較的小さなプロ
グラマブルロジックデバイス（ＰＬＤ）に幾分似通って
作製してある。これらのタイプのスーパー領域構造は単
なる例示に過ぎず、必要なら任意の他の好適な構造を採
用することができる。例えば、他の好適な構造がペデル
センの米国特許第５，２６０，６１１号およびクリフ等
の米国特許第５，２６０，６１１号に示されている。
【００１５】図２に示すスーパー領域２０は、当該スー
パー領域２０内に配置されたプログラマブルロジックの
複数の領域１２０を、当該領域１２０の行および列の２
次元配列として備えている。図２では特にスーパー領域
２０は、領域１２０の３個の行と１２個の列とを備えて
いる。複数の全（ｆｕｌｌ）水平方向領域間相互接続導
体１３０ａが、領域１２０の各行に関連付けられてお
り、関連する行内で当該領域１２０への信号の伝達、当
該領域１２０からの信号の受信、および当該領域１２０
間における信号のやり取りを選択的に実行する。例え
ば、領域１２０の各行に関連付けて６６個の全水平方向
領域間相互接続導体１３０ａを設けることができる。全
水平方向領域間相互接続導体１３０ａに全（ｆｕｌｌ）
が冠してあるのは、領域１２０の関連する行の全長に延
在しているからである。複数の半（ｈａｌｆ）水平方向
領域間相互接続導体１３０ｂが、領域１２０の各行に関
連付けられており、関連する行内で当該領域１２０への
信号の伝達、当該領域１２０からの信号の受信、および
当該領域１２０間における信号のやり取りを選択的に実
行する。例えば、領域１２０の各行に関連付けて６６個
の全水平方向領域間相互接続導体１３０ｂを設けること
ができる。半水平方向領域間相互接続導体１３０ｂに半
（ｈａｌｆ）が冠してあるのは、領域１２０の関連する
行の半分の長さに延在しているからである。全水平方向
領域間相互接続導体１３０ａおよび半水平方向領域間相
互接続導体１３０ｂを水平方向領域間相互接続導体１３
０と総称、あるいは水平方向導体１３０と略称する。複
数の垂直方向行間相互接続導体（垂直方向領域間相互接
続導体）１４０が領域の各列に関連付けられており、領
域１２０に関連する列内で当該領域１２０への信号の伝
達、当該領域１２０かさの信号の受信、および当該領域
１２０間における信号のやり取りを選択的に実行する。
例えば、領域１２０の各列に関連付けて１６個の垂直方
向行間相互接続導体１４０を設けることができる。垂直
方向行間相互接続導体１４０は垂直方向導体１４０と略
称する。図２には、スーパー領域２０を完全な形にする
ために、図１に関連して上述したＰＬＣ５０および６０
を矢印で示してある。
パー領域２０内に配置されたプログラマブルロジックの
複数の領域１２０を、当該領域１２０の行および列の２
次元配列として備えている。図２では特にスーパー領域
２０は、領域１２０の３個の行と１２個の列とを備えて
いる。複数の全（ｆｕｌｌ）水平方向領域間相互接続導
体１３０ａが、領域１２０の各行に関連付けられてお
り、関連する行内で当該領域１２０への信号の伝達、当
該領域１２０からの信号の受信、および当該領域１２０
間における信号のやり取りを選択的に実行する。例え
ば、領域１２０の各行に関連付けて６６個の全水平方向
領域間相互接続導体１３０ａを設けることができる。全
水平方向領域間相互接続導体１３０ａに全（ｆｕｌｌ）
が冠してあるのは、領域１２０の関連する行の全長に延
在しているからである。複数の半（ｈａｌｆ）水平方向
領域間相互接続導体１３０ｂが、領域１２０の各行に関
連付けられており、関連する行内で当該領域１２０への
信号の伝達、当該領域１２０からの信号の受信、および
当該領域１２０間における信号のやり取りを選択的に実
行する。例えば、領域１２０の各行に関連付けて６６個
の全水平方向領域間相互接続導体１３０ｂを設けること
ができる。半水平方向領域間相互接続導体１３０ｂに半
（ｈａｌｆ）が冠してあるのは、領域１２０の関連する
行の半分の長さに延在しているからである。全水平方向
領域間相互接続導体１３０ａおよび半水平方向領域間相
互接続導体１３０ｂを水平方向領域間相互接続導体１３
０と総称、あるいは水平方向導体１３０と略称する。複
数の垂直方向行間相互接続導体（垂直方向領域間相互接
続導体）１４０が領域の各列に関連付けられており、領
域１２０に関連する列内で当該領域１２０への信号の伝
達、当該領域１２０かさの信号の受信、および当該領域
１２０間における信号のやり取りを選択的に実行する。
例えば、領域１２０の各列に関連付けて１６個の垂直方
向行間相互接続導体１４０を設けることができる。垂直
方向行間相互接続導体１４０は垂直方向導体１４０と略
称する。図２には、スーパー領域２０を完全な形にする
ために、図１に関連して上述したＰＬＣ５０および６０
を矢印で示してある。
【００１６】領域１２０の３個の行と１２個の列とを備
えたスーパー領域２０の実例を示す図２を考慮すると、
必要な場合にはより多くのあるいはより少ない数の行と
列とを備えてもよいことが分かる。例えば、各スーパー
領域２０は領域１２０のただ１個の行だけを備えること
が可能であり、その場合には垂直方向行間相互接続導体
（垂直方向領域間相互接続導体）１４０を設ける必要が
ない。
えたスーパー領域２０の実例を示す図２を考慮すると、
必要な場合にはより多くのあるいはより少ない数の行と
列とを備えてもよいことが分かる。例えば、各スーパー
領域２０は領域１２０のただ１個の行だけを備えること
が可能であり、その場合には垂直方向行間相互接続導体
（垂直方向領域間相互接続導体）１４０を設ける必要が
ない。
【００１７】図３は図２のスーパー領域２０の代表的部
分の実例ををより詳細に示す図である。この実例は、上
述したクリフ等の米国特許出願第０８／６７２，６７６
号に示された構成と似通っている。しかしながら、この
代わりに多くの他の構成を採用してもよいことが分か
る。例えば、別の採り得る構成が、上述したクリフ等の
米国特許出願第０８／４４２，７９５号（１９９５年５
月１７日出願）に示されており、さらに別の採り得る構
成が上述したペデルセンの米国特許第５，２６０，６１
１号およびクリフ等の米国特許第５，２６０，６１１号
に示されている。
分の実例ををより詳細に示す図である。この実例は、上
述したクリフ等の米国特許出願第０８／６７２，６７６
号に示された構成と似通っている。しかしながら、この
代わりに多くの他の構成を採用してもよいことが分か
る。例えば、別の採り得る構成が、上述したクリフ等の
米国特許出願第０８／４４２，７９５号（１９９５年５
月１７日出願）に示されており、さらに別の採り得る構
成が上述したペデルセンの米国特許第５，２６０，６１
１号およびクリフ等の米国特許第５，２６０，６１１号
に示されている。
【００１８】図３は、各領域１２０がプログラマブルロ
ジックの複数のサブ領域２２０を備えているのを示して
いる。図３は各領域１２０の各サブ領域２２０の中から
代表的して４個を示しているだけであるが、各領域１２
０は４個以上のサブ領域（例えば８個、１０個あるいは
１６個のサブ領域）２２０を備えることができることが
分かる。各サブ領域２２０はプログラム可能であり、当
該サブ領域２２０に印加された入力信号２２２に対して
いくつかの論理機能のうちの任意のものを実行すること
ができる。例えば、各サブ領域２２０は、４入力のルッ
クアップテーブル（ｌｏｏｋ−ｕｐ ｔａｂｌｅ）を備
えることができ、このルックアップテーブルはプログラ
ム可能であり、当該ルックアップテーブルへの４個の入
力の任意の論理組み合わせであるルックアップテーブル
出力を生成する。各サブ領域２２０はさらにレジスタお
よび関連するプログラム可能なスイッチを備えることが
でき、ルックアップテーブルの出力を選択的に登録（ｒ
ｅｇｉｓｔｅｒ）する。サブ領域２２０の出力信号２２
４はいずれも、登録（ｒｅｇｉｓｔｅｒｅｄ）されたル
ックアップテーブル出力信号であっても、あるいは未登
録の（ｕｎｒｅｇｉｓｔｅｒｅｄ）ルックアップテーブ
ル出力信号であってもよい。サブ領域２２０の好適な実
例が、上述したクリフ等の参照文献に示されている。し
かしながら、必要な場合には他のサブ領域構成を採用で
きることが分かる。例えば、ルックアップテーブルの代
わりに積和論理（ｓｕｍ−ｏｆ−ｐｒｏｄｕｃｔ ｌｏ
ｇｉｃ）を実行するサブ領域を採用することができる。
ジックの複数のサブ領域２２０を備えているのを示して
いる。図３は各領域１２０の各サブ領域２２０の中から
代表的して４個を示しているだけであるが、各領域１２
０は４個以上のサブ領域（例えば８個、１０個あるいは
１６個のサブ領域）２２０を備えることができることが
分かる。各サブ領域２２０はプログラム可能であり、当
該サブ領域２２０に印加された入力信号２２２に対して
いくつかの論理機能のうちの任意のものを実行すること
ができる。例えば、各サブ領域２２０は、４入力のルッ
クアップテーブル（ｌｏｏｋ−ｕｐ ｔａｂｌｅ）を備
えることができ、このルックアップテーブルはプログラ
ム可能であり、当該ルックアップテーブルへの４個の入
力の任意の論理組み合わせであるルックアップテーブル
出力を生成する。各サブ領域２２０はさらにレジスタお
よび関連するプログラム可能なスイッチを備えることが
でき、ルックアップテーブルの出力を選択的に登録（ｒ
ｅｇｉｓｔｅｒ）する。サブ領域２２０の出力信号２２
４はいずれも、登録（ｒｅｇｉｓｔｅｒｅｄ）されたル
ックアップテーブル出力信号であっても、あるいは未登
録の（ｕｎｒｅｇｉｓｔｅｒｅｄ）ルックアップテーブ
ル出力信号であってもよい。サブ領域２２０の好適な実
例が、上述したクリフ等の参照文献に示されている。し
かしながら、必要な場合には他のサブ領域構成を採用で
きることが分かる。例えば、ルックアップテーブルの代
わりに積和論理（ｓｕｍ−ｏｆ−ｐｒｏｄｕｃｔ ｌｏ
ｇｉｃ）を実行するサブ領域を採用することができる。
【００１９】複数のローカル導体２４０が水平方向に隣
接する１組の領域１２０の間に設けてある。ローカル導
体２４０には２つのタイプがあり、２４０ａおよび２４
０ｂとして図示する。ローカル導体２４０ａは、セグメ
ント化されておらず、全水平方向領域間相互接続導体１
３０ａおよび半水平方向領域間相互接続導体１３０ｂか
ら隣接する領域１２０中への信号の伝達のみに使用し、
上記水平方向導体１３０ａ、１３０ｂ当該１２０を備え
る行に関連付けられている。ＰＬＣ２３０ａが設けてあ
り、全水平方向領域間相互接続導体１３０ａおよび半水
平方向領域間相互接続導体１３０ｂをローカルコネクタ
２４０ａに選択的に接続し、またＰＬＣ２４２ａが設け
てあり、ローカルコネクタ２４０ａをサブ領域入力コネ
クタ２２２に選択的に接続する。
接する１組の領域１２０の間に設けてある。ローカル導
体２４０には２つのタイプがあり、２４０ａおよび２４
０ｂとして図示する。ローカル導体２４０ａは、セグメ
ント化されておらず、全水平方向領域間相互接続導体１
３０ａおよび半水平方向領域間相互接続導体１３０ｂか
ら隣接する領域１２０中への信号の伝達のみに使用し、
上記水平方向導体１３０ａ、１３０ｂ当該１２０を備え
る行に関連付けられている。ＰＬＣ２３０ａが設けてあ
り、全水平方向領域間相互接続導体１３０ａおよび半水
平方向領域間相互接続導体１３０ｂをローカルコネクタ
２４０ａに選択的に接続し、またＰＬＣ２４２ａが設け
てあり、ローカルコネクタ２４０ａをサブ領域入力コネ
クタ２２２に選択的に接続する。
【００２０】ローカル導体２４０ｂは、セグメント化さ
れており、様々な目的に使用することができる。各ロー
カル導体２４０ｂの下方セグメントを符号２４０ｂ’で
示す。各ローカル導体２４０ｂの上方セグメントを符号
２４０ｂ”で示す。下方セグメント２４０ｂ’および上
方セグメント２４０ｂ”は、まとめて、あるいは個別に
使用することができる。例えば、下方セグメント２４０
ｂ’および上方セグメント２４０ｂ”の双方をまとめて
使用する場合、信号を隣接する領域１２０へ、当該領域
１２０に隣接する、水平方向導体１３０あるいは垂直方
向導体１４０の一方から伝達することができる。水平方
向導体１３０からの経路は、ＰＬＣ２３０ｂを経由して
上方セグメント２４０ｂ”へ、３状態ドライバ（ｔｒｉ
−ｓｔａｔｅ ｄｒｉｖｅｒ）２４４を経由して下方セ
グメント２４０ｂ’へ、そしてＰＬＣ２４２ｂを経由し
てサブ領域入力導体２２２へ至る。垂直方向導体１４０
からの経路は、ＰＬＣ２３８ｂを経由して上方セグメン
ト２４０ｂ”へ至った後、上述したのと同様に、サブ領
域入力導体２２２に至る。下方セグメント２４０ｂ’お
よび上方セグメント２４０ｂ”の双方をまとめて使用す
る別の例として、サブ領域出力信号２２４の水平方向導
体１３０および／または垂直方向導体１４０への印加が
あり得る。サブ領域出力２２４から水平方向導体１３０
への経路は、ＰＬＣ２２６を経由して下方セグメント２
４０ｂ’へ、ＰＬＣ２４６および３状態ドライバ２４８
を通って上方セグメント２４０ｂ”へ至った後、ＰＬＣ
２３０ｂを経由して水平方向導体１３０へ至る。垂直方
向導体１４０への経路は、水平方向導体１３０への接続
以外は同様にして、ＰＬＣ２３８ｂを経由して行う。下
方セグメント２４０ｂ’のさらに別の使用方法として、
当該下方セグメント２４０ｂ’に接続することのできる
サブ領域出力２２４に対するローカルフィードバック導
体として下方セグメント２４０ｂ’自身を使うことがで
きる。このような下方セグメント２４０ｂ’上のサブ領
域出力信号は、当該信号を生成した領域１２０内の任意
のサブ領域２２０へ入力として印加することができ、あ
るいは当該信号を生成しつつある領域に水平方向に隣接
する領域１２０内の任意のサブ領域２２０へ入力として
印加することができる。これは、水平方向に隣接する領
域１２０が、それらの間に存在するローカル導体２４０
ａ、２４０ｂを効果的に共有するからである。上方セグ
メント２４０ｂ”自身の最後の使用方法は、垂直方向導
体１４０上の信号を水平方向導体１３０に印加すること
である。このような接続のためのルートは、ＰＬＣ２３
８ａ、ＰＬＣ２４６、３状態ドライバ２４８、上方セグ
メント２４０ｂ”およびＰＬＣ２３０ｂを経由するもの
である。
れており、様々な目的に使用することができる。各ロー
カル導体２４０ｂの下方セグメントを符号２４０ｂ’で
示す。各ローカル導体２４０ｂの上方セグメントを符号
２４０ｂ”で示す。下方セグメント２４０ｂ’および上
方セグメント２４０ｂ”は、まとめて、あるいは個別に
使用することができる。例えば、下方セグメント２４０
ｂ’および上方セグメント２４０ｂ”の双方をまとめて
使用する場合、信号を隣接する領域１２０へ、当該領域
１２０に隣接する、水平方向導体１３０あるいは垂直方
向導体１４０の一方から伝達することができる。水平方
向導体１３０からの経路は、ＰＬＣ２３０ｂを経由して
上方セグメント２４０ｂ”へ、３状態ドライバ（ｔｒｉ
−ｓｔａｔｅ ｄｒｉｖｅｒ）２４４を経由して下方セ
グメント２４０ｂ’へ、そしてＰＬＣ２４２ｂを経由し
てサブ領域入力導体２２２へ至る。垂直方向導体１４０
からの経路は、ＰＬＣ２３８ｂを経由して上方セグメン
ト２４０ｂ”へ至った後、上述したのと同様に、サブ領
域入力導体２２２に至る。下方セグメント２４０ｂ’お
よび上方セグメント２４０ｂ”の双方をまとめて使用す
る別の例として、サブ領域出力信号２２４の水平方向導
体１３０および／または垂直方向導体１４０への印加が
あり得る。サブ領域出力２２４から水平方向導体１３０
への経路は、ＰＬＣ２２６を経由して下方セグメント２
４０ｂ’へ、ＰＬＣ２４６および３状態ドライバ２４８
を通って上方セグメント２４０ｂ”へ至った後、ＰＬＣ
２３０ｂを経由して水平方向導体１３０へ至る。垂直方
向導体１４０への経路は、水平方向導体１３０への接続
以外は同様にして、ＰＬＣ２３８ｂを経由して行う。下
方セグメント２４０ｂ’のさらに別の使用方法として、
当該下方セグメント２４０ｂ’に接続することのできる
サブ領域出力２２４に対するローカルフィードバック導
体として下方セグメント２４０ｂ’自身を使うことがで
きる。このような下方セグメント２４０ｂ’上のサブ領
域出力信号は、当該信号を生成した領域１２０内の任意
のサブ領域２２０へ入力として印加することができ、あ
るいは当該信号を生成しつつある領域に水平方向に隣接
する領域１２０内の任意のサブ領域２２０へ入力として
印加することができる。これは、水平方向に隣接する領
域１２０が、それらの間に存在するローカル導体２４０
ａ、２４０ｂを効果的に共有するからである。上方セグ
メント２４０ｂ”自身の最後の使用方法は、垂直方向導
体１４０上の信号を水平方向導体１３０に印加すること
である。このような接続のためのルートは、ＰＬＣ２３
８ａ、ＰＬＣ２４６、３状態ドライバ２４８、上方セグ
メント２４０ｂ”およびＰＬＣ２３０ｂを経由するもの
である。
【００２１】図３に示す様々なＰＬＣグループは、必要
に応じて全部布線（ｐｏｐｕｌａｔｅ）することもでき
るし、一部だけ布線することもできる。例えば、ＰＬＣ
２４２ａおよび２４２ｂを全部布線することができ、そ
の結果ローカル導体２４０ａ、２４０ｂは任意の入力信
号導体２２２に接続可能となる。反対に、ＰＬＣグルー
プ２３０ａ、２３０ｂ、２３８ａおよび２３８ｂだけを
部分的に布線することもできる。しかしながら、プログ
ラマブル接続の布線（ｐｏｐｕｌａｔｉｏｎ）密度およ
び布線分布は、次の方法によるのが望ましい。例えば、
水平方向導体１３０および垂直方向導体１４０の各々が
隣接する各領域１２０に至る経路を幾つか有する方法、
各垂直方向導体１４０が各行内の水平方向導体１３０と
接続する手段をいくつか有する方法、およびサブ領域出
力２２４が隣接する水平方向導体１３０および／または
垂直方向導体１４０と接続する幾つかの手段を有する方
法である。
に応じて全部布線（ｐｏｐｕｌａｔｅ）することもでき
るし、一部だけ布線することもできる。例えば、ＰＬＣ
２４２ａおよび２４２ｂを全部布線することができ、そ
の結果ローカル導体２４０ａ、２４０ｂは任意の入力信
号導体２２２に接続可能となる。反対に、ＰＬＣグルー
プ２３０ａ、２３０ｂ、２３８ａおよび２３８ｂだけを
部分的に布線することもできる。しかしながら、プログ
ラマブル接続の布線（ｐｏｐｕｌａｔｉｏｎ）密度およ
び布線分布は、次の方法によるのが望ましい。例えば、
水平方向導体１３０および垂直方向導体１４０の各々が
隣接する各領域１２０に至る経路を幾つか有する方法、
各垂直方向導体１４０が各行内の水平方向導体１３０と
接続する手段をいくつか有する方法、およびサブ領域出
力２２４が隣接する水平方向導体１３０および／または
垂直方向導体１４０と接続する幾つかの手段を有する方
法である。
【００２２】図３に示すローカル導体２４０ａ、２４０
ｂは単なる例示に過ぎない。より多くの両タイプのロー
カル導体２４０ａおよび２４０ｂを、必要に応じて水平
方向に隣接する領域１２０の間に設けることができる。
ｂは単なる例示に過ぎない。より多くの両タイプのロー
カル導体２４０ａおよび２４０ｂを、必要に応じて水平
方向に隣接する領域１２０の間に設けることができる。
【００２３】図４は、図１に示したＰＬＣ７０の代表的
なインプリメンテーション（ｉｍｐｌｅｍｅｎｔａｔｉ
ｏｎ）を示す図である。このインプリメンテーションに
おいて、スーパー領域２０の各行に関連付けられた水平
方向スーパー領域間相互接続導体３０は、４本の導体の
グループとしてグループ化されている。同様に、スーパ
ー領域２０の各列に関連付けられた垂直方向スーパー領
域間相互接続導体４０も、４本の導体のグループとして
グループ化されている。各スーパー領域２０に隣接し
て、隣接する水平方向スーパー領域間相互接続導体３０
は、ＰＬＣ入力段７０ａに入力している。特に、４本の
水平方向スーパー領域間相互接続導体３０の各グループ
は、ＰＬＣ入力段７０ａの各々に関連付けられており、
当該グループの各導体は、関連するＰＬＣ入力段の入力
端子の各々に接続されている。各ＰＬＣ入力段７０ａは
マルチプレクサで構成することができ、その入力の１つ
を出力としてプログラム可能に選択することができる。
各ＰＬＣ入力段７０ａの出力信号は、対応するドライバ
７０ｂに印加する。各ドライバ７０ｂの出力信号は、対
応するＰＬＣ出力段７０ｃの入力に印加する（ＰＬＣ出
力段７０ｃには、例えばデマルチプレクサを用いて、そ
の入力信号をその４本の出力リードのうちの１本にプロ
グラム可能に印加する）。各ＰＬＣ出力段７０ｃは、ス
ーパー領域２０に隣接する４本の垂直方向スーパー領域
間相互接続導体４０のグループの対応する１本に関連付
けられており、前記スーパー領域２０には関連するＰＬ
Ｃ入力段７０ａが隣接している。各ＰＬＣ出力段７０ｃ
の各リードは、垂直方向スーパー領域間相互接続導体４
０（関連する４本の導体のグループ）のうちの対応する
１本に接続されている。
なインプリメンテーション（ｉｍｐｌｅｍｅｎｔａｔｉ
ｏｎ）を示す図である。このインプリメンテーションに
おいて、スーパー領域２０の各行に関連付けられた水平
方向スーパー領域間相互接続導体３０は、４本の導体の
グループとしてグループ化されている。同様に、スーパ
ー領域２０の各列に関連付けられた垂直方向スーパー領
域間相互接続導体４０も、４本の導体のグループとして
グループ化されている。各スーパー領域２０に隣接し
て、隣接する水平方向スーパー領域間相互接続導体３０
は、ＰＬＣ入力段７０ａに入力している。特に、４本の
水平方向スーパー領域間相互接続導体３０の各グループ
は、ＰＬＣ入力段７０ａの各々に関連付けられており、
当該グループの各導体は、関連するＰＬＣ入力段の入力
端子の各々に接続されている。各ＰＬＣ入力段７０ａは
マルチプレクサで構成することができ、その入力の１つ
を出力としてプログラム可能に選択することができる。
各ＰＬＣ入力段７０ａの出力信号は、対応するドライバ
７０ｂに印加する。各ドライバ７０ｂの出力信号は、対
応するＰＬＣ出力段７０ｃの入力に印加する（ＰＬＣ出
力段７０ｃには、例えばデマルチプレクサを用いて、そ
の入力信号をその４本の出力リードのうちの１本にプロ
グラム可能に印加する）。各ＰＬＣ出力段７０ｃは、ス
ーパー領域２０に隣接する４本の垂直方向スーパー領域
間相互接続導体４０のグループの対応する１本に関連付
けられており、前記スーパー領域２０には関連するＰＬ
Ｃ入力段７０ａが隣接している。各ＰＬＣ出力段７０ｃ
の各リードは、垂直方向スーパー領域間相互接続導体４
０（関連する４本の導体のグループ）のうちの対応する
１本に接続されている。
【００２４】上述した点から、ＰＬＣ入力段７０ａに関
連するグループ内の４本の水平方向スーパー領域間相互
接続導体３０の任意の１本の上の信号は、ＰＬＣ出力段
７０ｃに関連する４本の垂直方向スーパー領域間相互接
続導体４０の任意の１本に印加することができる。実
際、各ドライバ７０ｂを隣接する４本の水平方向スーパ
ー領域間相互接続導体３０と隣接する４本の垂直方向ス
ーパー領域間相互接続導体４０が共有している。
連するグループ内の４本の水平方向スーパー領域間相互
接続導体３０の任意の１本の上の信号は、ＰＬＣ出力段
７０ｃに関連する４本の垂直方向スーパー領域間相互接
続導体４０の任意の１本に印加することができる。実
際、各ドライバ７０ｂを隣接する４本の水平方向スーパ
ー領域間相互接続導体３０と隣接する４本の垂直方向ス
ーパー領域間相互接続導体４０が共有している。
【００２５】ＰＬＣ入力段７０ｄ、ドライバ７０ｅおよ
びＰＬＣ出力段７０ｆは、それぞれＰＬＣ入力段７０
ａ、ドライバ７０ｂおよびＰＬＣ出力段７０ｃと同様で
あるから、ＰＬＣ入力段７０ｄに関連するグループ内の
４本の垂直方向スーパー領域間相互接続導体４０の任意
の１本の上の信号を、ドライバ７０ｅを経由して、ＰＬ
Ｃ出力段７０ｆに関連するグループ内の４本の水平方向
スーパー領域間相互接続導体３０の任意の１本に印加す
ることができる。
びＰＬＣ出力段７０ｆは、それぞれＰＬＣ入力段７０
ａ、ドライバ７０ｂおよびＰＬＣ出力段７０ｃと同様で
あるから、ＰＬＣ入力段７０ｄに関連するグループ内の
４本の垂直方向スーパー領域間相互接続導体４０の任意
の１本の上の信号を、ドライバ７０ｅを経由して、ＰＬ
Ｃ出力段７０ｆに関連するグループ内の４本の水平方向
スーパー領域間相互接続導体３０の任意の１本に印加す
ることができる。
【００２６】スーパー領域２０の各行に関連付けられた
３５２本の水平方向スーパー領域間相互接続導体３０お
よびスーパー領域２０の各行に関連付けられた３５２本
の垂直方向スーパー領域間相互接続導体４０を設けた場
合を想定すると、この場合図４に示す構造を各スーパー
領域２０に隣接して８８回繰り返すことになる。
３５２本の水平方向スーパー領域間相互接続導体３０お
よびスーパー領域２０の各行に関連付けられた３５２本
の垂直方向スーパー領域間相互接続導体４０を設けた場
合を想定すると、この場合図４に示す構造を各スーパー
領域２０に隣接して８８回繰り返すことになる。
【００２７】図４に示すＰＬＣ７０（例えばＰＬＣ入力
段７０ａ、ドライバ７０ｂおよびＰＬＣ出力段７０ｃか
ら成る）のインプリメンテーションは、単なる例示であ
り、ＰＬＣ７０は必要に応じて他の方法でインプリメン
ト（ｉｍｐｌｅｍｅｎｔ）することができる。例えば、
ＰＬＣ入力段７０ａ、ＰＬＣ出力段７０ｃ、ＰＬＣ入力
段７０ｄおよびＰＬＣ出力段７０ｆとして、より小さな
ものあるいはより大きなものを用いることができ、これ
によりドライバ７０ｂおよびドライバ７０ｅを、図４に
示したそれぞれ４本の水平方向スーパー領域間相互接続
導体３０および垂直方向スーパー領域間相互接続導体４
０を有するタイプの代わりに、より小さな本数あるいは
より大きな本数の水平方向スーパー領域間相互接続導体
３０および垂直方向スーパー領域間相互接続導体４０が
共有することになる。
段７０ａ、ドライバ７０ｂおよびＰＬＣ出力段７０ｃか
ら成る）のインプリメンテーションは、単なる例示であ
り、ＰＬＣ７０は必要に応じて他の方法でインプリメン
ト（ｉｍｐｌｅｍｅｎｔ）することができる。例えば、
ＰＬＣ入力段７０ａ、ＰＬＣ出力段７０ｃ、ＰＬＣ入力
段７０ｄおよびＰＬＣ出力段７０ｆとして、より小さな
ものあるいはより大きなものを用いることができ、これ
によりドライバ７０ｂおよびドライバ７０ｅを、図４に
示したそれぞれ４本の水平方向スーパー領域間相互接続
導体３０および垂直方向スーパー領域間相互接続導体４
０を有するタイプの代わりに、より小さな本数あるいは
より大きな本数の水平方向スーパー領域間相互接続導体
３０および垂直方向スーパー領域間相互接続導体４０が
共有することになる。
【００２８】図５は、図１に示すＰＬＣ６０の代表的な
インプリメンテーションを示す図である。図５は、代表
的なスーパー領域２０に隣接する６本の垂直方向スーパ
ー領域間相互接続導体４０のうちの１本の上の信号を、
当該スーパー領域２０の２本の垂直方向導体１４０のう
ちの１本に印加するＰＬＣ６０を示している。スーパー
領域２０の各列に関連付けられた垂直方向スーパー領域
間相互接続導体４０の数が３５２本の場合、図５に示す
構造を各スーパー領域２０当り６０回繰り返すことによ
り、各垂直方向スーパー領域間相互接続導体４０が各列
内の各スーパー領域２０に至る経路を少なくとも一つ備
えるのを保証することができる。この６０個の繰り返し
のうち、３０個は関連するスーパー領域２０内の垂直方
向導体１４０の上端に隣接させることができ、他の３０
個は当該スーパー領域２０内の垂直方向導体１４０の下
端に隣接させることができる。
インプリメンテーションを示す図である。図５は、代表
的なスーパー領域２０に隣接する６本の垂直方向スーパ
ー領域間相互接続導体４０のうちの１本の上の信号を、
当該スーパー領域２０の２本の垂直方向導体１４０のう
ちの１本に印加するＰＬＣ６０を示している。スーパー
領域２０の各列に関連付けられた垂直方向スーパー領域
間相互接続導体４０の数が３５２本の場合、図５に示す
構造を各スーパー領域２０当り６０回繰り返すことによ
り、各垂直方向スーパー領域間相互接続導体４０が各列
内の各スーパー領域２０に至る経路を少なくとも一つ備
えるのを保証することができる。この６０個の繰り返し
のうち、３０個は関連するスーパー領域２０内の垂直方
向導体１４０の上端に隣接させることができ、他の３０
個は当該スーパー領域２０内の垂直方向導体１４０の下
端に隣接させることができる。
【００２９】図５に示す素子を個別に参照すると、６本
の垂直方向スーパー領域間相互接続導体４０がＰＬＣ入
力段６０ａ（例えば出力信号として１個の入力信号をプ
ログラム可能に選択するマルチプレクサ）の６個の入力
端子に接続されている。ＰＬＣ入力段６０ａの出力信号
はドライバ６０ｂに印加する。このドライバ６０ｂの出
力信号はＰＬＣ出力段６０ｃ（例えば入力信号を２本の
出力リードのうちの１本に印加するマルチプレクサ）の
入力に印加する。上述した点から、図５に示す構造は、
６本の垂直方向スーパー領域間相互接続導体４０の任意
の１本の上の信号を関連する２本の垂直方向導体１４０
の任意の１本に印加できることが分かる。ドライバ６０
ｂは、関連する６本の垂直方向スーパー領域間相互接続
導体４０と２本の出力の垂直方向導体１４０とが効果的
に共有する。
の垂直方向スーパー領域間相互接続導体４０がＰＬＣ入
力段６０ａ（例えば出力信号として１個の入力信号をプ
ログラム可能に選択するマルチプレクサ）の６個の入力
端子に接続されている。ＰＬＣ入力段６０ａの出力信号
はドライバ６０ｂに印加する。このドライバ６０ｂの出
力信号はＰＬＣ出力段６０ｃ（例えば入力信号を２本の
出力リードのうちの１本に印加するマルチプレクサ）の
入力に印加する。上述した点から、図５に示す構造は、
６本の垂直方向スーパー領域間相互接続導体４０の任意
の１本の上の信号を関連する２本の垂直方向導体１４０
の任意の１本に印加できることが分かる。ドライバ６０
ｂは、関連する６本の垂直方向スーパー領域間相互接続
導体４０と２本の出力の垂直方向導体１４０とが効果的
に共有する。
【００３０】再度、図５に示すＰＬＣ６０のインプリメ
ンテーションは単なる例示であり、ＰＬＣ６０は必要な
場合、他の方法でインプリメントすることができる。例
えば、ＰＬＣ入力段６０ａの入力数およびＰＬＣ出力段
６０ｃの出力数をより小さくあるいはより大きくするこ
とができ、それによりドライバ６０ｂをより小さい数あ
るいはより大きい数の垂直方向スーパー領域間相互接続
導体４０および垂直方向導体１４０が共有することがで
きる。
ンテーションは単なる例示であり、ＰＬＣ６０は必要な
場合、他の方法でインプリメントすることができる。例
えば、ＰＬＣ入力段６０ａの入力数およびＰＬＣ出力段
６０ｃの出力数をより小さくあるいはより大きくするこ
とができ、それによりドライバ６０ｂをより小さい数あ
るいはより大きい数の垂直方向スーパー領域間相互接続
導体４０および垂直方向導体１４０が共有することがで
きる。
【００３１】図６は、図１に示すＰＬＣ５０の代表的な
インプリメンテーションを示す図である。図６は代表的
なスーパー領域２０に隣接する６本の水平方向スーパー
領域間相互接続導体３０のうちの１本の上の信号を、当
該スーパー領域２０の６本の水平方向導体１３０（例え
ば４本の全水平方向導体１３０ａと２本の半水平方向導
体１３０ｂ）のうちの１本に印加するＰＬＣ５０を示し
ている。スーパー領域２０の各行に３５２本の水平方向
スーパー領域間相互接続導体３０が関連付けられた場合
を考えると、図６に示す構造は各スーパー領域２０当り
６０回繰り返す必要があり、それにより各水平方向スー
パー領域間相互接続導体３０が関連する行内の各スーパ
ー領域２０に到達する経路を少なくとも一つ備えること
ができるようになる。これら６０個の繰り返しのうち、
３０個を関連するスーパー領域２０内の水平方向導体１
３０の左側端に隣接させることができ、他の３０個のを
当該スーパー領域２０内の水平方向導体１３０の右側端
に隣接させることができる。
インプリメンテーションを示す図である。図６は代表的
なスーパー領域２０に隣接する６本の水平方向スーパー
領域間相互接続導体３０のうちの１本の上の信号を、当
該スーパー領域２０の６本の水平方向導体１３０（例え
ば４本の全水平方向導体１３０ａと２本の半水平方向導
体１３０ｂ）のうちの１本に印加するＰＬＣ５０を示し
ている。スーパー領域２０の各行に３５２本の水平方向
スーパー領域間相互接続導体３０が関連付けられた場合
を考えると、図６に示す構造は各スーパー領域２０当り
６０回繰り返す必要があり、それにより各水平方向スー
パー領域間相互接続導体３０が関連する行内の各スーパ
ー領域２０に到達する経路を少なくとも一つ備えること
ができるようになる。これら６０個の繰り返しのうち、
３０個を関連するスーパー領域２０内の水平方向導体１
３０の左側端に隣接させることができ、他の３０個のを
当該スーパー領域２０内の水平方向導体１３０の右側端
に隣接させることができる。
【００３２】図６に示す素子を個別に参照すると、６本
の水平方向スーパー領域間相互接続導体３０がＰＬＣ入
力段５０ａ（例えば１個の入力信号を出力信号としてプ
ログラム可能に選択するマルチプレクサ）の６個の入力
端子にそれぞれ接続されている。ＰＬＣ入力段５０ａの
出力信号はドライバ５０ｂに印加する。ドライバ５０ｂ
の出力信号はＰＬＣ出力段５０ｃ（例えば１個の入力信
号を６本の出力リードのうちの１本に印加するデマルチ
プレクサ）の入力に印加する。上述した点から、図６に
示す構造は６本の水平方向スーパー領域間相互接続導体
３０の任意の１本の上の信号を関連する６本の水平方向
導体１３０の任意の１本に印加できることが分かる。ド
ライバ５０ｂを関連する６本の入力の水平方向スーパー
領域間相互接続導体３０および６本の出力の水平方向導
体１３０が効果的に共有している。
の水平方向スーパー領域間相互接続導体３０がＰＬＣ入
力段５０ａ（例えば１個の入力信号を出力信号としてプ
ログラム可能に選択するマルチプレクサ）の６個の入力
端子にそれぞれ接続されている。ＰＬＣ入力段５０ａの
出力信号はドライバ５０ｂに印加する。ドライバ５０ｂ
の出力信号はＰＬＣ出力段５０ｃ（例えば１個の入力信
号を６本の出力リードのうちの１本に印加するデマルチ
プレクサ）の入力に印加する。上述した点から、図６に
示す構造は６本の水平方向スーパー領域間相互接続導体
３０の任意の１本の上の信号を関連する６本の水平方向
導体１３０の任意の１本に印加できることが分かる。ド
ライバ５０ｂを関連する６本の入力の水平方向スーパー
領域間相互接続導体３０および６本の出力の水平方向導
体１３０が効果的に共有している。
【００３３】もう一度、図６に示すＰＬＣ５０のインプ
リメンテーションは単なる例示に過ぎず、ＰＬＣ５０は
必要に応じて他の方法でもインプリメントできることが
分かる。例えば、ＰＬＣ入力段５０ａの入力数およびＰ
ＬＣ出力段５０ｃの出力数をより小さくあるいはより大
きくすることができ、それによりドライバ５０ｂを小さ
い数あるいはより大きい数の水平方向スーパー領域間相
互接続導体３０および水平方向導体１３０が共有するこ
とができる。
リメンテーションは単なる例示に過ぎず、ＰＬＣ５０は
必要に応じて他の方法でもインプリメントできることが
分かる。例えば、ＰＬＣ入力段５０ａの入力数およびＰ
ＬＣ出力段５０ｃの出力数をより小さくあるいはより大
きくすることができ、それによりドライバ５０ｂを小さ
い数あるいはより大きい数の水平方向スーパー領域間相
互接続導体３０および水平方向導体１３０が共有するこ
とができる。
【００３４】図５および図６は、水平方向スーパー領域
間相互接続導体３０を水平方向導体１３０へ、かつ垂直
方向スーパー領域間相互接続導体４０を垂直方向導体１
４０へ駆動するＰＬＣ５０およびＰＬＣ６０の部分の実
例を示しているが、図７は反対方向（例えば水平方向導
体１３０から水平方向スーパー領域間相互接続導体３０
へ、垂直方向導体１４０から垂直方向スーパー領域間相
互接続導体４０へ）に駆動するＰＬＣ５０およびＰＬＣ
６０の部分の実例を示す。図７に示すように、ＰＬＣ入
力段５０ｘまたは６０ｘは何本かの水平方向導体１３０
または垂直方向導体１４０の任意の１本の上の信号をプ
ログラム可能に選択して、関連するプログラム可能な３
状態ドライバ５０ｙまたは６０ｙに印加することができ
る。ＰＬＣ５０ｘ’またはＰＬＣ６０ｘ’は何本かの水
平方向導体１３０または垂直方向導体１４０（あるいは
スーパー領域の何本かの周辺バス導体）の任意の１本の
上の信号をプログラム可能に選択して、３状態ドライバ
５０ｙまたは６０ｙの出力イネーブル入力端子に印加す
ることができる。（周辺バス導体は、ここには特に示し
ていないが、上述したクリフ等の米国特許出願第０８／
４４２，７９５号の図６に示された導体１９０および２
１２と同様のものとすることができる）。３状態ドライ
バ５０ｙまたは６０ｙの出力はＰＬＣ出力段５０ｚまた
は６０ｚの入力端子に印加する。ＰＬＣ出力段５０ｚお
よび６０ｚはデマルチプレクサを用いて構成することが
でき、その入力信号をその６個の出力の任意の１個にプ
ログラム可能に印加することができる。これらの出力は
６本の水平方向スーパー領域間相互接続導体３０または
６本の垂直方向スーパー領域間相互接続導体４０に個別
に接続され、これらの導体はスーパー領域を備える行ま
たは列に関連付けられ、入力信号１３０または１４０は
当該スーパー領域からもたらされる。
間相互接続導体３０を水平方向導体１３０へ、かつ垂直
方向スーパー領域間相互接続導体４０を垂直方向導体１
４０へ駆動するＰＬＣ５０およびＰＬＣ６０の部分の実
例を示しているが、図７は反対方向（例えば水平方向導
体１３０から水平方向スーパー領域間相互接続導体３０
へ、垂直方向導体１４０から垂直方向スーパー領域間相
互接続導体４０へ）に駆動するＰＬＣ５０およびＰＬＣ
６０の部分の実例を示す。図７に示すように、ＰＬＣ入
力段５０ｘまたは６０ｘは何本かの水平方向導体１３０
または垂直方向導体１４０の任意の１本の上の信号をプ
ログラム可能に選択して、関連するプログラム可能な３
状態ドライバ５０ｙまたは６０ｙに印加することができ
る。ＰＬＣ５０ｘ’またはＰＬＣ６０ｘ’は何本かの水
平方向導体１３０または垂直方向導体１４０（あるいは
スーパー領域の何本かの周辺バス導体）の任意の１本の
上の信号をプログラム可能に選択して、３状態ドライバ
５０ｙまたは６０ｙの出力イネーブル入力端子に印加す
ることができる。（周辺バス導体は、ここには特に示し
ていないが、上述したクリフ等の米国特許出願第０８／
４４２，７９５号の図６に示された導体１９０および２
１２と同様のものとすることができる）。３状態ドライ
バ５０ｙまたは６０ｙの出力はＰＬＣ出力段５０ｚまた
は６０ｚの入力端子に印加する。ＰＬＣ出力段５０ｚお
よび６０ｚはデマルチプレクサを用いて構成することが
でき、その入力信号をその６個の出力の任意の１個にプ
ログラム可能に印加することができる。これらの出力は
６本の水平方向スーパー領域間相互接続導体３０または
６本の垂直方向スーパー領域間相互接続導体４０に個別
に接続され、これらの導体はスーパー領域を備える行ま
たは列に関連付けられ、入力信号１３０または１４０は
当該スーパー領域からもたらされる。
【００３５】各行に３５２本の水平方向スーパー領域間
相互接続導体３０が関連付けられ、各列に３５２本の垂
直方向スーパー領域間相互接続導体４０が関連付けられ
ている場合、図７に示す構造は各スーパー領域２０当り
１２０回繰り返す必要がある。水平方向スーパー領域間
相互接続導体３０または水平方向導体１３０のために６
０個の繰り返しが必要である一方、垂直方向スーパー領
域間相互接続導体４０または垂直方向導体１４０のため
にも６０個の繰り返しが必要である。水平方向スーパー
領域間相互接続導体３０または水平方向導体１３０のた
めの６０個の繰り返しは、３０個の繰り返しに再分割し
て、関連するスーパー領域内の水平方向導体１３０の左
側端に隣接させることができ、他の３０個の繰り返しは
水平方向導体１３０の右側端に隣接させることができ
る。同様に、垂直方向スーパー領域間相互接続導体４０
または垂直方向導体１４０のための６０個の繰り返し
は、３０個の繰り返しに再分割して、関連するスーパー
領域内の垂直方向導体１４０の上側端に隣接させること
ができ、他の３０個の繰り返しは垂直方向導体１４０の
下側端に隣接させることができる。
相互接続導体３０が関連付けられ、各列に３５２本の垂
直方向スーパー領域間相互接続導体４０が関連付けられ
ている場合、図７に示す構造は各スーパー領域２０当り
１２０回繰り返す必要がある。水平方向スーパー領域間
相互接続導体３０または水平方向導体１３０のために６
０個の繰り返しが必要である一方、垂直方向スーパー領
域間相互接続導体４０または垂直方向導体１４０のため
にも６０個の繰り返しが必要である。水平方向スーパー
領域間相互接続導体３０または水平方向導体１３０のた
めの６０個の繰り返しは、３０個の繰り返しに再分割し
て、関連するスーパー領域内の水平方向導体１３０の左
側端に隣接させることができ、他の３０個の繰り返しは
水平方向導体１３０の右側端に隣接させることができ
る。同様に、垂直方向スーパー領域間相互接続導体４０
または垂直方向導体１４０のための６０個の繰り返し
は、３０個の繰り返しに再分割して、関連するスーパー
領域内の垂直方向導体１４０の上側端に隣接させること
ができ、他の３０個の繰り返しは垂直方向導体１４０の
下側端に隣接させることができる。
【００３６】図７に示す構造は単なる例示に過ぎず、必
要に応じて他の構造を採用できることが分かる。例え
ば、ＰＬＣ入力段５０ｘ、６０ｘのサイズおよびＰＬＣ
出力段５０ｚ、６０ｚのサイズを変更することができ
る。
要に応じて他の構造を採用できることが分かる。例え
ば、ＰＬＣ入力段５０ｘ、６０ｘのサイズおよびＰＬＣ
出力段５０ｚ、６０ｚのサイズを変更することができ
る。
【００３７】図８および図９は、プログラマブルロジッ
クデバイス（ＰＬＤ）１０用の入出力（Ｉ／Ｏ）コネク
タの実例を示す図である。Ｉ／Ｏパッド８０および９０
はＰＬＤ１０の周辺に沿って配置されている。図８は、
ＰＬＤ１０の右側端に沿って配置された水平方向Ｉ／Ｏ
パッド８０のいくつかを代表的に示す。同様の水平方向
Ｉ／Ｏパッド８０をＰＬＤ１０の左側端に沿って配置す
ることができる。図９は、ＰＬＤ１０の上端に沿って配
置された垂直方向Ｉ／Ｏパッド９０のいくつかを代表的
に示す。同様の垂直方向Ｉ／Ｏパッド９０をＰＬＤ１０
の下端に沿って配置することができる。
クデバイス（ＰＬＤ）１０用の入出力（Ｉ／Ｏ）コネク
タの実例を示す図である。Ｉ／Ｏパッド８０および９０
はＰＬＤ１０の周辺に沿って配置されている。図８は、
ＰＬＤ１０の右側端に沿って配置された水平方向Ｉ／Ｏ
パッド８０のいくつかを代表的に示す。同様の水平方向
Ｉ／Ｏパッド８０をＰＬＤ１０の左側端に沿って配置す
ることができる。図９は、ＰＬＤ１０の上端に沿って配
置された垂直方向Ｉ／Ｏパッド９０のいくつかを代表的
に示す。同様の垂直方向Ｉ／Ｏパッド９０をＰＬＤ１０
の下端に沿って配置することができる。
【００３８】始めに水平方向Ｉ／Ｏパッドを考えると、
スーパー領域２０の各行の両端において、当該行に関連
付けられた水平方向スーパー領域間相互接続導体３０
は、その行の当該端に隣接するいくつかの水平方向パッ
ド８０のうちの任意のものに選択的に接続することがで
きる。これらの接続はＰＬＣ７８経由でなされ、各ＰＬ
Ｃ７８は関連する水平方向スーパー領域間相互接続導体
３０の任意の１本を関連するＩ／Ｏピン８０に印加され
た出力信号源としてプログラム可能に選択することがで
きる。スーパー領域２０の各行の各端に隣接するＰＬＣ
７８の追加的入力の一部または全部を、当該行の当該端
においてスーパー領域の水平方向導体１３０にすること
ができる。このように、各行の各端におけるスーパー領
域２０は、Ｉ／Ｏパッド８０への幾分高速の出力接続を
備えることができる（その理由は、これらの出力が始め
に水平方向スーパー領域間相互接続導体３０中または垂
直方向スーパー領域間相互接続導体４０中を通過する必
要がないからである）。
スーパー領域２０の各行の両端において、当該行に関連
付けられた水平方向スーパー領域間相互接続導体３０
は、その行の当該端に隣接するいくつかの水平方向パッ
ド８０のうちの任意のものに選択的に接続することがで
きる。これらの接続はＰＬＣ７８経由でなされ、各ＰＬ
Ｃ７８は関連する水平方向スーパー領域間相互接続導体
３０の任意の１本を関連するＩ／Ｏピン８０に印加され
た出力信号源としてプログラム可能に選択することがで
きる。スーパー領域２０の各行の各端に隣接するＰＬＣ
７８の追加的入力の一部または全部を、当該行の当該端
においてスーパー領域の水平方向導体１３０にすること
ができる。このように、各行の各端におけるスーパー領
域２０は、Ｉ／Ｏパッド８０への幾分高速の出力接続を
備えることができる（その理由は、これらの出力が始め
に水平方向スーパー領域間相互接続導体３０中または垂
直方向スーパー領域間相互接続導体４０中を通過する必
要がないからである）。
【００３９】入力を目的として、各Ｉ／Ｏパッド８０は
関連する行内の水平方向スーパー領域間相互接続導体３
０の１本または２本以上に対してＰＬＣ８２経由で選択
的に接続することができる。必要な場合には、追加的な
ＰＬＣ８２を設けることができ、それによりＩ／Ｏパッ
ド８０からの入力信号を当該Ｉ／Ｏパッド８０に隣接す
る行の端に存在するスーパー領域２０の水平方向導体１
３０の１本または２本以上に対して印加することができ
る。これにより、当該行の当該端のスーパー領域２０へ
の幾分高速の入力が可能になる（その理由は、当該入力
信号が始めに水平方向スーパー領域間相互接続導体３０
中または垂直方向スーパー領域間相互接続導体４０中を
通過する必要がないからである）。ＰＬＣ８２はプログ
ラム可能な３状態ドライバを備えるのが望ましく、それ
により他の目的のために関連する水平方向スーパー領域
間相互接続導体３０または水平方向導体１３０を、これ
らの導体がＩ／Ｏパッド８０からの入力用に使われてい
ないときに、用いるのが容易になる。
関連する行内の水平方向スーパー領域間相互接続導体３
０の１本または２本以上に対してＰＬＣ８２経由で選択
的に接続することができる。必要な場合には、追加的な
ＰＬＣ８２を設けることができ、それによりＩ／Ｏパッ
ド８０からの入力信号を当該Ｉ／Ｏパッド８０に隣接す
る行の端に存在するスーパー領域２０の水平方向導体１
３０の１本または２本以上に対して印加することができ
る。これにより、当該行の当該端のスーパー領域２０へ
の幾分高速の入力が可能になる（その理由は、当該入力
信号が始めに水平方向スーパー領域間相互接続導体３０
中または垂直方向スーパー領域間相互接続導体４０中を
通過する必要がないからである）。ＰＬＣ８２はプログ
ラム可能な３状態ドライバを備えるのが望ましく、それ
により他の目的のために関連する水平方向スーパー領域
間相互接続導体３０または水平方向導体１３０を、これ
らの導体がＩ／Ｏパッド８０からの入力用に使われてい
ないときに、用いるのが容易になる。
【００４０】図９に示し上述したように、垂直方向のＩ
／Ｏパッド９０用の回路は、図８に示す水平方向パッド
回路と同様に構成することができる。したがって、スー
パー領域の列に関連付けられた垂直方向スーパー領域間
相互接続導体４０の任意のものが、当該列に関連付けら
れた幾つかの垂直方向のＩ／Ｏパッドの任意のものにＰ
ＬＣ８８を経由して出力することができる。ＰＬＣ８８
への追加的な入力は、関連する列の隣接する端において
スーパー領域２０の垂直方向導体１４０である。入力を
目的として、各Ｉ／Ｏパッド９０は、外部回路から受信
する信号を関連する垂直方向スーパー領域間相互接続導
体４０および垂直方向導体１４０の１本または２本以上
に対してＰＬＣ９２を経由して印加することができる。
ＰＬＣ９２は上述したＰＬＣ８２と同様に構成するのが
望ましい。
／Ｏパッド９０用の回路は、図８に示す水平方向パッド
回路と同様に構成することができる。したがって、スー
パー領域の列に関連付けられた垂直方向スーパー領域間
相互接続導体４０の任意のものが、当該列に関連付けら
れた幾つかの垂直方向のＩ／Ｏパッドの任意のものにＰ
ＬＣ８８を経由して出力することができる。ＰＬＣ８８
への追加的な入力は、関連する列の隣接する端において
スーパー領域２０の垂直方向導体１４０である。入力を
目的として、各Ｉ／Ｏパッド９０は、外部回路から受信
する信号を関連する垂直方向スーパー領域間相互接続導
体４０および垂直方向導体１４０の１本または２本以上
に対してＰＬＣ９２を経由して印加することができる。
ＰＬＣ９２は上述したＰＬＣ８２と同様に構成するのが
望ましい。
【００４１】図１０は、この発明のプログラマブルロジ
ックデバイス（ＰＬＤ）１０をデータプロセシングシス
テム３０２として構成した例を示す図である。データプ
ロセシングシステム３０２は、次の部品のうちの１また
は２以上のものを備えることができる：プロセッサ３０
４；メモリ３０６；Ｉ／Ｏ回路３０８；および周辺装置
３１０。これらの部品はシステムバス３２０によって互
いに結合されており、エンドユーザシステム３４０内に
備えられる回路基板３３０上で布線される。
ックデバイス（ＰＬＤ）１０をデータプロセシングシス
テム３０２として構成した例を示す図である。データプ
ロセシングシステム３０２は、次の部品のうちの１また
は２以上のものを備えることができる：プロセッサ３０
４；メモリ３０６；Ｉ／Ｏ回路３０８；および周辺装置
３１０。これらの部品はシステムバス３２０によって互
いに結合されており、エンドユーザシステム３４０内に
備えられる回路基板３３０上で布線される。
【００４２】データプロセシングシステム３０２は、次
のような幅広い様々な用途に用いることができる。それ
は、コンピュータネットワーキング、データネットワー
キング、計測機器（ｉｎｓｔｒｕｍｅｎｔａｔｉｏ
ｎ）、ビデオプロセシング、ディジタルシグナルプロセ
シング（ＤＳＰ）、またはプログラマブルロジックまた
はリプログラマブルロジックを使用するのが望ましい用
途などである。プログラマブルロジックデバイス（ＰＬ
Ｄ）１０は、様々な異なった論理機能を実行するために
用いることができる。例えば、プログラマブルロジック
デバイス（ＰＬＤ）１０は、プロセッサ３０４と協働す
るプロセッサあるいはコントローラとしてコンフィギュ
アすることができる。プログラマブルロジックデバイス
（ＰＬＤ）１０はまた、データプロセシングシステム３
０２内の共有資源に対するアクセスをアービトレイト
（ａｒｂｉｔｒａｔｅ）するアービタ（ａｒｂｉｔｅ
ｒ）として用いることもできる。さらに別の例におい
て、プログラマブルロジックデバイス（ＰＬＤ）１０
は、データプロセシングシステム３０２内のプロセッサ
３０４とたの部品の一つとの間のインターフェイスとし
てコンフィギュアすることができる。データプロセシン
グシステム３０２は単なる例示に過ぎず、この発明の真
の範囲および精神は特許請求の範囲の欄に示されるべき
ものである点に留意すべきである。
のような幅広い様々な用途に用いることができる。それ
は、コンピュータネットワーキング、データネットワー
キング、計測機器（ｉｎｓｔｒｕｍｅｎｔａｔｉｏ
ｎ）、ビデオプロセシング、ディジタルシグナルプロセ
シング（ＤＳＰ）、またはプログラマブルロジックまた
はリプログラマブルロジックを使用するのが望ましい用
途などである。プログラマブルロジックデバイス（ＰＬ
Ｄ）１０は、様々な異なった論理機能を実行するために
用いることができる。例えば、プログラマブルロジック
デバイス（ＰＬＤ）１０は、プロセッサ３０４と協働す
るプロセッサあるいはコントローラとしてコンフィギュ
アすることができる。プログラマブルロジックデバイス
（ＰＬＤ）１０はまた、データプロセシングシステム３
０２内の共有資源に対するアクセスをアービトレイト
（ａｒｂｉｔｒａｔｅ）するアービタ（ａｒｂｉｔｅ
ｒ）として用いることもできる。さらに別の例におい
て、プログラマブルロジックデバイス（ＰＬＤ）１０
は、データプロセシングシステム３０２内のプロセッサ
３０４とたの部品の一つとの間のインターフェイスとし
てコンフィギュアすることができる。データプロセシン
グシステム３０２は単なる例示に過ぎず、この発明の真
の範囲および精神は特許請求の範囲の欄に示されるべき
ものである点に留意すべきである。
【００４３】この発明のスーパー領域、領域およびサブ
領域を用いるプログラマブルロジックデバイス（ＰＬ
Ｄ）をインプリメントするために様々な技術を用いるこ
とができ、同様にスーパー領域、領域およびサブ領域
（例えば上述したＰＬＣ、およびこのＰＬＣをコントロ
ールするプログラマブルファンクションコントロールエ
レメント（ＦＣＥ））のような様々な部品を用いること
ができる。例えば、各ＰＬＣは、１つのスイッチまたは
いくつかの入力のうちの１つを１つの出力に接続する複
数のスイッチとして比較的簡単なプログラマブルコネク
タで構成することができる。反対に、各ＰＬＣは、接続
を形成するとともに論理を実行する（例えばＰＬＣのい
くつかの出力を論理的に組み合わせる）ことのできる幾
分複雑な素子として構成することもできる。後者の場
合、例えば、各ＰＬＣは、積項論理（ｐｒｏｄｕｃｔ
ｔｅｒｍ ｌｏｇｉｃ）として構成することができ、そ
れによりＡＮＤ、ＮＡＮＤ、ＯＲまたはＮＯＲの機能を
インプリメントすることができる。ＰＬＣをインプリメ
ントするのに好適な部品の例は、ＥＰＲＯＭ、ＥＥＰＲ
ＯＭ、パストランジスタ（ｐａｓｓ ｔｒａｎｓｉｓｔ
ｏｒ）、トランスミッションゲート（ｔｒａｎｓｍｉｓ
ｓｉｏｎ ｇａｔｅ）、アンチヒューズ（ａｎｔｉｆｕ
ｓｅ）、レーザヒューズ（ｌａｓｅｒ ｆｕｓｅ）、メ
タルオプションリンク（ｍｅｔａｌ ｏｐｔｉｏｎ ｌ
ｉｎｋ）などである。上述したように、ＰＬＣの部品は
様々なプログラム可能なファンクションコントロールエ
レメント（ＦＣＥ；ｆｕｎｃｔｉｏｎ ｃｉｎｔｒｏｌ
ｅｌｅｍｅｎｔ）によって制御することができる。
（ある種のＰＬＣインプリメンテーション（例えばヒュ
ーズやメタルオプションリンク）では、個別のＦＣＥ装
置を必要としない）。ＦＣＥはいくつかの異なる方法で
もインプリメントすることもできる。例えば、ＦＣＥ
は、ＳＲＡＭ、ＤＲＡＭ、先入れ先だし（ＦＩＦＯ；ｆ
ｉｒｓｔ−ｉｎ ｆｉｒｓｔ−ｏｕｔ）メモリ、ＥＰＲ
ＯＭ、ＥＥＰＲＯＭ、ファンクションコントロールレジ
スタ（ｆｕｎｃｔｉｏｎ ｃｏｎｔｒｏｌ ｒｅｇｉｓ
ｔｅｒ；ワールストロームの米国特許第３，４７３，１
６０号参照）、フェロエレクトリック（ｆｅｒｒｏ−ｅ
ｌｅｃｔｒｉｃ）メモリ、ヒューズ、アンチヒューズな
どによって構成することができる。上述した様々な例か
ら、この発明は、ＯＴＰ（ｏｎｅ−ｔｉｍｅ−ｏｎｌｙ
ｐｒｏｇｒａｍｍａｂｌｅ）デバイスおよびＯＴＲ
（ｏｎｅ−ｔｉｍｅ−ｏｎｌｙ ｒｅｐｒｏｇｒａｍｍ
ａｂｌｅ）デバイスの双方に適用できることが分かる。
領域を用いるプログラマブルロジックデバイス（ＰＬ
Ｄ）をインプリメントするために様々な技術を用いるこ
とができ、同様にスーパー領域、領域およびサブ領域
（例えば上述したＰＬＣ、およびこのＰＬＣをコントロ
ールするプログラマブルファンクションコントロールエ
レメント（ＦＣＥ））のような様々な部品を用いること
ができる。例えば、各ＰＬＣは、１つのスイッチまたは
いくつかの入力のうちの１つを１つの出力に接続する複
数のスイッチとして比較的簡単なプログラマブルコネク
タで構成することができる。反対に、各ＰＬＣは、接続
を形成するとともに論理を実行する（例えばＰＬＣのい
くつかの出力を論理的に組み合わせる）ことのできる幾
分複雑な素子として構成することもできる。後者の場
合、例えば、各ＰＬＣは、積項論理（ｐｒｏｄｕｃｔ
ｔｅｒｍ ｌｏｇｉｃ）として構成することができ、そ
れによりＡＮＤ、ＮＡＮＤ、ＯＲまたはＮＯＲの機能を
インプリメントすることができる。ＰＬＣをインプリメ
ントするのに好適な部品の例は、ＥＰＲＯＭ、ＥＥＰＲ
ＯＭ、パストランジスタ（ｐａｓｓ ｔｒａｎｓｉｓｔ
ｏｒ）、トランスミッションゲート（ｔｒａｎｓｍｉｓ
ｓｉｏｎ ｇａｔｅ）、アンチヒューズ（ａｎｔｉｆｕ
ｓｅ）、レーザヒューズ（ｌａｓｅｒ ｆｕｓｅ）、メ
タルオプションリンク（ｍｅｔａｌ ｏｐｔｉｏｎ ｌ
ｉｎｋ）などである。上述したように、ＰＬＣの部品は
様々なプログラム可能なファンクションコントロールエ
レメント（ＦＣＥ；ｆｕｎｃｔｉｏｎ ｃｉｎｔｒｏｌ
ｅｌｅｍｅｎｔ）によって制御することができる。
（ある種のＰＬＣインプリメンテーション（例えばヒュ
ーズやメタルオプションリンク）では、個別のＦＣＥ装
置を必要としない）。ＦＣＥはいくつかの異なる方法で
もインプリメントすることもできる。例えば、ＦＣＥ
は、ＳＲＡＭ、ＤＲＡＭ、先入れ先だし（ＦＩＦＯ；ｆ
ｉｒｓｔ−ｉｎ ｆｉｒｓｔ−ｏｕｔ）メモリ、ＥＰＲ
ＯＭ、ＥＥＰＲＯＭ、ファンクションコントロールレジ
スタ（ｆｕｎｃｔｉｏｎ ｃｏｎｔｒｏｌ ｒｅｇｉｓ
ｔｅｒ；ワールストロームの米国特許第３，４７３，１
６０号参照）、フェロエレクトリック（ｆｅｒｒｏ−ｅ
ｌｅｃｔｒｉｃ）メモリ、ヒューズ、アンチヒューズな
どによって構成することができる。上述した様々な例か
ら、この発明は、ＯＴＰ（ｏｎｅ−ｔｉｍｅ−ｏｎｌｙ
ｐｒｏｇｒａｍｍａｂｌｅ）デバイスおよびＯＴＲ
（ｏｎｅ−ｔｉｍｅ−ｏｎｌｙ ｒｅｐｒｏｇｒａｍｍ
ａｂｌｅ）デバイスの双方に適用できることが分かる。
【００４４】上述した事項はこの発明の原理の単なる例
示に過ぎず、この発明の範囲および精神から離れること
なく、当業者が様々な変更をなすことができる。例え
ば、ロジック素子階層の各レベルを成すロジック素子の
数は、ここで述べた個別の実例と異ならせることができ
る。同様に、相互接続導体その他の部品のタイプの数
は、ここで述べた個別の実例と異ならせることができ
る。「行」と「列」、「水平方向」と「垂直方向」、
「左」と「右」、「上方」と「下方」などの用語は便宜
的なものであること、また、ここで用いる方向を示す用
語あるいは配置を示す用語も便宜的なものであること、
さらに、これらの用語の使用は固定した、あるいは絶対
的な方向や配置を示すものではないことを理解された
い。例えば、上述した各用語の組に属する用語は、必要
に応じて入れ替えることがてきる（例えば、「左と右」
を「右と左」に入れ替えることができる）。
示に過ぎず、この発明の範囲および精神から離れること
なく、当業者が様々な変更をなすことができる。例え
ば、ロジック素子階層の各レベルを成すロジック素子の
数は、ここで述べた個別の実例と異ならせることができ
る。同様に、相互接続導体その他の部品のタイプの数
は、ここで述べた個別の実例と異ならせることができ
る。「行」と「列」、「水平方向」と「垂直方向」、
「左」と「右」、「上方」と「下方」などの用語は便宜
的なものであること、また、ここで用いる方向を示す用
語あるいは配置を示す用語も便宜的なものであること、
さらに、これらの用語の使用は固定した、あるいは絶対
的な方向や配置を示すものではないことを理解された
い。例えば、上述した各用語の組に属する用語は、必要
に応じて入れ替えることがてきる（例えば、「左と右」
を「右と左」に入れ替えることができる）。
【図１】この発明に従って作製したプログラマブルロジ
ックデバイス（ＰＬＤ）の実例の簡単化した模式ブロッ
ク図である。
ックデバイス（ＰＬＤ）の実例の簡単化した模式ブロッ
ク図である。
【図２】この発明に従った図１に示すＰＬＤの代表的な
部分の実例のより詳細な、しかし未だ簡単化した模式ブ
ロック図である。
部分の実例のより詳細な、しかし未だ簡単化した模式ブ
ロック図である。
【図３】この発明に従った図２のＰＬＤの代表的な部分
の実例のより詳細な、しかし未だ簡単化した模式ブロッ
ク図である
の実例のより詳細な、しかし未だ簡単化した模式ブロッ
ク図である
【図４】図１に示すＰＬＤの別の代表的な部分の実例の
より詳細な、しかし未だ簡単化した模式ブロック図であ
る。
より詳細な、しかし未だ簡単化した模式ブロック図であ
る。
【図５】図１に示すＰＬＤのさらに別の代表的な部分の
実例のより詳細な、しかし未だ簡単化した模式ブロック
図である。
実例のより詳細な、しかし未だ簡単化した模式ブロック
図である。
【図６】図１に示すＰＬＤのさらにまた別の代表的な部
分の実例のより詳細な、しかし未だ簡単化した模式ブロ
ック図である。
分の実例のより詳細な、しかし未だ簡単化した模式ブロ
ック図である。
【図７】図１に示すＰＬＤのさらに別の代表的な部分の
実例のより詳細な、しかし未だ簡単化した模式ブロック
図である。
実例のより詳細な、しかし未だ簡単化した模式ブロック
図である。
【図８】図１に示すＰＬＤのさらにまた別の代表的な部
分の実例のより詳細な、しかし未だ簡単化した模式ブロ
ック図である。
分の実例のより詳細な、しかし未だ簡単化した模式ブロ
ック図である。
【図９】図１に示すＰＬＤのさらに別の代表的な部分の
実例のより詳細な、しかし未だ簡単化した模式ブロック
図である。
実例のより詳細な、しかし未だ簡単化した模式ブロック
図である。
【図１０】この発明に従ったプログラマブルロジックデ
バイス（ＰＬＤ）を用いたシステムの簡単化したブロッ
ク図である。
バイス（ＰＬＤ）を用いたシステムの簡単化したブロッ
ク図である。
１０ プログラマブルロジックアレイ集積回路装置 ２０ スーパー領域 ３０ 水平方向スーパー領域間相互接続導体 ４０ 垂直方向スーパー領域間相互接続導体 ５０ プログラマブルロジックコネクタ（ＰＬＣ） ６０ ＰＬＣ ７０ ＰＬＣ ８０ Ｉ／Ｏパッド ９０ Ｉ／Ｏパッド １２０ 領域 １３０ 水平方向領域間相互接続導体 １３０ａ 全水平方向領域間相互接続導体 １３０ｂ 半水平方向領域間相互接続導体 １４０ 垂直方向領域間相互接続導体 １４０ａ 全垂直方向領域間相互接続導体 １４０ｂ 半垂直方向領域間相互接続導体 ２２０ サブ領域 ２２２ 入力信号 ２２４ 出力信号 ２３０ ＰＬＣ ２４０ ローカルコネクタ ３０２ データプロセシングシステム ３０４ プロセッサ ３０６ メモリ ３０８ Ｉ／Ｏ回路 ３１０ 周辺装置 ３２０ システムバス ３３０ 回路基板 ３４０ エンドユーザシステム
フロントページの続き (72)発明者 ニン ンゴ アメリカ合衆国、カリフォルニア 95134 −2020、サン ホセ、オーチャード パー クウェイ 2610 (72)発明者 リサ アルタフ アメリカ合衆国、カリフォルニア 95134 −2020、サン ホセ、オーチャード パー クウェイ 2610 (72)発明者 リチャード ジー クリフ アメリカ合衆国、カリフォルニア 95134 −2020、サン ホセ、オーチャード パー クウェイ 2610
Claims (21)
- 【請求項１】 プログラマブルロジックのスーパー領域
の行および列の２次元配列と、 前記各行に関連付けられた複数のスーパー領域間相互接
続導体と、 前記各列に関連付けられた複数のスーパー領域間相互接
続導体と、 水平方向スーパー領域間相互接続導体および垂直方向ス
ーパー領域間相互接続導体を備えた複数のプログラマブ
ルロジックの行および列を備えた前記各スーパー領域
と、 前記スーパー領域の前記領域間相互接続導体を当該スー
パー領域を備える行および列に関連付けられたスーパー
領域間相互接続導体に選択的に相互接続させる前記各ス
ーパー領域に関連付けられたプログラマブルロジックコ
ネクタとを備えたプログラマブルロジック集積回路装
置。 - 【請求項２】 請求項１記載のプログラマブルロジック
集積回路装置であって、さらに、 前記スーパー領域を備える行および列に関連付けられた
水平方向スーパー領域間相互接続導体および垂直方向ス
ーパー領域間相互接続導体を選択的に相互接続する、前
記各スーパー領域に関連付けられた追加のプログラマブ
ルロジックコネクタを備えたプログラマブルロジック集
積回路装置。 - 【請求項３】 請求項１記載のプログラマブルロジック
集積回路装置であって、前記プログラマブルロジックコ
ネクタが、 前記スーパー領域の水平方向領域間相互接続導体を前記
スーパー領域を備える前記行に関連付けられた水平方向
スーパー領域間相互接続導体に選択的に相互接続させる
第１プログラマブルロジックコネクタと、 前記スーパー領域の垂直方向領域間相互接続導体を前記
スーパー領域を備える前記列に関連付けられた垂直方向
スーパー領域間相互接続導体に選択的に相互接続させる
第２プログラマブルロジックコネクタとを備えたプログ
ラマブルロジック集積回路装置。 - 【請求項４】 請求項１記載のプログラマブルロジック
集積回路装置であって、前記各領域が、プログラマブル
ロジックの複数のサブ領域を備えたプログラマブルロジ
ック集積回路装置。 - 【請求項５】 請求項１記載のプログラマブルロジック
集積回路装置であって、前記各スーパー領域内で、前記
領域の各行が関連する複数の前記水平方向領域間相互接
続導体を備え、前記領域の各列が関連する複数の前記垂
直方向領域間相互接続導体を備えたプログラマブルロジ
ック集積回路装置。 - 【請求項６】 請求項１記載のプログラマブルロジック
集積回路装置であって、前記各スーパー領域がさらに、
前記領域間相互接続導体からの信号を前記領域に選択的
に伝達する前記各領域に関連付けられた複数のローカル
導体を備えたプログラマブルロジック集積回路装置。 - 【請求項７】 請求項６記載のプログラマブルロジック
集積回路装置であって、前記各領域が、プログラマブル
ロジックの複数のサブ領域を備えたプログラマブルロジ
ック集積回路装置。 - 【請求項８】 請求項７記載のプログラマブルロジック
集積回路装置であって、前記各サブ領域がプログラム可
能であり、前記サブ領域に印加された入力信号に対して
複数の論理機能のうち任意のものを実行して前記サブ領
域の出力信号を生成するプログラマブルロジック集積回
路装置。 - 【請求項９】 請求項８記載のプログラマブルロジック
集積回路装置であって、前記各サブ領域が、さらに、 前記ローカル導体上の信号を前記ローカル導体に関連付
けられたサブ領域に選択的に印加する入力プログラマブ
ルロジックコネクタと、 前記出力信号を前記サブ領域に関連付けられた前記ロー
カル導体の一つに選択的に印加する出力プログラマブル
ロジックコネクタとを備えたプログラマブルロジック集
積回路装置。 - 【請求項１０】 請求項９記載のプログラマブルロジッ
ク集積回路装置であって、前記各サブ領域が、さらに、
各領域に関連付けられたローカル導体上の信号を前記ス
ーパー領域の領域間相互接続導体に選択的に印加する追
加の出力プログラマブルロジックコネクタを備えたプロ
グラマブルロジック集積回路装置。 - 【請求項１１】 請求項１記載のプログラマブルロジッ
ク集積回路装置であって、前記各プログラマブルロジッ
クコネクタが、 前記複数の導体から１個の信号を選択し、前記プログラ
マブルロジックコネクタが当該前記複数の導体から相互
接続を形成することができる入力段と、 前記１個の信号を前記複数の導体から選択された１つに
印加し、前記プログラマブルロジックコネクタが当該前
記複数の導体への相互接続を形成することができる出力
段とを備えたプログラマブルロジック集積回路装置。 - 【請求項１２】 請求項１１記載のプログラマブルロジ
ック集積回路装置であって、前記各プログラマブルロジ
ックコネクタが、さらに、前記入力段と前記出力段との
間で前記１個の信号を増幅するドライバを備えたプログ
ラマブルロジック集積回路装置。 - 【請求項１３】 請求項１２記載のプログラマブルロジ
ック集積回路装置であって、前記ドライバが３状態ドラ
イバであるプログラマブルロジック集積回路装置。 - 【請求項１４】 請求項１記載のプログラマブルロジッ
ク集積回路装置であって、さらに、 入出力パッドと、 前記プログラマブルロジック集積回路装置のスーパー領
域間導体を前記入出力パッドに選択的に相互接続する追
加のプログラマブルロジックコネクタとを備えたプログ
ラマブルロジック集積回路装置。 - 【請求項１５】 請求項１４記載のプログラマブルロジ
ック集積回路装置であって、前記追加のプログラマブル
ロジックコネクタが、前記スーパー領域のうちの一つの
領域間導体を前記入出力パッドに追加的かつ選択的に相
互接続するプログラマブルロジック集積回路装置。 - 【請求項１６】 請求項１５記載のプログラマブルロジ
ック集積回路装置であって、前記入出力パッドが前記ス
ーパー領域の行の一端に隣接しており、前記追加のプロ
グラマブルロジックコネクタが前記行に関連付けられた
水平方向スーパー領域間相互接続導体および前記行の前
記端に関連付けられたスーパー領域の水平方向領域間相
互接続導体を前記入出力パッドに選択的に相互接続する
プログラマブルロジック集積回路装置。 - 【請求項１７】 請求項１５記載のプログラマブルロジ
ック集積回路装置であって、前記入出力パッドが前記ス
ーパー領域の列の一端に隣接しており、前記追加のプロ
グラマブルロジックコネクタが前記列に関連付けられた
垂直方向スーパー領域間相互接続導体および前記列の前
記端に関連付けられたスーパー領域の垂直方向領域間相
互接続導体を前記入出力パッドに選択的に相互接続する
プログラマブルロジック集積回路装置。 - 【請求項１８】 プロセシング回路と、 前記プロセシング回路に結合したメモリ回路と、 前記プロセシング回路および前記メモリ回路に結合され
た請求項１記載の回路とを備えたディジタルプロセシン
グシステム。 - 【請求項１９】 請求項１記載の回路がマウントされた
プリント回路基板。 - 【請求項２０】 請求項１９記載のプリント回路基板で
あって、さらに、前記プリント回路基板にマウントさ
れ、前記回路に結合されたメモリ回路を備えたプリント
回路基板。 - 【請求項２１】 請求項１９記載のプリント回路基板で
あって、さらに、前記プリント回路基板にマウントさ
れ、前記回路に結合されたプロセシング回路を備えたプ
リント回路基板。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US2820796P | 1996-10-10 | 1996-10-10 | |
| US08/920,298 US5999016A (en) | 1996-10-10 | 1997-08-28 | Architectures for programmable logic devices |
| US60/028207 | 1997-08-28 | ||
| US08/920298 | 1997-08-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10229131A true JPH10229131A (ja) | 1998-08-25 |
Family
ID=26703430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9293586A Pending JPH10229131A (ja) | 1996-10-10 | 1997-10-09 | プログラマブルロジック集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5999016A (ja) |
| JP (1) | JPH10229131A (ja) |
| GB (1) | GB2318198B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287964A (ja) * | 1999-03-04 | 2006-10-19 | Altera Corp | プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース |
Families Citing this family (113)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300794B1 (en) * | 1996-10-10 | 2001-10-09 | Altera Corporation | Programmable logic device with hierarchical interconnection resources |
| US6184710B1 (en) | 1997-03-20 | 2001-02-06 | Altera Corporation | Programmable logic array devices with enhanced interconnectivity between adjacent logic regions |
| US6107825A (en) | 1997-10-16 | 2000-08-22 | Altera Corporation | Input/output circuitry for programmable logic devices |
| US6084427A (en) | 1998-05-19 | 2000-07-04 | Altera Corporation | Programmable logic devices with enhanced multiplexing capabilities |
| US6107824A (en) * | 1997-10-16 | 2000-08-22 | Altera Corporation | Circuitry and methods for internal interconnection of programmable logic devices |
| US6121790A (en) | 1997-10-16 | 2000-09-19 | Altera Corporation | Programmable logic device with enhanced multiplexing capabilities in interconnect resources |
| US6184711B1 (en) * | 1998-05-28 | 2001-02-06 | Lsi Logic Corporation | Low impact signal buffering in integrated circuits |
| US6507216B1 (en) * | 1998-11-18 | 2003-01-14 | Altera Corporation | Efficient arrangement of interconnection resources on programmable logic devices |
| US6407576B1 (en) | 1999-03-04 | 2002-06-18 | Altera Corporation | Interconnection and input/output resources for programmable logic integrated circuit devices |
| US6480027B1 (en) * | 1999-03-04 | 2002-11-12 | Altera Corporation | Driver circuitry for programmable logic devices |
| WO2000069072A1 (en) * | 1999-05-07 | 2000-11-16 | Morphics Technology Inc. | Apparatus and methods for dynamically defining variably sized autonomous sub-arrays within a programmable gate array |
| US6331790B1 (en) * | 2000-03-10 | 2001-12-18 | Easic Corporation | Customizable and programmable cell array |
| US6756811B2 (en) | 2000-03-10 | 2004-06-29 | Easic Corporation | Customizable and programmable cell array |
| US6937064B1 (en) * | 2002-10-24 | 2005-08-30 | Altera Corporation | Versatile logic element and logic array block |
| US6798240B1 (en) * | 2003-01-24 | 2004-09-28 | Altera Corporation | Logic circuitry with shared lookup table |
| US6943580B2 (en) | 2003-02-10 | 2005-09-13 | Altera Corporation | Fracturable lookup table and logic element |
| US7800401B1 (en) | 2003-02-10 | 2010-09-21 | Altera Corporation | Fracturable lookup table and logic element |
| US6888373B2 (en) * | 2003-02-11 | 2005-05-03 | Altera Corporation | Fracturable incomplete look up table for area efficient logic elements |
| US7185035B1 (en) | 2003-10-23 | 2007-02-27 | Altera Corporation | Arithmetic structures for programmable logic devices |
| US7565388B1 (en) | 2003-11-21 | 2009-07-21 | Altera Corporation | Logic cell supporting addition of three binary words |
| US7167022B1 (en) | 2004-03-25 | 2007-01-23 | Altera Corporation | Omnibus logic element including look up table based logic elements |
| US7030652B1 (en) | 2004-04-23 | 2006-04-18 | Altera Corporation | LUT-based logic element with support for Shannon decomposition and associated method |
| US7176718B1 (en) | 2005-01-21 | 2007-02-13 | Altera Corporation | Organizations of logic modules in programmable logic devices |
| US8620980B1 (en) | 2005-09-27 | 2013-12-31 | Altera Corporation | Programmable device with specialized multiplier blocks |
| US8266199B2 (en) | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
| US8266198B2 (en) | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
| US8301681B1 (en) | 2006-02-09 | 2012-10-30 | Altera Corporation | Specialized processing block for programmable logic device |
| US8041759B1 (en) | 2006-02-09 | 2011-10-18 | Altera Corporation | Specialized processing block for programmable logic device |
| US7836117B1 (en) | 2006-04-07 | 2010-11-16 | Altera Corporation | Specialized processing block for programmable logic device |
| US7822799B1 (en) | 2006-06-26 | 2010-10-26 | Altera Corporation | Adder-rounder circuitry for specialized processing block in programmable logic device |
| US8386550B1 (en) | 2006-09-20 | 2013-02-26 | Altera Corporation | Method for configuring a finite impulse response filter in a programmable logic device |
| US8386553B1 (en) | 2006-12-05 | 2013-02-26 | Altera Corporation | Large multiplier for programmable logic device |
| US7930336B2 (en) | 2006-12-05 | 2011-04-19 | Altera Corporation | Large multiplier for programmable logic device |
| US7814137B1 (en) | 2007-01-09 | 2010-10-12 | Altera Corporation | Combined interpolation and decimation filter for programmable logic device |
| US8650231B1 (en) | 2007-01-22 | 2014-02-11 | Altera Corporation | Configuring floating point operations in a programmable device |
| US7865541B1 (en) | 2007-01-22 | 2011-01-04 | Altera Corporation | Configuring floating point operations in a programmable logic device |
| US8645450B1 (en) | 2007-03-02 | 2014-02-04 | Altera Corporation | Multiplier-accumulator circuitry and methods |
| US7456653B2 (en) * | 2007-03-09 | 2008-11-25 | Altera Corporation | Programmable logic device having logic array block interconnect lines that can interconnect logic elements in different logic blocks |
| US7508231B2 (en) | 2007-03-09 | 2009-03-24 | Altera Corporation | Programmable logic device having redundancy with logic element granularity |
| US7724031B2 (en) * | 2007-03-21 | 2010-05-25 | Altera Corporation | Staggered logic array block architecture |
| US7949699B1 (en) | 2007-08-30 | 2011-05-24 | Altera Corporation | Implementation of decimation filter in integrated circuit device using ram-based data storage |
| US8959137B1 (en) | 2008-02-20 | 2015-02-17 | Altera Corporation | Implementing large multipliers in a programmable integrated circuit device |
| US8244789B1 (en) | 2008-03-14 | 2012-08-14 | Altera Corporation | Normalization of floating point operations in a programmable integrated circuit device |
| US8626815B1 (en) | 2008-07-14 | 2014-01-07 | Altera Corporation | Configuring a programmable integrated circuit device to perform matrix multiplication |
| US8255448B1 (en) | 2008-10-02 | 2012-08-28 | Altera Corporation | Implementing division in a programmable integrated circuit device |
| US8307023B1 (en) | 2008-10-10 | 2012-11-06 | Altera Corporation | DSP block for implementing large multiplier on a programmable integrated circuit device |
| US8468192B1 (en) | 2009-03-03 | 2013-06-18 | Altera Corporation | Implementing multipliers in a programmable integrated circuit device |
| US8886696B1 (en) | 2009-03-03 | 2014-11-11 | Altera Corporation | Digital signal processing circuitry with redundancy and ability to support larger multipliers |
| US8805916B2 (en) | 2009-03-03 | 2014-08-12 | Altera Corporation | Digital signal processing circuitry with redundancy and bidirectional data paths |
| US8706790B1 (en) | 2009-03-03 | 2014-04-22 | Altera Corporation | Implementing mixed-precision floating-point operations in a programmable integrated circuit device |
| US8549055B2 (en) | 2009-03-03 | 2013-10-01 | Altera Corporation | Modular digital signal processing circuitry with optionally usable, dedicated connections between modules of the circuitry |
| US8645449B1 (en) | 2009-03-03 | 2014-02-04 | Altera Corporation | Combined floating point adder and subtractor |
| US8650236B1 (en) | 2009-08-04 | 2014-02-11 | Altera Corporation | High-rate interpolation or decimation filter in integrated circuit device |
| US8412756B1 (en) | 2009-09-11 | 2013-04-02 | Altera Corporation | Multi-operand floating point operations in a programmable integrated circuit device |
| US8396914B1 (en) | 2009-09-11 | 2013-03-12 | Altera Corporation | Matrix decomposition in an integrated circuit device |
| US8539016B1 (en) | 2010-02-09 | 2013-09-17 | Altera Corporation | QR decomposition in an integrated circuit device |
| US7948267B1 (en) | 2010-02-09 | 2011-05-24 | Altera Corporation | Efficient rounding circuits and methods in configurable integrated circuit devices |
| US8601044B2 (en) | 2010-03-02 | 2013-12-03 | Altera Corporation | Discrete Fourier Transform in an integrated circuit device |
| US8458243B1 (en) | 2010-03-03 | 2013-06-04 | Altera Corporation | Digital signal processing circuit blocks with support for systolic finite-impulse-response digital filtering |
| US8484265B1 (en) | 2010-03-04 | 2013-07-09 | Altera Corporation | Angular range reduction in an integrated circuit device |
| US8510354B1 (en) | 2010-03-12 | 2013-08-13 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8539014B2 (en) | 2010-03-25 | 2013-09-17 | Altera Corporation | Solving linear matrices in an integrated circuit device |
| US9288089B2 (en) | 2010-04-30 | 2016-03-15 | Ecole Polytechnique Federale De Lausanne (Epfl) | Orthogonal differential vector signaling |
| US9246713B2 (en) | 2010-05-20 | 2016-01-26 | Kandou Labs, S.A. | Vector signaling with reduced receiver complexity |
| US9288082B1 (en) | 2010-05-20 | 2016-03-15 | Kandou Labs, S.A. | Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences |
| US8593305B1 (en) | 2011-07-05 | 2013-11-26 | Kandou Labs, S.A. | Efficient processing and detection of balanced codes |
| US9077386B1 (en) | 2010-05-20 | 2015-07-07 | Kandou Labs, S.A. | Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication |
| US9251873B1 (en) | 2010-05-20 | 2016-02-02 | Kandou Labs, S.A. | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications |
| US9985634B2 (en) | 2010-05-20 | 2018-05-29 | Kandou Labs, S.A. | Data-driven voltage regulator |
| US8862650B2 (en) | 2010-06-25 | 2014-10-14 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8589463B2 (en) | 2010-06-25 | 2013-11-19 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8577951B1 (en) | 2010-08-19 | 2013-11-05 | Altera Corporation | Matrix operations in an integrated circuit device |
| US9275720B2 (en) | 2010-12-30 | 2016-03-01 | Kandou Labs, S.A. | Differential vector storage for dynamic random access memory |
| US8645451B2 (en) | 2011-03-10 | 2014-02-04 | Altera Corporation | Double-clocked specialized processing block in an integrated circuit device |
| US9600278B1 (en) | 2011-05-09 | 2017-03-21 | Altera Corporation | Programmable device using fixed and configurable logic to implement recursive trees |
| US8812576B1 (en) | 2011-09-12 | 2014-08-19 | Altera Corporation | QR decomposition in an integrated circuit device |
| US8949298B1 (en) | 2011-09-16 | 2015-02-03 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
| US9053045B1 (en) | 2011-09-16 | 2015-06-09 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
| US8762443B1 (en) | 2011-11-15 | 2014-06-24 | Altera Corporation | Matrix operations in an integrated circuit device |
| US8543634B1 (en) | 2012-03-30 | 2013-09-24 | Altera Corporation | Specialized processing block for programmable integrated circuit device |
| US9268683B1 (en) | 2012-05-14 | 2016-02-23 | Kandou Labs, S.A. | Storage method and apparatus for random access memory using codeword storage |
| US9098332B1 (en) | 2012-06-01 | 2015-08-04 | Altera Corporation | Specialized processing block with fixed- and floating-point structures |
| US8996600B1 (en) | 2012-08-03 | 2015-03-31 | Altera Corporation | Specialized processing block for implementing floating-point multiplier with subnormal operation support |
| US9207909B1 (en) | 2012-11-26 | 2015-12-08 | Altera Corporation | Polynomial calculations optimized for programmable integrated circuit device structures |
| CN104995612B (zh) | 2013-01-17 | 2020-01-03 | 康杜实验室公司 | 低同步开关噪声芯片间通信方法和系统 |
| WO2014124450A1 (en) | 2013-02-11 | 2014-08-14 | Kandou Labs, S.A. | Methods and systems for high bandwidth chip-to-chip communications interface |
| US9189200B1 (en) | 2013-03-14 | 2015-11-17 | Altera Corporation | Multiple-precision processing block in a programmable integrated circuit device |
| CN110166217B (zh) | 2013-04-16 | 2022-05-17 | 康杜实验室公司 | 高带宽通信接口方法和系统 |
| US9348795B1 (en) | 2013-07-03 | 2016-05-24 | Altera Corporation | Programmable device using fixed and configurable logic to implement floating-point rounding |
| US9379687B1 (en) | 2014-01-14 | 2016-06-28 | Altera Corporation | Pipelined systolic finite impulse response filter |
| CN105993151B (zh) | 2014-02-02 | 2019-06-21 | 康杜实验室公司 | 低isi比低功率芯片间通信方法和装置 |
| US9363114B2 (en) | 2014-02-28 | 2016-06-07 | Kandou Labs, S.A. | Clock-embedded vector signaling codes |
| US9509437B2 (en) | 2014-05-13 | 2016-11-29 | Kandou Labs, S.A. | Vector signaling code with improved noise margin |
| US9148087B1 (en) | 2014-05-16 | 2015-09-29 | Kandou Labs, S.A. | Symmetric is linear equalization circuit with increased gain |
| US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
| EP3138253A4 (en) | 2014-07-10 | 2018-01-10 | Kandou Labs S.A. | Vector signaling codes with increased signal to noise characteristics |
| US9432082B2 (en) | 2014-07-17 | 2016-08-30 | Kandou Labs, S.A. | Bus reversable orthogonal differential vector signaling codes |
| KR101943048B1 (ko) | 2014-07-21 | 2019-01-28 | 칸도우 랩스 에스에이 | 다분기 데이터 전송 |
| EP3175592B1 (en) | 2014-08-01 | 2021-12-29 | Kandou Labs S.A. | Orthogonal differential vector signaling codes with embedded clock |
| US9674014B2 (en) | 2014-10-22 | 2017-06-06 | Kandou Labs, S.A. | Method and apparatus for high speed chip-to-chip communications |
| US9684488B2 (en) | 2015-03-26 | 2017-06-20 | Altera Corporation | Combined adder and pre-adder for high-radix multiplier circuit |
| WO2016210445A1 (en) | 2015-06-26 | 2016-12-29 | Kandou Labs, S.A. | High speed communications system |
| US9557760B1 (en) | 2015-10-28 | 2017-01-31 | Kandou Labs, S.A. | Enhanced phase interpolation circuit |
| US9577815B1 (en) | 2015-10-29 | 2017-02-21 | Kandou Labs, S.A. | Clock data alignment system for vector signaling code communications link |
| US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
| WO2017132292A1 (en) | 2016-01-25 | 2017-08-03 | Kandou Labs, S.A. | Voltage sampler driver with enhanced high-frequency gain |
| US10003454B2 (en) | 2016-04-22 | 2018-06-19 | Kandou Labs, S.A. | Sampler with low input kickback |
| CN115085727A (zh) | 2016-04-22 | 2022-09-20 | 康杜实验室公司 | 高性能锁相环 |
| US10153591B2 (en) | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
| CN109417521B (zh) | 2016-04-28 | 2022-03-18 | 康杜实验室公司 | 低功率多电平驱动器 |
| EP3449379B1 (en) | 2016-04-28 | 2021-10-06 | Kandou Labs S.A. | Vector signaling codes for densely-routed wire groups |
| US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
| US10942706B2 (en) | 2017-05-05 | 2021-03-09 | Intel Corporation | Implementation of floating-point trigonometric functions in an integrated circuit device |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US34363A (en) * | 1862-02-11 | Improvement in machinery for cleaning cotton | ||
| US3473160A (en) * | 1966-10-10 | 1969-10-14 | Stanford Research Inst | Electronically controlled microelectronic cellular logic array |
| US4617479B1 (en) * | 1984-05-03 | 1993-09-21 | Altera Semiconductor Corp. | Programmable logic array device using eprom technology |
| US4774421A (en) * | 1984-05-03 | 1988-09-27 | Altera Corporation | Programmable logic array device using EPROM technology |
| US4713792A (en) * | 1985-06-06 | 1987-12-15 | Altera Corporation | Programmable macrocell using eprom or eeprom transistors for architecture control in programmable logic circuits |
| US4609986A (en) * | 1984-06-14 | 1986-09-02 | Altera Corporation | Programmable logic array device using EPROM technology |
| US4642487A (en) * | 1984-09-26 | 1987-02-10 | Xilinx, Inc. | Special interconnect for configurable logic array |
| US5225719A (en) * | 1985-03-29 | 1993-07-06 | Advanced Micro Devices, Inc. | Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix |
| US4677318A (en) * | 1985-04-12 | 1987-06-30 | Altera Corporation | Programmable logic storage element for programmable logic devices |
| US4758745B1 (en) * | 1986-09-19 | 1994-11-15 | Actel Corp | User programmable integrated circuit interconnect architecture and test method |
| US5023606A (en) * | 1988-01-13 | 1991-06-11 | Plus Logic, Inc. | Programmable logic device with ganged output pins |
| US4871930A (en) * | 1988-05-05 | 1989-10-03 | Altera Corporation | Programmable logic device with array blocks connected via programmable interconnect |
| US4912342A (en) * | 1988-05-05 | 1990-03-27 | Altera Corporation | Programmable logic device with array blocks with programmable clocking |
| US4899067A (en) * | 1988-07-22 | 1990-02-06 | Altera Corporation | Programmable logic devices with spare circuits for use in replacing defective circuits |
| US5255203A (en) * | 1989-08-15 | 1993-10-19 | Advanced Micro Devices, Inc. | Interconnect structure for programmable logic device |
| US5073729A (en) * | 1990-06-22 | 1991-12-17 | Actel Corporation | Segmented routing architecture |
| US5132571A (en) * | 1990-08-01 | 1992-07-21 | Actel Corporation | Programmable interconnect architecture having interconnects disposed above function modules |
| US5144166A (en) * | 1990-11-02 | 1992-09-01 | Concurrent Logic, Inc. | Programmable logic cell and array |
| US5218240A (en) * | 1990-11-02 | 1993-06-08 | Concurrent Logic, Inc. | Programmable logic cell and array with bus repeaters |
| US5122685A (en) * | 1991-03-06 | 1992-06-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
| US5220214A (en) * | 1991-04-22 | 1993-06-15 | Altera Corporation | Registered logic macrocell with product term allocation and adjacent product term stealing |
| US5121006A (en) * | 1991-04-22 | 1992-06-09 | Altera Corporation | Registered logic macrocell with product term allocation and adjacent product term stealing |
| US5338984A (en) * | 1991-08-29 | 1994-08-16 | National Semiconductor Corp. | Local and express diagonal busses in a configurable logic array |
| US5371422A (en) * | 1991-09-03 | 1994-12-06 | Altera Corporation | Programmable logic device having multiplexers and demultiplexers randomly connected to global conductors for interconnections between logic elements |
| US5260610A (en) * | 1991-09-03 | 1993-11-09 | Altera Corporation | Programmable logic element interconnections for programmable logic array integrated circuits |
| US5260611A (en) * | 1991-09-03 | 1993-11-09 | Altera Corporation | Programmable logic array having local and long distance conductors |
| US5208491A (en) * | 1992-01-07 | 1993-05-04 | Washington Research Foundation | Field programmable gate array |
| US5258668A (en) * | 1992-05-08 | 1993-11-02 | Altera Corporation | Programmable logic array integrated circuits with cascade connections between logic modules |
| US5274581A (en) * | 1992-05-08 | 1993-12-28 | Altera Corporation | Look up table implementation of fast carry for adders and counters |
| US5317698A (en) * | 1992-08-18 | 1994-05-31 | Actel Corporation | FPGA architecture including direct logic function circuit to I/O interconnections |
| GB9223226D0 (en) * | 1992-11-05 | 1992-12-16 | Algotronix Ltd | Improved configurable cellular array (cal ii) |
| JPH06276086A (ja) * | 1993-03-18 | 1994-09-30 | Fuji Xerox Co Ltd | フィールドプログラマブルゲートアレイ |
| US5350954A (en) * | 1993-03-29 | 1994-09-27 | Altera Corporation | Macrocell with flexible product term allocation |
| US5483178A (en) * | 1993-03-29 | 1996-01-09 | Altera Corporation | Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers |
| GB9312674D0 (en) * | 1993-06-18 | 1993-08-04 | Pilkington Micro Electronics | Configurabel logic array |
| US5457410A (en) * | 1993-08-03 | 1995-10-10 | Btr, Inc. | Architecture and interconnect scheme for programmable logic circuits |
| US5467029A (en) * | 1993-10-28 | 1995-11-14 | Cypress Semiconductor Corp. | OR array architecture for a programmable logic device |
| US5455525A (en) * | 1993-12-06 | 1995-10-03 | Intelligent Logic Systems, Inc. | Hierarchically-structured programmable logic array and system for interconnecting logic elements in the logic array |
| WO1995022205A1 (en) * | 1994-02-15 | 1995-08-17 | Xilinx, Inc. | Tile based architecture for fpga |
| ATE214210T1 (de) * | 1994-04-14 | 2002-03-15 | Btr Inc | Architektur und verbindungsschema für programmierbare logische schaltungen |
| US5761099A (en) * | 1994-11-04 | 1998-06-02 | Altera Corporation | Programmable logic array integrated circuits with enhanced carry routing |
| US5614840A (en) * | 1995-05-17 | 1997-03-25 | Altera Corporation | Programmable logic array integrated circuits with segmented, selectively connectable, long interconnection conductors |
| US5541530A (en) * | 1995-05-17 | 1996-07-30 | Altera Corporation | Programmable logic array integrated circuits with blocks of logic regions grouped into super-blocks |
-
1997
- 1997-08-28 US US08/920,298 patent/US5999016A/en not_active Expired - Lifetime
- 1997-09-26 GB GB9720542A patent/GB2318198B/en not_active Expired - Fee Related
- 1997-10-09 JP JP9293586A patent/JPH10229131A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287964A (ja) * | 1999-03-04 | 2006-10-19 | Altera Corp | プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース |
| JP2012186863A (ja) * | 1999-03-04 | 2012-09-27 | Altera Corp | プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2318198B (en) | 2000-10-25 |
| US5999016A (en) | 1999-12-07 |
| GB2318198A (en) | 1998-04-15 |
| GB9720542D0 (en) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10229131A (ja) | プログラマブルロジック集積回路装置 | |
| US5541530A (en) | Programmable logic array integrated circuits with blocks of logic regions grouped into super-blocks | |
| US6396304B2 (en) | Programmable logic array integrated circuits with blocks of logic regions grouped into super-blocks | |
| US6335634B1 (en) | Circuitry and methods for internal interconnection of programmable logic devices | |
| US6184706B1 (en) | Logic device architecture and method of operation | |
| US5764080A (en) | Input/output interface circuitry for programmable logic array integrated circuit devices | |
| US6191611B1 (en) | Driver circuitry for programmable logic devices with hierarchical interconnection resources | |
| US5644496A (en) | Programmable logic device with internal time-constant multiplexing of signals from external interconnect buses | |
| US5504440A (en) | High speed programmable logic architecture | |
| EP0786871B1 (en) | Programmable logic array integrated circuits | |
| US5982195A (en) | Programmable logic device architectures | |
| US6810513B1 (en) | Method and apparatus of programmable interconnect array with configurable multiplexer | |
| US5815004A (en) | Multi-buffered configurable logic block output lines in a field programmable gate array | |
| US5742179A (en) | High speed programmable logic architecture | |
| US5512765A (en) | Extendable circuit architecture | |
| US6181160B1 (en) | Programmable logic device with hierarchical interconnection resources | |
| KR100434233B1 (ko) | 2차원다중칩모듈패키지를사용하는집적회로칩간의논리적3차원상호접속 | |
| US7161384B1 (en) | Flexible macrocell interconnect | |
| EP0746105A2 (en) | Programmable array clock/reset resource | |
| JPH0378317A (ja) | 構成可能論理アレイ | |
| GB2287114A (en) | Flexible programmable logic device interconnections | |
| GB2300949A (en) | Programmable logic array with interconnect lines of various lengths | |
| US6507216B1 (en) | Efficient arrangement of interconnection resources on programmable logic devices | |
| US6184710B1 (en) | Programmable logic array devices with enhanced interconnectivity between adjacent logic regions | |
| US6285212B1 (en) | Block connector splitting in logic block of a field programmable gate array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080917 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081216 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081219 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090113 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090116 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090216 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090410 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090911 |