JPH10224128A - 差動遅延線 - Google Patents

差動遅延線

Info

Publication number
JPH10224128A
JPH10224128A JP9367003A JP36700397A JPH10224128A JP H10224128 A JPH10224128 A JP H10224128A JP 9367003 A JP9367003 A JP 9367003A JP 36700397 A JP36700397 A JP 36700397A JP H10224128 A JPH10224128 A JP H10224128A
Authority
JP
Japan
Prior art keywords
signal
ground
conductors
conductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9367003A
Other languages
English (en)
Other versions
JP3162666B2 (ja
Inventor
Brooks Mark
マーク・ブルックス
Hamilton Blowman Mark
マーク・ハミルトン・ブロウマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thin Film Technology Corp
Original Assignee
Thin Film Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thin Film Technology Corp filed Critical Thin Film Technology Corp
Publication of JPH10224128A publication Critical patent/JPH10224128A/ja
Application granted granted Critical
Publication of JP3162666B2 publication Critical patent/JP3162666B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/30Time-delay networks
    • H03H7/34Time-delay networks with lumped and distributed reactance

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】PECL応用品と適合し、且つ電気的に互いに
作用するように構成された対称な信号導体経路をもつ伝
送線遅延線を提供する。 【解決手段】ジグザグに且つ平行な形状にセラミック基
板上34にスパッタリングされた曲がりくねった信号導
体経路36,38を含む信号層32を備える。信号導体
上には硬化型エポキシ樹脂誘電体27が塗布される。周
縁部を定める同一平面上の帯状接地導体40は、対向す
る接地層44にある帯状接地導体50及び面状接地導体
48と対になる。貫通孔を有する対応した位置にある接
点が、複数の帯状接地導体、面状接地導体及び信号導体
経路をそれぞれ互いに結合させる。組立品の成端層60
には、表面実装パッケージを達成するためにエッジ成端
部が備えられる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、差動遅延線、特に
正エミッタ結合論理(以下、「PECL」という。)回
路において使用される差動薄膜伝送線路の遅延線に関す
る。
【0002】
【従来の技術】あらかじめ等価分布信号遅延特性の決定
している伝送線組立品が、種々の処理技術を用いて、種
々の基板材料上に構築されることは既知の通りである。
この種の遅延線素子は、複雑な回路のタイミングのずれ
を調整するのによく使われるそのような素子は、一般的
にへびのように曲がりくねった信号導体経路で構築され
ている。どの素子の遅延特性も、主に信号導体経路のイ
ンピーダンスとその物理的長さによって確定される。一
般に、伝送線の幅が小さいほど、着膜できる伝送線を多
くすることができ、それゆえ信号導体経路の長さ及び遅
延時間を長くすることができる。また、設計者の設計の
融通性を拡げることにもなる。信号導体経路は、単層上
にも、幾層にも積み重なり相互接続された層の上にも張
り巡らすことができる。
【0003】結果的に反射や信号劣化を起こしうる望ま
しくない電気的交差結合を避けるため、導体の間隔は十
分に取らなければならない。信号導体経路が互いに接近
している場合、特に負の電磁結合が起こりうる。これに
関連する他の素子特性としては、近接した面状接地導体
の数や面状接地導体どうしの相対的位置づけ、および伝
送線と接地層を分離する全ての材料の誘電特性がある
が、これらは製品の分布誘導係数と分布容量にも影響を
与える。遅延線素子が高周波応用分野で用いられる場合
は、酸化アルミニウムのようなセラミック基板材料が適
している。しかし、セラミック基板材料は、”未焼結状
態”における取り扱いが困難である故に、サイズが制限
される。
【0004】遅延線素子がPECL応用品に用いられる
ときは、更に懸念が生じる。それは、差動信号導体経路
を通って伝送される相補信号間に起こりうるクロストー
クや信号歪みに関してである。出願人が知っている種々
の伝送線遅延線素子については、米国特許番号5,365,20
3、5,164,692、5,146,191、5,030,931、4,641,114、4,6
41,113、3,257,629、2,832,935に記載されている。これ
らの先行する遅延線素子のうちいくつかは、本発明の組
立品の構成と類似した特徴を含んでいるが、本発明の同
相分排除効果を併せ持つ構成を与えるものはない。
【0005】
【発明が解決しようとする課題】本発明の第一の目的
は、PECL応用品と適合し、且つ電気的に互いに作用
するように構成された対称な信号導体経路をもつ伝送線
遅延線を提供することにある。本発明の第二の目的は、
多層セラミック基板に構築された組立品であって、その
中で信号導体経路が最適な同相分排除と、最小のクロス
トークと、基板上の利用可能な面積に対して最適な配線
密度とを示すものを提供することにある。
【0006】本発明の第三の目的は、帯状接地導体又は
島状接地導体によって周縁部が定められる相補的且つ対
称的な曲がりくねった導体信号導体経路を含む組立品で
あって、その帯状接地導体又は島状接地導体が上下層の
面状接地導体にある帯状接地導体又は島状接地導体と対
になっているものを提供することにある。
【0007】本発明の第四の目的は、1つの基板の上下
面にそれぞれ同一の信号導体経路を設けさせる別の構造
であって、その中で周縁部を定める帯状接地導体が、対
応する帯状接地導体及び隣接の面状接地導体と結合して
いるものを提供することにある。
【0008】本発明の第五の目的は、あまり望ましくな
い線路結合を示すものの、基板の表面の隣接しあう領域
に互いに鏡像関係の複数の信号導体経路を各々設け、そ
の鏡像関係の信号導体経路を中間の帯状接地導体で分離
させた別の組立品であって、周縁部を定める帯状接地導
体が、対応する帯状接地導体及び隣接の面状接地導体と
結合しているものを提供することにある。本発明の第六
の目的は、積層されて多くの他の類似の遅延線レベルを
もつ組立品を提供することにある。
【0009】
【課題を解決するための手段】上記第一、第二、第三及
び第六の目的を達成するために、本第一発明の遅延線装
置は、 a)基板上に設けられ、各々がジグザグに且つ互いに平
行に並ぶように設けられた複数の曲がりくねった部分を
有し、入出力端子で成端する第一及び第二の信号導体
と、第一及び第二の信号導体に長寸方向に隣接して帯状
に設けられた第一及び第二の接地導体と、第一及び第二
の信号導体を覆うように設けられた樹脂誘電体とを含む
信号層であって、第一及び第二の信号導体の各々がその
長さにわたって一定のインピーダンスを示すもの; b)上記信号層の上下にそれぞれ積層される第一、第二
接地層であって、各々が誘電基板からなり、この誘電基
板の一主面を実質的に覆う面状の接地導体と、その主面
と反対側の面にあって、面状接地導体に接続され上記第
一及び第二の接地導体の一つに対面的に位置し接触する
ための第一の成端手段と、面状接地導体から電気的に孤
立して上記入出力端子に対面的に位置し接続するための
第二の成端手段とを含み、上記第一及び第二の信号導体
が基板1枚の厚さだけ面状接地導体から離れるように積
層されるもの;並びに c)電気信号回路を上記第一及び第二の信号導体に接続
し、基準接地信号回路を上記第一及び第二の接地導体に
接続するための成端手段を備える。
【0010】上記第一、第二、第四及び第六の目的を達
成するために、本第二発明の遅延線装置は、 a)基板の対向する両面に設けられた第一及び第二の信
号導体と、第一及び第二の信号導体の各々の両側に長寸
方向に隣接して帯状に設けられた第一及び第二の接地導
体と、各表面にあって第一及び第二の信号導体に接続す
る複数の入出力端子と、第一及び第二の信号導体を覆う
ように設けられた樹脂誘電体とを含む信号層であって、
第一及び第二の信号導体の各々がその長さにわたって一
定のインピーダンスを示すもの; b)上記信号層の上下にそれぞれ積層される第一、第二
接地層であって、各々が誘電基板からなり、この誘電基
板の一主面を実質的に覆う面状の接地導体と、その主面
と反対側の面にあって、面状接地導体に接続され上記第
一及び第二の接地導体の一つに対面的に位置し接触する
ための第一の成端手段と、面状接地導体から電気的に孤
立して上記入出力端子に対面的に位置し接続するための
第二の成端手段とを含み、上記第一及び第二の信号導体
が基板1枚の厚さだけ面状接地導体から離れるように積
層されるもの;並びに c)電気信号回路を上記第一及び第二の信号導体に接続
し、基準接地信号回路を上記第一及び第二の接地導体に
接続するための成端手段を備える。
【0011】上記第一、第二、第五及び第六の目的を達
成するために、本第三発明の遅延線装置は、 a)基板の一表面の隣接し合う領域に設けられた第一及
び第二の信号導体と、それら信号導体を含む面と同一平
面にあって、第一及び第二の信号導体の各々の両側に長
寸方向に隣接して延びる帯状の第一及び第二の接地導
体、及び第一、第二の接地導体の間を短寸方向に延びる
第三の帯状の接地導体と、各表面にあって第一及び第二
の信号導体に接続する複数の入出力端子と、第一及び第
二の信号導体を覆うように設けられた樹脂誘電体とを含
む信号層であって、第一及び第二の信号導体の各々がそ
の長さにわたって一定のインピーダンスを示すもの; b)上記信号層の上下にそれぞれ積層される第一、第二
接地層であって、各々が誘電基板からなり、この誘電基
板の一主面を実質的に覆う面状の接地導体と、その主面
と反対側の面にあって、面状接地導体に接続され上記第
一、第二及び第三の接地導体の一つに対面的に位置し接
触するための第一の成端手段と、面状接地導体から電気
的に孤立して上記入出力端子に対面的に位置し接続する
ための第二の成端手段とを含み、上記第一及び第二の信
号導体が基板1枚の厚さだけ面状接地導体から離れるよ
うに積層されるもの;並びに c)電気信号回路を上記第一及び第二の信号導体に接続
し、基準接地信号回路を上記第一及び第二の接地導体に
接続するための成端手段を備える。
【0012】再び上記第一、第二、第三及び第六の目的
を達成するために、本第四発明の遅延線装置は、 a)誘電基板上に設けられ、各々が複数の曲がりくねっ
た部分を有し、入出力端子で成端する第一及び第二の信
号導体と、第一及び第二の信号導体に長寸方向に隣接し
て帯状に設けられた第一及び第二の接地導体と、第一及
び第二の信号導体を覆うように設けられた樹脂誘電体と
を含む信号層であって、第一及び第二の信号導体の各々
がその長さにわたって一定のインピーダンスを示すも
の; b)上記信号層の上下にそれぞれ積層される第一、第二
接地層であって、各々が誘電基板からなり、この誘電基
板の一主面を実質的に覆う面状の接地導体と、その主面
と反対側の面にあって、面状接地導体に接続され上記第
一及び第二の接地導体の一つに対面的に位置し接触する
ための第一の成端手段と、面状接地導体から電気的に孤
立して上記第一及び第二の信号導体の一つに対面的に位
置し接続するための第二の成端手段とを含み、上記第一
及び第二の信号導体が基板1枚の厚さだけ面状接地導体
から離れるように積層されるもの;並びに c)電気信号回路を上記第一及び第二の信号導体に接続
し、基準接地信号回路を上記第一及び第二の接地導体に
接続するための成端手段を備える。
【0013】PECL回路等の結合論理回路は、互いに
相補する信号を出力する。本発明の構成によれば、同一
平面内で平行する、同一基板の両面で対向する、あるい
は同一平面内で隣接するように2本の信号導体が設けら
れているので、結合論理回路から入ってきた信号が相補
性をもったまま処理される。その結果、同相分排除効果
を発揮する。また、それら信号導体が各対毎に接地導体
で囲まれているので、遅延線として一定のインピーダン
スを持つことができる。
【0014】
【発明の実施の形態】上記各発明において、成端手段と
して好ましくは互いに隣接しあう層の対向する表面に、
互いに貫通孔で接続される接点が備えられる。そのうち
接地用接点は平面視において信号導体経路の周辺部に近
い領域に、信号用接点は信号導体経路の端部に備えられ
る。それらの層は、それぞれの層の接地用接点及び信号
用接点の位置を合わせることにより電気的に結合されて
いる。
【0015】本第一発明又は第四発明の実施形態である
一組立品においては、複数の信号導体経路が、ジグザグ
に且つ平行な形状に基板上に設けられる。すなわち、セ
ラミック基板上に平行な形状にスパッタリングされた曲
がりくねった信号導体経路を含む信号層を備える。信号
導体上には硬化型エポキシ樹脂誘電体が塗布される。周
縁部を定める同一平面上の帯状接地導体は、対向する接
地層にある帯状接地導体及び面状接地導体と対になる。
貫通孔を有する対応した位置にある接点が、複数の帯状
接地導体、面状接地導体及び信号導体経路をそれぞれ互
いに結合させる。組立品の成端層には、表面実装パッケ
ージを達成するためにエッジ成端部が備えられる。
【0016】本第二発明の実施形態である別の組立品に
おいては、同一の信号導体経路が各基板の上下面に設け
られる。この回路構成においては、同一の曲がりくねっ
た信号導体経路が1つの信号層の上下面に設けられ、各
面が同一平面上で周縁部を定める帯状接地導体をもつ。
信号導体経路の上には硬化型エポキシ樹脂が塗布されて
いる。各信号層と対向する接地層に備えられた帯状接地
導体は、その信号層の帯状接地導体と結合し、各接地層
の反対面に設けられた汎用面状接地導体と結合する。
【0017】本第三発明の実施形態である更に別の組立
品においては鏡像配置された信号導体経路が、基板の表
面の互いに隣接する半分ずつの領域に備えられる。この
回路構成においては、鏡像関係にある複数の曲がりくね
った信号導体経路が、信号層の一表面上の互いに隣接す
る領域に各々設けられ、同一平面上の両側及び中間位置
に周縁部を定める帯状接地導体がある。信号導体経路の
上には硬化型エポキシ樹脂が塗布されている。接地層は
信号層の上下に積層されている。信号層に対向する接地
層に相補的な帯状接地導体が備えられ、汎用面状接地導
体が各接地層の一方の側に設けられている。
【0018】本発明の目的、利点、特異性は、添付図に
関する以下の説明からさらに明らかになるだろう。代替
構成、改良、変更も考えられている程度を含めて、適切
に記載する。本発明の領域については、記載されたもの
だけで解釈するべきではなく、本特許請求の意図する範
囲を考慮して広く解釈されるべきである。
【0019】
【実施例】本発明に従って構成された典型的な多重レベ
ル表面実装遅延線素子20の回路図を図1に示す。図
2,3、図4−6及び図7−9の各組立品に示されてい
るように、所望の遅延時間を得るために必要に応じて複
数のレベルが繰り返されて互いに結合される。それらの
レベルは、内部メッキされた貫通孔で互いに結合され、
端部に設けられた端子1−16で成端する。各遅延線素
子20のレベルの数は、典型的には0.1〜4.5ナノ
セカンド程度の遅延時間を与えるように配置される。遅
延線素子20は、高周波デジタルスイッチ組立品に使用
される。
【0020】各遅延線素子20は、蛇のように曲がりく
ねった経路の形状に形成された一対の相補する第一及び
第二の信号導体22,24を有している。相補する信号
導体22,24は、それぞれ入力端子2,15と出力端
子7,10の間に延びている。その他の端子1,3−
6,8,9,11−14及び16は、一対の上下の面状
接地導体として配置された基準接地導体26と結合して
いる。相補する信号導体22,24及び端子1−16の
構成及び位置付けは、遅延線素子20のパッケージ方法
に応じて適宜変えることができる。現時点では表面実装
エッジ成端パッケージ配置が好ましい。
【0021】相補する第一及び第二の信号導体22,2
4は、任意のインピーダンスを示すように形成できる
が、ここでは、その長さにわたって一様に50Ωのイン
ピーダンスを与える。相補する信号導体22,24の形
もまた、回旋状、波状、へびのように曲がりくねった形
など、どの種類のパターンにも変更できる。所望の遅延
時間を得るために、各レベル毎に複数の層を重ね、好ま
しい数のレベルを積層したり、電気的に接続したりする
ことができる。1つの特定の組立品に中間の成端部と種
々のレベルの信号導体経路とをもたせて多くの異なる遅
延時間を得ても良い。
【0022】各種の接地端子は、信号層や隣接の接地層
にあって相補する信号導体22,24を包囲する帯状接
地導体と結合する。独立した面状接地導体が接地層に備
えられ、各レベル毎に各信号層を包囲している。
【0023】以下に、好適な回路部品や組立品の構成に
関して本発明を説明するが、本発明は以下の例に限定さ
れることなく、さらに当業者に他の構成も提案すること
ができるのはいうまでもない。それゆえ、本発明の適用
範囲は、特許請求の範囲の意図、適用範囲内で、広く解
釈されるべきである。
【0024】[実施例1]図2及び図3に、平行な信号
導体経路を有する伝送線遅延線の現時点で好ましい組立
品30を示す。多数の信号層32の一つを図2に詳細に
示し、多数の信号層32と接地層44を含む組立品の分
解状態を図3に示す。
【0025】図2に着目すると、遅延線組立品30の信
号層32はセラミック基板34上に形成されている。基
板34は公称厚さが0.25mm程度と薄く、その誘電
定数が9.6である。基板34上には、一対の平行に曲
がりくねった信号導体経路36,38がスパッタされて
いる。信号導体経路36,38は、それぞれが幅80μ
mで、互いに80μmの間隔が開けられている。任意の
うねり状、波状の信号導体経路を用いても良いが、ここ
では蛇行配置とされている。
【0026】帯状接地導体40又は島状接地導体41
(破線で図示)は、信号導体経路36,38の境界を決
めている。通常は帯状接地導体40か島状接地導体41
のいずれか一方だけを用いるが、図3では両方が描かれ
ている。帯状接地導体40及び島状接地導体41は信号
導体経路36,38と同じ厚さに形成されている。基板
の全長にわたって2本の信号導体経路36,38に隣接
して設けられた帯状接地導体40と、同じく信号導体経
路36,38に隣接するが長さの縮小された島状接地導
体41とのいずれを用いるかは、信号導体経路の設計に
応じてそれぞれの長所を考慮して決めることができる。
島状接地導体41を用いるときは、信号導体経路36,
38の蛇行幅を信号導体経路の全長の中間部で調整す
る。
【0027】各信号層32の端部には信号導体経路用の
成端パッド42が多数備えられている。成端パッド42
の数及び位置付けは、遅延線組立品30のレベル数に関
連して調整されている。成端パッド42の位置は、遅延
線組立品30の一つのレベルから次のレベルまでの信号
導体経路36,38の間に望ましい電気的結合がなされ
るように設定される。成端パッド42は、隣接の接地層
44の対向面側に形成された孤立成端パッド52と結合
し、それによって次のレベルの成端パッド42と結合す
るように配列される。ここでは、各レベルの信号導体経
路36,38を直列に結合するのが望ましい。
【0028】各成端パッド42には貫通ビア43が形成
されている。貫通ビア43の孔はレーザー加工され、半
田等のろう材が充填されて基板34の反対側の成端パッ
ド42と結合する。図3は3レベルの多層組立品30を
描いているが、所望に応じてレベルを多くしたり少なく
したりすることができる。各レベルが信号層32及びそ
の上下に隣接する2つの接地層44を含む。各接地層4
4は、セラミック基板46の片面のほぼ全面を覆うよう
に面状接地導体48をメッキすることにより作製され
る。反対側の片面には多数のパターン化された帯状接地
導体50が備えられ、貫通ビア43によって面状接地導
体48と結合している。接地層44は、信号層32の両
面に積層され、帯状接地導体40と帯状接地導体50と
を互いに接触させている。
【0029】孤立成端パッド52は面状接地導体48の
左右の端に備えられ、信号導体経路36,38の入出力
端部にある成端パッド42の所定のものに対して整列し
ている。孤立成端パッド52は、接地層44の反対面に
ある孤立成端パッド52と貫通ビア43によって結合す
る。信号層32と接地層44を交互に積層する際、各信
号層32の信号導体経路36,38が直列に結合され、
帯状接地導体40,50及び面状接地導体48が各信号
層32を遮蔽するように結合される。
【0030】成端層60は図略の端子1−16を含むよ
うなパターンを有する。端子1−16は、下層の成端部
である帯状接地導体40や成端パッド42,52と対応
する。端子1,3−6,8,9,11−14,16は互
いに結合して接地に接続される。端子2,7,10,1
5は差動信号導体経路36,38及びPECL入力信号
の端部と結合する。
【0031】信号導体経路36,38上には、硬化型エ
ポキシ樹脂誘電体27が15〜25μmの厚さに設けら
れる。帯状接地導体40は被覆されないままとする。エ
ポキシ樹脂は、信号層32と接地層44を積層した後
に、帯状接地導体40、面状接地導体48、成端パッド
42及び成端パッド52を互いに接触させた状態で塗布
される。そのとき、樹脂誘電体27は、真空中で間隙を
充填するように塗布される。対になる金属化接触面は、
別々に加熱されて互いに半田付け等のロウ付けされる。
【0032】[実施例2]図4〜6は、遅延線素子20
と同様の回路を備える別の遅延線組立品70を描写す
る。遅延線組立品70の3レベルを図4に端面図として
示す。遅延線組立品70は、接地層74(図5参照)の
対を介在させて積層された多数の信号層72(図4参
照)を含んでいる。
【0033】図5及び図6を参照すると、接地層74
は、帯状接地導体76がこれに対応する信号層72の帯
状接地導体78と接触するように各信号層72のいずれ
かの側に設けられる。帯状接地導体76は、各接地層7
4を隣接の信号導体経路86,88と物理的に分離する
程度の厚さに設けられる。帯状接地導体76の大きさ
は、各接地層74の面状接地導体80と重なり、それと
電気的に結合できる程度とされる。各レベルの境界は、
隣接する2つの接地層74の面状接地導体80同士の背
中合わせ部分である。信号導体経路86,88上には、
硬化型エポキシ樹脂誘電体が15〜25μmの厚さに設
けられる。
【0034】各接地層74の孤立成端パッド82は、信
号層72の成端パッド92,94とともに、上下の信号
導体経路86,88を互いに電気的に結合させるように
配列される。貫通ビア89は帯状接地導体76を面状接
地導体80に結合させる。
【0035】図4に着目すると、実施例1の平行な信号
導体経路36,38と異なり、各信号層72は一対の蛇
行した同形の信号導体経路86,88(図示は86の
み)を備え、それらの信号導体経路はセラミック基板9
0の上下面に平面視において互いに重なり合うように形
成されている。信号導体経路86,88は、信号層72
の両端にある成端パッド92,94間に配線されてい
る。成端パッド92,94はレベル毎に接地層74の孤
立成端パッド82と整合するようにパターン化されて配
列され、その結果、信号導体経路86,88が3つの異
なるレベルで直列に結合されている。成端層96(図6
参照)は端子1−16を備えるようにパターン化された
導体表面を含んでいる。下面の面状接地導体100は下
層の接地層74の面状接地導体80と接触している。
【0036】[実施例3]図7〜9は、更に別の遅延線
組立品110を描写する。鏡像配置された信号導体経路
をもつ多数の信号層112(図7参照)が、中間の接地
層114(図8参照)に挟まれて積層されている。例と
して3レベルを有する遅延線組立品110を図9に端面
図として示す。そこには成端層116も示す。
【0037】図7に着目すると、信号層112は一対の
曲がりくねった同形の信号導体経路118,120を備
え、それら信号導体経路は信号層112の基板の一方の
表面の隣接する半分ずつの領域に各々配線されている。
帯状接地導体122,123は、信号導体経路118と
120とを分離し、その境界を定めている。信号層11
2の端部には成端パッド124,126が備えられ、遅
延線組立品110の種々のレベルで信号層112の各信
号導体経路を結合している。成端パッド124,126
は基板の反対面の成端パッド124,126と貫通ビア
127により結合している。別の貫通ビア128は帯状
接地導体122,123を基板の反対面にある面状接地
導体129と結合させている。信号導体経路118,1
20上には、硬化型エポキシ樹脂誘電体が15〜25μ
mの厚さに設けられる。
【0038】接地層114(図8参照)は、基板の一方
の表面のほぼ全体を覆う導電性の面状接地導体130を
備える。多数の孤立成端パッド132及びその中の貫通
ビア133は、基板の反対面にある孤立成端パッド13
2と結合し、種々のレベルで成端パッド124,126
及び信号導体経路118,120間の結合を容易にして
いる。帯状接地導体134も備えられ、面状接地導体1
29,130及び帯状接地導体122,123との連続
性を確実にしている。成端層116(図9参照)は、端
子1−16を備えるようにパターン化された導体表面1
36を含んでいる。下面の面状接地導体138は下層の
接地層114の面状接地導体130と接続している。
【0039】[実験例1]図10は、遅延線組立品30
(実施例1)の信号導体経路36,38を通して伝送さ
れた矩形波信号140の上昇エッジの5nsec/di
v、200mv/divでのオシロスコープトレースを
描写している。その結果、信号導体経路36,38間に
生じた僅かのクロストーク142も示されている。信号
140に本質的にノイズが無いことが、遅延線組立品3
0が望ましい同相分排除能力をもつことを例証してい
る。
【0040】図11は、信号導体経路36,38を通し
て伝送された1MHz相補矩形波信号144,146の
5nsec/div、200mv/divでのオシロス
コープトレースを描写している。基準接地レベルにおけ
る信号の交差する点における信号歪みは、実質的に起こ
らなかった。
【0041】[実験例2]図12,13は、それぞれ遅
延線組立品70(実施例2)の信号導体経路86,88
を通して伝送された比較の対象となるPECL信号のオ
シロスコープトレースを例証し、クロストーク及び信号
歪みの有無を描写している。遅延線組立品70の場合の
ほうが、遅延線組立品30の場合よりも少しクロストー
クが多いことが明らかだが、この場合も信号歪みは無か
った。しかしながら、遅延線組立品30及び70の性能
は、従来の遅延線よりも優れている。
【0042】
【発明の効果】本発明によれば、PECL回路のような
電気回路構成と適合する多くの遅延線回路を提供する。
これらの遅延線回路は、多重レベルに積層し、従来より
大きな遅延時間を達成することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る遅延線の構成を示す
回路図である。
【図2】実施例1に係る遅延線の一組立品の信号層を示
す平面図であって、その信号層はジグザグ且つ平行な信
号導体経路と周縁部を定める帯状接地導体もしくは島状
接地導体を含んでいる。
【図3】実施例1に係る多重レベル遅延線の一組立品を
分解状態で示す斜視図であって、その組立品は図2の信
号層を例示的に3つ含んでいる。
【図4】実施例2に係る遅延線の一組立品の信号層を示
す平面図であって、信号層が上下面に信号導体経路を有
し、上下面のうち一方の面の信号導体経路と帯状接地導
体が描写されている。
【図5】図4の信号層とともに用いられる接地層を示す
平面図である。
【図6】実施例2に係る多重レベル遅延線の一組立品を
分解状態で示す端面図であって、その組立品は図4の信
号層を例示的に3つ含んでいる。
【図7】実施例3に係る遅延線の一組立品の信号層を示
す平面図であって、信号層が鏡像関係にある複数の信号
導体経路と周縁部を定める帯状接地導体とを含んでい
る。
【図8】図7の信号層とともに用いられる接地層を示す
平面図である。
【図9】実施例3に係る多重レベル遅延線の一組立品を
分解状態で示す端面図であって、その組立品は図7の信
号層を例示的に3つ含んでいる。
【図10】実施例1に係る遅延線組立品に現れたクロス
トークのオシロスコープトレースの図である。
【図11】実施例1に係る遅延線組立品に現れた信号歪
みのオシロスコープトレースの図である。
【図12】実施例2に係る遅延線組立品に現れたクロス
トークのオシロスコープトレースの図である。
【図13】実施例2に係る遅延線組立品に現れた信号歪
みのオシロスコープトレースの図である。
【符号の説明】
20 遅延線素子 2,15 入力端子 7,10 出力端子 22,24 信号導体 30,70,110 遅延線組立品 32,72,112 信号層 44,74,114 接地層 34,46 基板 27 樹脂誘電体 36,38,86,88,118,120 信号導体経
路 40,50,76,78,122,123,134 帯
状接地導体 42,92,94,124,126 成端パッド 52,82,132 孤立成端パッド 48,80,129,130 面状接地導体
フロントページの続き (71)出願人 597064481 1980 Commerce Drive,N orth Mankato,Minnes ota 56003−1702,The Unit ed States of Americ a (72)発明者 マーク・ハミルトン・ブロウマン アメリカ合衆国、ミネソタ州56001、マン ケート、マーチン・サークル 117

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】a)基板上に設けられ、各々がジグザグに
    且つ互いに平行に並ぶように設けられた複数の曲がりく
    ねった部分を有し、入出力端子で成端する第一及び第二
    の信号導体と、 第一及び第二の信号導体に長寸方向に隣接して帯状に設
    けられた第一及び第二の接地導体と、 第一及び第二の信号導体を覆うように設けられた樹脂誘
    電体とを含む信号層であって、第一及び第二の信号導体
    の各々がその長さにわたって一定のインピーダンスを示
    すもの; b)上記信号層の上下にそれぞれ積層される第一、第二
    接地層であって、各々が誘電基板からなり、 この誘電基板の一主面を実質的に覆う面状の接地導体
    と、 その主面と反対側の面にあって、面状接地導体に接続さ
    れ上記第一及び第二の接地導体の一つに対面的に位置し
    接触するための第一の成端手段と、 面状接地導体から電気的に孤立して上記入出力端子に対
    面的に位置し接続するための第二の成端手段とを含み、 上記第一及び第二の信号導体が基板1枚の厚さだけ面状
    接地導体から離れるように積層されるもの;並びに c)電気信号回路を上記第一及び第二の信号導体に接続
    し、基準接地信号回路を上記第一及び第二の接地導体に
    接続するための成端手段を備える遅延線装置。
  2. 【請求項2】前記第一及び第二の信号導体の各々の幅
    が、当該第一及び第二の信号導体の間隔に等しい請求項
    1に記載の装置。
  3. 【請求項3】前記信号層、第一接地層及び第二接地層の
    積層体を複数組含み、その各組が各組の第一及び第二の
    信号導体並びに第一及び第二の接地導体を隣接する積層
    体に接続するための第三の成端手段を含む請求項1に記
    載の装置。
  4. 【請求項4】前記第一、第二及び第三の成端手段が、一
    つの基板から次の基板に互いに整列した貫通ビアをもつ
    複数の接点からなる請求項3に記載の装置。
  5. 【請求項5】前記信号層が、セラミック基板上にスパッ
    タされた第一及び第二信号導体を備え、前記第二成端手
    段に結合するその基板の反対側の面に設けられた電気的
    に共通の複数の入出力端子を含む請求項1に記載の装
    置。
  6. 【請求項6】a)基板の対向する両面に設けられた第一
    及び第二の信号導体と、 第一及び第二の信号導体の各々の両側に長寸方向に隣接
    して帯状に設けられた第一及び第二の接地導体と、 各表面にあって第一及び第二の信号導体に接続する複数
    の入出力端子と、 第一及び第二の信号導体を覆うように設けられた樹脂誘
    電体とを含む信号層であって、第一及び第二の信号導体
    の各々がその長さにわたって一定のインピーダンスを示
    すもの; b)上記信号層の上下にそれぞれ積層される第一、第二
    接地層であって、各々が誘電基板からなり、 この誘電基板の一主面を実質的に覆う面状の接地導体
    と、 その主面と反対側の面にあって、面状接地導体に接続さ
    れ上記第一及び第二の接地導体の一つに対面的に位置し
    接触するための第一の成端手段と、 面状接地導体から電気的に孤立して上記入出力端子に対
    面的に位置し接続するための第二の成端手段とを含み、 上記第一及び第二の信号導体が基板1枚の厚さだけ面状
    接地導体から離れるように積層されるもの;並びに c)電気信号回路を上記第一及び第二の信号導体に接続
    し、基準接地信号回路を上記第一及び第二の接地導体に
    接続するための成端手段を備える遅延線装置。
  7. 【請求項7】前記信号層、第一接地層及び第二接地層の
    積層体を複数組含み、その各組が各組の第一及び第二の
    信号導体及び接地導体を隣接する積層体に接続するため
    の第三の成端手段を含む請求項6に記載の装置。
  8. 【請求項8】a)基板の一表面の隣接し合う領域に設け
    られた第一及び第二の信号導体と、 それら信号導体を含む面と同一平面にあって、第一及び
    第二の信号導体の各々の両側に長寸方向に隣接して延び
    る帯状の第一及び第二の接地導体、及び第一、第二の接
    地導体の間を短寸方向に延びる第三の帯状の接地導体
    と、 各表面にあって第一及び第二の信号導体に接続する複数
    の入出力端子と、 第一及び第二の信号導体を覆うように設けられた樹脂誘
    電体とを含む信号層であって、第一及び第二の信号導体
    の各々がその長さにわたって一定のインピーダンスを示
    すもの; b)上記信号層の上下にそれぞれ積層される第一、第二
    接地層であって、各々が誘電基板からなり、 この誘電基板の一主面を実質的に覆う面状の接地導体
    と、 その主面と反対側の面にあって、面状接地導体に接続さ
    れ上記第一、第二及び第三の接地導体の一つに対面的に
    位置し接触するための第一の成端手段と、 面状接地導体から電気的に孤立して上記入出力端子に対
    面的に位置し接続するための第二の成端手段とを含み、 上記第一及び第二の信号導体が基板1枚の厚さだけ面状
    接地導体から離れるように積層されるもの;並びに c)電気信号回路を上記第一及び第二の信号導体に接続
    し、基準接地信号回路を上記第一及び第二の接地導体に
    接続するための成端手段を備える遅延線装置。
  9. 【請求項9】前記信号層、第一接地層及び第二接地層の
    積層体を複数組含み、その各組が各組の第一及び第二の
    信号導体及び接地導体を隣接する積層体に接続するため
    の第三の成端手段を含む請求項8に記載の装置。
  10. 【請求項10】a)誘電基板上に設けられ、各々が複数
    の曲がりくねった部分を有し、入出力端子で成端する第
    一及び第二の信号導体と、 第一及び第二の信号導体に長寸方向に隣接して帯状に設
    けられた第一及び第二の接地導体と、 第一及び第二の信号導体を覆うように設けられた樹脂誘
    電体とを含む信号層であって、第一及び第二の信号導体
    の各々がその長さにわたって一定のインピーダンスを示
    すもの; b)上記信号層の上下にそれぞれ積層される第一、第二
    接地層であって、各々が誘電基板からなり、 この誘電基板の一主面を実質的に覆う面状の接地導体
    と、 その主面と反対側の面にあって、面状接地導体に接続さ
    れ上記第一及び第二の接地導体の一つに対面的に位置し
    接触するための第一の成端手段と、 面状接地導体から電気的に孤立して上記第一及び第二の
    信号導体の一つに対面的に位置し接続するための第二の
    成端手段とを含み、 上記第一及び第二の信号導体が基板1枚の厚さだけ面状
    接地導体から離れるように積層されるもの;並びに c)電気信号回路を上記第一及び第二の信号導体に接続
    し、基準接地信号回路を上記第一及び第二の接地導体に
    接続するための成端手段を備える遅延線装置。
JP36700397A 1996-12-27 1997-12-24 差動遅延線 Expired - Fee Related JP3162666B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/773,434 US5815050A (en) 1996-12-27 1996-12-27 Differential delay line
US08/773,434 1996-12-27

Publications (2)

Publication Number Publication Date
JPH10224128A true JPH10224128A (ja) 1998-08-21
JP3162666B2 JP3162666B2 (ja) 2001-05-08

Family

ID=25098245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36700397A Expired - Fee Related JP3162666B2 (ja) 1996-12-27 1997-12-24 差動遅延線

Country Status (2)

Country Link
US (1) US5815050A (ja)
JP (1) JP3162666B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006088227A1 (ja) * 2005-02-16 2006-08-24 Nec Corporation 分散補償器及びそれを備えた光通信装置
WO2012140732A1 (ja) * 2011-04-12 2012-10-18 松江エルメック株式会社 超高周波差動回路

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6734757B2 (en) 2000-04-26 2004-05-11 Tektronix, Inc. Adjustable delay line phase shifter using a selectable connected conductive
US6806754B2 (en) * 2001-07-19 2004-10-19 Micron Technology, Inc. Method and circuitry for reducing duty cycle distortion in differential delay lines
US7102463B2 (en) * 2002-05-30 2006-09-05 Cytek Corporation Printed circuit board (PCB) which minimizes cross talk and reflections and method therefor
JP4351282B2 (ja) * 2004-03-09 2009-10-28 テレフオンアクチーボラゲット エル エム エリクソン(パブル) 改良された調整可能な遅延線
GB2439862A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Conditioner with coplanar conductors
US7419246B2 (en) * 2006-03-01 2008-09-02 Lexmark International, Inc. Flexible circuits, flexible circuit assemblies and assemblies for use with fluid ejection apparatuses
US7633311B2 (en) * 2008-01-08 2009-12-15 National Semiconductor Corporation PECL/LVPECL input buffer that employs positive feedback to provide input hysteresis, symmetric headroom, and high noise immunity
FR2938378B1 (fr) * 2008-11-07 2015-09-04 Commissariat Energie Atomique Ligne a retard bi-ruban differentielle coplanaires, filtre differentiel d'ordre superieur et antenne filtrante munis d'une telle ligne
TWI425890B (zh) * 2011-07-14 2014-02-01 私立中原大學 Differential sprite - like delay line structure
EP2667634B1 (en) * 2012-05-25 2015-07-08 AKG Acoustics GmbH Earphone with active suppression of ambient noise
TWI477213B (zh) * 2014-04-02 2015-03-11 中原大學 換層佈線式差模蛇形延遲線結構
CN114079136A (zh) * 2020-08-18 2022-02-22 康普技术有限责任公司 耦合器和基站天线
RU2763692C1 (ru) * 2020-11-27 2021-12-30 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Микрополосковая линия с заземленным проводником сверху, защищающая от сверхкоротких импульсов

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440573A (en) * 1964-08-19 1969-04-22 Jesse L Butler Electrical transmission line components
US3581250A (en) * 1968-04-12 1971-05-25 Technitrol Inc Delay line having non planar ground plane, each loop bracketing two runs of meandering signal line
US3670270A (en) * 1968-04-15 1972-06-13 Technitrol Inc Electrical component
JPS5894202A (ja) * 1981-11-28 1983-06-04 Mitsubishi Electric Corp マイクロ波回路
SU1170587A1 (ru) * 1982-01-06 1985-07-30 Предприятие П/Я Г-4493 Лини задержки
US4463323A (en) * 1982-08-23 1984-07-31 Woven Electronics Corporation Woven low impedance electrical transmission cable and method
US5073755A (en) * 1990-03-19 1991-12-17 Mpr Teltech Ltd. Method and apparatus for measuring the electrical properties of dielectric film in the gigahertz range
JPH0446405A (ja) * 1990-06-13 1992-02-17 Murata Mfg Co Ltd ディレイライン及びその製造方法
JP3083416B2 (ja) * 1992-11-06 2000-09-04 進工業株式会社 ディレイライン素子およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006088227A1 (ja) * 2005-02-16 2006-08-24 Nec Corporation 分散補償器及びそれを備えた光通信装置
WO2012140732A1 (ja) * 2011-04-12 2012-10-18 松江エルメック株式会社 超高周波差動回路
JP5694515B2 (ja) * 2011-04-12 2015-04-01 松江エルメック株式会社 超高周波差動回路

Also Published As

Publication number Publication date
US5815050A (en) 1998-09-29
JP3162666B2 (ja) 2001-05-08

Similar Documents

Publication Publication Date Title
JP3162666B2 (ja) 差動遅延線
US3740678A (en) Strip transmission line structures
US4313095A (en) Microwave circuit with coplanar conductor strips
US5625169A (en) Electronic parts with an electrode pattern between two dielectric substrates
US3012210A (en) Directional couplers
US8922303B2 (en) Common mode filter
US5936594A (en) Highly isolated multiple frequency band antenna
US5451818A (en) Millimeter wave ceramic package
JPH0993005A (ja) 高周波回路用電極及びこれを用いた伝送線路、共振器
US10827612B2 (en) Printed circuit board and electrical connector assembly using the same
US11277913B2 (en) Electrical connector assembly
KR20190053462A (ko) 플렉시블 케이블 및 이를 구비하는 전자 장치
JP3646532B2 (ja) 非可逆回路素子
US6677832B1 (en) Connector for differential-mode transmission line providing virtual ground
US10903178B1 (en) Isolation network for multi-way power divider/combiners
JP2944962B2 (ja) 遮蔽遅延線
JP2006042098A (ja) 高周波用配線基板
JP4788065B2 (ja) 積層型伝送線路交差チップ
JP3198252B2 (ja) 分波器及びその製造方法
US10980113B2 (en) Circuit board structure incorporated with resin-based conductive adhesive layer
US20150288341A1 (en) Passive equalizer
KR20200022738A (ko) 결합기
JP2988599B2 (ja) 配線板および高速icパッケージ
US6842631B1 (en) Reduced-layer isolated planar beamformer
US6734757B2 (en) Adjustable delay line phase shifter using a selectable connected conductive

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees