JPH1022396A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH1022396A
JPH1022396A JP8171220A JP17122096A JPH1022396A JP H1022396 A JPH1022396 A JP H1022396A JP 8171220 A JP8171220 A JP 8171220A JP 17122096 A JP17122096 A JP 17122096A JP H1022396 A JPH1022396 A JP H1022396A
Authority
JP
Japan
Prior art keywords
film
silicon
silicon nitride
boron
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8171220A
Other languages
Japanese (ja)
Inventor
Tamao Eguchi
珠生 江口
Satoshi Inaba
聡 稲葉
Atsushi Murakoshi
篤 村越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8171220A priority Critical patent/JPH1022396A/en
Publication of JPH1022396A publication Critical patent/JPH1022396A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a PMOSFET having a p-type Si gate and good MOS characteristics by suppressing the break-through diffusion phenomenon of B due to a silicon nitride film in manufacturing surface channel CMOS transistors. SOLUTION: A gate insulation film 2 is formed on the surface of an Si substrate 1, an Si film 3 is formed on this film 2, a silicon nitride film 5 is deposited on the Si film 3, B is added into a portion of the nitride film 5 deposited on a p-type gate forming region of the Si film 3, and the substrate 1 is heat treated at temps. high enough to bond B in the nitride film 5 with H.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に表面チャネル型のCMOSFET(相
補性絶縁ゲート型電界効果トランジスタ)の製造に際し
てシリコン窒化膜に起因したボロンの突き抜け拡散現象
を抑制する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a penetration diffusion phenomenon of boron caused by a silicon nitride film in manufacturing a surface channel type CMOSFET (complementary insulated gate field effect transistor). Regarding the method of suppressing.

【0002】[0002]

【従来の技術】従来、ゲート長0.5μm以下の微細構
造のMOSFETを実現する際、NチャネルMOSFE
T(NMOSFET)だけでなく、PチャネルMOSF
ET(PMOSFET)にも表面チャネル型MOSFE
Tを用いる構造が提案されている。この構造を実現する
際、PMOSFETのゲート電極をP型とするためにP
型不純物であるボロンまたはボロン化合物を上記ゲート
電極に導入する。
2. Description of the Related Art Conventionally, when realizing a MOSFET having a fine structure with a gate length of 0.5 μm or less, an N-channel MOSFE
Not only T (NMOSFET) but also P-channel MOSF
Surface channel MOSFE for ET (PMOSFET)
A structure using T has been proposed. When realizing this structure, the PMOSFET gate electrode must be
Boron or a boron compound, which is a type impurity, is introduced into the gate electrode.

【0003】図3(a)乃至(d)は、従来提案されて
いる表面チャネル型PMOSFETの製造方法の一例を
示している。まず、半導体基板30の表面にウェル領
域、素子分離絶縁膜領域31を形成した後、所定のゲー
ト絶縁膜32を形成する。その後、シリコン膜33を堆
積し、リソグラフィー工程を経て前記シリコン膜を選択
的に除去し、ゲート電極33aを形成する。
FIGS. 3A to 3D show an example of a method of manufacturing a surface channel type PMOSFET which has been conventionally proposed. First, after a well region and an element isolation insulating film region 31 are formed on the surface of a semiconductor substrate 30, a predetermined gate insulating film 32 is formed. Thereafter, a silicon film 33 is deposited, and the silicon film is selectively removed through a lithography process to form a gate electrode 33a.

【0004】次に、前記シリコン膜33aと前記素子分
離絶縁膜31をマスクとしてN型不純物、P型不純物を
それぞれリソグラフィー工程を経てドーピングし、ソー
ス・ドレインとして使用する浅い拡散層36を形成す
る。
Next, using the silicon film 33a and the element isolation insulating film 31 as masks, an N-type impurity and a P-type impurity are respectively doped through a lithography process to form a shallow diffusion layer 36 used as a source / drain.

【0005】その後、例えばアンモニアとジクロルシラ
ンの混合ガスを用いた減圧CVD(化学気相成長)法に
よりシリコン窒化膜35を堆積し、異方性エッチングを
行なってゲート側壁35aを形成する。
Thereafter, a silicon nitride film 35 is deposited by a low pressure CVD (chemical vapor deposition) method using, for example, a mixed gas of ammonia and dichlorosilane, and anisotropic etching is performed to form a gate sidewall 35a.

【0006】その後、リソグラフィー工程を用いて、N
MOSFETとなる領域にはN型不純物を、PMOSF
ETとなる領域にはP型不純物をそれぞれイオン注入法
を用いて導入することにより、ゲート電極、ソース・ド
レイン領域37に不純物を同時にドーピングし、熱処理
を施して不純物を活性化する。
[0006] Then, using a lithography process, N
An N-type impurity is added to a region to be a MOSFET,
By implanting a P-type impurity into the ET region by ion implantation, the gate electrode and the source / drain region 37 are simultaneously doped with the impurity and heat-treated to activate the impurity.

【0007】その後、基板およびゲートシリコン膜上の
酸化膜を除去した後、ゲート上と拡散層領域に自己整合
的に高融点金属シリサイドを形成させる工程、いわゆる
サリサイド工程を行い、層間膜堆積、配線工程を行って
半導体素子を形成する。
After removing the oxide film on the substrate and the gate silicon film, a so-called salicide process for forming a refractory metal silicide on the gate and the diffusion layer region in a self-aligned manner is performed. A process is performed to form a semiconductor element.

【0008】ところで、前記したようにジクロルシラン
とアンモニアガスを減圧下で混合してシリコン窒化膜3
5を成膜する際、多量の水素が発生し、シリコン窒化膜
35中に水素が取り込まれる。
By the way, as described above, dichlorosilane and ammonia gas are mixed under reduced pressure to form a silicon nitride film 3.
When the film 5 is formed, a large amount of hydrogen is generated, and hydrogen is taken into the silicon nitride film 35.

【0009】図4は、H2 によるボロン拡散増速特性を
示している。即ち、シリコン膜33a下のシリコン酸化
膜32の膜厚Tox=10nm、ドープしたボロンのドー
ズ量=5×1015cm-2、60分間のアニールの条件に
おいて、H2 を例えば10%含むフォーミングガス(F
G)あるいはN2 ガス中でアニール温度をパラメータと
してシリコン酸化膜32下のシリコン基板30中のボロ
ンプロファイルを示している。図4から、水素はシリコ
ン酸化膜中のボロンの拡散が速くなることが分かる。
FIG. 4 shows the boron diffusion acceleration characteristic by H 2 . That is, under the conditions of the thickness Tox of the silicon oxide film 32 under the silicon film 33a = 10 nm, the dose amount of doped boron = 5 × 10 15 cm −2 , and the annealing for 60 minutes, a forming gas containing, for example, 10% of H 2. (F
G) shows the boron profile in the silicon substrate 30 under the silicon oxide film 32 with the annealing temperature as a parameter in N 2 gas. FIG. 4 shows that hydrogen accelerates the diffusion of boron in the silicon oxide film.

【0010】図5は、シリコン窒化膜35によるボロン
拡散増速特性を示している。即ち、シリコン膜上にLP
CVD法によるシリコン窒化膜を設けた場合、シリコン
膜上にキャップ絶縁膜を設けなかった場合、シリコン膜
上にCVD法によるシリコン酸化膜を設けた場合につい
て、シリコン膜下のシリコン酸化膜の膜厚Tox=10n
m、ドープしたボロンのドーズ量=5×1015cm-2
900℃、60分間のアニールの条件におけるシリコン
酸化膜下のシリコン基板中のボロンプロファイルを示し
ている。図5から、シリコン膜上にLPCVD法による
シリコン窒化膜を設けた場合にはボロンの拡散が速くな
ることが分かる。
FIG. 5 shows the boron diffusion acceleration characteristic of the silicon nitride film 35. That is, LP on the silicon film
When a silicon nitride film is provided by a CVD method, when a cap insulating film is not provided on a silicon film, and when a silicon oxide film is provided on a silicon film by a CVD method, the thickness of a silicon oxide film below a silicon film Tox = 10n
m, dose of doped boron = 5 × 10 15 cm −2 ,
7 shows a boron profile in a silicon substrate under a silicon oxide film under the conditions of annealing at 900 ° C. for 60 minutes. FIG. 5 shows that when a silicon nitride film is formed on the silicon film by the LPCVD method, the diffusion of boron becomes faster.

【0011】従って、前記ゲート電極用のシリコン膜3
3a中にP型不純物として導入されたボロンがゲートシ
リコン酸化膜界面に達した場合、ボロンがゲート酸化膜
32を通ってチャネル領域に拡散する、いわゆる「ボロ
ンの突き抜け拡散現象」が起こる。
Therefore, the silicon film 3 for the gate electrode
When boron introduced as a P-type impurity in 3a reaches the gate silicon oxide film interface, a so-called "boron penetration diffusion phenomenon" occurs in which boron diffuses through the gate oxide film 32 into the channel region.

【0012】上記したボロンの突き抜け拡散が起こる
と、MOSFETの閾値が変動したり、カットオフ特性
が悪くなるなどの弊害が生じる。また、ゲート酸化膜3
2中にボロンが高濃度に存在すると、信頼性が悪くなる
という報告もある。
[0012] When the above-described boron penetration diffusion occurs, adverse effects such as fluctuation of the threshold value of the MOSFET and deterioration of the cut-off characteristic are caused. Also, the gate oxide film 3
There is also a report that if boron is present in a high concentration in 2, the reliability is deteriorated.

【0013】上述のように、P型シリコン膜上にシリコ
ン窒化膜35を堆積した後に熱工程を経ると、前記ボロ
ンの突き抜け拡散現象が容易に起こってしまうので、熱
工程に制約が生じる。
As described above, if the thermal process is performed after the silicon nitride film 35 is deposited on the P-type silicon film, the phenomenon of the boron penetration and diffusion easily occurs, so that the thermal process is restricted.

【0014】また、シリコン窒化膜が成膜された後にボ
ロンがシリコン膜中にドーピングされたとしても、その
後の熱工程でボロンが容易に突き抜け拡散を起こすこと
も知られている。
It is also known that even if boron is doped into a silicon film after a silicon nitride film is formed, boron easily penetrates and diffuses in a subsequent thermal process.

【0015】この突き抜け拡散現象は、オキシナイトラ
イド膜をゲート絶縁膜とした場合に抑制され、窒素濃度
が多い程、突き抜け拡散が起こりにくいことが知られて
いるが、導入する窒素を増やそうとすると窒化のための
熱工程が長くなり、チャネルプロファイルを変えてしま
うなどの弊害が生じる。
It is known that this penetration diffusion phenomenon is suppressed when the oxynitride film is used as a gate insulating film, and it is known that penetration diffusion is less likely to occur as the nitrogen concentration is higher. The heat process for nitriding becomes longer, causing adverse effects such as changing the channel profile.

【0016】また、シリコン窒化膜を成膜する際に発生
した水素を脱離させる方法として、高温熱処理を行うこ
とが考えられるが、高温熱工程でシリコン膜中に導入し
たボロンが突き抜け拡散を起こしてしまう
As a method for desorbing hydrogen generated during the formation of the silicon nitride film, a high-temperature heat treatment may be performed. However, boron introduced into the silicon film in the high-temperature heat process causes penetration and diffusion. Would

【0017】[0017]

【発明が解決しようとする課題】上記したように従来の
半導体装置の製造方法は、表面チャネル型のCMOSF
ETの製造に際してシリコン窒化膜に起因したボロンの
突き抜け拡散現象が起こり、MOSFETの閾値が変動
したり、カットオフ特性が悪くなるなどの弊害が生じる
という問題があった。また、ゲート酸化膜中にボロンが
高濃度に存在すると信頼性が悪くなるという問題があっ
た。
As described above, the conventional method of manufacturing a semiconductor device uses a surface channel type CMOSF.
In the manufacture of ET, there is a problem in that a boron penetration diffusion phenomenon caused by the silicon nitride film occurs, causing problems such as a change in the threshold value of the MOSFET and a deterioration in cutoff characteristics. In addition, there is a problem that reliability is deteriorated when boron is present in a high concentration in the gate oxide film.

【0018】本発明は上記の問題点を解決すべくなされ
たもので、表面チャネル型のCMOSFETの製造に際
してシリコン窒化膜に起因したボロンの突き抜け拡散現
象を抑制し、良好なMOS特性を有するP型シリコンゲ
ートを有するPMOSFETを実現し得る半導体装置の
製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. In manufacturing a surface-channel type CMOSFET, the present invention suppresses the penetration diffusion phenomenon of boron caused by a silicon nitride film and provides a P-type semiconductor device having excellent MOS characteristics. It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of realizing a PMOSFET having a silicon gate.

【0019】[0019]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板表面にゲート絶縁膜を形成する工
程と、前記ゲート絶縁膜上にシリコン膜を形成する工程
と、前記シリコン膜上にシリコン窒化膜を堆積する工程
と、前記シリコン窒化膜のうち、少なくとも前記シリコ
ン膜のP型ゲート形成予定領域上に堆積されたシリコン
窒化膜中にボロンを添加する工程と、前記半導体基板を
前記シリコン窒化膜中のボロンと水素とが結合する温度
で熱処理を行う工程とを具備することを特徴とする。
According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming a gate insulating film on a surface of a semiconductor substrate; forming a silicon film on the gate insulating film; Depositing a silicon nitride film on the silicon substrate; adding boron to at least a silicon nitride film of the silicon nitride film deposited on a P-type gate formation planned region of the silicon film; Performing a heat treatment at a temperature at which boron and hydrogen in the silicon nitride film are bonded to each other.

【0020】また、本発明の半導体装置の製造方法は、
半導体基板表面にゲート絶縁膜を形成する工程と、前記
ゲート絶縁膜上にシリコン膜を形成する工程と、前記シ
リコン膜を選択的に除去してゲート電極を形成する工程
と、前記シリコン膜上にゲート側壁形成用のシリコン窒
化膜を堆積する工程と、前記シリコン窒化膜中にボロン
を添加する工程と、前記半導体基板を前記シリコン窒化
膜中のボロンと水素とが結合する温度で熱処理を行う工
程とを具備することを特徴とする。
Further, a method of manufacturing a semiconductor device according to the present invention
Forming a gate insulating film on the surface of the semiconductor substrate, forming a silicon film on the gate insulating film, selectively removing the silicon film to form a gate electrode; Depositing a silicon nitride film for forming a gate sidewall, adding boron to the silicon nitride film, and performing a heat treatment on the semiconductor substrate at a temperature at which boron and hydrogen in the silicon nitride film are bonded. And characterized in that:

【0021】また、本発明の半導体装置の製造方法は、
シリコン基板表面にゲート絶縁膜を形成する工程と、前
記ゲート絶縁膜上にシリコン膜を形成する工程と、前記
シリコン膜を選択的に除去してゲート電極を形成する工
程と、前記シリコン膜上にゲート側壁形成用のシリコン
窒化膜を堆積する工程と、前記シリコン膜を異方性エッ
チングにより加工してゲート側壁を形成する工程と、前
記シリコン窒化膜中と前記シリコン基板中に同時にボロ
ンを添加する工程と、前記シリコン基板を前記シリコン
窒化膜中のボロンと水素とが結合する温度で熱処理を行
う工程とを具備することを特徴とする。
Further, the method of manufacturing a semiconductor device according to the present invention
Forming a gate insulating film on the surface of the silicon substrate, forming a silicon film on the gate insulating film, forming a gate electrode by selectively removing the silicon film, Depositing a silicon nitride film for forming a gate sidewall, forming the gate sidewall by processing the silicon film by anisotropic etching, and adding boron simultaneously in the silicon nitride film and the silicon substrate. And a step of subjecting the silicon substrate to a heat treatment at a temperature at which boron and hydrogen in the silicon nitride film are combined.

【0022】また、本発明の半導体装置の製造方法は、
半導体基板表面にゲート絶縁膜を形成する工程と、前記
ゲート絶縁膜上にシリコン膜を形成する工程と、前記シ
リコン膜上にシリコン窒化膜を堆積する工程と、前記シ
リコン窒化膜のうち、少なくとも前記シリコン膜のP型
ゲート形成予定領域上に堆積されたシリコン窒化膜中に
窒素を添加する工程と、前記半導体基板を前記シリコン
窒化膜中の窒素と水素とが結合する温度で熱処理を行う
工程とを具備することを特徴とする。
Further, a method of manufacturing a semiconductor device according to the present invention
Forming a gate insulating film on the surface of the semiconductor substrate; forming a silicon film on the gate insulating film; depositing a silicon nitride film on the silicon film; A step of adding nitrogen to a silicon nitride film deposited on a region where a P-type gate is to be formed in the silicon film; and a step of performing a heat treatment on the semiconductor substrate at a temperature at which nitrogen and hydrogen in the silicon nitride film are combined. It is characterized by having.

【0023】[0023]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図1(a)乃至(d)は、
本発明の半導体装置の製造方法に係る第1の実施の形態
を示している。
Embodiments of the present invention will be described below in detail with reference to the drawings. 1 (a) to 1 (d)
1 shows a first embodiment according to a method for manufacturing a semiconductor device of the present invention.

【0024】第1の実施の形態に係る半導体装置の製造
方法は、半導体基板表面にゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜上にシリコン膜を形成する工程
と、前記シリコン膜を選択的に除去してゲート電極を形
成する工程と、前記シリコン膜上にゲート側壁形成用の
シリコン窒化膜を堆積する工程と、前記シリコン窒化膜
中にボロンを添加する工程と、前記半導体基板を前記シ
リコン窒化膜中のボロンと水素とが結合する温度で熱処
理を行う工程とを具備することを特徴とする。
In the method of manufacturing a semiconductor device according to the first embodiment, a step of forming a gate insulating film on a surface of a semiconductor substrate, a step of forming a silicon film on the gate insulating film, and selecting the silicon film Removing the gate electrode, forming a silicon nitride film for forming a gate sidewall on the silicon film, adding boron into the silicon nitride film, and removing the semiconductor substrate. Performing a heat treatment at a temperature at which boron and hydrogen in the silicon nitride film are bonded to each other.

【0025】(実施例1)まず、図1(a)に示すよう
に、P型半導体基板1上にLOCOS(選択酸化)法に
より素子分離絶縁膜4を形成し、P型半導体基板上に熱
酸化法により厚さ6nmのゲート絶縁膜2を形成する。
この後、シリコン膜3を200nm堆積する。
(Embodiment 1) First, as shown in FIG. 1A, an element isolation insulating film 4 is formed on a P-type semiconductor substrate 1 by LOCOS (selective oxidation) method. A 6-nm-thick gate insulating film 2 is formed by an oxidation method.
Thereafter, a silicon film 3 is deposited to a thickness of 200 nm.

【0026】次に、図1(b)に示すように、リソグラ
フィー工程を経てゲート電極3aを加工し、さらにリソ
グラフィー工程を経て、NMOS領域、PMOS領域に
それぞれAs+ 、BF2 + を導入し、浅いソース・ドレ
イン拡散層6を得る。
Next, as shown in FIG. 1 (b), processing the gate electrode 3a through the lithography process, further through the lithography process, As + NMOS region, a PMOS region, respectively, by introducing BF 2 +, A shallow source / drain diffusion layer 6 is obtained.

【0027】次に、図1(c)に示すように、アンモニ
アガスとジクロルシランガスを混合させたLP(減圧)
CVD法を用いてゲート側壁用のシリコン窒化膜5を1
00nm堆積させる。
Next, as shown in FIG. 1C, an LP (reduced pressure) obtained by mixing ammonia gas and dichlorosilane gas is used.
The silicon nitride film 5 for the gate side wall is
Deposit 00 nm.

【0028】この後、イオン注入法を用いて、ボロンB
+ を加速電圧15keV、ドーズ量1×1015(atoms/
cm3 )でドーピングし、650℃の窒素雰囲気中で60
分間の熱処理を行う。なお、シリコン窒化膜5中に取り
込まれた水素をボロンと結合させて脱離させるには、熱
処理を600℃以上で行うのが効率がよい。
Thereafter, boron B is ion-implanted.
+ At an acceleration voltage of 15 keV and a dose of 1 × 10 15 (atoms /
cm 3 ) and doping in a nitrogen atmosphere at 650 ° C.
Heat treatment for a minute. In order to combine hydrogen desorbed in the silicon nitride film 5 with boron and desorb it, it is efficient to perform heat treatment at 600 ° C. or higher.

【0029】次に、図1(d)に示すように、異方性エ
ッチング技術を用いて、シリコン窒化膜5を加工し、ゲ
ート側壁5aを形成する。この後、ソース・ドレイン領
域7とゲート電極3a(シリコン膜)に不純物をドープ
した後、不純物活性化のために850℃の窒素雰囲気中
で60分間のアニール処理を行う。なお、高温熱工程で
はシリコン窒化膜5中に導入されたボロンの突き抜け拡
散を起こしてしまうので、これを防止するためには80
0℃以下の低温での熱工程が望ましい。
Next, as shown in FIG. 1D, the silicon nitride film 5 is processed using an anisotropic etching technique to form a gate side wall 5a. Then, after doping the source / drain region 7 and the gate electrode 3a (silicon film) with impurities, annealing is performed for 60 minutes in a nitrogen atmosphere at 850 ° C. to activate the impurities. In the high-temperature heating step, the boron introduced into the silicon nitride film 5 causes penetration and diffusion.
A thermal process at a low temperature of 0 ° C. or less is desirable.

【0030】この後、通常の自己整合型シリサイド化工
程、層間膜堆積、メタライゼーション工程を行うことに
より、半導体素子を形成する。即ち、上記実施例1で
は、P型不純物を添加したシリコン膜3a上にシリコン
窒化膜5を堆積させ、前記シリコン窒化膜5中にボロン
を導入し、前記シリコン基板1を低温で熱処理する。
Thereafter, a normal self-aligned silicidation process, interlayer film deposition, and metallization process are performed to form a semiconductor device. That is, in the first embodiment, the silicon nitride film 5 is deposited on the silicon film 3a to which the P-type impurity is added, boron is introduced into the silicon nitride film 5, and the silicon substrate 1 is heat-treated at a low temperature.

【0031】この際、シリコン窒化膜5中に導入された
ボロンは、水素と化合物、例えばB26 などを形成し
易い。従って、シリコン窒化膜5の成膜時に含有される
水素を、低温の熱処理低温で、かつ、シリコン窒化膜5
の膜質変化を伴わずに取り除くことができる。
At this time, boron introduced into the silicon nitride film 5 easily forms a compound with hydrogen, such as B 2 H 6 . Therefore, hydrogen contained at the time of forming the silicon nitride film 5 is removed by a low-temperature heat treatment at a low temperature and at a low temperature.
Can be removed without a change in film quality.

【0032】図2(a)乃至(d)は、本発明の半導体
装置の製造方法に係る第2の実施の形態を示している。
第2の実施の形態に係る半導体装置の製造方法は、半導
体基板表面にゲート絶縁膜を形成する工程と、前記ゲー
ト絶縁膜上にゲートキャップ絶縁膜用のシリコン膜を形
成する工程と、前記シリコン膜上にゲートキャップ膜用
のシリコン窒化膜を堆積する工程と、前記シリコン窒化
膜のうち、少なくとも前記シリコン膜のP型ゲート形成
予定領域上に堆積されたシリコン窒化膜中にボロンを添
加する工程と、前記半導体基板を前記シリコン窒化膜中
のボロンと水素とが結合する温度で熱処理を行う工程と
を具備する。
FIGS. 2A to 2D show a second embodiment of the method for manufacturing a semiconductor device according to the present invention.
The method of manufacturing a semiconductor device according to the second embodiment includes a step of forming a gate insulating film on a surface of a semiconductor substrate; a step of forming a silicon film for a gate cap insulating film on the gate insulating film; Depositing a silicon nitride film for a gate cap film on the film, and adding boron to at least a silicon nitride film of the silicon nitride film deposited on a P-type gate formation planned region of the silicon film And heat treating the semiconductor substrate at a temperature at which boron and hydrogen in the silicon nitride film are combined.

【0033】(実施例2)まず、図2(a)に示すよう
に、P型半導体基板1上にLOCOS法により素子分離
絶縁膜4を形成し、P型半導体基板1上に熱酸化法によ
り厚さ6nmのゲート絶縁膜2を形成する。
(Embodiment 2) First, as shown in FIG. 2A, an element isolation insulating film 4 is formed on a P-type semiconductor substrate 1 by a LOCOS method, and is formed on a P-type semiconductor substrate 1 by a thermal oxidation method. A gate insulating film 2 having a thickness of 6 nm is formed.

【0034】この後、シリコン膜3を200nm堆積
し、さらに、リソグラフィー技術とイオン注入技術を用
いて、NMOS領域となるシリコン膜にはP+ (リ
ン)、PMOS領域となるシリコン膜にはB+ (ボロ
ン)を導入する。
Thereafter, a silicon film 3 is deposited to a thickness of 200 nm, and further, using lithography and ion implantation techniques, P + (phosphorus) is applied to the silicon film to be the NMOS region and B + to the silicon film to be the PMOS region. (Boron) is introduced.

【0035】この後、基板上全面に金属シリサイド(例
えばタングステンシリサイド)21を堆積させ、さら
に、前記実施例1と同様に減圧CVD法を用いて、ゲー
トキャップ用のシリコン窒化膜5を100nm堆積させ
る。
Thereafter, a metal silicide (for example, tungsten silicide) 21 is deposited on the entire surface of the substrate, and a silicon nitride film 5 for gate cap is deposited to a thickness of 100 nm by using a low pressure CVD method as in the first embodiment. .

【0036】この後、イオン注入法を用いて、ボロンB
+ を加速電圧15keV、ドーズ量1×1015(atoms/
cm3 )でドーピングし、650℃の窒素雰囲気中で60
分間の熱処理を行う。なお、シリコン窒化膜5中に取り
込まれた水素をボロンと結合させて脱離させるには、熱
処理を600℃以上で行うのが効率がよい。
Thereafter, boron B is ion-implanted.
+ At an acceleration voltage of 15 keV and a dose of 1 × 10 15 (atoms /
cm 3 ) and doping in a nitrogen atmosphere at 650 ° C.
Heat treatment for a minute. In order to combine hydrogen desorbed in the silicon nitride film 5 with boron and desorb it, it is efficient to perform heat treatment at 600 ° C. or higher.

【0037】次に、図2(b)に示すように、リソグラ
フィー工程およびRIE(反応性イオンエッチング)法
により、シリコン窒化膜5、タングステンシリサイド
4、シリコン膜3に対する異方性エッチングを行うこと
により、ゲートキャップ5a、ゲート電極4a、3aを
加工する。
Next, as shown in FIG. 2B, the silicon nitride film 5, tungsten silicide 4, and silicon film 3 are anisotropically etched by a lithography process and RIE (reactive ion etching). The gate cap 5a and the gate electrodes 4a and 3a are processed.

【0038】さらに、リソグラフィーとイオン注入技術
を用いて、NMOS拡散層領域、PMOS拡散層領域に
それぞれAs+ 、BF2 + を導入し、浅いソース・ドレ
イン拡散層6を得る。
Further, As + and BF 2 + are introduced into the NMOS diffusion layer region and the PMOS diffusion layer region by using lithography and ion implantation techniques, thereby obtaining shallow source / drain diffusion layers 6.

【0039】次に、図2(c)に示すように、LPCV
D法を用いてゲート側壁用のシリコン窒化膜8を100
nm堆積させる。次に、図2(d)に示すように、異方
性エッチング技術を用いて、シリコン窒化膜8を加工
し、ゲート側壁8aを形成する。この後、ソース・ドレ
イン領域7に不純物をドープした後、不純物活性化のた
めに850℃の窒素雰囲気中で60分間のアニール処理
を行う。なお、高温熱工程ではシリコン窒化膜5中に導
入されたボロンの突き抜け拡散を起こしてしまうので、
これを防止するためには800℃以下の低温での熱工程
が望ましい。
Next, as shown in FIG.
The silicon nitride film 8 for the gate side wall is
nm. Next, as shown in FIG. 2D, the silicon nitride film 8 is processed using an anisotropic etching technique to form a gate sidewall 8a. Then, after doping the source / drain region 7 with an impurity, annealing is performed for 60 minutes in a nitrogen atmosphere at 850 ° C. to activate the impurity. In the high-temperature heating step, boron introduced into the silicon nitride film 5 causes penetration and diffusion.
In order to prevent this, a heating step at a low temperature of 800 ° C. or less is desirable.

【0040】この後、通常の自己整合型シリサイド化工
程、層間膜堆積、メタライゼーション工程を行うことに
より、半導体素子を形成する。即ち、上記実施例2にお
いても、シリコン窒化膜5の成膜時に含有される水素
を、低温の熱処理低温で、かつ、シリコン窒化膜5の膜
質変化を伴わずに取り除くことができる。
Thereafter, a semiconductor element is formed by performing a normal self-aligned silicidation process, interlayer film deposition, and metallization process. That is, also in the second embodiment, the hydrogen contained during the formation of the silicon nitride film 5 can be removed at a low heat treatment temperature and low temperature without changing the film quality of the silicon nitride film 5.

【0041】なお、前記各実施例において、次に述べる
ような変形実施が可能である。前記シリコン膜は、非晶
質シリコン膜であってもよいし、多結晶シリコン膜でも
よく、また、積層膜でもよいし、単層膜でもよく、さら
に、不純物がドープしてあってもノンドープシリコン膜
でもよい。
In each of the above embodiments, the following modifications can be made. The silicon film may be an amorphous silicon film, a polycrystalline silicon film, a stacked film, a single-layer film, and even if impurities are doped, non-doped silicon. It may be a membrane.

【0042】また、前記シリコン膜は、リソグラフィー
工程を経てNMOS領域、PMOS領域のそれぞれにイ
オン注入法もしくは固相拡散もしくは気相拡散もしくは
インシチュドープ技術によるドーピングを行ったもので
もよい。
Further, the silicon film may be obtained by performing doping by ion implantation, solid phase diffusion, vapor phase diffusion, or in-situ doping technique on each of the NMOS region and the PMOS region through a lithography process.

【0043】また、前記各実施例においては、MOSト
ランジスタのドレイン構造としてLDD(lightly dope
d drain )構造を用いたが、GDD(gradual diffused
drain)構造でも、シングルドレイン構造であっても良
い。
Also, in each of the above embodiments, the lightly dope LDD (Lightly Dope) is used as the drain structure of the MOS transistor.
d drain) structure, but GDD (gradual diffused)
drain) structure or a single drain structure.

【0044】また、前記各実施例においては、自己整合
型シリサイド工程を用いたが、シリサイド張り付けを行
わなくてもよい。また、前記各実施例においては、P型
不純物としてボロンを用いたが、ボロンフロライド、ボ
ロンクロライドなどのボロン化合物でもよい。
In each of the above embodiments, the self-aligned silicide process is used, but the silicide bonding need not be performed. Further, in each of the above embodiments, boron is used as the P-type impurity, but a boron compound such as boron fluoride or boron chloride may be used.

【0045】また、前記各実施例においては、ゲートシ
リコン膜上に形成する高融点金属としてタングステンシ
リサイドを用いたが、Co,Ni,Mo,Zr,Hf,Ta,Pd,Pt のシリ
サイドでもよく、これらの金属そのものでもよい。
In each of the above embodiments, tungsten silicide was used as the refractory metal formed on the gate silicon film. However, Co, Ni, Mo, Zr, Hf, Ta, Pd, or Pt silicide may be used. These metals themselves may be used.

【0046】また、前記各実施例においては、素子分離
構造を実現するためにLOCOS法を用いたが、埋め込
み素子分離技術を用いてもよい。また、前記各実施例に
おいては、シリコン膜中にドーピングするボロンはシリ
コン窒化膜を堆積前にドーピングしているが、シリコン
窒化膜堆積後でもよい。
In each of the above embodiments, the LOCOS method is used to realize the element isolation structure. However, an embedded element isolation technique may be used. In each of the above embodiments, the boron doped in the silicon film is doped before the silicon nitride film is deposited, but may be doped after the silicon nitride film is deposited.

【0047】また、前記各実施例においては、水素脱離
を助ける元素としてボロンを用いたが、ボロンの代わり
に窒素を用いてもよい。上記のようにシリコン窒化膜中
にボロンを導入しても、ボロンのシリコン窒化膜中の拡
散係数は極めて小さいので、導入したボロンが下層のシ
リコン膜に拡散して、N型シリコンゲート中の性能を劣
化させることはない。
In each of the above embodiments, boron is used as an element for assisting hydrogen elimination, but nitrogen may be used instead of boron. Even if boron is introduced into the silicon nitride film as described above, since the diffusion coefficient of boron in the silicon nitride film is extremely small, the introduced boron diffuses into the underlying silicon film, and the performance in the N-type silicon gate is reduced. Does not deteriorate.

【0048】本発明によれば、ボロンの突き抜け拡散現
象を増速させる要因である水素を有効的にとり除くこと
が可能となり、ボロンの突き抜け拡散が抑えられ、閾値
変動のなく、カットオフ特性が良好で、ゲート絶縁膜の
信頼性が高いMOSFETを形成することが可能となる。表面
チャネル型pMOSにおける不純物の拡散がもたらす悪影響
を排除し、表面チャネル型のCMOSを容易に形成すること
が出来る。表面チャネル型CMOSは、MOS トランジスタの
微細化、高性能化、高集積化を容易にする。
According to the present invention, it is possible to effectively remove hydrogen, which is a factor of increasing the penetration and diffusion phenomenon of boron, to suppress the penetration and diffusion of boron, to have no threshold fluctuation, and to have good cutoff characteristics. Thus, it is possible to form a MOSFET having a highly reliable gate insulating film. The adverse effect caused by the diffusion of impurities in the surface channel type pMOS is eliminated, and the surface channel type CMOS can be easily formed. Surface channel CMOS facilitates miniaturization, high performance, and high integration of MOS transistors.

【0049】[0049]

【発明の効果】上述したように本発明によれば、表面チ
ャネル型のCMOSトランジスタの製造に際してシリコ
ン窒化膜に起因したボロンの突き抜け拡散現象を抑制
し、良好なMOS特性を有するP型シリコンゲートを有
するPMOSFETを実現し得る半導体装置の製造方法
を提供することができる。
As described above, according to the present invention, when manufacturing a surface channel type CMOS transistor, the penetration diffusion phenomenon of boron caused by the silicon nitride film is suppressed, and a P-type silicon gate having good MOS characteristics is provided. A method of manufacturing a semiconductor device capable of realizing a PMOSFET having the same can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の製造方法の第1の実施の
形態に係る主要工程における基板を示す断面図。
FIG. 1 is a sectional view showing a substrate in a main step according to a first embodiment of a method of manufacturing a semiconductor device of the present invention.

【図2】本発明の半導体装置の製造方法の第2の実施の
形態に係る主要工程における基板を示す断面図。
FIG. 2 is a cross-sectional view showing a substrate in a main step according to a second embodiment of the method of manufacturing a semiconductor device of the present invention.

【図3】従来の表面チャネル型CMOSFETの製造方
法の主要工程における基板を示す断面図。
FIG. 3 is a cross-sectional view showing a substrate in a main step of a conventional method of manufacturing a surface channel CMOSFET.

【図4】H2 によるボロン拡散増速特性を示す図。FIG. 4 is a view showing a boron diffusion acceleration characteristic by H 2 .

【図5】シリコン窒化膜によるボロン拡散増速特性を示
す図。
FIG. 5 is a view showing a boron diffusion acceleration characteristic by a silicon nitride film.

【符号の説明】[Explanation of symbols]

1…シリコン基板、 2…ゲート絶縁膜、 3…シリコン膜、 4…素子分離領域、 5…シリコン窒化膜、 6…ソース・ドレイン拡散層。 7…ソース・ドレイン領域、 8…シリコン窒化膜、 21…タングステンシリサイド。 DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Gate insulating film, 3 ... Silicon film, 4 ... Element isolation region, 5 ... Silicon nitride film, 6 ... Source / drain diffusion layer 7: source / drain region, 8: silicon nitride film, 21: tungsten silicide.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板表面にゲート絶縁膜を形成す
る工程と、 前記ゲート絶縁膜上にシリコン膜を形成する工程と、 前記シリコン膜上にシリコン窒化膜を堆積する工程と、 前記シリコン窒化膜のうち、少なくとも前記シリコン膜
のP型ゲート形成予定領域上に堆積されたシリコン窒化
膜中にボロンまたはボロン化合物を添加する工程と、 前記半導体基板を前記シリコン窒化膜中のボロンまたは
ボロン化合物と水素とが結合する温度で熱処理を行う工
程とを具備することを特徴とする半導体装置の製造方
法。
A step of forming a gate insulating film on a surface of a semiconductor substrate; a step of forming a silicon film on the gate insulating film; a step of depositing a silicon nitride film on the silicon film; Of adding boron or a boron compound to at least a silicon nitride film deposited on a region where a P-type gate is to be formed in the silicon film; and removing the semiconductor substrate from boron or a boron compound in the silicon nitride film and hydrogen. Performing a heat treatment at a temperature at which the semiconductor device is combined with the semiconductor device.
【請求項2】 前記ゲート絶縁膜上にシリコン膜を形成
する工程と前記シリコン膜上にシリコン窒化膜を堆積す
る工程との間で、前記シリコン膜上に高融点金属膜を堆
積する工程をさらに具備することを特徴とする請求項1
記載の半導体装置の製造方法。
2. The method according to claim 1, further comprising, between the step of forming a silicon film on the gate insulating film and the step of depositing a silicon nitride film on the silicon film, a step of depositing a refractory metal film on the silicon film. 2. The method according to claim 1, further comprising:
The manufacturing method of the semiconductor device described in the above.
【請求項3】 前記熱処理を行う工程は、前記シリコン
窒化膜中のボロンまたはボロン化合物と水素とが結合す
る温度以上であって前記シリコン窒化膜中の水素による
ボロンまたはボロン化合物の拡散増速が生じない温度以
下で熱処理を行うことを特徴とする請求項1または2記
載の半導体装置の製造方法。
3. The step of performing the heat treatment is performed at a temperature equal to or higher than a temperature at which boron or a boron compound in the silicon nitride film is combined with hydrogen, and the diffusion of boron or the boron compound by the hydrogen in the silicon nitride film is accelerated. 3. The method for manufacturing a semiconductor device according to claim 1, wherein the heat treatment is performed at a temperature lower than the temperature at which the heat treatment does not occur.
【請求項4】 前記熱処理を行う工程は、800 ℃以下で
熱処理を行うことを特徴とする請求項請求項1乃至3の
いずれか1項に記載の半導体装置の製造方法。
4. The method according to claim 1, wherein the heat treatment is performed at a temperature of 800 ° C. or less.
【請求項5】 前記熱処理を行う工程は、600 ℃以上で
熱処理を行うことを特徴とする請求項1乃至4のいずれ
か1項に記載の半導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 1, wherein the heat treatment is performed at a temperature of 600 ° C. or higher.
【請求項6】 前記ゲート絶縁膜上にシリコン膜を形成
する工程と前記シリコン膜上にシリコン窒化膜を堆積す
る工程との間で、前記シリコン膜中にボロンまたはボロ
ン化合物を添加する工程をさらに具備することを特徴と
する請求項1乃至5のいずれか1項に記載の半導体装置
の製造方法。
6. The method according to claim 6, further comprising the step of adding boron or a boron compound to the silicon film between the step of forming a silicon film on the gate insulating film and the step of depositing a silicon nitride film on the silicon film. The method of manufacturing a semiconductor device according to claim 1, further comprising:
【請求項7】 前記シリコン窒化膜中にボロンまたはボ
ロン化合物を添加する工程と同時に前記シリコン膜中に
ボロンまたはボロン化合物を添加することを特徴とする
請求項1乃至5のいずれか1項に記載の半導体装置の製
造方法。
7. The method according to claim 1, wherein boron or a boron compound is added to the silicon film simultaneously with the step of adding boron or a boron compound to the silicon nitride film. Of manufacturing a semiconductor device.
【請求項8】 前記シリコン膜上にシリコン窒化膜を堆
積する工程は、前記半導体基板上の全面にシリコン窒化
膜を堆積することを特徴とする請求項1乃至7のいずれ
か1項に記載の半導体装置の製造方法。
8. The method according to claim 1, wherein the step of depositing a silicon nitride film on the silicon film includes depositing a silicon nitride film on the entire surface of the semiconductor substrate. A method for manufacturing a semiconductor device.
【請求項9】 半導体基板表面にゲート絶縁膜を形成す
る工程と、 前記ゲート絶縁膜上にシリコン膜を形成する工程と、 前記シリコン膜を選択的に除去してゲート電極を形成す
る工程と、 前記シリコン膜上にゲート側壁形成用のシリコン窒化膜
を堆積する工程と、 前記シリコン窒化膜中にボロンまたはボロン化合物を添
加する工程と、 前記半導体基板を前記シリコン窒化膜中のボロンまたは
ボロン化合物と水素とが結合する温度で熱処理を行う工
程とを具備することを特徴とする半導体装置の製造方
法。
9. A step of forming a gate insulating film on a surface of a semiconductor substrate; a step of forming a silicon film on the gate insulating film; and a step of selectively removing the silicon film to form a gate electrode. Depositing a silicon nitride film for forming a gate sidewall on the silicon film; adding boron or a boron compound to the silicon nitride film; and forming the semiconductor substrate with boron or a boron compound in the silicon nitride film. Performing a heat treatment at a temperature at which hydrogen bonds with the semiconductor device.
【請求項10】 シリコン基板表面にゲート絶縁膜を形
成する工程と、 前記ゲート絶縁膜上にシリコン膜を形成する工程と、 前記シリコン膜を選択的に除去してゲート電極を形成す
る工程と、 前記シリコン膜上にゲート側壁形成用のシリコン窒化膜
を堆積する工程と、 前記シリコン膜を異方性エッチングにより加工してゲー
ト側壁を形成する工程と、 前記シリコン窒化膜中と前記シリコン基板中に同時にボ
ロンまたはボロン化合物を添加する工程と、 前記シリ
コン基板を前記シリコン窒化膜中のボロンまたはボロン
化合物と水素とが結合する温度で熱処理を行う工程とを
具備することを特徴とする半導体装置の製造方法。
10. A step of forming a gate insulating film on a surface of a silicon substrate, a step of forming a silicon film on the gate insulating film, and a step of selectively removing the silicon film to form a gate electrode. Depositing a silicon nitride film for forming a gate sidewall on the silicon film, processing the silicon film by anisotropic etching to form a gate sidewall, and forming a gate sidewall in the silicon nitride film and the silicon substrate. Manufacturing a semiconductor device, comprising: simultaneously adding boron or a boron compound; and performing a heat treatment on the silicon substrate at a temperature at which boron or the boron compound in the silicon nitride film is combined with hydrogen. Method.
【請求項11】 前記熱処理を行う工程は、前記シリコ
ン窒化膜中のボロンまたはボロン化合物と水素とが結合
する温度以上であって前記シリコン窒化膜中の水素によ
るボロンまたはボロン化合物の拡散増速が生じない温度
以下で熱処理を行うことを特徴とする請求項9または1
0記載の半導体装置の製造方法。
11. The step of performing the heat treatment is performed at a temperature equal to or higher than a temperature at which boron or a boron compound in the silicon nitride film is bonded to hydrogen, and the speed of diffusion of the boron or boron compound by the hydrogen in the silicon nitride film is increased. 10. The heat treatment is performed at a temperature lower than a temperature at which no heat is generated.
0. A method for manufacturing a semiconductor device according to item 0.
【請求項12】 半導体基板表面にゲート絶縁膜を形成
する工程と、 前記ゲート絶縁膜上にシリコン膜を形成する工程と、 前記シリコン膜上にシリコン窒化膜を堆積する工程と、 前記シリコン窒化膜のうち、少なくとも前記シリコン膜
のP型ゲート形成予定領域上に堆積されたシリコン窒化
膜中に窒素を添加する工程と、 前記半導体基板を前記シリコン窒化膜中の窒素と水素と
が結合する温度で熱処理を行う工程とを具備することを
特徴とする半導体装置の製造方法。
12. A step of forming a gate insulating film on a surface of a semiconductor substrate; a step of forming a silicon film on the gate insulating film; a step of depositing a silicon nitride film on the silicon film; Wherein nitrogen is added to at least a silicon nitride film deposited on a region where a P-type gate is to be formed in the silicon film; and the semiconductor substrate is heated at a temperature at which nitrogen and hydrogen in the silicon nitride film are combined. Performing a heat treatment.
JP8171220A 1996-07-01 1996-07-01 Manufacture of semiconductor device Pending JPH1022396A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8171220A JPH1022396A (en) 1996-07-01 1996-07-01 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8171220A JPH1022396A (en) 1996-07-01 1996-07-01 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH1022396A true JPH1022396A (en) 1998-01-23

Family

ID=15919276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8171220A Pending JPH1022396A (en) 1996-07-01 1996-07-01 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH1022396A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8906792B2 (en) 2012-04-27 2014-12-09 Tokyo Electron Limited Impurity diffusion method, substrate processing apparatus, and method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8906792B2 (en) 2012-04-27 2014-12-09 Tokyo Electron Limited Impurity diffusion method, substrate processing apparatus, and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP2978736B2 (en) Method for manufacturing semiconductor device
US6969870B2 (en) Semiconductor device having an amorphous silicon-germanium gate electrode
JP3523151B2 (en) Method for manufacturing MOS transistor
JP2000269492A (en) Manufacture of semiconductor device
JPH11297852A (en) Semiconductor device and manufacture thereof
US20060094196A1 (en) Method of fabricating semiconductor device, and semiconductor device
US7238996B2 (en) Semiconductor device
US5741725A (en) Fabrication process for semiconductor device having MOS type field effect transistor
JPH0992728A (en) Complementary mosfet transistor and fabrication thereof
JP4855419B2 (en) Manufacturing method of semiconductor device
JPH1012744A (en) Manufacture of semiconductor device
JP2001291865A (en) Insulated gate transistor and method for manufacturing the same
US7148130B2 (en) Semiconductor device and method of manufacturing the same
JP2005158998A (en) Manufacturing method of semiconductor device
JPH0917998A (en) Mos transistor manufacturing method
WO2009084376A1 (en) Semiconductor device and process for producing the semiconductor device
JPH0982812A (en) Manufacture of semiconductor device
JPH1022396A (en) Manufacture of semiconductor device
JP4828982B2 (en) Manufacturing method of semiconductor device
JP2004253778A (en) Semiconductor device and its manufacturing method
JP2746100B2 (en) Method for manufacturing semiconductor device
JP2827962B2 (en) Method for manufacturing semiconductor device
JPH08330441A (en) Manufacture of mos transistor
JPH08274185A (en) Manufacture of mos transistor
JP3640079B2 (en) Manufacturing method of CMOS transistor