JPH10209266A - Semiconductor integrated circuit device and its manufacture - Google Patents

Semiconductor integrated circuit device and its manufacture

Info

Publication number
JPH10209266A
JPH10209266A JP1294597A JP1294597A JPH10209266A JP H10209266 A JPH10209266 A JP H10209266A JP 1294597 A JP1294597 A JP 1294597A JP 1294597 A JP1294597 A JP 1294597A JP H10209266 A JPH10209266 A JP H10209266A
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
gas
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1294597A
Other languages
Japanese (ja)
Inventor
Hidenori Sato
英紀 佐藤
Toshio Ando
敏夫 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1294597A priority Critical patent/JPH10209266A/en
Publication of JPH10209266A publication Critical patent/JPH10209266A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a high-performance silicon oxide film which is not affected by its substrate, by forming the silicon oxide film by using a mixed gas of TEOS gas, ozone gas, and TMP gas or TMB gas, and mixing a very small amount of n- or p-type impurity in the silicon oxide film. SOLUTION: A silicon oxide film 7 is formed as an insulating film from a mixed gas of TEOS gas, ozone gas, and TMP gas on a semiconductor substrate 1 by using a CVD device. Since a very small amount of n-type impurity is contained in the formed silicon oxide film 7 due to the TMP gas mixed in the TEOS gas and ozone gas, the film 7 can be prevented from being affected by a silicon oxide film 6 which is formed by thermal oxidation as the substrate of the film 7 and from becoming a rough granular silicon oxide film containing many voids. Therefore, the silicon oxide film 7 having an excellent quality can be formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造方法に関し、特に、TEOS(テトラ
エトキシシラン)ガスとオゾン(O3 )ガスとを含む混
合ガスによって形成されている酸化シリコン膜を有する
半導体集積回路装置およびその製造方法に関するもので
ある。
The present invention relates to relates to a semiconductor integrated circuit device and a manufacturing method thereof, in particular, TEOS (tetraethoxysilane) gas and ozone (O 3) a silicon oxide film formed by a mixed gas containing a gas And a method of manufacturing the same.

【0002】[0002]

【従来の技術】本発明者は、半導体集積回路装置の製造
方法に利用されているTEOSガスとオゾンガスの反応
によって酸化シリコン膜を形成する製造技術について検
討した。以下は、本発明者によって検討された技術であ
り、その概要は次のとおりである。
2. Description of the Related Art The present inventors have studied a manufacturing technique for forming a silicon oxide film by a reaction between a TEOS gas and an ozone gas used in a method of manufacturing a semiconductor integrated circuit device. The following is a technique studied by the present inventors, and the outline is as follows.

【0003】すなわち、LSI(Large Scale Integrat
ed Circuit)などの半導体集積回路装置は、高集積度
化、高速化および高性能化が推進されており、それに伴
い、より狭い素子分離領域が要求されており、LOCO
S(Local Oxidation of Silicon)構造のフィールド絶
縁膜とは別に、トレンチ溝への絶縁膜の埋め込みによる
素子分離用絶縁膜(フィールド絶縁膜)の製造方法が検
討されている。
That is, LSI (Large Scale Integrat)
Semiconductor integrated circuit devices such as ed circuits) are being driven to have higher integration, higher speed and higher performance, and accordingly, a narrower element isolation region is required.
In addition to a field insulating film having an S (Local Oxidation of Silicon) structure, a method of manufacturing an element isolating insulating film (field insulating film) by embedding an insulating film in a trench has been studied.

【0004】その場合、埋め込み材料としてフロー(移
動)特性を有する有機材料を用いることが埋め込みに有
効であり、CVD(Chemical Vapor Deposition )装置
を使用して、TEOSガスとオゾンガスとを反応室内の
拡散板の内部に供給し、その拡散板の内部でそれらのガ
スの混合化を行い、その混合ガスを用いて、半導体基板
の表面に絶縁膜としての酸化シリコン膜を形成してい
る。
In this case, it is effective to use an organic material having flow (moving) characteristics as an embedding material, and the TEOS gas and the ozone gas are diffused in the reaction chamber by using a CVD (Chemical Vapor Deposition) apparatus. The gas is supplied to the inside of the plate, the gases are mixed inside the diffusion plate, and the mixed gas is used to form a silicon oxide film as an insulating film on the surface of the semiconductor substrate.

【0005】なお、半導体集積回路装置における絶縁膜
の形成技術について記載されている文献としては、例え
ば平成元年11月2日、(株)プレスジャーナル発行の
「’90最新半導体プロセス技術」p291〜p295
に記載されているものがある。
[0005] Incidentally, as a document describing a technique of forming an insulating film in a semiconductor integrated circuit device, for example, “1990 Newest Semiconductor Process Technology” published by Press Journal on November 2, 1989, pages 291 to 291. p295
Some are described in

【0006】[0006]

【発明が解決しようとする課題】ところが、前述したト
レンチ溝への絶縁膜の埋め込みによる素子分離用絶縁膜
の製造方法において、CVD装置を使用して、TEOS
ガスとオゾンガスとを反応室内の拡散板の内部に供給
し、その拡散板の内部でそれらのガスの混合化を行い、
その混合ガスを用いて、半導体基板の表面に絶縁膜とし
ての酸化シリコン膜を形成すると、その酸化シリコン膜
が、下地の例えば熱酸化シリコン膜などの影響を受け易
く、膜質の低下が発生するという問題点を本発明者は見
い出した。
However, in the above-described method of manufacturing an insulating film for element isolation by embedding an insulating film in a trench, a TEOS is used by using a CVD apparatus.
Gas and ozone gas are supplied to the inside of the diffusion plate in the reaction chamber, and the gases are mixed inside the diffusion plate,
When a silicon oxide film is formed as an insulating film on the surface of a semiconductor substrate by using the mixed gas, the silicon oxide film is easily affected by a base, for example, a thermal silicon oxide film, and the film quality is deteriorated. The inventor has found a problem.

【0007】すなわち、本発明者が検討した結果、埋め
込み材料としてフロー特性を有する有機材料としてのT
EOSを用いることが埋め込みに有効であるが、特に熱
酸化シリコン膜がトレンチ溝の表面に形成されている際
に、TEOSガスとオゾンガスとを使用して形成した酸
化シリコン膜がその熱酸化シリコン膜に影響されて、多
数の空洞と粒子状の酸化シリコンからなる荒れた状態の
酸化シリコン膜となってしまうので、膜質の悪いポーラ
スな酸化シリコン膜となり、膜質の低下が発生し、絶縁
膜としての特性が極めて低下するという問題点が発生し
ている。
That is, as a result of the study by the present inventor, T as an organic material having flow characteristics as an embedding material has
Although the use of EOS is effective for embedding, the silicon oxide film formed using TEOS gas and ozone gas is particularly effective when the thermal silicon oxide film is formed on the surface of the trench groove. Is affected, the silicon oxide film becomes a rough silicon oxide film consisting of a large number of cavities and silicon oxide particles, so that the porous silicon oxide film has poor film quality, and the film quality is deteriorated. There is a problem that characteristics are extremely deteriorated.

【0008】本発明の目的は、TEOSガスとオゾンガ
スとを含む混合ガスを使用して酸化シリコン膜を形成す
る際に、下地に影響されない、高性能な酸化シリコン膜
とすることができる半導体集積回路装置およびその製造
方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor integrated circuit capable of forming a high-performance silicon oxide film which is not affected by a base when forming a silicon oxide film using a mixed gas containing a TEOS gas and an ozone gas. An object of the present invention is to provide an apparatus and a method of manufacturing the same.

【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0011】すなわち、本発明の半導体集積回路装置
は、酸化シリコン膜からなる絶縁膜を有する半導体集積
回路装置であって、その酸化シリコン膜は、TEOSガ
スとオゾンガスとTMPガスまたはTMBガスとの混合
ガスを用いて形成されており、その酸化シリコン膜に
は、微量なn型の不純物または微量なp型の不純物が含
有されていることによって、下地の酸化シリコン膜など
に影響されない、高性能な酸化シリコン膜としているも
のである。
That is, the semiconductor integrated circuit device of the present invention is a semiconductor integrated circuit device having an insulating film made of a silicon oxide film, wherein the silicon oxide film is a mixture of TEOS gas, ozone gas, TMP gas or TMB gas. The silicon oxide film is formed using a gas. The silicon oxide film contains a small amount of n-type impurities or a small amount of p-type impurities, so that the silicon oxide film is not affected by an underlying silicon oxide film or the like. It is a silicon oxide film.

【0012】また、本発明の半導体集積回路装置の製造
方法は、半導体基板またはSOI(Silicon on Insulat
or)基板などの基板の表面に溝を形成した後、その基板
の上に、CVD装置を使用して、TEOSガスとオゾン
ガスとTMPガスまたはTMBガスとの混合ガスを用い
て、微量なn型の不純物または微量なp型の不純物が含
有されている酸化シリコン膜を形成する工程と、その酸
化シリコン膜の表層部をCMP法などを使用して取り除
いて、溝に埋め込まれている酸化シリコン膜からなる素
子分離用絶縁膜を形成する工程とを有するものである。
Further, the method of manufacturing a semiconductor integrated circuit device according to the present invention is directed to a semiconductor substrate or SOI (Silicon on Insulat).
or) After forming a groove on the surface of a substrate such as a substrate, a trace amount of n-type is formed on the substrate using a mixed gas of TEOS gas, ozone gas, TMP gas or TMB gas using a CVD apparatus. Forming a silicon oxide film containing a small amount of impurities or a small amount of p-type impurities, and removing a surface layer portion of the silicon oxide film by using a CMP method or the like to remove the silicon oxide film embedded in the trench. Forming an insulating film for element isolation comprising:

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and redundant description will be omitted.

【0014】図1〜図12は、本発明の一実施の形態で
ある半導体集積回路装置の製造工程を示す概略断面図で
ある。同図を用いて、本実施の形態の半導体集積回路装
置およびその製造方法について説明する。
FIGS. 1 to 12 are schematic sectional views showing steps of manufacturing a semiconductor integrated circuit device according to an embodiment of the present invention. The semiconductor integrated circuit device according to the present embodiment and a method for manufacturing the same will be described with reference to FIG.

【0015】まず、例えばp型のシリコン単結晶からな
る半導体基板(基板)1の表面に、CVD法または熱酸
化処理法を使用して、薄膜の酸化シリコン膜2を形成し
た後、CVD法を使用して、窒化シリコン膜3をその酸
化シリコン膜2の上に形成する(図1)。
First, a thin silicon oxide film 2 is formed on the surface of a semiconductor substrate (substrate) 1 made of, for example, p-type silicon single crystal by using a CVD method or a thermal oxidation method, and then the CVD method is performed. In use, a silicon nitride film 3 is formed on the silicon oxide film 2 (FIG. 1).

【0016】その後、半導体基板1の上に、レジスト膜
4を塗布した後、フォトリソグラフィ技術を使用して、
溝(トレンチ溝)を形成するためのパターンをレジスト
膜4に形成する。次に、そのレジスト膜4をエッチング
用マスクとして使用して、レジスト膜4に形成されてい
る開口部の下部の窒化シリコン膜3をエッチングして取
り除いた後、その下の酸化シリコン膜2をエッチングし
て取り除く作業を行う(図2)。
Thereafter, a resist film 4 is applied on the semiconductor substrate 1 and then, using photolithography,
A pattern for forming a groove (trench groove) is formed in the resist film 4. Next, using the resist film 4 as an etching mask, the silicon nitride film 3 below the opening formed in the resist film 4 is removed by etching, and then the silicon oxide film 2 thereunder is etched. And remove it (Fig. 2).

【0017】次に、不要となったレジスト膜4を取り除
いた後、窒化シリコン膜3をエッチング用マスクとして
使用して、開口部の下部の半導体基板1をエッチングし
て、素子分離用絶縁膜を形成する領域としての溝(トレ
ンチ溝)5を形成する(図3)。
Next, after the unnecessary resist film 4 is removed, the semiconductor substrate 1 under the opening is etched using the silicon nitride film 3 as an etching mask to form an element isolation insulating film. A groove (trench groove) 5 is formed as a region to be formed (FIG. 3).

【0018】次に、窒化シリコン膜3をマスクとして使
用して、熱酸化処理法を使用して、溝5によって表面が
露出している半導体基板1の領域に、熱酸化シリコン膜
からなる薄膜の酸化シリコン膜6を形成する(図4)。
Next, using the silicon nitride film 3 as a mask, a thin film made of a thermally oxidized silicon film is formed in a region of the semiconductor substrate 1 whose surface is exposed by the groove 5 by using a thermal oxidation method. A silicon oxide film 6 is formed (FIG. 4).

【0019】その後、半導体基板1の上に、本実施の形
態の特徴である酸化シリコン膜7を形成する(図5)。
すなわち、CVD装置を使用して、TEOSガスとオゾ
ンガスとTMP(trimethylphosphate: PO(OCH
33 )ガスとの混合ガスを用いて、半導体基板1の上
に絶縁膜としての酸化シリコン膜7を形成する。
Thereafter, a silicon oxide film 7 which is a feature of the present embodiment is formed on the semiconductor substrate 1 (FIG. 5).
That is, using a CVD apparatus, TEOS gas, ozone gas, and TMP (trimethylphosphate: PO (OCH
3 ) A silicon oxide film 7 as an insulating film is formed on the semiconductor substrate 1 using a mixed gas with the gas 3 ).

【0020】この場合、TEOSガスとオゾンガスにT
MPガスを混合していることによって、形成された酸化
シリコン膜7に、リン(P)からなるn型の不純物が微
量に含有されるので、その酸化シリコン膜7の下地の熱
酸化シリコン膜からなる酸化シリコン膜6の影響を受け
ることなく、優れた膜質の酸化シリコン膜7を形成する
ことができる。すなわち、TEOSガスとオゾンガスと
の混合ガスを使用して酸化シリコン膜を形成する従来の
場合のように、下地の熱酸化シリコン膜からなる酸化シ
リコン膜6の影響を受けて、多数の空洞と粒子状の酸化
シリコンからなる荒れた状態の酸化シリコン膜となって
しまうのが防止できるので、膜質の悪いポーラスな酸化
シリコン膜となるのを防止して、優れた膜質の酸化シリ
コン膜7を形成することができる。
In this case, TOS gas and ozone gas are T
By mixing the MP gas, the formed silicon oxide film 7 contains a small amount of n-type impurities made of phosphorus (P). The silicon oxide film 7 having excellent film quality can be formed without being affected by the silicon oxide film 6. That is, as in the conventional case where a silicon oxide film is formed using a mixed gas of a TEOS gas and an ozone gas, a large number of cavities and particles are affected by the silicon oxide film 6 made of the underlying thermal silicon oxide film. It is possible to prevent the formation of a rough silicon oxide film made of silicon oxide in a shape, so that it is possible to prevent the formation of a porous silicon oxide film having poor film quality and to form the silicon oxide film 7 having excellent film quality. be able to.

【0021】また、前述した酸化シリコン膜7を形成す
る際の他の態様として、CVD装置を使用して、TEO
SガスとオゾンガスとTMB(trimethylborate:B(O
CH33 )ガスとの混合ガスを用いて、半導体基板1
の上に絶縁膜としての酸化シリコン膜7を形成する態様
を採用することができる。
As another mode for forming the silicon oxide film 7 described above, TEO is performed using a CVD apparatus.
S gas, ozone gas and TMB (trimethylborate: B (O
CH 3 ) 3 ) Using a mixed gas with the gas, the semiconductor substrate 1
On which a silicon oxide film 7 as an insulating film is formed.

【0022】この場合、TEOSガスとオゾンガスにT
MBガスを混合していることによって、形成された酸化
シリコン膜7に、ホウ素(B)からなるp型の不純物が
微量に含有されるので、その酸化シリコン膜7の下地の
熱酸化シリコン膜からなる酸化シリコン膜6の影響を受
けることなく、優れた膜質の酸化シリコン膜7を形成す
ることができる。すなわち、TEOSガスとオゾンガス
との混合ガスを使用して酸化シリコン膜を形成する従来
の場合のように、下地の熱酸化シリコン膜からなる酸化
シリコン膜6の影響を受けて、多数の空洞と粒子状の酸
化シリコンからなる荒れた状態の酸化シリコン膜となっ
てしまうのが防止できるので、膜質の悪いポーラスな酸
化シリコン膜となるのを防止して、優れた膜質の酸化シ
リコン膜7を形成することができる。
In this case, TOS gas and ozone gas are T
By mixing the MB gas, the formed silicon oxide film 7 contains a trace amount of a p-type impurity of boron (B). The silicon oxide film 7 having excellent film quality can be formed without being affected by the silicon oxide film 6. That is, as in the conventional case where a silicon oxide film is formed using a mixed gas of a TEOS gas and an ozone gas, a large number of cavities and particles are affected by the silicon oxide film 6 made of the underlying thermal silicon oxide film. It is possible to prevent the formation of a rough silicon oxide film made of silicon oxide in a shape, so that it is possible to prevent the formation of a porous silicon oxide film having poor film quality and to form the silicon oxide film 7 having excellent film quality. be able to.

【0023】さらに、前述した酸化シリコン膜7を形成
する際に、酸化シリコン膜7に、リンからなるn型の不
純物またはホウ素からなるp型の不純物が含有される濃
度は、本発明者の検討の結果、1016〜1019原子/c
3 とすることによって、その酸化シリコン膜7の下地
の影響を受けることなく、優れた膜質の酸化シリコン膜
7を形成することができる。また、酸化シリコン膜7に
含有されるリンからなるn型の不純物またはホウ素から
なるp型の不純物が微量であるので酸化シリコン膜7の
下地の半導体基板1などにその不純物が侵入することが
防止できることによって、半導体基板1に形成される半
導体素子などの電気的特性を劣化することが防止でき
る。
Further, when the silicon oxide film 7 is formed, the concentration at which the silicon oxide film 7 contains an n-type impurity made of phosphorus or a p-type impurity made of boron is determined by the present inventors. As a result, 10 16 -10 19 atoms / c
By setting m 3 , the silicon oxide film 7 having excellent film quality can be formed without being affected by the underlayer of the silicon oxide film 7. In addition, since the n-type impurity of phosphorus or the p-type impurity of boron contained in the silicon oxide film 7 is very small, the impurity is prevented from entering the semiconductor substrate 1 and the like underlying the silicon oxide film 7. As a result, it is possible to prevent the electrical characteristics of the semiconductor elements formed on the semiconductor substrate 1 from deteriorating.

【0024】次に、例えばCMP(Chemical Mechanica
l Polishing 、化学機械研磨)法などの研磨技術を使用
して、表層部の酸化シリコン膜7、その下の窒化シリコ
ン膜3およびその下の酸化シリコン膜2を取り除いて、
溝5の中に埋め込まれている酸化シリコン膜(素子分離
用絶縁膜)7aおよび半導体基板1の表面を平坦化する
(図6)。この製造工程によって、半導体基板1の選択
的な領域に溝5に埋め込まれている酸化シリコン膜7a
からなる素子分離用絶縁膜を形成することができ、平坦
化された半導体基板1の領域にその半導体基板1の表面
と同一の平面を有する素子分離用絶縁膜としての酸化シ
リコン膜7aを形成することができる。
Next, for example, CMP (Chemical Mechanica)
l Polishing technique such as chemical mechanical polishing) is used to remove the silicon oxide film 7, the underlying silicon nitride film 3, and the underlying silicon oxide film 2 under the surface layer,
The surface of the silicon oxide film (insulating film for element isolation) 7a buried in the groove 5 and the surface of the semiconductor substrate 1 are flattened (FIG. 6). By this manufacturing process, the silicon oxide film 7a embedded in the groove 5 in a selective region of the semiconductor substrate 1
And a silicon oxide film 7a as an element isolation insulating film having the same plane as the surface of the semiconductor substrate 1 is formed in the flattened region of the semiconductor substrate 1. be able to.

【0025】また、前述した溝5に埋め込まれた酸化シ
リコン膜7aからなる素子分離用絶縁膜以外に、前述し
た酸化シリコン膜7の製造工程を使用して、半導体基板
1の上に、断面形状が長方形の浅い溝を形成した後、そ
の溝に酸化シリコン膜7を埋め込むと共に半導体基板1
の表面よりも凸化している酸化シリコン膜などからなる
種々の態様の素子分離用絶縁膜としての酸化シリコン膜
7aを形成することができる。
In addition to the element isolation insulating film consisting of the silicon oxide film 7a buried in the trench 5, the cross-sectional shape is formed on the semiconductor substrate 1 by using the manufacturing process of the silicon oxide film 7 described above. After forming a rectangular shallow groove, a silicon oxide film 7 is buried in the groove and the semiconductor substrate 1 is formed.
The silicon oxide film 7a serving as an element isolation insulating film can be formed in various modes including a silicon oxide film or the like that is more convex than the surface of the semiconductor device.

【0026】次に、半導体基板1の素子形成領域に、例
えばMOSFETを形成する(図7)。この場合、半導
体基板1の上に、例えば酸化シリコン膜からなるゲート
絶縁膜8を形成した後、その上にゲート電極9としての
例えば不純物としてリンが含まれている多結晶シリコン
膜を形成し、その上に例えば酸化シリコン膜からなる絶
縁膜10を形成した後、フォトリソグラフィ技術と選択
エッチング技術とを使用してゲート電極などのパターン
を形成する。
Next, for example, a MOSFET is formed in the element formation region of the semiconductor substrate 1 (FIG. 7). In this case, after a gate insulating film 8 made of, for example, a silicon oxide film is formed on the semiconductor substrate 1, a polycrystalline silicon film containing, for example, phosphorus as an impurity is formed as a gate electrode 9 thereon. After an insulating film 10 made of, for example, a silicon oxide film is formed thereon, a pattern such as a gate electrode is formed using a photolithography technique and a selective etching technique.

【0027】その後、半導体基板1の上に、CVD法を
使用して、酸化シリコン膜を形成した後、フォトリソグ
ラフィ技術と選択エッチング技術とを使用して、ゲート
電極9の側壁に側壁絶縁膜(サイドウォールスペーサ)
11を形成する。次にゲート電極9などからなるゲート
領域12をマスクとして、イオン注入法を使用して、例
えばリンなどのn型の不純物を半導体基板1にイオン打
ち込みした後、熱拡散処理を行って、ソースおよびドレ
インとなる半導体領域13を形成する。
After that, a silicon oxide film is formed on the semiconductor substrate 1 by using the CVD method, and then, using a photolithography technique and a selective etching technique, a sidewall insulating film ( Side wall spacer)
11 is formed. Next, using the gate region 12 composed of the gate electrode 9 and the like as a mask, an ion implantation method is used to ion-implant an n-type impurity such as phosphorus into the semiconductor substrate 1, and then a thermal diffusion process is performed. A semiconductor region 13 serving as a drain is formed.

【0028】その後、半導体基板1の上に、酸化シリコ
ン膜14を形成する(図8)。すなわち、CVD装置を
使用して、TEOSガスとオゾンガスとTMPガスまた
はTMBガスとの混合ガスを用いて、半導体基板1の上
に絶縁膜としての酸化シリコン膜14を形成する。
Thereafter, a silicon oxide film 14 is formed on the semiconductor substrate 1 (FIG. 8). That is, a silicon oxide film 14 as an insulating film is formed on the semiconductor substrate 1 using a mixed gas of a TEOS gas, an ozone gas, a TMP gas, or a TMB gas using a CVD apparatus.

【0029】この場合、前述した酸化シリコン膜7の形
成方法と同様に、TEOSガスとオゾンガスにTMPガ
スまたはTMBガスを混合していることによって、形成
された酸化シリコン膜14に、リンからなるn型の不純
物またはホウ素からなるp型の不純物が微量に含有され
るので、その酸化シリコン膜14の下地の酸化シリコン
膜6などの影響を受けることなく、優れた膜質の酸化シ
リコン膜14を形成することができる。
In this case, similarly to the above-described method of forming the silicon oxide film 7, by mixing the TMP gas or the TMB gas with the TEOS gas and the ozone gas, the formed silicon oxide film 14 Type impurity or p-type impurity composed of boron is contained in a very small amount, so that the silicon oxide film 14 of excellent film quality is formed without being affected by the silicon oxide film 6 under the silicon oxide film 14 or the like. be able to.

【0030】次に、必要に応じて、例えばCMP法など
の研磨技術を使用して、表層部の酸化シリコン膜14を
取り除いて、平坦化された酸化シリコン膜14を形成す
る。
Next, if necessary, the surface of the silicon oxide film 14 is removed by using a polishing technique such as a CMP method, and a flattened silicon oxide film 14 is formed.

【0031】その後、酸化シリコン膜14に接続孔を形
成した後、その接続孔に例えばタングステンなどを選択
CVD法を使用して埋め込んでプラグ15を形成した
後、その上に例えばアルミニウムなどからなる配線層を
スパッタリング法などを使用して形成した後、フォトリ
ソグラフィ技術と選択エッチング技術とを使用して、パ
ターン化された配線層16を形成する(図9)。この場
合、他の態様として、プラグ15を配線層16と同一の
材料からなるプラグ15とし、そのプラグ15と配線層
16とを前述した配線層16の製造工程によって、同一
の製造工程を使用して形成する態様とすることができ
る。
Thereafter, a connection hole is formed in the silicon oxide film 14, and then, for example, tungsten or the like is buried in the connection hole by using a selective CVD method to form a plug 15, and a wiring made of, for example, aluminum or the like is formed thereon. After the layers are formed by using a sputtering method or the like, a patterned wiring layer 16 is formed by using a photolithography technique and a selective etching technique (FIG. 9). In this case, as another embodiment, the plug 15 is a plug 15 made of the same material as the wiring layer 16, and the plug 15 and the wiring layer 16 are used in the same manufacturing process by the above-described manufacturing process of the wiring layer 16. It is possible to adopt a mode of forming by.

【0032】次に、半導体基板1の上に、層間絶縁膜と
しての酸化シリコン膜17を形成する(図10)。すな
わち、CVD装置を使用して、TEOSガスとオゾンガ
スとTMPガスまたはTMBガスとの混合ガスを用い
て、半導体基板1の上に絶縁膜としての酸化シリコン膜
17を形成する。
Next, a silicon oxide film 17 as an interlayer insulating film is formed on the semiconductor substrate 1 (FIG. 10). That is, the silicon oxide film 17 as an insulating film is formed on the semiconductor substrate 1 using a mixed gas of TEOS gas, ozone gas, TMP gas, or TMB gas using a CVD apparatus.

【0033】この場合、前述した酸化シリコン膜7の形
成方法と同様に、TEOSガスとオゾンガスにTMPガ
スまたはTMBガスを混合していることによって、形成
された酸化シリコン膜17に、リンからなるn型の不純
物またはホウ素からなるp型の不純物が微量に含有され
るので、その酸化シリコン膜17の下地の配線層16な
どの影響を受けることなく、優れた膜質の酸化シリコン
膜17を形成することができる。
In this case, similarly to the above-described method of forming the silicon oxide film 7, by mixing the TMP gas or the TMB gas with the TEOS gas and the ozone gas, the formed silicon oxide film 17 Forming a silicon oxide film 17 of excellent film quality without being affected by the wiring layer 16 underlying the silicon oxide film 17 because the n-type impurity or a p-type impurity composed of boron is contained in a trace amount. Can be.

【0034】次に、必要に応じて、例えばCMP法など
の研磨技術を使用して、表層部の酸化シリコン膜17を
取り除いて、平坦化された酸化シリコン膜17を形成す
る。
Next, if necessary, the surface of the silicon oxide film 17 is removed by using a polishing technique such as a CMP method to form a flattened silicon oxide film 17.

【0035】その後、酸化シリコン膜17に接続孔を形
成した後、例えばアルミニウムなどからなる配線層をス
パッタリング法などを使用して形成した後、フォトリソ
グラフィ技術と選択エッチング技術とを使用して、パタ
ーン化された配線層18を形成する(図11)。
Then, after forming a connection hole in the silicon oxide film 17, a wiring layer made of, for example, aluminum is formed by using a sputtering method or the like, and then a pattern is formed by using a photolithography technique and a selective etching technique. The patterned wiring layer 18 is formed (FIG. 11).

【0036】次に、半導体基板1の上に、層間絶縁膜と
しての酸化シリコン膜19を形成する(図12)。すな
わち、CVD装置を使用して、TEOSガスとオゾンガ
スとTMPガスまたはTMBガスとの混合ガスを用い
て、半導体基板1の上に絶縁膜としての酸化シリコン膜
19を形成する。
Next, a silicon oxide film 19 as an interlayer insulating film is formed on the semiconductor substrate 1 (FIG. 12). That is, using a CVD apparatus, a silicon oxide film 19 as an insulating film is formed on the semiconductor substrate 1 by using a mixed gas of TEOS gas, ozone gas, TMP gas, or TMB gas.

【0037】この場合、前述した酸化シリコン膜7の形
成方法と同様に、TEOSガスとオゾンガスにTMPガ
スまたはTMBガスを混合していることによって、形成
された酸化シリコン膜19に、リンからなるn型の不純
物またはホウ素からなるp型の不純物が微量に含有され
るので、その酸化シリコン膜19の下地の配線層18な
どの影響を受けることなく、優れた膜質の酸化シリコン
膜19を形成することができる。
In this case, similarly to the above-described method of forming the silicon oxide film 7, by mixing a TMP gas or a TMB gas with a TEOS gas and an ozone gas, the formed silicon oxide film 19 is formed of n Forming a silicon oxide film 19 of excellent film quality without being affected by the wiring layer 18 and the like underlying the silicon oxide film 19 because the silicon oxide film 19 contains a trace amount of a p-type impurity of boron or boron. Can be.

【0038】次に、必要に応じて、例えばCMP法など
の研磨技術を使用して、表層部の酸化シリコン膜19を
取り除いて、平坦化された酸化シリコン膜19を形成す
る。
Next, if necessary, the surface of the silicon oxide film 19 is removed by using a polishing technique such as a CMP method to form a flattened silicon oxide film 19.

【0039】その後、図示を省略するが、酸化シリコン
膜19に接続孔を形成した後、例えばアルミニウムなど
からなる配線層をスパッタリング法などを使用して形成
した後、フォトリソグラフィ技術と選択エッチング技術
とを使用して、パターン化された配線層を形成する。次
に、必要に応じて多層配線層を形成した後、パシベーシ
ョン膜を形成することにより、半導体集積回路装置の製
造工程を終了する。
Thereafter, although not shown, after forming a connection hole in the silicon oxide film 19, a wiring layer made of, for example, aluminum or the like is formed by using a sputtering method or the like. Is used to form a patterned wiring layer. Next, after forming a multilayer wiring layer as required, a passivation film is formed, thereby completing the semiconductor integrated circuit device manufacturing process.

【0040】本実施の形態の半導体集積回路装置の製造
方法によれば、素子分離用絶縁膜としての酸化シリコン
膜7aを形成する際に、CVD装置を使用して、TEO
SガスとオゾンガスとTMPガスまたはTMBガスとの
混合ガスを用いて形成していることにより、形成された
酸化シリコン膜7に、リンからなるn型の不純物または
ホウ素からなるp型の不純物が微量に含有されるので、
その酸化シリコン膜7の下地の熱酸化シリコン膜からな
る酸化シリコン膜6の影響を受けることなく、優れた膜
質の酸化シリコン膜7を形成することができる。
According to the method of manufacturing a semiconductor integrated circuit device of the present embodiment, when forming the silicon oxide film 7a as an insulating film for element isolation, the TEO is formed using a CVD apparatus.
Since the silicon oxide film 7 is formed using a mixed gas of S gas, ozone gas, TMP gas, or TMB gas, a trace amount of n-type impurities of phosphorus or p-type impurities of boron Because it is contained in
The silicon oxide film 7 having excellent film quality can be formed without being affected by the silicon oxide film 6 made of the thermal silicon oxide film underlying the silicon oxide film 7.

【0041】すなわち、TEOSガスとオゾンガスとの
混合ガスを使用して酸化シリコン膜を形成する従来の場
合のように、下地の熱酸化シリコン膜からなる酸化シリ
コン膜6の影響を受けて、多数の空洞と粒子状の酸化シ
リコンからなる荒れた状態の酸化シリコン膜となってし
まうのが防止できるので、膜質の悪いポーラスな酸化シ
リコン膜となるのを防止して、優れた膜質の酸化シリコ
ン膜7を形成することができる。
That is, as in the conventional case where a silicon oxide film is formed using a mixed gas of TEOS gas and ozone gas, a large number of silicon oxide films 6 are formed under the influence of the silicon oxide film 6 made of the underlying thermal silicon oxide film. Since it is possible to prevent the formation of a rough silicon oxide film composed of voids and particulate silicon oxide, it is possible to prevent the formation of a porous silicon oxide film having a poor film quality and to provide a silicon oxide film 7 of excellent film quality. Can be formed.

【0042】また、前述した酸化シリコン膜7を形成す
る際に、酸化シリコン膜7に、リンからなるn型の不純
物またはホウ素からなるp型の不純物が含有される濃度
は、本発明者の検討の結果、1016〜1019原子/cm
3 とすることによって、その酸化シリコン膜7の下地の
影響を受けることなく、優れた膜質の酸化シリコン膜7
を形成することができる。また、酸化シリコン膜7に含
有されるリンからなるn型の不純物またはホウ素からな
るp型の不純物が微量であるので酸化シリコン膜7の下
地の半導体基板1などにその不純物が侵入することが防
止できることによって、半導体基板1に形成されている
半導体素子などの電気的特性を劣化することが防止でき
る。
In forming the silicon oxide film 7, the concentration at which the silicon oxide film 7 contains an n-type impurity made of phosphorus or a p-type impurity made of boron is determined by the present inventors. As a result, 10 16 -10 19 atoms / cm
By setting to 3 , the silicon oxide film 7 of excellent film quality is not affected by the underlayer of the silicon oxide film 7.
Can be formed. In addition, since the n-type impurity of phosphorus or the p-type impurity of boron contained in the silicon oxide film 7 is very small, the impurity is prevented from entering the semiconductor substrate 1 and the like underlying the silicon oxide film 7. As a result, it is possible to prevent the electrical characteristics of the semiconductor elements and the like formed on the semiconductor substrate 1 from deteriorating.

【0043】本実施の形態の半導体集積回路装置および
その製造方法によれば、絶縁膜としての酸化シリコン膜
14および層間絶縁膜としての酸化シリコン膜17,1
9を形成する際に、CVD装置を使用して、TEOSガ
スとオゾンガスとTMPガスまたはTMBガスとの混合
ガスを用いて形成していることにより、形成された酸化
シリコン膜14,17,19に、リンからなるn型の不
純物またはホウ素からなるp型の不純物が微量に含有さ
れるので、その酸化シリコン膜の下地の絶縁膜6などの
影響を受けることなく、優れた膜質の酸化シリコン膜1
4,17,19を形成することができる。
According to the semiconductor integrated circuit device of this embodiment and the method of manufacturing the same, silicon oxide film 14 as an insulating film and silicon oxide films 17 and 1 as an interlayer insulating film are provided.
9 is formed using a mixed gas of TEOS gas, ozone gas, TMP gas, or TMB gas using a CVD apparatus, so that the formed silicon oxide films 14, 17, 19 are formed. , An n-type impurity of phosphorus or a p-type impurity of boron is contained in a very small amount, so that the silicon oxide film 1 of excellent film quality is not affected by the insulating film 6 underlying the silicon oxide film.
4, 17, 19 can be formed.

【0044】また、前述した酸化シリコン膜14,1
7,19を形成する際に、その酸化シリコン膜に、リン
からなるn型の不純物またはホウ素からなるp型の不純
物が含有される濃度は、本発明者の検討の結果、1016
〜1019原子/cm3 とすることによって、その酸化シ
リコン膜の下地の影響を受けることなく、優れた膜質の
酸化シリコン膜14,17,19を形成することができ
る。また、酸化シリコン膜14,17,19に含有され
るリンからなるn型の不純物またはホウ素からなるp型
の不純物が微量であるので酸化シリコン膜14,17,
19の下地の半導体基板1、配線層16などにその不純
物が侵入することが防止できることによって、半導体基
板1に形成されている半導体素子および配線層16など
の電気的特性を劣化することが防止できる。
Further, the above-described silicon oxide films 14, 1
In forming the layers 7 and 19, the concentration at which the silicon oxide film contains an n-type impurity made of phosphorus or a p-type impurity made of boron is determined by the present inventors to be 10 16
By setting the concentration to 10 19 atoms / cm 3 , the silicon oxide films 14, 17, and 19 having excellent film quality can be formed without being affected by the base of the silicon oxide film. Further, since the n-type impurities made of phosphorus or the p-type impurities made of boron contained in the silicon oxide films 14, 17, and 19 are minute, the silicon oxide films 14, 17, and
Since the impurities can be prevented from penetrating into the semiconductor substrate 1, the wiring layer 16, and the like as the base 19, the electrical characteristics of the semiconductor element, the wiring layer 16, and the like formed on the semiconductor substrate 1 can be prevented from deteriorating. .

【0045】さらに、本実施の形態の半導体集積回路装
置およびその製造方法によれば、素子分離用絶縁膜とし
ての酸化シリコン膜7a、絶縁膜としての酸化シリコン
膜14および層間絶縁膜としての酸化シリコン膜17,
19を形成する際に、CVD装置を使用して、TEOS
ガスとオゾンガスとTMPガスまたはTMBガスとの混
合ガスを用いて形成していることにより、前述したよう
に、その酸化シリコン膜の下地の影響を受けることな
く、膜の表面モフォロジー(表面のなめらかさ)が良い
ものとなるなどの優れた膜質の酸化シリコン膜7a,1
4,17,19を形成することができることによって、
製造歩留りを向上できる。また、CVD法によって、微
量のn型の不純物または微量のp型の不純物が含有され
ている酸化シリコン膜を形成していることによって、成
膜速度(デポレート)を大きくすることができるので、
スループットを向上することができる。
Further, according to the semiconductor integrated circuit device and the method of manufacturing the same according to the present embodiment, silicon oxide film 7a as an insulating film for element isolation, silicon oxide film 14 as an insulating film, and silicon oxide film as an interlayer insulating film Membrane 17,
In forming the TEOS 19, TEOS is performed using a CVD apparatus.
By using a mixed gas of a gas, an ozone gas, a TMP gas, or a TMB gas, as described above, the surface morphology (surface smoothness) of the silicon oxide film is not affected by the underlayer of the silicon oxide film. ), The silicon oxide films 7a, 1 having excellent film quality such as
By being able to form 4,17,19,
Manufacturing yield can be improved. In addition, since a silicon oxide film containing a small amount of n-type impurities or a small amount of p-type impurities is formed by a CVD method, a deposition rate (depo rate) can be increased.
Throughput can be improved.

【0046】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above embodiments, and various modifications may be made without departing from the scope of the invention. Needless to say, it can be changed.

【0047】例えば、本発明の半導体集積回路装置およ
びその製造方法は、半導体素子を形成する半導体基板を
SOI基板などの基板に変更することができ、MOSF
ET、CMOSFETおよびバイポーラトランジスタな
どの種々の半導体素子を組み合わせた態様の半導体集積
回路装置およびその製造方法とすることができる。
For example, according to the semiconductor integrated circuit device and the method of manufacturing the same of the present invention, a semiconductor substrate on which a semiconductor element is formed can be changed to a substrate such as an SOI substrate.
A semiconductor integrated circuit device in which various semiconductor elements such as an ET, a CMOSFET, and a bipolar transistor are combined, and a method for manufacturing the same can be provided.

【0048】さらに、本発明は、MOSFET、CMO
SFET、BiCMOSFETなどを構成要素とするロ
ジック系あるいはSRAM(Static Random Access Mem
ory)、DRAM(Dynamic Random Access Memory)な
どのメモリ系などを有する種々の半導体集積回路装置お
よびその製造方法に適用できる。
Further, the present invention relates to a MOSFET, a CMO
Logic or SRAM (Static Random Access Mem) with SFET, BiCMOSFET, etc.
ory), various semiconductor integrated circuit devices having a memory system such as a DRAM (Dynamic Random Access Memory), and a method of manufacturing the same.

【0049】[0049]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0050】(1).本発明の半導体集積回路装置およ
びその製造方法によれば、素子分離用絶縁膜としての酸
化シリコン膜を形成する際に、CVD装置を使用して、
TEOSガスとオゾンガスとTMPガスまたはTMBガ
スとの混合ガスを用いて形成していることにより、TE
OSガスとオゾンガスにTMPガスまたはTMBガスを
混合していることによって、形成された酸化シリコン膜
に、リンからなるn型の不純物またはホウ素からなるp
型の不純物が微量に含有されるので、その酸化シリコン
膜の下地の熱酸化シリコン膜からなる酸化シリコン膜の
影響を受けることなく、優れた膜質の酸化シリコン膜を
形成することができる。
(1). According to the semiconductor integrated circuit device and the method of manufacturing the same of the present invention, when forming a silicon oxide film as an insulating film for element isolation, using a CVD device,
By using a mixed gas of TEOS gas, ozone gas, TMP gas or TMB gas, TE
By mixing the TMP gas or the TMB gas with the OS gas and the ozone gas, the formed silicon oxide film has an n-type impurity of phosphorus or a p-type of boron.
Since a small amount of the type impurity is contained, a silicon oxide film having excellent film quality can be formed without being affected by the silicon oxide film formed of the thermal silicon oxide film underlying the silicon oxide film.

【0051】また、前述した酸化シリコン膜を形成する
際に、酸化シリコン膜に、リンからなるn型の不純物ま
たはホウ素からなるp型の不純物が含有される濃度は、
本発明者の検討の結果、1016〜1019原子/cm3
することによって、その酸化シリコン膜の下地の影響を
受けることなく、優れた膜質の酸化シリコン膜を形成す
ることができる。また、酸化シリコン膜に含有されるリ
ンからなるn型の不純物またはホウ素からなるp型の不
純物が微量であるので酸化シリコン膜の下地の半導体基
板などにその不純物が侵入することが防止できることに
よって、半導体基板に形成されている半導体素子などの
電気的特性を劣化することが防止できる。
When the silicon oxide film is formed, the concentration at which the silicon oxide film contains an n-type impurity made of phosphorus or a p-type impurity made of boron is as follows:
As a result of the study by the present inventors, a silicon oxide film having excellent film quality can be formed without being affected by the base of the silicon oxide film by setting the concentration to 10 16 to 10 19 atoms / cm 3 . Further, since the n-type impurity of phosphorus or the p-type impurity of boron contained in the silicon oxide film is very small, the impurity can be prevented from entering a semiconductor substrate or the like underlying the silicon oxide film, It is possible to prevent electrical characteristics of a semiconductor element and the like formed on the semiconductor substrate from being deteriorated.

【0052】(2).本発明の半導体集積回路装置およ
びその製造方法によれば、絶縁膜としての酸化シリコン
膜および層間絶縁膜としての酸化シリコン膜を形成する
際に、CVD装置を使用して、TEOSガスとオゾンガ
スとTMPガスまたはTMBガスとの混合ガスを用いて
形成していることにより、TEOSガスとオゾンガスに
TMPガスまたはTMBガスを混合していることによっ
て、形成された酸化シリコン膜に、リンからなるn型の
不純物またはホウ素からなるp型の不純物が微量に含有
されるので、その酸化シリコン膜の下地の絶縁膜などの
影響を受けることなく、優れた膜質の酸化シリコン膜を
形成することができる。
(2). According to the semiconductor integrated circuit device and the method of manufacturing the same of the present invention, when forming a silicon oxide film as an insulating film and a silicon oxide film as an interlayer insulating film, a TEOS gas, an ozone gas, a TMP By using a mixed gas of a gas or a TMB gas and forming a silicon oxide film by mixing a TMP gas or a TMB gas with a TEOS gas and an ozone gas, an n-type phosphorus Since a small amount of impurities or p-type impurities including boron is contained, a silicon oxide film having excellent film quality can be formed without being affected by an insulating film or the like underlying the silicon oxide film.

【0053】また、前述した酸化シリコン膜を形成する
際に、その酸化シリコン膜に、リンからなるn型の不純
物またはホウ素からなるp型の不純物が含有される値
は、本発明者の検討の結果、1016〜1019原子/cm
3 とすることによって、その酸化シリコン膜の下地の影
響を受けることなく、優れた膜質の酸化シリコン膜を形
成することができる。また、酸化シリコン膜に含有され
るリンからなるn型の不純物またはホウ素からなるp型
の不純物が微量であるので酸化シリコン膜の下地の半導
体基板、配線層などにその不純物が侵入することが防止
できることによって、半導体基板に形成されている半導
体素子および配線層などの電気的特性を劣化することが
防止できる。
When the silicon oxide film is formed, the value at which the silicon oxide film contains an n-type impurity made of phosphorus or a p-type impurity made of boron is determined by the present inventors. As a result, 10 16 to 10 19 atoms / cm
By setting to 3 , a silicon oxide film having excellent film quality can be formed without being affected by the base of the silicon oxide film. Further, since the n-type impurity composed of phosphorus or the p-type impurity composed of boron contained in the silicon oxide film is very small, the impurity is prevented from entering the semiconductor substrate, the wiring layer, etc. under the silicon oxide film. This can prevent the electrical characteristics of the semiconductor element and the wiring layer formed on the semiconductor substrate from deteriorating.

【0054】(3).本発明の半導体集積回路装置およ
びその製造方法によれば、素子分離用絶縁膜としての酸
化シリコン膜、絶縁膜としての酸化シリコン膜および層
間絶縁膜としての酸化シリコン膜を形成する際に、CV
D装置を使用して、TEOSガスとオゾンガスとTMP
ガスまたはTMBガスとの混合ガスを用いて形成してい
ることにより、前述したように、その酸化シリコン膜の
下地の影響を受けることなく、膜の表面モフォロジー
(表面のなめらかさ)が良いものとなるなどの優れた膜
質の酸化シリコン膜を形成することができることによっ
て、製造歩留りを向上できる。また、CVD法によっ
て、微量のn型の不純物または微量のp型の不純物が含
有されている酸化シリコン膜を形成していることによっ
て、成膜速度(デポレート)を大きくすることができる
ので、スループットを向上することができる。
(3). According to the semiconductor integrated circuit device and the method of manufacturing the same of the present invention, when forming a silicon oxide film as an insulating film for element isolation, a silicon oxide film as an insulating film, and a silicon oxide film as an interlayer insulating film,
TEOS gas, ozone gas and TMP
By using a gas or a mixed gas with a TMB gas, as described above, the film has good surface morphology (smoothness of the surface) without being affected by the underlayer of the silicon oxide film. The production yield can be improved by forming a silicon oxide film having excellent film quality such as a high quality. In addition, since a silicon oxide film containing a small amount of n-type impurities or a small amount of p-type impurities is formed by a CVD method, a deposition rate (depo rate) can be increased; Can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
FIG. 1 is a schematic sectional view showing a manufacturing process of a semiconductor integrated circuit device according to an embodiment of the present invention.

【図2】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
FIG. 2 is a schematic sectional view showing a manufacturing process of the semiconductor integrated circuit device according to one embodiment of the present invention;

【図3】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
FIG. 3 is a schematic sectional view showing a manufacturing process of the semiconductor integrated circuit device according to one embodiment of the present invention;

【図4】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
FIG. 4 is a schematic cross-sectional view showing a manufacturing step of the semiconductor integrated circuit device according to one embodiment of the present invention;

【図5】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
FIG. 5 is a schematic cross-sectional view showing a manufacturing step of the semiconductor integrated circuit device according to one embodiment of the present invention;

【図6】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
FIG. 6 is a schematic cross-sectional view showing a manufacturing step of the semiconductor integrated circuit device according to one embodiment of the present invention;

【図7】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
FIG. 7 is a schematic cross-sectional view showing a manufacturing step of the semiconductor integrated circuit device according to one embodiment of the present invention;

【図8】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
FIG. 8 is a schematic cross-sectional view showing a manufacturing step of the semiconductor integrated circuit device according to one embodiment of the present invention;

【図9】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
FIG. 9 is a schematic cross-sectional view showing a manufacturing step of the semiconductor integrated circuit device according to one embodiment of the present invention;

【図10】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す概略断面図である。
FIG. 10 is a schematic cross-sectional view showing a manufacturing step of the semiconductor integrated circuit device according to one embodiment of the present invention;

【図11】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す概略断面図である。
FIG. 11 is a schematic cross-sectional view showing a manufacturing step of the semiconductor integrated circuit device according to one embodiment of the present invention;

【図12】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す概略断面図である。
FIG. 12 is a schematic cross-sectional view showing a manufacturing step of the semiconductor integrated circuit device according to one embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1 半導体基板(基板) 2 酸化シリコン膜 3 窒化シリコン膜 4 レジスト膜 5 溝 6 酸化シリコン膜 7 酸化シリコン膜 7a 酸化シリコン膜(素子分離用絶縁膜) 8 ゲート絶縁膜 9 ゲート電極 10 絶縁膜 11 側壁絶縁膜 12 ゲート領域 13 半導体領域 14 酸化シリコン膜(絶縁膜) 15 プラグ 16 配線層 17 酸化シリコン膜(層間絶縁膜) 18 配線層 19 酸化シリコン膜(層間絶縁膜) Reference Signs List 1 semiconductor substrate (substrate) 2 silicon oxide film 3 silicon nitride film 4 resist film 5 groove 6 silicon oxide film 7 silicon oxide film 7a silicon oxide film (insulating film for element isolation) 8 gate insulating film 9 gate electrode 10 insulating film 11 sidewall Insulating film 12 Gate region 13 Semiconductor region 14 Silicon oxide film (insulating film) 15 Plug 16 Wiring layer 17 Silicon oxide film (interlayer insulating film) 18 Wiring layer 19 Silicon oxide film (interlayer insulating film)

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 基板上に酸化シリコン膜からなる絶縁膜
を有する半導体集積回路装置であって、前記酸化シリコ
ン膜は、TEOSガスとオゾンガスとを含む混合ガスを
用いて形成されており、前記酸化シリコン膜には、微量
なn型の不純物または微量なp型の不純物が含有されて
いることを特徴とする半導体集積回路装置。
1. A semiconductor integrated circuit device having an insulating film made of a silicon oxide film on a substrate, wherein the silicon oxide film is formed using a mixed gas containing a TEOS gas and an ozone gas. A semiconductor integrated circuit device, wherein the silicon film contains a small amount of n-type impurities or a small amount of p-type impurities.
【請求項2】 請求項1記載の半導体集積回路装置であ
って、前記酸化シリコン膜は、前記基板に形成されてい
る溝に埋め込まれている素子分離用絶縁膜であることを
特徴とする半導体集積回路装置。
2. The semiconductor integrated circuit device according to claim 1, wherein said silicon oxide film is an element isolation insulating film embedded in a groove formed in said substrate. Integrated circuit device.
【請求項3】 請求項1記載の半導体集積回路装置であ
って、前記酸化シリコン膜は、前記基板の上に形成され
ている絶縁膜または層間絶縁膜であることを特徴とする
半導体集積回路装置。
3. The semiconductor integrated circuit device according to claim 1, wherein said silicon oxide film is an insulating film or an interlayer insulating film formed on said substrate. .
【請求項4】 請求項1〜3のいずれか1項に記載の半
導体集積回路装置であって、前記酸化シリコン膜は、T
EOSガスとオゾンガスとTMPガスまたはTMBガス
との混合ガスを用いて形成されており、前記酸化シリコ
ン膜には、微量なn型の不純物または微量なp型の不純
物が含有されていることを特徴とする半導体集積回路装
置。
4. The semiconductor integrated circuit device according to claim 1, wherein said silicon oxide film is
The silicon oxide film is formed using a mixed gas of EOS gas, ozone gas, TMP gas, or TMB gas, and the silicon oxide film contains a small amount of n-type impurities or a small amount of p-type impurities. Semiconductor integrated circuit device.
【請求項5】 請求項1〜4のいずれか1項に記載の半
導体集積回路装置であって、前記酸化シリコン膜に含有
されている微量なn型の不純物または微量なp型の不純
物の濃度は、1016〜1019原子/cm3 であることを
特徴とする半導体集積回路装置。
5. The semiconductor integrated circuit device according to claim 1, wherein a concentration of a small amount of n-type impurities or a small amount of p-type impurities contained in said silicon oxide film. Is a semiconductor integrated circuit device having a density of 10 16 to 10 19 atoms / cm 3 .
【請求項6】 基板の表面に溝を形成する工程と、 前記基板の上に、CVD装置を使用して、TEOSガス
とオゾンガスとを含む混合ガスを用いて、微量なn型の
不純物または微量なp型の不純物が含有されている酸化
シリコン膜を形成する工程と、 前記酸化シリコン膜の表層部をCMP法などを使用して
取り除いて、前記溝に埋め込まれている前記酸化シリコ
ン膜からなる素子分離用絶縁膜を形成する工程とを有す
ることを特徴とする半導体集積回路装置の製造方法。
6. A step of forming a groove on a surface of a substrate, and a slight amount of n-type impurities or a small amount of n-type impurities on the substrate using a mixed gas containing a TEOS gas and an ozone gas using a CVD apparatus. Forming a silicon oxide film containing an appropriate p-type impurity; and removing the surface layer of the silicon oxide film by using a CMP method or the like to form the silicon oxide film embedded in the trench. Forming a device isolation insulating film.
【請求項7】 基板の上に、CVD装置を使用して、T
EOSガスとオゾンガスとを含む混合ガスを用いて、微
量なn型の不純物または微量なp型の不純物が含有され
ている酸化シリコン膜を形成する工程と、 前記酸化シリコン膜の選択的な領域に接続孔を形成し、
前記酸化シリコン膜からなる絶縁膜または層間絶縁膜を
形成する工程とを有することを特徴とする半導体集積回
路装置の製造方法。
7. The method according to claim 1, further comprising the steps of:
Forming a silicon oxide film containing a small amount of n-type impurities or a small amount of p-type impurities by using a mixed gas containing an EOS gas and an ozone gas; Forming connection holes,
Forming an insulating film or an interlayer insulating film made of the silicon oxide film.
【請求項8】 請求項6または7項記載の半導体集積回
路装置の製造方法であって、前記酸化シリコン膜は、T
EOSガスとオゾンガスとTMPガスまたはTMBガス
との混合ガスを用いて形成し、前記酸化シリコン膜に
は、微量なn型の不純物または微量なp型の不純物が含
有されていることを特徴とする半導体集積回路装置の製
造方法。
8. The method for manufacturing a semiconductor integrated circuit device according to claim 6, wherein said silicon oxide film is
The silicon oxide film is formed using a mixed gas of EOS gas, ozone gas, TMP gas, or TMB gas, and the silicon oxide film contains a small amount of n-type impurities or a small amount of p-type impurities. A method for manufacturing a semiconductor integrated circuit device.
【請求項9】 請求項6〜8のいずれか1項に記載の半
導体集積回路装置の製造方法であって、前記酸化シリコ
ン膜に含有されている微量なn型の不純物または微量な
p型の不純物の濃度は、1016〜1019原子/cm3
することを特徴とする半導体集積回路装置の製造方法。
9. The method for manufacturing a semiconductor integrated circuit device according to claim 6, wherein a small amount of n-type impurities or a small amount of p-type impurities contained in said silicon oxide film. A method for manufacturing a semiconductor integrated circuit device, wherein the impurity concentration is 10 16 to 10 19 atoms / cm 3 .
JP1294597A 1997-01-27 1997-01-27 Semiconductor integrated circuit device and its manufacture Pending JPH10209266A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1294597A JPH10209266A (en) 1997-01-27 1997-01-27 Semiconductor integrated circuit device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1294597A JPH10209266A (en) 1997-01-27 1997-01-27 Semiconductor integrated circuit device and its manufacture

Publications (1)

Publication Number Publication Date
JPH10209266A true JPH10209266A (en) 1998-08-07

Family

ID=11819429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1294597A Pending JPH10209266A (en) 1997-01-27 1997-01-27 Semiconductor integrated circuit device and its manufacture

Country Status (1)

Country Link
JP (1) JPH10209266A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203263A (en) * 2000-01-20 2001-07-27 Hitachi Ltd Method for manufacturing semiconductor integrated circuit device and semiconductor integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203263A (en) * 2000-01-20 2001-07-27 Hitachi Ltd Method for manufacturing semiconductor integrated circuit device and semiconductor integrated circuit device

Similar Documents

Publication Publication Date Title
US6900094B2 (en) Method of selective removal of SiGe alloys
US6537891B1 (en) Silicon on insulator DRAM process utilizing both fully and partially depleted devices
KR100450762B1 (en) Ultra small size SOI MOSFET and method of fabricating the same
US7927962B2 (en) Semiconductor device having buried insulation films and method of manufacturing the same
KR20040096365A (en) Manufacturing method for semiconductor device
US4322881A (en) Method for manufacturing semiconductor memory devices
JP3502750B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH0837296A (en) Manufacture of semiconductor device
JPH10209266A (en) Semiconductor integrated circuit device and its manufacture
KR20010053237A (en) Field effect transistors, integrated circuitry, methods of forming field effect transistor gates, and methods of forming integrated circuitry
WO1990011618A1 (en) Method of producing semiconductor devices
JP2001007219A (en) Semiconductor device and manufacture thereof
JP3686470B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2000200790A (en) Semiconductor device and its manufacture
JPH0794721A (en) Semiconductor device and manufacture thereof
JP2798001B2 (en) Method for manufacturing semiconductor device
JPH09246201A (en) Semiconductor integrated circuit device and manufacture thereof
JPH10178000A (en) Cvd device and manufacture of semiconductor integrated circuit device using the same
JPS639964A (en) Manufacture of semiconductor storage element
JPS5918875B2 (en) Method for manufacturing semiconductor integrated circuit device
KR960013507B1 (en) Method for manufacturing sram
JPH06283599A (en) Semiconductor device and its manufacture
JPH11176947A (en) Semiconductor integrated circuit device and manufacture thereof
JPS5943832B2 (en) Manufacturing method of semiconductor device
JPH1167724A (en) Slective etching method for polycrystalline silicon film and manufacture of semiconductor device using the same