JPH10200789A - 輪郭補正方法及びこれを行うための回路 - Google Patents
輪郭補正方法及びこれを行うための回路Info
- Publication number
- JPH10200789A JPH10200789A JP9189854A JP18985497A JPH10200789A JP H10200789 A JPH10200789 A JP H10200789A JP 9189854 A JP9189854 A JP 9189854A JP 18985497 A JP18985497 A JP 18985497A JP H10200789 A JPH10200789 A JP H10200789A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- peaking
- generate
- generating
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＴＶのような映像表示装置に、ビデオ信号に
より表示される映像の輪郭を改善するための方法及びこ
れを行うための回路。 【解決手段】 ピーキング信号発生回路６００で発生さ
せた第１ピーキング信号をビデオ信号ＤＹ２に加算して
第１強調信号ＡＤ２を発生させ、制御信号発生回路４０
０でビデオ信号の１次微分信号を所定の基準信号と比較
し第１制御信号を発生させ、該信号を所定時間遅らせて
第２制御信号ＤＣＳ２を発生させる。第１スイッチ５４
０は第１制御信号に応じて第１強調信号またはビデオ信
号を選択し第１選択信号を発生させる。そして、第１選
択信号に第２ピーキング信号ＳＵ２を加算して第２強調
信号ＡＤ３を発生させ、第２スイッチ５５０は、第２制
御信号に応じて第１選択信号または第２強調信号を選択
して第２選択信号を発生させ、第２選択信号を輪郭の補
正されたビデオ信号として出力する。
より表示される映像の輪郭を改善するための方法及びこ
れを行うための回路。 【解決手段】 ピーキング信号発生回路６００で発生さ
せた第１ピーキング信号をビデオ信号ＤＹ２に加算して
第１強調信号ＡＤ２を発生させ、制御信号発生回路４０
０でビデオ信号の１次微分信号を所定の基準信号と比較
し第１制御信号を発生させ、該信号を所定時間遅らせて
第２制御信号ＤＣＳ２を発生させる。第１スイッチ５４
０は第１制御信号に応じて第１強調信号またはビデオ信
号を選択し第１選択信号を発生させる。そして、第１選
択信号に第２ピーキング信号ＳＵ２を加算して第２強調
信号ＡＤ３を発生させ、第２スイッチ５５０は、第２制
御信号に応じて第１選択信号または第２強調信号を選択
して第２選択信号を発生させ、第２選択信号を輪郭の補
正されたビデオ信号として出力する。
Description
【０００１】
【発明の属する技術分野】本発明はビデオプロジェクタ
ー、ビデオテープレコーダまたはＴＶのような映像ディ
スプレイ装置用の、映像の輪郭強調の方法及びこれを行
うための回路に関し、さらに詳しくはビデオ信号により
表示される映像の輪郭を改善するための映像の外郭線強
調の方法及びこれを行うための回路に関する。
ー、ビデオテープレコーダまたはＴＶのような映像ディ
スプレイ装置用の、映像の輪郭強調の方法及びこれを行
うための回路に関し、さらに詳しくはビデオ信号により
表示される映像の輪郭を改善するための映像の外郭線強
調の方法及びこれを行うための回路に関する。
【０００２】
【従来の技術】図１は従来の輪郭補正回路を示すブロッ
ク図である。
ク図である。
【０００３】図１において、輪郭補正回路は第１遅延器
１２１、第２遅延器１２２、第３遅延器１２３、第１加
算器１３１、第２加算器１３２、減算器１４１及び１／
２増幅器１５１より構成される。
１２１、第２遅延器１２２、第３遅延器１２３、第１加
算器１３１、第２加算器１３２、減算器１４１及び１／
２増幅器１５１より構成される。
【０００４】上記第１及び第２遅延器１２１、１２２
は、入力端子１０１を介して入力されるビデオ信号をそ
れぞれ一定時間Ｔの間遅らせる。上記第１及び第２遅延
器１２１、１２２により発生する遅延信号はそれぞれ、
上記第１加算器１３１及び上記減算器１４１に出力され
る。上記第３遅延器１３２は上記第２遅延器１２２から
の上記遅延信号をＴ時間遅らせて２Ｔ時間遅延されたビ
デオ信号を発生させる。第２加算器１３２は、上記２Ｔ
時間遅延されたビデオ信号を上記入力端子１０１を介し
て入力される現在のビデオ信号に加算して加算信号を連
続的に発生させ、上記加算信号を上記１／２増幅器１５
１に提供する。上記１／２増幅器１５１は上記第２加算
器１３２からの上記加算信号を１／２増幅して１／２増
幅信号を発生させ、上記発生した１／２増幅信号を上記
減算器１４１に出力する。上記減算器１４１は、上記第
２遅延器１２２からの上記Ｔ時間遅延されたビデオ信号
から上記１／２増幅器１５１からの１／２増幅信号を減
算して減算信号を発生させ、上記減算信号をピーキング
信号として上記第１加算器１３１に提供する。上記第１
加算器１３１は、上記第１遅延器１２１からのＴ時間遅
延されたビデオ信号に上記減算器１４１からの上記ピー
キング信号を加算して、輪郭の強調されたビデオ信号を
発生させる。
は、入力端子１０１を介して入力されるビデオ信号をそ
れぞれ一定時間Ｔの間遅らせる。上記第１及び第２遅延
器１２１、１２２により発生する遅延信号はそれぞれ、
上記第１加算器１３１及び上記減算器１４１に出力され
る。上記第３遅延器１３２は上記第２遅延器１２２から
の上記遅延信号をＴ時間遅らせて２Ｔ時間遅延されたビ
デオ信号を発生させる。第２加算器１３２は、上記２Ｔ
時間遅延されたビデオ信号を上記入力端子１０１を介し
て入力される現在のビデオ信号に加算して加算信号を連
続的に発生させ、上記加算信号を上記１／２増幅器１５
１に提供する。上記１／２増幅器１５１は上記第２加算
器１３２からの上記加算信号を１／２増幅して１／２増
幅信号を発生させ、上記発生した１／２増幅信号を上記
減算器１４１に出力する。上記減算器１４１は、上記第
２遅延器１２２からの上記Ｔ時間遅延されたビデオ信号
から上記１／２増幅器１５１からの１／２増幅信号を減
算して減算信号を発生させ、上記減算信号をピーキング
信号として上記第１加算器１３１に提供する。上記第１
加算器１３１は、上記第１遅延器１２１からのＴ時間遅
延されたビデオ信号に上記減算器１４１からの上記ピー
キング信号を加算して、輪郭の強調されたビデオ信号を
発生させる。
【０００５】上記輪郭補正回路１００によれば、上記回
路は連続的に入力されるビデオ信号に応じてピーキング
信号を発生させ、上記発生したピーキング信号を上記ビ
デオ信号に加算して上記ビデオ信号により形成される映
像の外郭線を強調する。
路は連続的に入力されるビデオ信号に応じてピーキング
信号を発生させ、上記発生したピーキング信号を上記ビ
デオ信号に加算して上記ビデオ信号により形成される映
像の外郭線を強調する。
【０００６】しかし上記輪郭補正回路においては、ビデ
オ信号の振幅転移が所定時間の間発生する際、ビデオ信
号の振幅転移の前および後のプレシュート(preshoot)及
びオーバシュート(overshoot) によって、輪郭の強調さ
れたビデオ信号の振幅転移が元のビデオ信号の振幅転移
時間より長時間発生するという問題点がある。
オ信号の振幅転移が所定時間の間発生する際、ビデオ信
号の振幅転移の前および後のプレシュート(preshoot)及
びオーバシュート(overshoot) によって、輪郭の強調さ
れたビデオ信号の振幅転移が元のビデオ信号の振幅転移
時間より長時間発生するという問題点がある。
【０００７】上記プレシュート及びオーバシュート無し
に映像の外郭線を改善するための輪郭補正回路の一例が
アメリカ特許第５、２４７、３６１号に開示されてい
る。アメリカ特許第５、２４７、３６１号により提示さ
れた回路は、上昇及び下降傾斜部と上記上昇及び下降傾
斜部の間の扁平部とを有するビデオ信号によって形成さ
れる映像の外郭線を改善する。上記回路は、上記ビデオ
信号の上昇及び下降傾斜部と扁平部にそれぞれ対応する
第１、第２及び第３強調部を有する強調信号を発生させ
る強調信号発生回路を含む。上記強調信号に上記ビデオ
信号を同期させるための遅延回路が提供され、また上記
同期されたビデオ信号から上記強調信号を減算するため
の減算器が提供されて、上記強調信号の三つの強調部が
上記上昇及び下降傾斜部と扁平部にそれぞれ正確に重な
るようにする。従って、上記回路はプレシュート及びオ
ーバシュートの発生無しに映像ディスプレイシステムに
ビデオ信号によって表示される映像の外郭線を強調す
る。
に映像の外郭線を改善するための輪郭補正回路の一例が
アメリカ特許第５、２４７、３６１号に開示されてい
る。アメリカ特許第５、２４７、３６１号により提示さ
れた回路は、上昇及び下降傾斜部と上記上昇及び下降傾
斜部の間の扁平部とを有するビデオ信号によって形成さ
れる映像の外郭線を改善する。上記回路は、上記ビデオ
信号の上昇及び下降傾斜部と扁平部にそれぞれ対応する
第１、第２及び第３強調部を有する強調信号を発生させ
る強調信号発生回路を含む。上記強調信号に上記ビデオ
信号を同期させるための遅延回路が提供され、また上記
同期されたビデオ信号から上記強調信号を減算するため
の減算器が提供されて、上記強調信号の三つの強調部が
上記上昇及び下降傾斜部と扁平部にそれぞれ正確に重な
るようにする。従って、上記回路はプレシュート及びオ
ーバシュートの発生無しに映像ディスプレイシステムに
ビデオ信号によって表示される映像の外郭線を強調す
る。
【０００８】しかし、上記回路がプレシュート及びオー
バシュート無しに映像の外郭線を改善するという利点は
あるが、上記回路は振幅転移時間が短くなるので、すな
わち上記ビデオ信号の扁平部の長さが元の扁平部より長
くなるので、ビデオ信号が変形されるという問題点があ
る。
バシュート無しに映像の外郭線を改善するという利点は
あるが、上記回路は振幅転移時間が短くなるので、すな
わち上記ビデオ信号の扁平部の長さが元の扁平部より長
くなるので、ビデオ信号が変形されるという問題点があ
る。
【０００９】このため、ビデオ信号の振幅転移時間の変
動無しにビデオ信号により形成されるイメージの外郭線
を強調しうる輪郭補正方法及びこれを行うための回路が
必要とされる。
動無しにビデオ信号により形成されるイメージの外郭線
を強調しうる輪郭補正方法及びこれを行うための回路が
必要とされる。
【００１０】
【発明が解決しようとする課題】本発明は前述した問題
点を解決するために案出されたもので、その目的はプレ
シュート及びオーバシュートの発生及び振幅転移時間の
変動無しに、ビデオ信号により形成される映像の外郭線
を強調しうる輪郭補正方法を提供することである。
点を解決するために案出されたもので、その目的はプレ
シュート及びオーバシュートの発生及び振幅転移時間の
変動無しに、ビデオ信号により形成される映像の外郭線
を強調しうる輪郭補正方法を提供することである。
【００１１】本発明の他の目的は、プレシュート及びオ
ーバシュートの発生及び振幅転移時間の変動なしに、ビ
デオ信号により形成される映像の外郭線を強調しうる輪
郭補正回路を提供することである。
ーバシュートの発生及び振幅転移時間の変動なしに、ビ
デオ信号により形成される映像の外郭線を強調しうる輪
郭補正回路を提供することである。
【００１２】
【課題を解決するための手段】前述した目的を達成する
ために本発明による輪郭補正方法は、ビデオ信号の振幅
転移に対応する第１ピーキング信号及び上記第１ピーキ
ング信号を所定時間遅らせて第２ピーキング信号を発生
させる段階と、上記第１ピーキング信号を上記ビデオ信
号に加算して第１強調信号を発生させる段階と、上記ビ
デオ信号を１次微分して発生する１次微分信号を所定の
基準信号と比較してその比較結果に基づき第１制御信号
を発生させ、上記第１制御信号を上記所定時間遅らせて
第２制御信号を発生させる段階と、第１選択信号を発生
させるために上記第１制御信号に応じて上記第１強調信
号または上記ビデオ信号を選択する段階と、上記第１選
択信号に上記第２ピーキング信号を加算して第２強調信
号を発生させる段階と、上記第２制御信号に応じて上記
第１選択信号または第２強調信号を選択して第２選択信
号を発生させ、上記第２選択信号を輪郭の補正されたビ
デオ信号として出力する段階とから構成される。
ために本発明による輪郭補正方法は、ビデオ信号の振幅
転移に対応する第１ピーキング信号及び上記第１ピーキ
ング信号を所定時間遅らせて第２ピーキング信号を発生
させる段階と、上記第１ピーキング信号を上記ビデオ信
号に加算して第１強調信号を発生させる段階と、上記ビ
デオ信号を１次微分して発生する１次微分信号を所定の
基準信号と比較してその比較結果に基づき第１制御信号
を発生させ、上記第１制御信号を上記所定時間遅らせて
第２制御信号を発生させる段階と、第１選択信号を発生
させるために上記第１制御信号に応じて上記第１強調信
号または上記ビデオ信号を選択する段階と、上記第１選
択信号に上記第２ピーキング信号を加算して第２強調信
号を発生させる段階と、上記第２制御信号に応じて上記
第１選択信号または第２強調信号を選択して第２選択信
号を発生させ、上記第２選択信号を輪郭の補正されたビ
デオ信号として出力する段階とから構成される。
【００１３】上記方法によれば、プレシュート及びオー
バシュートの発生及び振幅転移時間の変動無しに、ビデ
オ信号により形成される映像の外郭線を強調することが
できる。
バシュートの発生及び振幅転移時間の変動無しに、ビデ
オ信号により形成される映像の外郭線を強調することが
できる。
【００１４】また、本発明の他の目的を達成するために
本発明による輪郭補正回路は、ビデオ信号の振幅転移に
対応する第１ピーキング信号及び上記第１ピーキング信
号を所定時間遅らせて第２ピーキング信号を発生させる
ためのピーキング信号発生手段と、上記第１ピーキング
信号を上記ビデオ信号に加算して第１強調信号を発生さ
せるための第１強調信号発生手段と、上記ビデオ信号を
１次微分して発生する１次微分信号を所定の基準信号と
比較してその比較結果に基づき第１制御信号を発生さ
せ、上記第１制御信号を上記所定時間遅らせて第２制御
信号を発生させるための制御信号発生手段と、上記第１
制御信号に応じて上記第１強調信号または上記ビデオ信
号を選択して第１選択信号を発生させるための第１選択
手段と、上記第１選択信号に上記第２ピーキング信号を
加算して第２強調信号を発生させるための第２強調信号
発生手段と、上記第２制御信号に応じて上記第１選択信
号または第２強調信号を選択して第２選択信号を発生さ
せ、上記第２選択信号を輪郭の補正されたビデオ信号と
して出力するための第２選択手段とから構成される。
本発明による輪郭補正回路は、ビデオ信号の振幅転移に
対応する第１ピーキング信号及び上記第１ピーキング信
号を所定時間遅らせて第２ピーキング信号を発生させる
ためのピーキング信号発生手段と、上記第１ピーキング
信号を上記ビデオ信号に加算して第１強調信号を発生さ
せるための第１強調信号発生手段と、上記ビデオ信号を
１次微分して発生する１次微分信号を所定の基準信号と
比較してその比較結果に基づき第１制御信号を発生さ
せ、上記第１制御信号を上記所定時間遅らせて第２制御
信号を発生させるための制御信号発生手段と、上記第１
制御信号に応じて上記第１強調信号または上記ビデオ信
号を選択して第１選択信号を発生させるための第１選択
手段と、上記第１選択信号に上記第２ピーキング信号を
加算して第２強調信号を発生させるための第２強調信号
発生手段と、上記第２制御信号に応じて上記第１選択信
号または第２強調信号を選択して第２選択信号を発生さ
せ、上記第２選択信号を輪郭の補正されたビデオ信号と
して出力するための第２選択手段とから構成される。
【００１５】前述した構成によれば、プレシュート及び
オーバシュートの発生及び振幅転移時間の変動無しに、
ビデオ信号により形成される映像の外郭線を強調しう
る。
オーバシュートの発生及び振幅転移時間の変動無しに、
ビデオ信号により形成される映像の外郭線を強調しう
る。
【００１６】
【発明の実施の形態】以下、添付した図面に基づき本発
明の望ましい一実施例を詳述する。
明の望ましい一実施例を詳述する。
【００１７】図２は本発明の一実施例による輪郭補正回
路を示した図である。
路を示した図である。
【００１８】図２において、上記輪郭補正回路は制御信
号発生回路４００、ピーキング信号発生回路６００及び
輪郭補正信号発生回路５００より構成される。
号発生回路４００、ピーキング信号発生回路６００及び
輪郭補正信号発生回路５００より構成される。
【００１９】上記制御信号発生回路４００は、第１及び
第２制御信号ＣＳ及びＤＣＳ２をそれぞれ発生させるた
めに、第１制御信号発生回路４３０及び第２制御信号発
生回路４２０より構成される。上記制御信号発生回路４
００は上記第１及び第２制御信号ＣＳ及びＤＣＳ２を上
記輪郭補正信号発生回路５００に提供する。
第２制御信号ＣＳ及びＤＣＳ２をそれぞれ発生させるた
めに、第１制御信号発生回路４３０及び第２制御信号発
生回路４２０より構成される。上記制御信号発生回路４
００は上記第１及び第２制御信号ＣＳ及びＤＣＳ２を上
記輪郭補正信号発生回路５００に提供する。
【００２０】上記第１制御信号発生回路４３０は上記第
１制御信号ＣＳを発生させるために１次微分回路２００
及び比較器４１０より構成される。
１制御信号ＣＳを発生させるために１次微分回路２００
及び比較器４１０より構成される。
【００２１】上記１次微分回路２００は入力端子２０１
を介して入力されるビデオ信号を微分して１次微分信号
ＳＵ１を発生させ、上記１次微分信号ＳＵ１を上記比較
器４１０に提供する。
を介して入力されるビデオ信号を微分して１次微分信号
ＳＵ１を発生させ、上記１次微分信号ＳＵ１を上記比較
器４１０に提供する。
【００２２】上記１次微分回路２００は第１遅延器２１
０及び第１減算器２２０より構成される。上記第１遅延
器２１０は上記入力端子２０１を介して入力されるビデ
オ信号を所定時間遅延させて第１遅延信号ＤＹ１を発生
させ、上記第１遅延信号ＤＹ１を上記第１減算器２２０
及び上記ピーキング信号発生回路６００にそれぞれ提供
する。上記第１減算器２２０は上記第１遅延信号ＤＹ１
から上記入力端子２０１を介して入力されるビデオ信号
Ｙを減算して第１減算信号ＳＵ１を発生させ、上記第１
減算信号ＳＵ１を上記１次微分信号ＳＵ１として上記比
較器４１０に出力する。
０及び第１減算器２２０より構成される。上記第１遅延
器２１０は上記入力端子２０１を介して入力されるビデ
オ信号を所定時間遅延させて第１遅延信号ＤＹ１を発生
させ、上記第１遅延信号ＤＹ１を上記第１減算器２２０
及び上記ピーキング信号発生回路６００にそれぞれ提供
する。上記第１減算器２２０は上記第１遅延信号ＤＹ１
から上記入力端子２０１を介して入力されるビデオ信号
Ｙを減算して第１減算信号ＳＵ１を発生させ、上記第１
減算信号ＳＵ１を上記１次微分信号ＳＵ１として上記比
較器４１０に出力する。
【００２３】上記比較器４１０は上記１次微分回路２０
０の第１減算器２２０からの１次微分信号ＳＵ１の絶対
値の大きさを所定の基準信号αと比較し、その比較結果
により上記第１制御信号ＣＳを発生させる。上記比較器
４１０により発生する上記第１制御信号ＣＳは上記第２
制御信号発生回路４２０及び上記輪郭補正信号発生回路
５００にそれぞれ提供される。
０の第１減算器２２０からの１次微分信号ＳＵ１の絶対
値の大きさを所定の基準信号αと比較し、その比較結果
により上記第１制御信号ＣＳを発生させる。上記比較器
４１０により発生する上記第１制御信号ＣＳは上記第２
制御信号発生回路４２０及び上記輪郭補正信号発生回路
５００にそれぞれ提供される。
【００２４】上記第２制御信号発生回路４２０は第２遅
延器４２１及び第３遅延器４２２より構成され、上記第
２及び第３遅延器４２１、４２２は上記１次微分回路２
００の第１遅延器と同一な遅延時間を有する。上記第２
遅延器４２１は上記比較器４１０からの上記第１制御信
号ＣＳを上記所定時間の間遅延させて第２遅延信号ＤＣ
Ｓ１を発生させ、上記第２遅延信号ＤＣＳ２を上記第３
遅延器４２２に出力する。上記第３遅延器４２２は上記
第２遅延器４２１からの第２遅延信号ＤＣＳ１をもう一
度遅らせて第３遅延信号ＤＣＳ２を発生させ、上記第３
遅延信号ＤＣＳ２を第２制御信号ＤＣＳ２として上記輪
郭補正信号発生回路５００に出力する。
延器４２１及び第３遅延器４２２より構成され、上記第
２及び第３遅延器４２１、４２２は上記１次微分回路２
００の第１遅延器と同一な遅延時間を有する。上記第２
遅延器４２１は上記比較器４１０からの上記第１制御信
号ＣＳを上記所定時間の間遅延させて第２遅延信号ＤＣ
Ｓ１を発生させ、上記第２遅延信号ＤＣＳ２を上記第３
遅延器４２２に出力する。上記第３遅延器４２２は上記
第２遅延器４２１からの第２遅延信号ＤＣＳ１をもう一
度遅らせて第３遅延信号ＤＣＳ２を発生させ、上記第３
遅延信号ＤＣＳ２を第２制御信号ＤＣＳ２として上記輪
郭補正信号発生回路５００に出力する。
【００２５】上記ピーキング信号発生回路６００は第１
ピーキング信号ＳＵ１及び第２ピーキング信号ＳＵ２を
それぞれ発生させるために、第１ピーキング信号発生回
路３００及び第２ピーキング信号発生回路５１０より構
成される。
ピーキング信号ＳＵ１及び第２ピーキング信号ＳＵ２を
それぞれ発生させるために、第１ピーキング信号発生回
路３００及び第２ピーキング信号発生回路５１０より構
成される。
【００２６】上記第１ピーキング信号発生回路３００は
２次微分回路３００であるのが望ましい。上記２次微分
回路３００は上記ビデオ信号Ｙを２次微分して２次微分
信号ＳＵ２を発生させ、上記発生した２次微分信号ＳＵ
２を上記第１ピーキング信号ＳＵ１として上記輪郭補正
信号発生回路５００に提供する。
２次微分回路３００であるのが望ましい。上記２次微分
回路３００は上記ビデオ信号Ｙを２次微分して２次微分
信号ＳＵ２を発生させ、上記発生した２次微分信号ＳＵ
２を上記第１ピーキング信号ＳＵ１として上記輪郭補正
信号発生回路５００に提供する。
【００２７】上記２次微分回路３００は、第４遅延器３
１０、第１加算器３２０、１／２増幅器３３０及び第２
減算器３４０より構成されるのが望ましい。
１０、第１加算器３２０、１／２増幅器３３０及び第２
減算器３４０より構成されるのが望ましい。
【００２８】上記第４遅延器３１０は上記１次微分回路
２００の第１遅延器により発生した上記第１遅延信号Ｄ
Ｙ１を上記所定時間の間遅らせて第４遅延信号ＤＹ２を
発生させ、上記発生した第４遅延信号ＤＹ２を上記第１
加算器３２０及び上記輪郭補正信号発生回路５００にそ
れぞれ提供する。上記第１加算器３２０は上記入力端子
２０１を介して入力される現在のビデオ信号Ｙに上記第
４遅延器３１０からの上記第４遅延信号ＤＹ２を加算し
て第１加算信号ＡＤ１を発生させ、上記発生した第１加
算信号ＡＤ１を上記１／２増幅器３３０に出力する。上
記１／２増幅器３３０は上記第１加算器３２０からの上
記第１加算信号ＡＤ１を１／２増幅して上記１／２増幅
信号１／２ＡＤ１を発生させ、上記１／２増幅信号１／
２ＡＤ１を上記第２減算器３４０に出力する。上記第２
減算器３４０は上記１次微分回路２００の第１遅延器２
１０からの上記第１遅延信号ＤＹ１から上記１／２増幅
器３３０からの上記１／２増幅信号１／２ＡＤ１を減算
して上記２次微分信号ＳＵ２としての第２減算信号ＳＵ
２を発生させる。そして、上記第２減算器３４０により
発生した上記２次微分信号ＳＵ２は前述した通り、上記
輪郭補正信号発生回路５００に提供される。
２００の第１遅延器により発生した上記第１遅延信号Ｄ
Ｙ１を上記所定時間の間遅らせて第４遅延信号ＤＹ２を
発生させ、上記発生した第４遅延信号ＤＹ２を上記第１
加算器３２０及び上記輪郭補正信号発生回路５００にそ
れぞれ提供する。上記第１加算器３２０は上記入力端子
２０１を介して入力される現在のビデオ信号Ｙに上記第
４遅延器３１０からの上記第４遅延信号ＤＹ２を加算し
て第１加算信号ＡＤ１を発生させ、上記発生した第１加
算信号ＡＤ１を上記１／２増幅器３３０に出力する。上
記１／２増幅器３３０は上記第１加算器３２０からの上
記第１加算信号ＡＤ１を１／２増幅して上記１／２増幅
信号１／２ＡＤ１を発生させ、上記１／２増幅信号１／
２ＡＤ１を上記第２減算器３４０に出力する。上記第２
減算器３４０は上記１次微分回路２００の第１遅延器２
１０からの上記第１遅延信号ＤＹ１から上記１／２増幅
器３３０からの上記１／２増幅信号１／２ＡＤ１を減算
して上記２次微分信号ＳＵ２としての第２減算信号ＳＵ
２を発生させる。そして、上記第２減算器３４０により
発生した上記２次微分信号ＳＵ２は前述した通り、上記
輪郭補正信号発生回路５００に提供される。
【００２９】上記第２ピーキング信号発生回路５１０
は、第５遅延器５１１及び第６遅延器５１２より構成さ
れるのが望ましい。上記第５遅延器５１１は上記２次微
分回路３００からの第１ピーキング信号ＳＵ２を上記所
定時間の間遅延させて第５遅延信号ＤＳＵ１を発生さ
せ、上記発生した第５遅延信号ＤＳＵ１を上記第６遅延
器５１２に出力する。上記第６遅延器５１２は上記第５
遅延信号ＤＳＵ１をもう一度遅らせて第６遅延信号ＤＳ
Ｕ２を発生させ、上記発生した第６遅延信号ＤＳＵ２を
上記第２ピーキング信号ＤＳＵ２として上記輪郭補正信
号発生回路５００に出力する。
は、第５遅延器５１１及び第６遅延器５１２より構成さ
れるのが望ましい。上記第５遅延器５１１は上記２次微
分回路３００からの第１ピーキング信号ＳＵ２を上記所
定時間の間遅延させて第５遅延信号ＤＳＵ１を発生さ
せ、上記発生した第５遅延信号ＤＳＵ１を上記第６遅延
器５１２に出力する。上記第６遅延器５１２は上記第５
遅延信号ＤＳＵ１をもう一度遅らせて第６遅延信号ＤＳ
Ｕ２を発生させ、上記発生した第６遅延信号ＤＳＵ２を
上記第２ピーキング信号ＤＳＵ２として上記輪郭補正信
号発生回路５００に出力する。
【００３０】上記輪郭補正信号発生回路５００は、輪郭
補正信号ＳＥＬ２を発生させるために第２加算器５２
０、第１スイッチ５４０、第３加算器５３０及び第２ス
イッチ５５０より構成される。
補正信号ＳＥＬ２を発生させるために第２加算器５２
０、第１スイッチ５４０、第３加算器５３０及び第２ス
イッチ５５０より構成される。
【００３１】上記第２加算器５２０は上記第２ピーキン
グ信号発生回路５１０からの第２ピーキング信号ＤＳＵ
２を上記第４遅延信号ＤＹ２に加算して第２加算信号Ａ
Ｄ２を発生させ、上記発生した第２加算信号ＡＤ２を第
１強調信号ＡＤ２として上記第１スイッチ５４０の第２
入力端子Ｓ２に提供する。
グ信号発生回路５１０からの第２ピーキング信号ＤＳＵ
２を上記第４遅延信号ＤＹ２に加算して第２加算信号Ａ
Ｄ２を発生させ、上記発生した第２加算信号ＡＤ２を第
１強調信号ＡＤ２として上記第１スイッチ５４０の第２
入力端子Ｓ２に提供する。
【００３２】上記第１スイッチ５４０は上記２次微分回
路３００の第４遅延器３１０の出力端子に電気的に接続
された第１入力端子Ｓ１、及び上記第２加算器５２０の
出力端子に電気的に接続された第２入力端子Ｓ２を備え
る。上記第１スイッチ５４０は上記制御信号発生回路４
００から提供する第１制御信号ＣＳに応じて上記第１入
力端子Ｓ１及び第２入力端子Ｓ２のうち一つの端子にス
イッチ接続され、上記第４遅延信号ＤＹ２または第２ピ
ーキング信号ＡＤ２のどちらかを選択して第１選択信号
ＳＥＬ１を発生させ、上記第１選択信号ＳＥＬ１を上記
第２スイッチ５５０の第１入力端子Ｓ３及び上記第３加
算器５３０にそれぞれ提供する。
路３００の第４遅延器３１０の出力端子に電気的に接続
された第１入力端子Ｓ１、及び上記第２加算器５２０の
出力端子に電気的に接続された第２入力端子Ｓ２を備え
る。上記第１スイッチ５４０は上記制御信号発生回路４
００から提供する第１制御信号ＣＳに応じて上記第１入
力端子Ｓ１及び第２入力端子Ｓ２のうち一つの端子にス
イッチ接続され、上記第４遅延信号ＤＹ２または第２ピ
ーキング信号ＡＤ２のどちらかを選択して第１選択信号
ＳＥＬ１を発生させ、上記第１選択信号ＳＥＬ１を上記
第２スイッチ５５０の第１入力端子Ｓ３及び上記第３加
算器５３０にそれぞれ提供する。
【００３３】上記第３加算器５３０は上記ピーキング信
号発生回路６００からの第１ピーキング信号ＳＵ２を上
記第１選択信号ＳＥＬ１に加算して第３加算信号ＡＤ３
を発生させ、上記第３加算信号ＡＤ３を第２強調信号Ａ
Ｄ３として上記第２スイッチ５５０の第２入力端子Ｓ４
に出力する。
号発生回路６００からの第１ピーキング信号ＳＵ２を上
記第１選択信号ＳＥＬ１に加算して第３加算信号ＡＤ３
を発生させ、上記第３加算信号ＡＤ３を第２強調信号Ａ
Ｄ３として上記第２スイッチ５５０の第２入力端子Ｓ４
に出力する。
【００３４】上記第２スイッチ５５０は、上記第１スイ
ッチ５４０の出力端子と電気的に接続された第１入力端
子Ｓ３及び上記第３加算器５３０の出力端子と電気的に
接続された第２入力端子Ｓ４を備える。上記第２スイッ
チ５５０は上記制御信号発生回路４００から提供する上
記第２制御信号ＤＣＳ２に応じて上記第１または第２入
力端子Ｓ３またはＳ４にスイッチ接続され、上記輪郭補
正信号ＳＥＬ２としての第２選択信号ＳＥＬ２を発生さ
せる。
ッチ５４０の出力端子と電気的に接続された第１入力端
子Ｓ３及び上記第３加算器５３０の出力端子と電気的に
接続された第２入力端子Ｓ４を備える。上記第２スイッ
チ５５０は上記制御信号発生回路４００から提供する上
記第２制御信号ＤＣＳ２に応じて上記第１または第２入
力端子Ｓ３またはＳ４にスイッチ接続され、上記輪郭補
正信号ＳＥＬ２としての第２選択信号ＳＥＬ２を発生さ
せる。
【００３５】上記のような構成の輪郭補正回路の動作
を、添付図面に基づいてさらに詳しく説明する。
を、添付図面に基づいてさらに詳しく説明する。
【００３６】図３の（Ａ）〜（Ｄ），図４（Ｅ）〜
（Ｉ），及び図５（Ｊ）〜（Ｎ）は図２に示した輪郭補
正回路の動作を説明するための波形図である。
（Ｉ），及び図５（Ｊ）〜（Ｎ）は図２に示した輪郭補
正回路の動作を説明するための波形図である。
【００３７】図６及び図７は図２に示した輪郭補正方法
を説明するためのフローチャートである。
を説明するためのフローチャートである。
【００３８】図２において、ビデオの色信号分離装置
（図示せず）により分離された図３の（Ａ）のような波
形を有するビデオ信号Ｙが入力端子２０１を介して１次
微分回路２００の第１遅延器２１０に入力される場合、
上記第１遅延器２１０は上記入力されるビデオ信号Ｙを
所定時間遅らせて図３の（Ｂ）のような第１遅延信号Ｄ
Ｙ１を発生させ、上記第１遅延信号ＤＹ１を第１減算器
２２０、２次微分回路３００の第４遅延器３１０及び２
次微分回路３００の第２減算器３４０にそれぞれ提供す
る（Ｓ１、Ｓ２）。
（図示せず）により分離された図３の（Ａ）のような波
形を有するビデオ信号Ｙが入力端子２０１を介して１次
微分回路２００の第１遅延器２１０に入力される場合、
上記第１遅延器２１０は上記入力されるビデオ信号Ｙを
所定時間遅らせて図３の（Ｂ）のような第１遅延信号Ｄ
Ｙ１を発生させ、上記第１遅延信号ＤＹ１を第１減算器
２２０、２次微分回路３００の第４遅延器３１０及び２
次微分回路３００の第２減算器３４０にそれぞれ提供す
る（Ｓ１、Ｓ２）。
【００３９】上記１次微分回路２００の上記第１減算器
２２０は、上記第１遅延器２１０からの第１遅延信号Ｄ
Ｙ１から上記入力端子２０１を介して現在入力されるビ
デオ信号Ｙを減算して図４の（Ｆ）に示すような１次微
分信号ＳＵ１を発生させ、上記１次微分信号ＳＵ１を上
記第１制御信号発生回路４３０の比較器４１０に提供す
る（Ｓ３）。
２２０は、上記第１遅延器２１０からの第１遅延信号Ｄ
Ｙ１から上記入力端子２０１を介して現在入力されるビ
デオ信号Ｙを減算して図４の（Ｆ）に示すような１次微
分信号ＳＵ１を発生させ、上記１次微分信号ＳＵ１を上
記第１制御信号発生回路４３０の比較器４１０に提供す
る（Ｓ３）。
【００４０】一方、上記２次微分回路３００の第４遅延
器３１０は、上記第１遅延器２１０からの上記第１遅延
信号ＤＹ１をもう一度遅延させて図３の（Ｃ）に示すよ
うな第４遅延信号ＤＹ２を発生させ、第１加算器３２０
及び第２減算器３４０にそれぞれ提供する（Ｓ４）。
器３１０は、上記第１遅延器２１０からの上記第１遅延
信号ＤＹ１をもう一度遅延させて図３の（Ｃ）に示すよ
うな第４遅延信号ＤＹ２を発生させ、第１加算器３２０
及び第２減算器３４０にそれぞれ提供する（Ｓ４）。
【００４１】上記第４遅延器３１０により発生した上記
第４遅延信号ＤＹ２は上記第１加算器３２０に入力さ
れ、上記第１加算器３２０は上記第４遅延器３１０から
の第４遅延信号ＤＹ２に上記入力端子２０１から入力さ
れる現在のビデオ信号Ｙを加算して、図３の（Ｄ）に示
すような第１加算信号ＡＤ１を発生させ、発生した第１
加算信号ＡＤ１を上記１／２増幅器３３０に出力する
（Ｓ５）。
第４遅延信号ＤＹ２は上記第１加算器３２０に入力さ
れ、上記第１加算器３２０は上記第４遅延器３１０から
の第４遅延信号ＤＹ２に上記入力端子２０１から入力さ
れる現在のビデオ信号Ｙを加算して、図３の（Ｄ）に示
すような第１加算信号ＡＤ１を発生させ、発生した第１
加算信号ＡＤ１を上記１／２増幅器３３０に出力する
（Ｓ５）。
【００４２】上記１／２増幅器３３０は上記第１加算器
３２０からの第１加算信号ＡＤ１を１／２増幅し、上記
１／２増幅された第１加算信号１／２ＡＤ１を第２減算
器３４０に提供する。これにより、上記第２減算器３４
０は上記第１遅延信号ＤＹ１から上記１／２増幅された
第１加算信号１／２ＡＤ１を減算して図４の（Ｇ）に示
すような２次微分信号ＳＵ２を発生させる。そして、上
記第２減算器３４０は上記２次微分信号ＳＵ２を上記ピ
ーキング信号発生回路６００の第２ピーキング信号発生
回路５１０の第５遅延器５１１及び輪郭補正信号発生回
路５００の第３加算器５３０にそれぞれ出力する（Ｓ
６）。
３２０からの第１加算信号ＡＤ１を１／２増幅し、上記
１／２増幅された第１加算信号１／２ＡＤ１を第２減算
器３４０に提供する。これにより、上記第２減算器３４
０は上記第１遅延信号ＤＹ１から上記１／２増幅された
第１加算信号１／２ＡＤ１を減算して図４の（Ｇ）に示
すような２次微分信号ＳＵ２を発生させる。そして、上
記第２減算器３４０は上記２次微分信号ＳＵ２を上記ピ
ーキング信号発生回路６００の第２ピーキング信号発生
回路５１０の第５遅延器５１１及び輪郭補正信号発生回
路５００の第３加算器５３０にそれぞれ出力する（Ｓ
６）。
【００４３】上記第５遅延器５１１は第２減算器３４０
からの２次微分信号ＳＵ２を遅延させ、上記遅延させた
２次微分信号ＳＵ２を第６遅延器５１２に出力する。こ
れにより、上記第６遅延器５１２は上記第５遅延器５１
１からの遅延した２次微分信号ＤＳＵ１をもう一度遅ら
せて図４の（Ｈ）のような２次微分遅延信号ＤＳＵ２を
発生させ、２次微分遅延信号ＤＳＵ２を第２ピーキング
信号ＤＵＳ２として第２加算器５２０に提供する（Ｓ
７）。
からの２次微分信号ＳＵ２を遅延させ、上記遅延させた
２次微分信号ＳＵ２を第６遅延器５１２に出力する。こ
れにより、上記第６遅延器５１２は上記第５遅延器５１
１からの遅延した２次微分信号ＤＳＵ１をもう一度遅ら
せて図４の（Ｈ）のような２次微分遅延信号ＤＳＵ２を
発生させ、２次微分遅延信号ＤＳＵ２を第２ピーキング
信号ＤＵＳ２として第２加算器５２０に提供する（Ｓ
７）。
【００４４】上記第２加算器５２０は、上記第６遅延器
５１２からの上記２次微分遅延信号ＤＳＵ２を上記２次
微分回路３００の第４遅延器３１０からの第４遅延信号
ＤＹ２に加算し、図５の（Ｋ）に示すような第２加算信
号ＡＤ２を発生させて上記第１スイッチ５４０の第２入
力端子Ｓ２に提供する（Ｓ８）。
５１２からの上記２次微分遅延信号ＤＳＵ２を上記２次
微分回路３００の第４遅延器３１０からの第４遅延信号
ＤＹ２に加算し、図５の（Ｋ）に示すような第２加算信
号ＡＤ２を発生させて上記第１スイッチ５４０の第２入
力端子Ｓ２に提供する（Ｓ８）。
【００４５】この際、上記第１制御信号発生回路４３０
の比較器４１０は、上記１次微分回路２００の第１減算
器２２０からの１次微分信号ＳＵ１を、図４の（Ｆ）に
示すように所定の基準信号αと比較し、その結果として
図４の（Ｉ）のような第１制御信号ＣＳを発生させる
（Ｓ９）。
の比較器４１０は、上記１次微分回路２００の第１減算
器２２０からの１次微分信号ＳＵ１を、図４の（Ｆ）に
示すように所定の基準信号αと比較し、その結果として
図４の（Ｉ）のような第１制御信号ＣＳを発生させる
（Ｓ９）。
【００４６】上記比較器４１０は段階Ｓ９により上記１
次微分信号ＳＵ１の絶対値が上記基準信号αより小さい
場合は上記第１制御信号ＣＳとしてロー・ロジックの信
号を発生させ、また、これとは異なり上記１次微分信号
ＳＵ１の絶対値が上記基準信号αより大きいか等しい場
合は、上記第１制御信号ＣＳとしてハイ・ロジックの信
号を発生させる。上記図３の（Ａ）に示したビデオ信号
Ｙに対する上記比較器４１０の第１制御信号ＣＳは図４
の（Ｉ）に示されている。上記比較器４１０は上記発生
した第１制御信号ＣＳを上記輪郭補正信号発生回路５０
０の第１スイッチ５４０及び制御信号発生回路４００の
第２遅延器４２１にそれぞれ提供する（Ｓ１０、Ｓ１
１）。
次微分信号ＳＵ１の絶対値が上記基準信号αより小さい
場合は上記第１制御信号ＣＳとしてロー・ロジックの信
号を発生させ、また、これとは異なり上記１次微分信号
ＳＵ１の絶対値が上記基準信号αより大きいか等しい場
合は、上記第１制御信号ＣＳとしてハイ・ロジックの信
号を発生させる。上記図３の（Ａ）に示したビデオ信号
Ｙに対する上記比較器４１０の第１制御信号ＣＳは図４
の（Ｉ）に示されている。上記比較器４１０は上記発生
した第１制御信号ＣＳを上記輪郭補正信号発生回路５０
０の第１スイッチ５４０及び制御信号発生回路４００の
第２遅延器４２１にそれぞれ提供する（Ｓ１０、Ｓ１
１）。
【００４７】上記制御信号発生回路４００の第１制御信
号ＣＳがロー・ロジックの場合、上記輪郭補正信号発生
回路５００の第１スイッチ５４０は第１入力端子Ｓ１に
接続され、上記２次微分回路３００の第４遅延器３１０
からの第４遅延信号ＤＹ２を第１選択信号ＳＥＬ１とし
て出力する（Ｓ１２）。
号ＣＳがロー・ロジックの場合、上記輪郭補正信号発生
回路５００の第１スイッチ５４０は第１入力端子Ｓ１に
接続され、上記２次微分回路３００の第４遅延器３１０
からの第４遅延信号ＤＹ２を第１選択信号ＳＥＬ１とし
て出力する（Ｓ１２）。
【００４８】逆に、上記制御信号発生回路４００の第１
制御信号ＣＳがハイ・ロジックの場合は、上記輪郭補正
信号発生回路５００の第１スイッチ５４０は第２入力端
子Ｓ２に接続され、上記第２加算器５２０の第２加算信
号ＡＤ２を第１選択信号ＳＥＬ１として出力する（Ｓ１
３）。
制御信号ＣＳがハイ・ロジックの場合は、上記輪郭補正
信号発生回路５００の第１スイッチ５４０は第２入力端
子Ｓ２に接続され、上記第２加算器５２０の第２加算信
号ＡＤ２を第１選択信号ＳＥＬ１として出力する（Ｓ１
３）。
【００４９】上記第１スイッチ５４０から出力される上
記第１選択信号ＳＥＬ１は第３加算器５３０及び第２ス
イッチ５５０にそれぞれ入力され、上記第３加算器５３
０は上記第１スイッチ５４０から入力される上記第１選
択信号ＳＥＬ１に上記２次微分回路３００の第２減算器
３４０からの２次微分信号ＳＵ２を加算して第３加算信
号ＡＤ３を発生させ、上記発生した第３加算信号ＡＤ３
を上記第２スイッチ５５０の第２入力端子Ｓ４に出力す
る（Ｓ１４）。図５の（Ｍ）は図３の（Ａ）に示すよう
なビデオ信号Ｙに対する上記第３加算器５３０による第
３加算信号ＡＤ３の出力を示す波形図である。
記第１選択信号ＳＥＬ１は第３加算器５３０及び第２ス
イッチ５５０にそれぞれ入力され、上記第３加算器５３
０は上記第１スイッチ５４０から入力される上記第１選
択信号ＳＥＬ１に上記２次微分回路３００の第２減算器
３４０からの２次微分信号ＳＵ２を加算して第３加算信
号ＡＤ３を発生させ、上記発生した第３加算信号ＡＤ３
を上記第２スイッチ５５０の第２入力端子Ｓ４に出力す
る（Ｓ１４）。図５の（Ｍ）は図３の（Ａ）に示すよう
なビデオ信号Ｙに対する上記第３加算器５３０による第
３加算信号ＡＤ３の出力を示す波形図である。
【００５０】一方、上記制御信号発生回路４００の比較
器４１０により発生した第１制御信号ＣＳは上記制御信
号発生回路４００の第２制御信号発生回路４２０の第２
遅延器４２１に入力され、上記第２遅延器４２１は入力
された上記第１制御信号ＣＳを遅らせて第２遅延信号Ｄ
ＣＳ１を発生させ、発生した第２遅延信号ＤＣＳ１を第
３遅延器４２２に出力する。すると、上記第３遅延器４
２２は上記第２遅延器４２１から入力される第２遅延信
号ＤＣＳ１をもう一度遅らせて図５の（Ｊ）に示したよ
うな第３遅延信号ＤＣＳ２を発生させ、発生した第３遅
延信号ＤＣＳ２を第２制御信号ＤＣＳ２として上記第２
スイッチ５５０に提供する（Ｓ１５）。
器４１０により発生した第１制御信号ＣＳは上記制御信
号発生回路４００の第２制御信号発生回路４２０の第２
遅延器４２１に入力され、上記第２遅延器４２１は入力
された上記第１制御信号ＣＳを遅らせて第２遅延信号Ｄ
ＣＳ１を発生させ、発生した第２遅延信号ＤＣＳ１を第
３遅延器４２２に出力する。すると、上記第３遅延器４
２２は上記第２遅延器４２１から入力される第２遅延信
号ＤＣＳ１をもう一度遅らせて図５の（Ｊ）に示したよ
うな第３遅延信号ＤＣＳ２を発生させ、発生した第３遅
延信号ＤＣＳ２を第２制御信号ＤＣＳ２として上記第２
スイッチ５５０に提供する（Ｓ１５）。
【００５１】上記制御信号発生回路４００の第２制御信
号ＤＣＳ２がロー・ロジックの場合、上記第２スイッチ
５５０は上記第１入力端子Ｓ３にスイッチ接続されて上
記第１スイッチ５４０から入力される第１選択信号ＳＥ
Ｌ１を選択し、上記選択による第２選択信号ＳＥＬ２を
発生させ、上記第２選択信号ＳＥＬ２を輪郭補正信号と
して出力する（Ｓ１６、Ｓ１７）。
号ＤＣＳ２がロー・ロジックの場合、上記第２スイッチ
５５０は上記第１入力端子Ｓ３にスイッチ接続されて上
記第１スイッチ５４０から入力される第１選択信号ＳＥ
Ｌ１を選択し、上記選択による第２選択信号ＳＥＬ２を
発生させ、上記第２選択信号ＳＥＬ２を輪郭補正信号と
して出力する（Ｓ１６、Ｓ１７）。
【００５２】逆に、上記制御信号発生回路４００の第２
制御信号ＤＣＳ２がハイ・ロジックの場合は、上記第２
スイッチ５５０は上記第２入力端子Ｓ４にスイッチ接続
されて上記第３加算器５３０から入力される第３加算信
号ＡＤ３を選択し、第２選択による第２選択信号ＳＥＬ
２を発生させ、上記発生した第２選択信号ＳＥＬ２を輪
郭補正信号として外部に出力する（Ｓ１８）。
制御信号ＤＣＳ２がハイ・ロジックの場合は、上記第２
スイッチ５５０は上記第２入力端子Ｓ４にスイッチ接続
されて上記第３加算器５３０から入力される第３加算信
号ＡＤ３を選択し、第２選択による第２選択信号ＳＥＬ
２を発生させ、上記発生した第２選択信号ＳＥＬ２を輪
郭補正信号として外部に出力する（Ｓ１８）。
【００５３】図５の（Ｎ）は図３の（Ａ）に示したビデ
オ信号Ｙに対する第２スイッチ５５０から出力される上
記輪郭補正信号の波形図である。
オ信号Ｙに対する第２スイッチ５５０から出力される上
記輪郭補正信号の波形図である。
【００５４】
【発明の効果】以上述べたように、本発明によればプレ
シュート及びオーバシュートの発生及び振幅転移時間の
変動無しに、ビデオ信号によって形成される映像の外郭
線を強調することのできる輪郭補正方法及びこれを行う
回路を実現しうる。
シュート及びオーバシュートの発生及び振幅転移時間の
変動無しに、ビデオ信号によって形成される映像の外郭
線を強調することのできる輪郭補正方法及びこれを行う
回路を実現しうる。
【００５５】本発明を前述した実施例により具体的に説
明して来たが、本発明はこれに限らず当業者の通常の知
識の範囲内でその変形や改良が可能である。
明して来たが、本発明はこれに限らず当業者の通常の知
識の範囲内でその変形や改良が可能である。
【図１】従来の輪郭補正回路を示したブロック図であ
る。
る。
【図２】本発明の一実施例による輪郭補正回路を示した
ブロック図である。
ブロック図である。
【図３】（Ａ）乃至（Ｄ）は図２に示した回路の各部分
に対する信号波形図である。
に対する信号波形図である。
【図４】（Ｅ）乃至（Ｉ）は図２に示した回路の各部分
に対する信号波形図である。
に対する信号波形図である。
【図５】（Ｊ）乃至（Ｎ）は図２に示した回路の各部分
に対する信号波形図である。
に対する信号波形図である。
【図６】図２に示した回路の動作を説明するためのフロ
ーチャートである。
ーチャートである。
【図７】図２に示した回路の動作を説明するためのフロ
ーチャートである。
ーチャートである。
２００ １次微分回路 ２０１ 入力端子 ２１０ 第１遅延器 ２２０ 第１減算器 ３００ ２次微分回路 ３１０ 第４遅延器 ３３０ １／２増幅器 ３４０ 第２減算器 ４００ 制御信号発生回路 ４１０ 比較器 ４２０ 第２制御信号発生回路 ４２１ 第２遅延器 ４２２ 第３遅延器 ５００ 輪郭補正信号発生回路 ６００ ピーキング信号発生回路
Claims (9)
- 【請求項１】 （ａ）ビデオ信号の振幅転移に対応する
第１ピーキング信号及び上記第１ピーキング信号を所定
時間遅らせて第２ピーキング信号を発生させる段階と、 （ｂ）上記第１ピーキング信号を上記ビデオ信号に加算
して第１強調信号を発生させる段階と、 （ｃ）上記ビデオ信号を１次微分して発生する１次微分
信号を所定の基準信号と比較してその比較結果に基づき
第１制御信号を発生させ、上記第１制御信号を上記所定
時間遅らせて第２制御信号を発生させる段階と、 （ｄ）第１選択信号を発生させるために上記第１制御信
号に応じて上記第１強調信号または上記ビデオ信号を選
択する段階と、 （ｅ）上記第１選択信号に上記第２ピーキング信号を加
算して第２強調信号を発生させる段階と、 （ｆ）上記第２制御信号に応じて上記第１選択信号また
は第２強調信号を選択して第２選択信号を発生させ、上
記第２選択信号を輪郭の補正されたビデオ信号として出
力する段階とから構成されることを特徴とする輪郭補正
方法。 - 【請求項２】 上記第１ピーキング信号は上記ビデオ信
号を２次微分して発生した２次微分信号であることを特
徴とする請求項１に記載の輪郭補正方法。 - 【請求項３】 上記段階（ｃ）は、 （ｃ−１）上記１次微分信号を発生させるために上記ビ
デオ信号を微分する段階と、 （ｃ−２）上記１次微分信号を上記基準信号と比較する
段階と、 （ｃ−３）上記段階（ｃ−２）の結果に応じて第１制御
信号を発生させる段階と、 （ｃ−４）上記第２制御信号を発生させるために上記第
１制御信号を上記所定時間遅らせる段階とから構成され
ることを特徴とする請求項１に記載の輪郭補正方法。 - 【請求項４】 （ａ）ビデオ信号の振幅転移に対応する
第１ピーキング信号及び上記第１ピーキング信号を所定
時間遅らせて第２ピーキング信号を発生させるためのピ
ーキング信号発生手段と、 （ｂ）上記第１ピーキング信号を上記ビデオ信号に加算
して第１強調信号を発生させるための第１強調信号発生
手段と、 （ｃ）上記ビデオ信号を１次微分して発生する１次微分
信号を所定の基準信号と比較してその比較結果に基づき
第１制御信号を発生させ、上記第１制御信号を上記所定
時間遅らせて第２制御信号を発生させるための制御信号
発生手段と、 （ｄ）上記第１制御信号に応じて上記第１強調信号また
は上記ビデオ信号を選択して第１選択信号を発生させる
ための第１選択手段と、 （ｅ）上記第１選択信号に上記第２ピーキング信号を加
算して第２強調信号を発生させるための第２強調信号発
生手段と、 （ｆ）上記第２制御信号に応じて上記第１選択信号また
は第２強調信号を選択して第２選択信号を発生させ、上
記第２選択信号を輪郭の補正されたビデオ信号として出
力するための第２選択手段とから構成されることを特徴
とする輪郭補正回路。 - 【請求項５】 上記ピーキング信号発生手段は、上記ビ
デオ信号を２次微分して上記第１ピーキング信号として
の２次微分信号を発生させるための２次微分回路と、 上記第１ピーキング信号を上記所定時間遅らせて上記第
２ピーキング信号を発生させるための第１遅延器とで構
成されることを特徴とする請求項４に記載の輪郭補正回
路。 - 【請求項６】 上記制御信号発生手段は、上記ビデオ信
号を１次微分して上記１次微分信号を発生させるための
１次微分回路と、 上記１次微分信号を上記基準信号と比較してその比較結
果に基づき上記第１制御信号を発生させるための比較器
と、 上記第１制御信号を上記所定時間遅らせて上記第２制御
信号を発生させるための第２遅延器とで構成されること
を特徴とする請求項４に記載の輪郭補正回路。 - 【請求項７】 （ａ）上昇及び下降傾斜部と、上記上昇
及び下降傾斜部の間に形成される扁平部とを有するビデ
オ信号を１次微分して１次微分信号を発生させるための
１次微分手段と、 （ｂ）第１制御信号を発生させるために上記１次微分信
号を所定の基準信号と比較するための比較手段と、 （ｃ）上記ビデオ信号を２次微分してピーキング信号と
しての２次微分信号を発生させるための２次微分手段
と、 （ｄ）上記ビデオ信号の上昇傾斜部に上記ピーキング信
号を同期させて第１同期ピーキング信号を発生させるた
めの第１同期手段と、 （ｅ）上記第１同期ピーキング信号を上記ビデオ信号に
加算して第１強調信号としての第１加算信号を発生させ
るための第１加算手段と、 （ｆ）第１選択信号を発生させるために上記第１制御信
号に応じて上記第１加算信号または上記ビデオ信号を選
択するための第１選択手段と、 （ｇ）第２同期ピーキング信号を発生させるために上記
ビデオ信号の下降傾斜部に上記ピーキング信号を同期さ
せるための第２同期手段と、 （ｈ）第２強調信号としての第２加算信号を発生させる
ために上記第２同期ピーキング信号を上記ビデオ信号に
加算するための第２加算手段と、 （ｉ）第２制御信号を発生させるために上記第１及び第
２同期ピーキング信号間の時間差に対応する所定時間の
間上記第１制御信号を遅らせるための遅延手段と、 （ｊ）輪郭補正信号として第２選択信号を発生させるた
めに上記第２制御信号に応じて上記第１選択信号または
上記第２強調信号を選択するための第２選択手段とで構
成されることを特徴とする輪郭補正回路。 - 【請求項８】 上記１次微分手段は、第１遅延信号を発
生させるために上記ビデオ信号を所定時間遅らせるため
の第１遅延器と、 上記１次微分信号としての第１減算信号を発生させるた
めに上記第１遅延信号から上記ビデオ信号を減算するた
めの減算器とで構成されることを特徴とする請求項７に
記載の輪郭補正回路。 - 【請求項９】 上記２次微分手段は、第２遅延信号を発
生させるために上記第１遅延信号を上記所定時間遅らせ
るための第２遅延器と、 第３加算信号を発生させるために上記第２遅延信号を上
記ビデオ信号に加算するための第１加算器と、 １／２増幅信号を発生させるために上記第３加算信号を
１／２増幅するための１／２増幅器と、 上記２次微分信号としての第２減算信号を発生させるた
めに上記第１遅延信号から上記１／２増幅信号を減算す
るための第２減算器とで構成されることを特徴とする請
求項８に記載の輪郭補正回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075304A KR100225583B1 (ko) | 1996-12-28 | 1996-12-28 | 윤곽 보정 방법 및 이를 수행하기 위한 윤곽보정 회로 |
| KR75304/96 | 1996-12-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200789A true JPH10200789A (ja) | 1998-07-31 |
Family
ID=19491848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9189854A Withdrawn JPH10200789A (ja) | 1996-12-28 | 1997-07-15 | 輪郭補正方法及びこれを行うための回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5898464A (ja) |
| JP (1) | JPH10200789A (ja) |
| KR (1) | KR100225583B1 (ja) |
| GB (1) | GB2320835B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1117984A (ja) * | 1997-06-26 | 1999-01-22 | Sony Corp | 画像処理装置 |
| US20020047933A1 (en) * | 1998-04-03 | 2002-04-25 | Paul Vlahos | Edge enhancement correction for improved image quality |
| JP3576912B2 (ja) * | 1999-02-24 | 2004-10-13 | キヤノン株式会社 | 輪郭強調装置およびそれを用いた画像形成装置ならびに画像信号処理方法およびそれを用いた画像形成方法 |
| TWI222836B (en) * | 2003-03-21 | 2004-10-21 | Mediatek Inc | Video signal separating method and related apparatus |
| US7577313B1 (en) * | 2003-12-30 | 2009-08-18 | Adobe Systems Incorporated | Generating synthesized texture in differential space |
| US7558433B1 (en) * | 2003-12-30 | 2009-07-07 | Adobe Systems Incorporated | Healing by texture synthesis in differential space |
| JP2005341021A (ja) * | 2004-05-25 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 輪郭強調処理装置 |
| US20060106430A1 (en) * | 2004-11-12 | 2006-05-18 | Brad Fowler | Electrode configurations for reducing invasiveness and/or enhancing neural stimulation efficacy, and associated methods |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5063438A (en) * | 1990-04-20 | 1991-11-05 | Faroudja Y C | Three dimensional encoding system for color television |
| KR920008630B1 (ko) * | 1990-09-28 | 1992-10-02 | 삼성전자 주식회사 | 수평윤곽 보상회로 |
| JPH0757009B2 (ja) * | 1991-03-26 | 1995-06-14 | 松下電器産業株式会社 | 輪郭補正装置 |
| DE69230548T2 (de) * | 1991-08-23 | 2000-06-15 | Mitsubishi Electric Corp | Pixelinterpolationsschaltkreis und Anwendungen |
| US5369446A (en) * | 1992-04-30 | 1994-11-29 | Thomson Consumer Electronics, Inc. | Video signal processor employing edge replacement, preshoots and overshoots for transient enhancement |
| US5404108A (en) * | 1993-02-25 | 1995-04-04 | Automation Technology, Inc. | Method and apparatus for testing electric motor rotors |
| US5491520A (en) * | 1993-06-24 | 1996-02-13 | Victor Company Of Japan, Ltd. | Contour correcting circuit for sharpening rising and falling edges of video signals |
| JP3163886B2 (ja) * | 1994-03-02 | 2001-05-08 | 松下電器産業株式会社 | 輪郭補正装置 |
-
1996
- 1996-12-28 KR KR1019960075304A patent/KR100225583B1/ko not_active IP Right Cessation
-
1997
- 1997-06-06 US US08/870,448 patent/US5898464A/en not_active Expired - Fee Related
- 1997-06-24 GB GB9713354A patent/GB2320835B/en not_active Expired - Fee Related
- 1997-07-15 JP JP9189854A patent/JPH10200789A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| GB2320835A (en) | 1998-07-01 |
| GB9713354D0 (en) | 1997-08-27 |
| KR19980056042A (ko) | 1998-09-25 |
| KR100225583B1 (ko) | 1999-10-15 |
| US5898464A (en) | 1999-04-27 |
| GB2320835B (en) | 2001-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63292777A (ja) | 輪郭補正装置 | |
| JPS61269487A (ja) | Ｙ／ｃ分離回路 | |
| JPH10200789A (ja) | 輪郭補正方法及びこれを行うための回路 | |
| KR920001010B1 (ko) | 영상신호 처리회로 | |
| JPS63157572A (ja) | 映像信号エツジ強調処理装置 | |
| JPH04296171A (ja) | 輪郭補正装置 | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| JP2871402B2 (ja) | 輪郭補正回路 | |
| JPH10200788A (ja) | 輪郭補正回路 | |
| JPH05292523A (ja) | 輪郭補正装置 | |
| JP2780366B2 (ja) | 映像信号輪郭補正装置 | |
| JPH08294020A (ja) | 輪郭調整方法及び回路、並びに映像信号処理カメラ | |
| JPH03245680A (ja) | テレビジョン表示画面の輪郭強調回路 | |
| JPH11355613A (ja) | 映像信号処理装置 | |
| JP2766080B2 (ja) | 同期分離回路 | |
| KR930001384Y1 (ko) | 디지탈 tv의 색상 및 휘도 보상회로 | |
| JP2003348380A (ja) | 輪郭補正回路 | |
| JPS61285872A (ja) | テレビジヨン受像機の垂直輪郭強調回路 | |
| JPH02202274A (ja) | 映像信号の輪郭補正装置 | |
| KR100261491B1 (ko) | 윤곽 보정 방법 및 이를 수행하기 위한 윤곽 보정 회로 | |
| JPH07226865A (ja) | 輪郭補正回路 | |
| KR100226842B1 (ko) | 비디오 신호 처리장치 및 방법 | |
| JP2925271B2 (ja) | 同期信号分離装置 | |
| JPH05316393A (ja) | 輪郭補正回路 | |
| JPH0712195B2 (ja) | 輪郭補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |