JPH10199938A - 半導体製造方法および装置 - Google Patents

半導体製造方法および装置

Info

Publication number
JPH10199938A
JPH10199938A JP316297A JP316297A JPH10199938A JP H10199938 A JPH10199938 A JP H10199938A JP 316297 A JP316297 A JP 316297A JP 316297 A JP316297 A JP 316297A JP H10199938 A JPH10199938 A JP H10199938A
Authority
JP
Japan
Prior art keywords
flux
atmosphere
semiconductor
furnace
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP316297A
Other languages
English (en)
Inventor
Mitsuhiro Sakuma
光廣 咲間
Hiroshi Kikuchi
広 菊地
Toshihiko Sato
俊彦 佐藤
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP316297A priority Critical patent/JPH10199938A/ja
Publication of JPH10199938A publication Critical patent/JPH10199938A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フラックスの塗布量を低減するとともに、フ
ラックス残りを防止する。 【解決手段】 半導体素子１と素子搭載基板４とを備え
た半導体集積回路装置３に熱処理が行われるリフロー炉
２と、リフロー炉２内にフラックス雰囲気１３を形成す
るフラックス雰囲気形成手段５とからなり、フラックス
雰囲気形成手段５によって形成されたフラックス雰囲気
１３の中で、半導体集積回路装置３に仮固定されたバン
プ６を溶融することにより、半導体素子１と素子搭載基
板４との電気的接続を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、半導体素子をフリップチップ接続する半導
体集積回路装置におけるフラックスの塗布量を低減する
半導体製造方法および装置に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
開発するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体素子（半導体チップ）を素子搭載基
板にフリップチップ接続する半導体集積回路装置、例え
ば、ＢＧＡ（Ball Grid Array)などにおいては、Ｐｂ−
Ｓｎ系のはんだバンプを用いて半導体素子を接続してい
る。
【０００４】ここで、Ｐｂ−Ｓｎ系のはんだバンプを用
いる場合、はんだバンプの表面酸化膜を除去するため
に、はんだバンプにフラックスを塗布している。
【０００５】このフラックスは、半導体素子接続後、フ
ラックス洗浄液を用いた洗浄によって除去される。
【０００６】なお、半導体素子接続後のフラックスを除
去する洗浄技術については、例えば、日経ＢＰ社、１９
９３年５月３１日発行、香山晋、成瀬邦彦（著）、「実
践講座ＶＬＳＩパッケージング技術（上）」、２７５頁
に記載されている。
【０００７】
【発明が解決しようとする課題】ところが、前記した技
術において、フリップチップ接続を行うＢＧＡでは、多
ピン化によってそのはんだバンプの実装密度が高くなる
に従い、洗浄時にフラックスが除去され難くなるという
問題が発生する。
【０００８】つまり、半導体素子接続後に洗浄した際、
フラックスがはんだバンプ間などに残存するという現象
が起こる。
【０００９】特に、半導体素子と素子搭載基板との間隔
が１００μｍ以下の場合には、洗浄度が悪くフラックス
が残り易い。
【００１０】なお、フラックスが残存すると、素子搭載
基板のメタライズ（電極）にフラックス洗浄液が残り、
このフラックス洗浄液が前記メタライズに用いられるＡ
ｕ−Ｓｎ系はんだの濡れ性を阻害するという問題が起こ
る。
【００１１】本発明の目的は、フラックスの塗布量を低
減するとともにフラックス残りを防止する半導体製造方
法および装置を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明による半導体製造方法
は、炉体を加熱する工程と、前記炉体内にフラックス雰
囲気を形成する工程と、第１および第２被接合材を有し
た被処理物における前記第１または前記第２被接合材の
うちの何れか一方に電気的接合材を仮固定する工程と、
前記電気的接合材を介して前記第１被接合材と前記第２
被接合材との位置を合わせる工程と、前記フラックス雰
囲気形成後、前記第１および前記第２被接合材を前記炉
体内に通して前記電気的接合材を溶融する工程とを有
し、前記フラックス雰囲気の中で前記電気的接合材を溶
融することによって、前記第１被接合材と前記第２被接
合材とを電気的に接続するものである。
【００１５】さらに、本発明による半導体製造方法は、
炉体を加熱する工程と、前記炉体内にフラックス雰囲気
を形成する工程と、半導体素子および素子搭載基板を有
した半導体集積回路装置における前記半導体素子と前記
素子搭載基板の何れか一方に電気的接合材であるバンプ
を仮固定する工程と、前記バンプを介して前記半導体素
子と前記素子搭載基板との位置を合わせる工程と、前記
フラックス雰囲気形成後、前記半導体素子と前記素子搭
載基板とを前記炉体内に通して前記バンプを溶融する工
程とを有し、前記フラックス雰囲気の中で前記バンプを
溶融することによって前記半導体素子と前記素子搭載基
板とを電気的に接続するものである。
【００１６】したがって、炉体内にフラックス雰囲気を
形成し、この雰囲気の中で半導体素子と素子搭載基板と
を電気的に接続する熱処理を行うことにより、余分なフ
ラックスを使用せずに済むため、半導体集積回路装置に
予め供給するフラックスの量を低減することができる。
【００１７】これにより、半導体素子と素子搭載基板と
を電気的に接続する熱処理が行われた後、フラックスを
洗浄によって除去する際のその洗浄性を向上させること
ができる。
【００１８】その結果、洗浄時のフラックス残りを防止
することができ、素子搭載基板のメタライズにフラック
ス洗浄液が残ることも防止できる。
【００１９】また、本発明による半導体製造装置は、第
１および第２被接合材を備えた被処理物に熱処理が行わ
れる炉体と、前記炉体内にフラックス雰囲気を形成する
フラックス雰囲気形成手段とを有し、前記フラックス雰
囲気形成手段によって形成されたフラックス雰囲気の中
で、前記被処理物に仮固定された電気的接合材を溶融す
ることにより、前記第１被接合材と前記第２被接合材と
の電気的接続が行われるものである。
【００２０】なお、本発明による半導体製造装置は、半
導体素子と素子搭載基板とを備えた半導体集積回路装置
に熱処理が行われる炉体と、前記炉体内にフラックス雰
囲気を形成するフラックス雰囲気形成手段とを有し、前
記フラックス雰囲気形成手段によって形成されたフラッ
クス雰囲気の中で、前記半導体集積回路装置に仮固定さ
れた電気的接合材であるバンプを溶融することにより、
前記半導体素子と前記素子搭載基板との電気的接続が行
われるものである。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００２２】図１は本発明による半導体製造装置の構造
の実施の形態の一例を示す構成概念図である。
【００２３】なお、本実施の形態による半導体製造装置
は、半導体チップである半導体素子１をフリップチップ
接続する際に用いるリフロー炉２（炉体）を備えたもの
である。
【００２４】さらに、本実施の形態においては、前記半
導体製造装置によって熱処理される半導体集積回路装置
３（被処理物）がＢＧＡであり、かつ、第１被接合材が
半導体素子１、第２被接合材が素子搭載基板４の場合に
ついて説明する。
【００２５】前記半導体製造装置の構成について説明す
ると、半導体素子１および素子搭載基板４を備えた半導
体集積回路装置３に熱処理が行われるリフロー炉２と、
リフロー炉２内にフラックス雰囲気１３を形成するフラ
ックス雰囲気形成手段５とからなり、フラックス雰囲気
形成手段５によって形成されたフラックス雰囲気１３の
中で、半導体集積回路装置３に仮固定された電気的接合
材であるバンプ６を溶融することにより、半導体素子１
と素子搭載基板４との電気的接続を行うものである。
【００２６】ここで、本実施の形態の半導体製造装置に
設けられたフラックス雰囲気形成手段５は、リフロー炉
２に連結されたフラックス収容部５ａと、このフラック
ス収容部５ａに収容されたフラックス７を加熱する加熱
手段であるヒータ５ｂとからなり、ヒータ５ｂによって
加熱されて形成されたフラックスガス７ａをリフロー炉
２内に供給してフラックス雰囲気１３を形成することが
可能なものである。
【００２７】すなわち、本実施の形態の半導体製造装置
は、フラックス雰囲気形成手段５によって、予めリフロ
ー炉２内にフラックス雰囲気１３を形成しておき、そこ
に、被処理物である半導体集積回路装置３すなわちＢＧ
Ａを搬入して熱処理を行うものである。
【００２８】また、本実施の形態で説明するフラックス
７は、非水溶性でかつ比較的粘度の高いものである。た
だし、水溶性のものを用いてもよく、さらに、粘度の低
いものを用いてもよい。
【００２９】なお、リフロー炉２は、半導体集積回路装
置３（本実施の形態では、ＢＧＡ）などの被処理物を所
定の温度に加熱して熱処理するものであり、例えば、筒
状で、かつ長さが３ｍ程度に形成され、本実施の形態の
リフロー炉２には、このリフロー炉２内を外部から所定
の温度に加熱する炉加熱用ヒータ８が設けられている。
【００３０】さらに、リフロー炉２には、Ｎ2 ガスなど
のパージガス９ａをリフロー炉２内に供給するガス供給
手段９が接続されている。
【００３１】これは、例えば、Ｎ2 ガスなどのパージガ
ス９ａをリフロー炉２内に供給して、リフロー炉２内に
Ｎ2 ガスの雰囲気を形成するものであり、これにより、
はんだによって形成されたバンプ６などのはんだ部材の
リフロー炉２内における酸化を防止できる。
【００３２】なお、筒状を成すリフロー炉２の両端開口
部には、金属性のカーテン部材１０が設けられており、
これにより、リフロー炉２内の雰囲気を維持することが
できる。
【００３３】また、リフロー炉２内には、半導体集積回
路装置３などの被処理物の搬送手段であるベルトコンベ
ヤ１１が設けられている。このベルトコンベヤ１１は、
リフロー炉２内において、一方の開口端部から他方の開
口端部まで半導体集積回路装置３を載置して搬送するも
のである。
【００３４】ここで、ベルトコンベヤ１１は、熱処理を
行う時間に応じて種々の速度に可変可能なものであり、
例えば、長さ３ｍ程度のリフロー炉２を用いてＢＧＡな
どの半導体集積回路装置３の半導体素子１の電気的接続
を行う場合、熱処理時間が３０分程度になるようにベル
トコンベヤ１１の移動速度を調節する。
【００３５】また、本実施の形態の半導体製造装置に設
けられたフラックス雰囲気形成手段５は、フラックス収
容部５ａに収容されたフラックス７をヒータ５ｂによっ
て加熱して蒸気させ、これにより、フラックスガス７ａ
を形成し、このフラックスガス７ａをリフロー炉２内に
供給してフラックス雰囲気１３を形成するものである。
【００３６】本実施の形態による半導体製造方法につい
て説明する。
【００３７】なお、前記半導体製造方法は、本実施の形
態の半導体製造装置を用いるものであり、ＢＧＡなどの
半導体集積回路装置３（被処理物）において、第１被接
合材である半導体素子１と第２被接合材である素子搭載
基板４とをリフロー炉２によって電気的に接続するもの
である。
【００３８】まず、炉加熱用ヒータ８によってリフロー
炉２を所定の温度、例えば、４００℃に加熱する。
【００３９】さらに、ガス供給手段９によって、パージ
ガス９ａ（ここでは、Ｎ2 ガス）をリフロー炉２内に供
給し、リフロー炉２内にパージガス９ａであるＮ2 ガス
の雰囲気を形成する。
【００４０】続いて、フラックス雰囲気形成手段５によ
ってリフロー炉２内にフラックス雰囲気１３を形成す
る。
【００４１】すなわち、フラックス雰囲気形成手段５の
フラックス収容部５ａに収容されたフラックス７を、例
えば、２００〜３００℃程度に加熱し、気化させてフラ
ックスガス７ａを形成する。気化したフラックスガス７
ａは、そのままリフロー炉２内に取り込まれ（供給さ
れ）、これにより、リフロー炉２内にフラックス雰囲気
１３を形成できる。
【００４２】ここで、リフロー炉２内には、Ｎ2 ガスの
雰囲気とフラックスガス７ａの雰囲気とが混ざって形成
されている。
【００４３】続いて、半導体素子１および素子搭載基板
４を有した半導体集積回路装置３における半導体素子１
の所定電極に、はんだからなる電気的接合材であるバン
プ６を仮固定する。
【００４４】なお、バンプ６は、素子搭載基板４の所定
電極に仮固定してもよい。
【００４５】その後、バンプ６を介して半導体素子１と
素子搭載基板４との位置を合わせて両者を位置決めす
る。
【００４６】さらに、フラックス雰囲気１３を形成した
リフロー炉２の一方の開口端部から半導体素子１と素子
搭載基板４とを有した半導体集積回路装置３を搬入し、
リフロー炉２内にこの半導体集積回路装置３を通すこと
により、被処理物である半導体集積回路装置３に熱処理
を行う。
【００４７】すなわち、半導体集積回路装置３をベルト
コンベヤ１１上に載置し、ベルトコンベヤ１１の搬送に
よって、半導体集積回路装置３をリフロー炉２の一方の
開口端部から他方の開口端部に搬送する。
【００４８】ここで、ベルトコンベヤ１１は所定の速度
で回転しているため、このベルトコンベヤ１１上の半導
体集積回路装置３は、ほぼ一定の速度で、かつ加熱され
ながらリフロー炉２内に形成されたフラックス雰囲気１
３の中を移動していく。
【００４９】なお、リフロー炉２内において、半導体集
積回路装置３のバンプ６は移動の最中に溶融する。
【００５０】これにより、フラックス雰囲気１３が形成
されたリフロー炉２において、バンプ６の表面の酸化膜
を除去するとともに、フラックス雰囲気１３の中でバン
プ６を溶融することができ、その結果、半導体素子１と
素子搭載基板４とを電気的に接続する熱処理を行うこと
ができる。
【００５１】ここで、リフロー炉２の長さが３ｍ程度の
場合、リフロー炉２内に搬入された半導体集積回路装置
３が移動して搬出されるまでの時間（熱処理時間）は、
例えば、３０分程度である。
【００５２】その後、リフロー炉２における加熱処理が
終了し、かつ半導体素子１と素子搭載基板４とがバンプ
６によって電気的に接続された半導体集積回路装置３
を、図示しない洗浄装置に搬送する。
【００５３】さらに、この洗浄装置によって半導体集積
回路装置３に付着したフラックス７を除去する。
【００５４】なお、前記洗浄装置は、フラックス洗浄液
を用いる洗浄装置であり、このフラックス洗浄液中に半
導体集積回路装置３を浸すことにより、半導体集積回路
装置３に付着したフラックス７を除去するものである。
【００５５】本実施の形態による半導体製造方法および
装置によれば、以下のような作用効果が得られる。
【００５６】すなわち、リフロー炉２内にフラックス雰
囲気１３を形成し、このフラックス雰囲気１３の中で半
導体素子１（第１被接合材）と素子搭載基板４（第２被
接合材）とを電気的に接続する熱処理を行うことによ
り、余分なフラックス７を使用せずに済むため、半導体
集積回路装置３に予め供給するフラックス７の量を低減
することができる。
【００５７】これにより、半導体素子１と素子搭載基板
４とを電気的に接続する熱処理が行われた後、フラック
ス７を洗浄によって除去する際のその洗浄性を向上させ
ることができる。
【００５８】その結果、洗浄時のフラックス残りを防止
することができ、素子搭載基板４のメタライズ（電極）
にフラックス洗浄液が残ることも防止できる。
【００５９】したがって、フラックス洗浄液が残らない
ため、バンプ６によるはんだ付けの際のはんだの濡れ性
をフラックス洗浄液が低減させることを防げる。
【００６０】さらに、フラックス７を洗浄する際の洗浄
性を向上させることができるため、洗浄工程における歩
留りを向上させることができる。
【００６１】また、半導体集積回路装置３に予め供給
（塗布）するフラックス７の量（塗布量）を低減するこ
とができるため、半導体素子１と素子搭載基板４とを電
気的に接続した後のフラックス除去のための洗浄工程を
削除することも可能になり、半導体素子１接続後の無洗
浄化を実現することが可能になる。
【００６２】これにより、半導体素子１接続工程全体の
工程短縮と経費節減とを図ることができる。
【００６３】なお、半導体製造装置が、熱処理を行うリ
フロー炉２とこのリフロー炉２にフラックス雰囲気１３
を形成するフラックス雰囲気形成手段５とを有すること
により、フラックス雰囲気１３の中で半導体素子１と素
子搭載基板４とを電気的に接続することができるととも
に、ＢＧＡなどの半導体集積回路装置３に予め供給する
フラックス７の量を低減し、かつ、洗浄時のフラックス
残りを防止することが可能な半導体製造装置を実現でき
る。
【００６４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００６５】例えば、前記実施の形態においては、フラ
ックス雰囲気形成手段５を用いてリフロー炉２内にフラ
ックス雰囲気１３を形成する場合について説明したが、
フラックス雰囲気１３の形成方法については、種々の方
法が考えられる。
【００６６】ここで、図２に示す他の実施の形態のフラ
ックス雰囲気１３の形成方法は、半導体集積回路装置３
などの被処理物をリフロー炉２内に通す前に、予め、フ
ラックス７を有したダミー部材をリフロー炉２内に通し
てフラックス雰囲気１３を形成するものである。
【００６７】すなわち、半導体集積回路装置３や半導体
ウェハなどをダミー部材とし、これにフラックス７を塗
布し、予めリフロー炉２内に通してフラックス雰囲気１
３を形成するものである。
【００６８】なお、フラックス雰囲気１３の形成に際し
ては、例えば、半導体集積回路装置３または前記半導体
ウェハの表面にフラックス７を塗布し、リフロー炉２内
にフラックス雰囲気１３が形成されるまで、ダミーの半
導体集積回路装置３や前記半導体ウェハを流し続ける。
【００６９】ここで、前記ダミー部材は、半導体集積回
路装置３や前記半導体ウェハなどに限らず、所望の耐熱
性を有しかつ半導体製造に関わる部材に悪影響を及ぼさ
ないものであれば、他の部材であってもよい。
【００７０】また、図３に示す他の実施の形態のフラッ
クス雰囲気１３の形成方法は、リフロー炉２外におい
て、製品として製造する半導体集積回路装置３に仮固定
されたバンプ６（電気的接合材）の近傍もしくはバンプ
６の局部（例えば、バンプ６の先端部など）に、ディス
ペンサなどを用いてフラックス７を少量（例えば、１な
いし２，３滴）滴下し、その後、フラックス滴下済みの
半導体集積回路装置３をリフロー炉２内に通して半導体
集積回路装置３のバンプ６の周辺のみにフラックス雰囲
気１３を形成するものである。
【００７１】さらに、図４に示す他の実施の形態のフラ
ックス雰囲気１３の形成方法は、製品として製造する半
導体集積回路装置３をリフロー炉２内に通すのと同時に
フラックス７を収容した容器１２をリフロー炉２内に通
してフラックス雰囲気１３を形成するものである。
【００７２】この場合、ベルトコンベヤ１１上に３〜４
個の半導体集積回路装置３（製品）に対して、例えば、
１個の容器１２を配置して、所定間隔でフラックス７を
収容した容器１２を流していく。
【００７３】なお、図２〜図４に示すフラックス雰囲気
１３の形成方法を用いた半導体製造方法においても、前
記実施の形態の半導体製造方法とほぼ同様の作用効果を
得ることができる。
【００７４】ここで、図２〜図４に示したフラックス雰
囲気１３の形成方法は、図１に示した半導体製造装置に
おいても適用することが可能であるとともに、図１に示
したようなフラックス雰囲気形成手段５を有していない
リフロー炉２においても、図２〜図４に示したフラック
ス雰囲気１３の形成方法を適用することが可能であるこ
とは言うまでもない。
【００７５】さらに、前記実施の形態もしくは前記他の
実施の形態においては、半導体集積回路装置３がＢＧＡ
の場合について説明したが、半導体集積回路装置３は、
リフロー炉２内において、フラックス７を用いるととも
に、半導体素子１と素子搭載基板４とをバンプ６のよう
な電気的接合材によって接続するものであれば、ＰＧＡ
（Pin Grid Array) のような他の半導体集積回路装置３
であってもよい。
【００７６】また、第１および第２被接合材は、半導体
素子１と素子搭載基板４とに限らず、リフロー炉２内に
おいてフラックス７を用いるとともに、はんだなどの電
気的接合材を使って電気的接続を行うものであれば、プ
リント配線基板もしくはこれに実装する電子部品などの
他の部材であってもよい。
【００７７】なお、炉体（リフロー炉２）は、筒状のも
のに限らず、加熱手段を備えて被処理物に熱処理を行う
ものであれば、チャンバのような箱形のものであっても
よい。
【００７８】さらに、前記実施の形態および前記他の実
施の形態においては、バンプ６がはんだによって形成さ
れている場合を説明したが、バンプ６は、はんだ以外の
金や銅などによって形成されていてもよい。
【００７９】また、前記実施の形態においては、リフロ
ー炉２内に供給するパージガス９ａをＮ2 ガスの場合に
ついて説明したが、前記パージガス９ａは不活性ガスな
どであれば、Ｎ2 ガス以外のものであってもよい。
【００８０】さらに、リフロー炉２において被処理物に
熱処理を行う際に、必ずしも不活性ガスの雰囲気を形成
する必要はなく、フラックス雰囲気１３だけを形成して
熱処理を行ってもよい。
【００８１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８２】（１）．炉体内にフラックス雰囲気を形成
し、この雰囲気中で半導体素子と素子搭載基板とを電気
的に接続する熱処理を行うことにより、半導体集積回路
装置に予め供給するフラックスの量を低減することがで
きる。これにより、フラックスを洗浄によって除去する
際のその洗浄性を向上させることができるとともに、洗
浄時のフラックス残りを防止することができ、その結
果、フラックス洗浄液が残らないため、はんだ付けの際
のはんだの濡れ性をフラックス洗浄液が低減させること
を防げる。
【００８３】（２）．フラックスを洗浄する際の洗浄性
を向上させることができるため、洗浄工程における歩留
りを向上させることができる。
【００８４】（３）．半導体集積回路装置に予め供給す
るフラックスの量を低減することができるため、熱処理
後のフラックス除去のための洗浄工程を削除することも
可能になり、半導体素子接続後の無洗浄化を実現するこ
とが可能になる。これにより、半導体素子接続工程全体
の工程短縮と経費節減とを図ることができる。
【図面の簡単な説明】
【図１】本発明による半導体製造装置の構造の実施の形
態の一例を示す構成概念図である。
【図２】本発明の他の実施の形態である半導体製造方法
におけるフラックス雰囲気形成方法を示す概念図であ
る。
【図３】本発明の他の実施の形態である半導体製造方法
におけるフラックス雰囲気形成方法を示す概念図であ
る。
【図４】本発明の他の実施の形態である半導体製造方法
におけるフラックス雰囲気形成方法を示す概念図であ
る。
【符号の説明】
１ 半導体素子（第１被接合材） ２ リフロー炉（炉体） ３ 半導体集積回路装置（被処理物） ４ 素子搭載基板（第２被接合材） ５ フラックス雰囲気形成手段 ５ａ フラックス収容部 ５ｂ ヒータ（加熱手段） ６ バンプ（電気的接合材） ７ フラックス ７ａ フラックスガス ８ 炉加熱用ヒータ ９ ガス供給手段 ９ａ パージガス １０ カーテン部材 １１ ベルトコンベヤ １２ 容器 １３ フラックス雰囲気
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林田 哲哉 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 炉体を加熱する工程と、 前記炉体内にフラックス雰囲気を形成する工程と、 第１および第２被接合材を有した被処理物における前記
    第１または前記第２被接合材のうちの何れか一方に電気
    的接合材を仮固定する工程と、 前記電気的接合材を介して前記第１被接合材と前記第２
    被接合材との位置を合わせる工程と、 前記フラックス雰囲気形成後、前記第１および前記第２
    被接合材を前記炉体内に通して前記電気的接合材を溶融
    する工程とを有し、 前記フラックス雰囲気の中で前記電気的接合材を溶融す
    ることによって、前記第１被接合材と前記第２被接合材
    とを電気的に接続することを特徴とする半導体製造方
    法。
  2. 【請求項２】 炉体を加熱する工程と、 前記炉体内にフラックス雰囲気を形成する工程と、 半導体素子および素子搭載基板を有した半導体集積回路
    装置における前記半導体素子と前記素子搭載基板の何れ
    か一方に電気的接合材であるバンプを仮固定する工程
    と、 前記バンプを介して前記半導体素子と前記素子搭載基板
    との位置を合わせる工程と、 前記フラックス雰囲気形成後、前記半導体素子と前記素
    子搭載基板とを前記炉体内に通して前記バンプを溶融す
    る工程とを有し、 前記フラックス雰囲気の中で前記バンプを溶融すること
    によって、前記半導体素子と前記素子搭載基板とを電気
    的に接続することを特徴とする半導体製造方法。
  3. 【請求項３】 請求項１または２記載の半導体製造方法
    であって、前記フラックス雰囲気を形成する際、前記被
    処理物または前記半導体集積回路装置を前記炉体内に通
    す前に、予め、フラックスを有したダミー部材を前記炉
    体内に通して前記フラックス雰囲気を形成することを特
    徴とする半導体製造方法。
  4. 【請求項４】 請求項１または２記載の半導体製造方法
    であって、前記フラックス雰囲気を形成する際、フラッ
    クスを加熱してフラックスガスを形成し、前記フラック
    スガスを前記炉体内に供給して前記フラックス雰囲気を
    形成することを特徴とする半導体製造方法。
  5. 【請求項５】 請求項２記載の半導体製造方法であっ
    て、前記フラックス雰囲気を形成する際、前記炉体外に
    おいて、前記半導体集積回路装置に仮固定された前記電
    気的接合材の近傍にフラックスを少量滴下し、その後、
    前記フラックス滴下済みの前記半導体集積回路装置を前
    記炉体内に通して前記半導体集積回路装置の前記電気的
    接合材の周辺に前記フラックス雰囲気を形成することを
    特徴とする半導体製造方法。
  6. 【請求項６】 請求項１または２記載の半導体製造方法
    であって、前記フラックス雰囲気を形成する際、前記半
    導体集積回路装置を前記炉体内に通すのと同時にフラッ
    クスを収容した容器を前記炉体内に通して前記フラック
    ス雰囲気を形成することを特徴とする半導体製造方法。
  7. 【請求項７】 第１および第２被接合材を備えた被処理
    物に熱処理が行われる炉体と、 前記炉体内にフラックス雰囲気を形成するフラックス雰
    囲気形成手段とを有し、 前記フラックス雰囲気形成手段によって形成されたフラ
    ックス雰囲気の中で、前記被処理物に仮固定された電気
    的接合材を溶融することにより、前記第１被接合材と前
    記第２被接合材との電気的接続が行われることを特徴と
    する半導体製造装置。
  8. 【請求項８】 半導体素子と素子搭載基板とを備えた半
    導体集積回路装置に熱処理が行われる炉体と、 前記炉体内にフラックス雰囲気を形成するフラックス雰
    囲気形成手段とを有し、 前記フラックス雰囲気形成手段によって形成されたフラ
    ックス雰囲気の中で、前記半導体集積回路装置に仮固定
    された電気的接合材であるバンプを溶融することによ
    り、前記半導体素子と前記素子搭載基板との電気的接続
    が行われることを特徴とする半導体製造装置。
  9. 【請求項９】 請求項７または８記載の半導体製造装置
    であって、前記フラックス雰囲気形成手段は前記炉体に
    連結されたフラックス収容部と、前記フラックス収容部
    に収容されたフラックスを加熱する加熱手段とからな
    り、前記加熱手段により加熱されて形成されたフラック
    スガスを前記炉体内に供給して前記フラックス雰囲気を
    形成し得ることを特徴とする半導体製造装置。
JP316297A 1997-01-10 1997-01-10 半導体製造方法および装置 Pending JPH10199938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP316297A JPH10199938A (ja) 1997-01-10 1997-01-10 半導体製造方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP316297A JPH10199938A (ja) 1997-01-10 1997-01-10 半導体製造方法および装置

Publications (1)

Publication Number Publication Date
JPH10199938A true JPH10199938A (ja) 1998-07-31

Family

ID=11549671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP316297A Pending JPH10199938A (ja) 1997-01-10 1997-01-10 半導体製造方法および装置

Country Status (1)

Country Link
JP (1) JPH10199938A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199207A (ja) * 2009-02-24 2010-09-09 Panasonic Corp 半導体装置の組み立て方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199207A (ja) * 2009-02-24 2010-09-09 Panasonic Corp 半導体装置の組み立て方法

Similar Documents

Publication Publication Date Title
US7902060B2 (en) Attachment using magnetic particle based solder composites
US5207372A (en) Method for soldering a semiconductor device to a circuitized substrate
US5816473A (en) Method of fabricating electronic circuit device and apparatus for performing the same method
JP2793528B2 (ja) ハンダ付け方法、ハンダ付け装置
JPH04280443A (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
WO2006049874A1 (en) Ultrasonic agitation of solder during reflow
US20130043573A1 (en) Solder Bump Bonding In Semiconductor Package Using Solder Balls Having High-Temperature Cores
JP2985806B2 (ja) フリップチップ実装方法
WO1997018584A1 (fr) Procede de formation de bosse de contact sur un dispositif a semi-conducteurs
US6935553B2 (en) Reflow soldering method
JPH05218113A (ja) フラックス残留物の除去を含むハンダ付け方法
KR20010041857A (ko) 환경 친화적인 용제를 이용하는 플립 칩 기술을 위한플럭스 세척
US6705513B1 (en) Methods of bonding solder balls to bond pads on a substrate, and bonding frames
US6722557B2 (en) Flux cleaning method and method of manufacturing semiconductor device
US6375060B1 (en) Fluxless solder attachment of a microelectronic chip to a substrate
JPH10199938A (ja) 半導体製造方法および装置
US6617195B1 (en) Method of reflowing organic packages using no-clean flux
JP2005005304A (ja) 半導体製造装置および半導体装置の製造方法
JP3124224B2 (ja) はんだバンプ形成方法
JP3395609B2 (ja) 半田バンプ形成方法
JP2615744B2 (ja) 半田バンプの形成方法
JPH09139569A (ja) 配線基板およびそれを用いた電子部品の実装方法
JPH08288630A (ja) バンプの形成方法およびバンプ付きチップの実装方法
JP3691972B2 (ja) パッドへのはんだ付着方法
JPH03241756A (ja) 半導体集積回路の実装装置および実装方法