JPH10199889A - 半導体素子の配線形成方法 - Google Patents

半導体素子の配線形成方法

Info

Publication number
JPH10199889A
JPH10199889A JP9169961A JP16996197A JPH10199889A JP H10199889 A JPH10199889 A JP H10199889A JP 9169961 A JP9169961 A JP 9169961A JP 16996197 A JP16996197 A JP 16996197A JP H10199889 A JPH10199889 A JP H10199889A
Authority
JP
Japan
Prior art keywords
wiring
forming
plasma
layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9169961A
Other languages
English (en)
Other versions
JP2914443B2 (ja
Inventor
Zaiki Ka
在 禧 河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH10199889A publication Critical patent/JPH10199889A/ja
Application granted granted Critical
Publication of JP2914443B2 publication Critical patent/JP2914443B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【課題】 残留物除去時に別途の設備、追加処理が不要
で、配線のパターン形状も良好に維持でき、工程時間も
短縮できる半導体素子の配線形成方法を提供すること。 【解決手段】 絶縁層21上に形成された障壁層22、
アルミニウム又はアルミニウム合金層23および反射防
止膜24をパターニングし、さらにクリーニングした
後、クリーニング時に発生した残留物25aをフッ素を
含有するガスと酸素とが混合されたプラズマを用いて除
去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子の配線
形成方法に係り、特にクリーニング工程で発生した残留
物を除去する方法に関するものである。
【0002】
【従来の技術】一般に、配線をアルミニウムで形成する
場合には、アルミニウムを蒸着し食刻した後、アルミニ
ウムの腐食を防止するための後処理工程が必要である。
この後処置工程としては、塩素プラズマでアルミニウム
を食刻した後、直ちに純粋な水(D.I Water)
に浸けて残留の塩素を除去することにより腐食を防止し
ている。腐食を防止するための他の一方法としては、そ
の場でH2 Oベーパープラズマを用いて残留の塩素を除
去している。
【0003】ところで、大部分のアルミニウム食刻装置
は食刻チャンバとH2 Oベーパークリーニング/灰化チ
ャンバとで構成される。よって、食刻後に真空破壊せず
2Oベーパープラズマを形成して腐食を防止できる。
しかし、H2 Oベーパープラズマクリーニング時に、
H、O、OHイオンにより、食刻マスクとしての感光膜
が除去される問題が発生する。また、感光膜の物質変化
が発生して、アルミニウム又はアルミニウム合金からな
る配線上にひどいポリマー性残留物が発生するようにな
る。この残留物はO2 灰化処理をしても除去されない。
よって、前記残留物は、アミン(amine)基を含む
溶液(例えば、ACT、EKC等)又は強酸性溶液で湿
式処理を行って除去した。
【0004】以上のような従来の半導体素子の配線形成
方法を添付図面に基づき説明する。図3および図4は、
従来の半導体素子の配線形成方法を示す工程断面図であ
る。従来の方法では、まず図3(a)に示すように、絶
縁層11上に障壁層12を形成する。さらに、障壁層1
2上に配線形成のためのアルミニウム又はアルミニウム
合金層(以下アルミニウム層と言う)13を形成する。
さらに、アルミニウム層13上に反射防止膜14を形成
する。次いで、反射防止膜14上の全面にフォトレジス
ト15を塗布した後、露光、現像工程でフォトレジスト
15をパターニングする。
【0005】次に、図3(b)に示すように、パターニ
ングされたフォトレジスト15をマスクとして用いて塩
素を含むプラズマで反射防止膜14、アルミニウム層1
3および障壁層12を食刻する。そして、その場でH2
Oベーパープラズマクリーニング及びO2 灰化を実施す
る。このとき、露出された絶縁層11が図3(b)に示
すように所定の深さに除去される。さらに、図4(a)
に示すように、フォトレジスト15が除去されるととも
に、反射防止膜14上に残留物15aが生成される。
【0006】次いで、残留物15aを図4(b)に示す
ように除去するために、硫酸、硝酸などを含む強酸性溶
液又はアミン(amine)基を含む化学溶液を使用し
て湿式処理を行う。しかし、このような化学処理を行う
と、残留物15aは除去されるが、反射防止膜14とそ
の下部のアルミニウム層13との食刻速度が互いに相違
し、アルミニウム層13が過度食刻される。また、アル
ミニウム層13の下部の障壁層12も過度食刻されて、
全体的にパターン形状が不良となる。また、化学処理の
後には、純粋な水(D.I Water)による洗浄工
程、スピンドライ工程及びN2 ブローイング工程を必要
とする。
【0007】
【発明が解決しようとする課題】したがって、上記のよ
うな従来の半導体素子の配線形成方法では、以下のよう
な問題点があった。第1に、残留物の除去のために化学
溶液を使用するため、処理槽など別途の設備が必要であ
り、洗浄などの追加処理も必要となる。第2に、化学溶
液を用いた湿式処理では配線の過度食刻がひどくなり、
工程時間も長くなる。本発明は上記の点に鑑みなされた
もので、別途の設備、追加の処理を必要とせず、工程時
間を短縮し、配線のパターン形状を良好に維持できる半
導体素子の配線形成方法を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は上述の課題を解
決するために、次のような半導体素子の配線形成方法と
する。まず、下地上に障壁層、配線層、反射防止膜を順
次に形成する。次に、前記反射防止膜、配線層および障
壁層をパターニングし、さらにクリーニングする。その
後、前記クリーニング工程時に発生した残留物をフッ素
を含有するガスと酸素とが混合されたプラズマを用いて
除去する。
【0009】
【発明の実施の形態】次に添付図面を参照して本発明に
よる半導体素子の配線形成方法の実施の形態を詳細に説
明する。図1および図2は、本発明の半導体素子の配線
形成方法の実施の形態を示す工程断面図である。本発明
の実施の形態では、まず、図1(a)に示すように、絶
縁層(下地層)21上に障壁層22を形成する。ここ
で、障壁層22の物質としては、Ti、TiN、Ti/
TiN、TiW等を使用する。次に、障壁層22上に配
線層としてのアルミニウム又はアルミニウム合金層(以
下アルミニウム層と言う)23を形成し、さらにアルミ
ニウム層23上に反射防止膜24を形成する。このと
き、反射防止膜24としてはTiNを使用する。その
後、反射防止膜24上にフォトレジスト25を塗布した
後、露光及び現像工程を実施してフォトレジスト25を
パターニングする。
【0010】次いで、パターニングされたフォトレジス
ト25をマスクとして図1(b)に示すように反射防止
膜24、アルミニウム層23および障壁層22を順次に
食刻しパターニングする。この際、食刻工程は塩素プラ
ズマ状態で実施し、食刻装置は、RIE(Reacti
ve Ion Etching)型、ICP(Indu
ctive Coupled Plasma)型、ヘリ
コン(helicon)型の食刻装置うち1つを選択し
て使用する。このような塩素プラズマ状態で食刻工程が
進むと、図1(b)に示すように、障壁層22の周囲の
絶縁層21も所定の深さに食刻される。このとき、障壁
層22下部の絶縁層21非食刻部分は、障壁層22の幅
より広く台形状に残るが、障壁層22との幅の差は、両
側にそれぞれ約300〜400Å程度である。
【0011】次いで、塩素プラズマ状態で食刻したその
場でH2 Oベーパープラズマクリーニングを実施する。
このとき、図2(a)に示すように、フォトレジスト2
5が除去される。さらに、反射防止膜24上にカーボ
ン、酸素、アルミニウム、微量のシリコンで構成されて
硬化した残留物25aが形成される。
【0012】次に、フッ素を含むガス(例えば、CF4
又はCHF3 )と酸素( O2 )とが混合されたプラズマ
を使用して図2(b)に示すように残留物25aを除去
する。このとき、残留物25aは、ヘリコン型の高密度
食刻装置を使用して除去し、そのときの工程条件は次の
通りとする。残留物25aを除去するための食刻時間は
60秒以内とし、チャンバの圧力は6〜10mTの範囲
にする。また、O2 と、フッ素(F)を含むガスとの流
量比は8:1〜10:1の範囲とする。さらに、ソース
パワーは2300〜2800Wの範囲にし、バイアスパ
ワーは350〜450Wの範囲にする。
【0013】このような本発明の配線形成方法に従う
と、フッ素を含むガスとO2 とが混合されたプラズマを
使用して残留物25aを除去したので、従来技術のよう
にアルミニウム層23及び障壁層22が過度食刻される
現象は表れない。これは、アルミニウム層23がフッ素
を含むガス等により食刻されないからである。そして、
アルミニウム層23及び障壁層22が過度食刻されない
ため、パターン形状を良好に維持し得る。また、障壁層
22の下部の絶縁層21の損失も最小化することができ
る。さらに、プラズマ処理によれば、パターニング時の
食刻装置などを利用でき、別途の設備が不要となり、さ
らに洗浄などの追加処理も不要になる。
【0014】なお、フッ素を含むガス(例えば、CF4
又はCHF3 )とO2 とが混合されたプラズマを使用し
て残留物25aを除去するとき、障壁層22の下部の、
障壁層22より幅広な台形状の絶縁層21非食刻部分の
両端部は直角となる。また、アルミニウム層23および
障壁層22を食刻するとき、食刻条件を適切に調節する
ことにより、絶縁層21が除去される量を調節すること
ができる。
【0015】なお、このような本発明の方法に関連する
技術として特開昭63−246824号公報がある。し
かし、この公報技術は、WNx膜を加工してゲート電極
を形成するためにCF4 とO2 ガスを使用する方法であ
り、本発明のようにアルミニウム配線形成時の残留物除
去にフッ素を含むガスとO2 とが混合されたプラズマを
使用する方法とは技術的に異なる。また、公報技術に
は、本発明で得られるような効果も記載されていない。
【0016】
【発明の効果】以上詳細に説明したように、本発明の半
導体素子の配線形成方法によれば、以下のような効果が
得られる。第1に、残留物を除去するための別途の設備
を必要とせず、かつ追加処理も不要で、経済的である。
第2に、化学溶液を使用しないため配線が過度食刻され
ず、良好なパターンを維持することができ、しかも工程
時間を短縮できる。第3に、絶縁層などの下地層の損失
を最小化することができる。
【図面の簡単な説明】
【図1】本発明による半導体素子の配線形成方法の実施
の形態を示す工程断面図。
【図2】同本発明の実施の形態を示し、図1に続く工程
を示す工程断面図。
【図3】従来の半導体素子の配線形成方法を示す工程断
面図。
【図4】同従来の方法を示す工程断面図。
【符号の説明】
21 絶縁層 22 障壁層 23 アルミニウム層 24 反射防止膜 25 フォトレジスト 25a 残留物

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 下地上に障壁層、配線層、反射防止膜を
    順次に形成する工程と、 前記反射防止膜、配線層および障壁層をパターニング
    し、さらにクリーニングする工程と、 前記クリーニング工程時に発生した残留物をフッ素を含
    有するガスと酸素とが混合されたプラズマを用いて除去
    する工程とを備えることを特徴とする半導体素子の配線
    形成方法。
  2. 【請求項2】 請求項1記載の半導体素子の配線形成方
    法において、前記障壁層は、Ti、TiN、Ti/Ti
    N、TiWのうち1つを選択して使用することを特徴と
    する半導体素子の配線形成方法。
  3. 【請求項3】 請求項1記載の半導体素子の配線形成方
    法において、前記配線層は、アルミニウム(Al)層、
    アルミニウム合金層のうち1つを選択して使用すること
    を特徴とする半導体素子の配線形成方法。
  4. 【請求項4】 請求項1記載の半導体素子の配線形成方
    法において、前記反射防止膜は、TiNで形成すること
    を特徴とする半導体素子の配線形成方法。
  5. 【請求項5】 請求項1記載の半導体素子の配線形成方
    法において、前記パターニング工程は、塩素(Cl)を
    含むガスで食刻することを特徴とする半導体素子の配線
    形成方法。
  6. 【請求項6】 請求項1記載の半導体素子の配線形成方
    法において、前記クリーニング工程は、、H2 Oベーパ
    ープラズマクリーニングを実施することを特徴とする半
    導体素子の配線形成方法。
  7. 【請求項7】 請求項1記載の半導体素子の配線形成方
    法において、前記フッ素を含むガスは、CF4 又はCH
    3 であることを特徴とする半導体素子の配線形成方
    法。
  8. 【請求項8】 請求項1記載の半導体素子の配線形成方
    法において、前記酸素と、前記フッ素を含むガスとの流
    量比は、8:1〜10:1の範囲にすることを特徴とす
    る半導体素子の配線形成方法。
  9. 【請求項9】 請求項1記載の半導体素子の配線形成方
    法において、前記フッ素を含むガスと酸素とを混合した
    プラズマの使用時に、ソースパワーは2300〜280
    0Wの範囲にすることを特徴とする半導体素子の配線形
    成方法。
  10. 【請求項10】 請求項1記載の半導体素子の配線形成
    方法において、前記フッ素を含むガスと酸素とを混合し
    たプラズマの使用時に、バイアスパワーは350〜45
    0Wの範囲にすることを特徴とする半導体素子の配線形
    成方法。
  11. 【請求項11】 請求項1記載の半導体素子の配線形成
    方法において、前記フッ素を含むガスと酸素とを混合し
    たプラズマの使用時に、チャンバの圧力は6〜10mT
    の範囲にすることを特徴とする半導体素子の配線形成方
    法。
  12. 【請求項12】 請求項1記載の半導体素子の配線形成
    方法において、前記フッ素を含むガスと酸素とを混合し
    たプラズマの使用時に、残留物を除去するための食刻時
    間は60秒以内にすることを特徴とする半導体素子の配
    線形成方法。
  13. 【請求項13】 請求項1記載の半導体素子の配線形成
    方法において、前記パターニング工程は、RIE(Re
    active Ion Etching)型、ICP
    (Inductive Coupled Plasm
    a)型、ヘリコン(helicon)型の食刻装置のう
    ち1つを選択して実施されることを特徴とする半導体素
    子の配線形成方法。
  14. 【請求項14】 請求項1記載の半導体素子の配線形成
    方法において、前記残留物の除去は、ヘリコン型の高密
    度食刻装置を使用して行われることを特徴とする半導体
    素子の配線形成方法。
JP9169961A 1996-12-31 1997-06-26 半導体素子の配線形成方法 Expired - Fee Related JP2914443B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960079249A KR100268926B1 (ko) 1996-12-31 1996-12-31 반도체소자의 배선 형성방법
KR1996P-79249 1996-12-31

Publications (2)

Publication Number Publication Date
JPH10199889A true JPH10199889A (ja) 1998-07-31
JP2914443B2 JP2914443B2 (ja) 1999-06-28

Family

ID=19493097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9169961A Expired - Fee Related JP2914443B2 (ja) 1996-12-31 1997-06-26 半導体素子の配線形成方法

Country Status (3)

Country Link
US (1) US6077777A (ja)
JP (1) JP2914443B2 (ja)
KR (1) KR100268926B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346183B1 (en) 2000-08-03 2002-02-12 International Business Machines Corporation Use of thin carbon films as a bottom anti-reflective coating in manufacturing magnetic heads

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4210041B2 (ja) * 2001-03-30 2009-01-14 東京エレクトロン株式会社 熱処理装置
KR100408847B1 (ko) * 2002-04-09 2003-12-06 아남반도체 주식회사 반도체 제조공정시 발생된 잔존물 제거방법
DE60310528T2 (de) * 2003-05-07 2007-09-27 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zum Festlegen einer Chalcogenidmaterial-Schicht, insbesondere in einem Verfahren zur Herstellung von Phasenumwandlungs-Speicherzellen
JP5713808B2 (ja) * 2010-07-09 2015-05-07 東京エレクトロン株式会社 プラズマ処理方法及び半導体装置の製造方法
CN106148960B (zh) * 2016-08-24 2019-01-01 武汉华星光电技术有限公司 铝蚀刻的方法
CN109148288A (zh) * 2018-08-16 2019-01-04 武汉华星光电半导体显示技术有限公司 制作导电线路的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229325A (en) * 1991-01-31 1993-07-20 Samsung Electronics Co., Ltd. Method for forming metal wirings of semiconductor device
EP0647163B1 (en) * 1992-06-22 1998-09-09 Lam Research Corporation A plasma cleaning method for removing residues in a plasma treatment chamber
KR0121106B1 (ko) * 1994-02-15 1997-11-10 김주용 반도체 소자의 금속배선 형성방법
JP3204012B2 (ja) * 1994-12-19 2001-09-04 ヤマハ株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346183B1 (en) 2000-08-03 2002-02-12 International Business Machines Corporation Use of thin carbon films as a bottom anti-reflective coating in manufacturing magnetic heads

Also Published As

Publication number Publication date
KR100268926B1 (ko) 2000-10-16
KR19980059903A (ko) 1998-10-07
JP2914443B2 (ja) 1999-06-28
US6077777A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
KR100584485B1 (ko) 반도체 소자의 금속 부식 방지 방법
US6177353B1 (en) Metallization etching techniques for reducing post-etch corrosion of metal lines
US5348619A (en) Metal selective polymer removal
US6526996B1 (en) Dry clean method instead of traditional wet clean after metal etch
US5904154A (en) Method for removing fluorinated photoresist layers from semiconductor substrates
US5925577A (en) Method for forming via contact hole in a semiconductor device
JPH0218578B2 (ja)
JPH10125659A (ja) 有機反射防止膜(arc)のエッチング方法
JP2914443B2 (ja) 半導体素子の配線形成方法
US6777334B2 (en) Method for protecting a wafer backside from etching damage
KR100262506B1 (ko) 반도체 소자의 제조 방법
US6251568B1 (en) Methods and apparatus for stripping photoresist and polymer layers from a semiconductor stack in a non-corrosive environment
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
JP3082396B2 (ja) 半導体装置の製造方法
JPH09298188A (ja) 半導体装置の製造方法
JP4559565B2 (ja) 金属配線の形成方法
US6399509B1 (en) Defects reduction for a metal etcher
JPH06310468A (ja) ドライエッチング方法
KR100214251B1 (ko) 배선층 형성방법
KR100237020B1 (ko) 반도체 소자의 금속층 형성 방법
KR20020068621A (ko) 반도체 소자의 배선 형성방법
JPH05217961A (ja) シリコンの精密加工方法
KR100202664B1 (ko) 금속배선 형성방법
JPH07211698A (ja) 微細パターンの加工方法
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees