JPH10198475A - 同時スイッチングノイズ低減化方法および並列データ送受信方法、並びにバスインタフェース回路 - Google Patents

Abstract

(57)【要約】 【課題】 常時、同時スイッチングノイズが低減化され
た状態で、送信側から受信側に対し、Ｍビット並列デー
タを連続的に送信すること。 【解決手段】 送信側から並列データが送信される度
に、それに先立っては、そのデータのビット状態の直前
データでの対応ビット状態との比較により、状態反転ビ
ット数がＭｓ（Ｍ／２＜Ｍｓ≦Ｍ）以上であると出力論
理制御部２０３で判定された場合のみ、そのデータは出
力バッファ部２０４より出力論理が反転された状態とし
てバスライン２０７上に送信されることで、データとし
てのビット各々の反転状態としての送信は、常時Ｍｓビ
ット未満に抑えられるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、有線ベースバンド
ディジタル伝送が行われる際での同時スイッチングノイ
ズ低減化方法および並列データ送受信方法、更にはバス
インタフェース回路に関するものである。

【０００２】

【従来の技術】従来より、同一パケット内で複数の回路
が同時にスイッチングされる際に発生するノイズ、いわ
ゆる同時スイッチングノイズを低減化させる方法として
は、例えば「ＡＣＬ ７４ＡＣ／ＡＣＴ１１Ｋシリーズ
データ・ブック」（１９９０年９月 日本テキサス・
インスツルメンツ株式会社発行、頁３−８〜３−１０）
に記載されたものが知られている。即ち、ＩＣの電源ピ
ン、グランドピン各々のピン数とそのピン配置が工夫さ
れることで、電源ピン、グランドピン各々に寄生してい
るリードインダクタンスを減少させる方法や、出力波形
の立上り／立下りエッジの急激な変化を抑制する方法が
知られていたものである。

【０００３】ここで、ＩＣの電源ピン、グランドピン各
々のピン数とそのピン配置工夫によるリードインダクタ
ンスの減少化方法について説明すれば、図７はそのよう
なピン配置工夫が施されてなる一例でのＩＣピン配置状
態を示したものである。図示のように、その中核要素と
してのＩＣチップ１０３に対しては、ＩＣ外部から電源
を供給するためのグランドピン（ＧＮＤ）１０１や電源
ピン（ＶＣＣ）１０２の他、入出力・制御ピン（８個の
バッファゲート各々に対応する入出力ピンとその出力制
御ピン）等が設けられたものとなっている。これによる
場合、電源ピン１０２、グランドピン１０１各々はその
ピン数が複数とされ、しかもそれらピンはＩＣチップ１
０３に最も近接した状態のピン配置とされたものとなっ
ている。このようなピン配置により、ＩＣチップ１０３
内部では、バッファゲート各々に共通に接続されている
電源・グランドピンでの寄生リードインダクタンスが低
減化される結果として、それらバッファゲート出力が同
時にスイッチングされた場合であっても、その際に誘起
される同時スイッチングノイズは低減化され得るもので
ある。これは、以下の理由によるものである。

【０００４】即ち、ＩＣの電源ピン、グランドピン各々
に寄生しているリードインダクタンスをＬ、電源、グラ
ンドピン１本当りに換算される出力バッファ数をＮ、出
力バッファの出力電流をＩ(t)とすれば、出力バッファ
が同時にスイッチングされた際に、ＩＣの電源、グラン
ドピンを介し誘起される同時スイッチングノイズΔＶ
は、一般に、｜ΔＶ｜＝｜Ｎ・Ｌ・ｄ（Ｉ(t)）／ｄｔ
｜として表し得るものとなっている。したがって、電源
ピン、グランドピン各々が複数である程に、電源、グラ
ンドピン１本当りに換算される出力バッファ数Ｎはその
分、小さな値となり、しかも、それらピンがＩＣチップ
１０３に最も近接した状態として配置される場合には、
それらピンに寄生するリードインダクタンスＬも小さく
抑えられる結果として、同時スイッチングノイズが低減
化されているものである。。

【０００５】また、上記後者の方法では、出力バッファ
の最終段出力回路部を並列接続した上、各並列接続され
た出力がＯＮされるタイミングに時間差を設け段階的に
ＯＮさせることによって、出力波形立上り／立下りエッ
ジの上下部分を丸め、電流の急激な時間変化が抑えられ
たものとなっている。即ち、上記数式である｜ΔＶ｜＝
｜Ｎ・Ｌ・ｄ（Ｉ(t)）／ｄｔ｜に従えば、出力バッフ
ァの出力電流Ｉ(t)の時間的変化量ｄ（Ｉ(t)）／ｄｔが
小さく抑えられることによって、同時スイッチングノイ
ズが低減化されているものである。

【０００６】

【発明が解決しようとする課題】以上のように、これま
でにあっては、同時スイッチングノイズの誘起要因であ
るところの、電源、グランドピン１本当りに換算される
出力バッファ数Ｎや、電源・グランドピンに寄生するリ
ードインダクタンスＬ、出力バッファの出力電流の時間
変化ｄ（Ｉ(t)）／ｄｔ各々を専ら小さく抑えることに
よって、同時スイッチングノイズの低減化が図られてい
たものである。

【０００７】しかしながら、そのような同時スイッチン
グノイズ低減化技術においては、バスインタフェースの
高速化大容量化を図ろうとした場合に、以下のような不
具合が生じるものとなっている。即ち、第１に、出力バ
ッファの出力電流の時間変化を小さく抑える方法による
場合、その時間変化が小さい程に出力波形立上り時間は
大きくなり、その立上り時間が伝送データビット周期Ｔ
より大きくなれば、所望以上の信号振幅が得られなくな
るがために、出力バッファの出力電流の時間的変化を小
さくすることには、伝送データビット周期Ｔとの関係
上、制約が加えられたものとなっている。換言すれば、
バスインタフェースの高速・大容量化を図ろうとすれ
ば、伝送データビット周期Ｔが小さくなる程に、出力バ
ッファの出力電流の時間的変化を大きくせざるを得ず、
データの高速伝送上での限界は否めないものとなってい
る。

【０００８】第２に、入出力データ数を増やしてインタ
フェースの大容量化を図ろうとした場合に、同時スイッ
チングノイズを低減させるべく、その出力バッファ数に
応じてＩＣの電源／グランドピンを増やして配置したと
すれば、ＩＣの総ピン数に占める電源／グランドピンの
割合が増加し、ＩＣパッケージ自体の大型化は否めない
ものとなるばかりか、そのＩＣパッケージ自体の大型化
に伴いＩＣの電源／グランドピンに寄生するリードイン
ダクタンスＬが、却って増えてしまうという不具合があ
ったものである。

【０００９】本発明の第１の目的は、送信側から受信側
に対し、送信対象としてのＭビット並列データが連続的
に送信されるに際し、常時、同時スイッチングノイズが
低減化された状態として送信され得る同時スイッチング
ノイズ低減化方法を供するにある。本発明の第２の目的
は、送信側と受信側との間で、常時、同時スイッチング
ノイズが低減化された状態として、送信対象としてのＭ
ビット並列データが連続的に送受信され得る並列データ
送受信方法を供するにある。本発明の第３の目的は、Ｍ
ビット幅のバスラインを介し送信側と受信側との間で、
常時、同時スイッチングノイズが低減化された状態とし
て、送信対象としてのＭビット並列データがビット周期
Ｔで送受信され得るバスインタフェース回路を供するに
ある。

【００１０】

【課題を解決するための手段】上記第１〜第３の目的
は、基本的には、送信対象としてのビット各々のその反
転状態としての送信は、常時Ｍｓビット未満に抑えられ
た状態として行われることで達成され、また、そのよう
な送信が行われるべく構成することで達成される。

【００１１】即ち、送信側から、Ｍビット並列データを
構成している、送信対象としてのビット各々が同期して
送信される度に、その送信に先立っては、それらビット
の状態が直前送信対象における対応ビットの状態と比較
された上、その比較により状態反転ビット数がＭｓ（Ｍ
／２＜Ｍｓ≦Ｍ）以上である場合のみ、出力論理が反転
された旨が受信側に通知されつつ、上記送信対象として
のビット各々は出力論理が反転された状態として送信さ
れる場合には、送信対象としてのビット各々の反転状態
としての送信は、常時Ｍｓビット未満に抑えられるもの
である。

【００１２】

【発明の実施の形態】以下、本発明の実施形態を図１か
ら図６により説明する。先ず本発明の具体的説明に先立
って、その理論的背景について説明しておく。送信対象
がＭビット並列データであるとして、任意送信時点ｔ₁
で送信対象が送信されるに際して、直前送信時点（ｔ₁
−Ｔ）での送信対象のビット状態に比しそのビット状態
の変化数（状態反転ビット数、あるいはスイッチング
数）がＫであったとして、ＫがＭｓ≦Ｋ≦Ｍである場合
には、送信時点ｔ₁ で送信対象が送信される際での出力
論理（出力論理：いわゆる正論理、または負論理を指
す）としては、直前送信時点（ｔ₁ −Ｔ）での出力論理
ではなく、その反転出力論理を採用しようというもので
ある。これにより、本来、送信時点ｔ₁ で状態が反転さ
れた状態として送信されるべきビットは、その物理的状
態が直前送信時点（ｔ₁−Ｔ）でのそれをそのまま維持
した状態として送信される一方、送信時点ｔ₁ で状態が
反転されない状態として送信されるべきビットは、その
物理的状態が直前送信時点（ｔ₁ −Ｔ）でのそれが反転
された状態として送信される結果として、送信時点ｔ₁
で送信対象が送信される際での状態反転ビット数は（Ｍ
−Ｋ）として得られるものである。その際に、Ｍｓの値
としては、Ｍ／２＜Ｍｓ≦Ｍを満たすように、事前設定
されていることから、０≦Ｍ−Ｋ≦Ｍ−Ｍｓ＜Ｍｓが成
立することになる。即ち、送信対象は、それが送信され
る際での状態反転ビット数が、常時Ｍｓ未満に抑えられ
た状態として送信され得るものである。

【００１３】因みに、以上の場合とは異なり、任意送信
時点ｔ₁ で送信対象が送信されるに際して、直前送信時
点（ｔ₁ −Ｔ）での送信対象のビット状態に比しそのビ
ット状態の変化数Ｋが、０≦Ｋ＜Ｍｓである場合、送信
時点ｔ₁ で送信対象が送信される際での出力論理として
は、直前送信時点（ｔ₁ −Ｔ）での出力論理がそのまま
採用されるものとなっている。換言すれば、送信時点ｔ
₁ で送信対象が送信される際での状態反転ビット数はＫ
（０≦Ｋ＜Ｍｓ）として得られるものである。以上の結
果として、Ｋの値如何に拘らず、送信対象は、それが送
信される際での状態反転ビット数が、常時Ｍｓ未満に抑
えられた状態として、即ち、同時スイッチングノイズが
低減化された状態として送信され得るものである。

【００１４】さて、本発明を具体的に説明すれば、図１
は本発明によるバスインタフェース回路の一例での構成
を示したものである。図示のように、Ｍビット幅のバス
ライン２０７を介し送信側（送信回路）と受信側（受信
回路）との間で、Ｍビット並列データがビット周期Ｔで
送受信される場合が想定されているが、その構成と動作
概要は以下のようである。

【００１５】即ち、送信側では、送信対象としてのＭビ
ット並列データが出力バッファ部２０４からバスライン
２０７上に送信されるに先立って、その送信対象として
のビット各々の状態は、直前送信対象における対応ビッ
トの状態とビット周期Ｔでビット状態比較部２０１でビ
ット単位に比較されており、ビット状態比較部２０１か
らのビット状態不一致に係る比較結果はその総数が状態
反転ビット数Ｋとして状態反転ビット数検出部２０２で
検出されるものとなっている。検出された状態反転ビッ
ト数Ｋは事前設定閾値Ｍｓ（Ｍ／２＜Ｍｓ≦Ｍ）と出力
論理制御部２０３で比較されているものであるが、その
比較結果にもとづき、送信対象が実際に送信される際で
の出力論理の、直前出力論理からの反転許否が判定され
ているものである。その出力論理制御部２０３から、状
態反転ビット数ＫがＭｓ以上であるとの判定結果が得ら
れる度に、出力論理決定部２０５での直前出力論理モー
ドは反転された上、その反転後の出力論理モードに応じ
て、出力バッファ部２０４からは、送信対象としてのビ
ット各々の状態が非反転／反転状態におかれた上、バス
ライン２０７上に出力されているものである。出力論理
決定部２０５でのその出力論理モードはまた、別途信号
線２０８を介し受信側に通知されているが、受信側で
は、その出力論理モードに応じて、送信側からの送信対
象が入力バッファ部２０６で非反転／反転状態として受
信・復調されているものである。したがって、状態反転
ビット数ＫがＭｓ以上であるとの判定結果が得られてい
ない限りにおいては、出力論理決定部２０５での直前出
力論理モードはそのままに固定された状態として、送信
対象がバスライン２０７上に送信されているわけであ
る。

【００１６】本発明によるバスインタフェース回路の一
例での構成とその動作の概要は以上のようであるが、次
に、それら構成要素について、その構成を説明すれば以
下のようである。即ち、先ずビット状態比較部２０１で
あるが、これの具体的構成例を図２に示す。図示のよう
に、ビット状態比較部２０１では、内部回路よりの送信
対象はそのビット各々がフリップフロップ２０１１に一
時記憶された上、その直後送信対象における対応ビット
との間でそのビット状態が排他的論理和ゲート２０１２
で排他的論理和されるものとなっている。換言すれば、
直前送信対象はそのビット各々がフリップフロップ２０
１１に一時記憶された上、現時点での送信対象における
対応ビットとの間でそのビット状態が排他的論理和ゲー
ト２０１２で排他的論理和されているものである。この
排他的論理和により、現時点での送信対象におけるビッ
ト各々が直前送信対象における対応ビットに比し、その
状態が反転されている場合には、判定結果が“Ｈ”レベ
ル状態として、また、反転されていない場合は、判定結
果が“Ｌ”レベル状態として、ビット単位に判定されて
いるものである。

【００１７】したがって、ビット状態比較部２０１から
は、ビット周期Ｔ毎にＭ個分の判定結果が得られること
になるが、これら判定結果は、その後、状態反転ビット
数検出部２０２、出力論理制御部２０３各々で順次処理
されるものとなっている。図３にはまた、それら状態反
転ビット数検出部２０２、出力論理制御部２０３各々の
具体的構成例が示されているが、これによる場合、状態
反転ビット数検出部２０２はアダー（加算回路）２０２
１として具体的に構成された上、ビット状態比較部２０
１からのＭ個分の判定結果のうち、“Ｈ”レベル状態に
ある判定結果のその個数が状態反転ビット数Ｋとして状
態反転ビット数検出部２０２で検出されるものとなって
いる。状態反転ビット数検出部２０２からの状態反転ビ
ット数Ｋは、その後、マグニチュードコンパレータ２０
３１として具体的に構成されている出力論理制御部２０
３で事前設定閾値Ｍｓ（Ｍ／２＜Ｍｓ≦Ｍ）と比較され
ることによって、状態反転ビット数検出部２０２から
は、状態反転ビット数ＫがＭｓ以上ならば、“Ｈ”レベ
ル状態としての判定結果信号が、また、Ｍｓ未満なら
ば、“Ｌ”レベル状態としての判定結果信号がそれぞれ
得られた上、出力論理決定部２０５に出力されているも
のである。

【００１８】その出力論理決定部２０５の具体的構成例
を図４に示す。図示のように、出力論理制御部２０３か
らの判定結果信号が“Ｈ”レベル状態にある場合のみ、
Ｄ型フリップフロップ２０５２は、アンドゲート２０５
１を介された、ビット周期Ｔを規定しているクロック信
号によりそのＱ出力が反転されたものとなっている。出
力論理モードを規定しているそのＱ出力は、それが
“Ｌ”レベル状態にある場合には、正出力論理モード
を、また、“Ｈ”レベル状態にある場合は、負出力論理
モードにあることを示しているが、これにより、結局、
状態反転ビット数ＫがＭｓ以上であるとの判定結果が得
られる度に、出力論理決定部２０５でのその出力論理モ
ードは直前出力論理モードから反転されているも、状態
反転ビット数ＫがＭｓ以上ではないとの判定結果が得ら
れた場合には、その出力論理モードは直前出力論理モー
ドにそのまま維持されているものである。この出力論理
決定部２０５からの出力論理モードにもとづき、出力バ
ッファ部２０４では、送信対象が非反転／反転制御され
ているわけであるが、この出力論理モードはまた、バッ
ファ２０５３、信号線２０８を介し受信側における入力
バッファ部２０６に通知された上、送信側からの送信対
象の受信制御に供されているものである。

【００１９】その出力バッファ部２０４の具体的構成を
図５（ａ），（ｂ）にそれぞれ示す。先ず図５（ａ）に
ついて説明すれば、トライステートゲートとしてのバッ
ファ２０４３、インバータバッファ２０４４はその出力
信号線が並列接続された状態で、出力論理決定部２０５
からの出力論理モードに応じて、それらバッファ２０４
３、インバータバッファ２０４４のうち、何れか一方が
選択的に低出力インピーダンス状態におかれるものとな
っている。即ち、その出力論理モードが“Ｌ”レベル状
態にある場合は、バッファ２０４１を介しバッファ２０
４３が低出力インピーダンス状態におかれることで、送
信対象は正出力論理モードで、換言すれば、送信対象は
何等反転されることなく、そのままの状態（正論理状
態）でバッファ２０４３を介しバスライン２０７上に出
力されているものである。一方、その出力論理モードが
“Ｈ”レベル状態にある場合には、インバータ２０４２
を介しインバータバッファ２０４４が低出力インピーダ
ンス状態におかれることで、送信対象は負出力論理モー
ドで、換言すれば、送信対象はインバータバッファ２０
４４で反転された状態（負論理状態）としてバスライン
２０７上に出力されているものである。

【００２０】引き続き、図５（ｂ）に示す構成について
説明すれば、出力論理決定部２０５からの出力論理モー
ドはバッファ２０４７を介し排他的論理和ゲート２０４
５への１入力とされているが、その出力論理モードが
“Ｌ”レベル状態にあれば、排他的論理和ゲート２０４
５は単なる通過ゲートとして、送信対象はそのままの状
態（正論理状態）で排他的論理和ゲート２０４５を介し
バッファ２０４６よりバスライン２０７上に出力される
ものとなっている。また、その出力論理モードが“Ｈ”
レベル状態にある場合には、送信対象は排他的論理和ゲ
ート２０４５で反転された状態（負論理状態）としてバ
ッファ２０４６よりバスライン２０７上に出力されてい
るものである。

【００２１】最後に、入力バッファ部２０６での構成に
ついて説明すれば、その具体的構成を図６（ａ），
（ｂ）にそれぞれ示す。先ず図６（ａ）について説明す
れば、トライステートゲートとしてのバッファ２０６
１、インバータバッファ２０６２はその出力信号線が並
列接続された状態で、出力論理決定部２０５からの出力
論理モードに応じて、それらバッファ２０６１、インバ
ータバッファ２０６２のうち、何れか一方が選択的に低
出力インピーダンス状態におかれるものとなっている。
その出力論理モードが“Ｌ”レベル状態にあれば、バッ
ファ２０６３を介しバッファ２０６１が低出力インピー
ダンス状態におかれることで、送信側からの送信対象は
そのままバッファ２０６１を介し正論理を以て受信され
ているものである。一方、その出力論理モードが“Ｈ”
レベル状態にある場合は、インバータ２０６４を介しイ
ンバータバッファ２０６２が低出力インピーダンス状態
におかれることで、送信側からの送信対象はそのインバ
ータバッファ２０６２で反転された上、正論理を以て受
信されているものである。

【００２２】引き続き、図６（ｂ）に示す構成について
説明すれば、出力論理決定部２０５からの出力論理モー
ドはバッファ２０６５を介し排他的論理和ゲート２０６
６への１入力とされているが、その出力論理モードが
“Ｌ”レベル状態にあれば、排他的論理和ゲート２０６
６は単なる通過ゲートとして、送信対象はそのまま排他
的論理和ゲート２０６６、バッファ２０６７を介し正論
理で受信されているものである。また、その出力論理モ
ードが“Ｈ”レベル状態にある場合には、送信対象は排
他的論理和ゲート２０４５で反転された上、バッファ２
０６７より正論理で受信されているものである。

【００２３】

【発明の効果】以上、説明したように、請求項１による
場合は、送信側から受信側に対し、送信対象としてのＭ
ビット並列データが連続的に送信されるに際し、常時、
同時スイッチングノイズが低減化された状態として送信
され得る同時スイッチングノイズ低減化方法が、また、
請求項２による場合には、送信側と受信側との間で、常
時、同時スイッチングノイズが低減化された状態とし
て、送信対象としてのＭビット並列データが連続的に送
受信され得る並列データ送受信方法が、更に、請求項３
によれば、Ｍビット幅のバスラインを介し送信側と受信
側との間で、常時、同時スイッチングノイズが低減化さ
れた状態として、送信対象としてのＭビット並列データ
がビット周期Ｔで送受信され得るバスインタフェース回
路がそれぞれ得られるものとなっている。

【図面の簡単な説明】

【図１】図１は、本発明によるバスインタフェース回路
の一例での構成を示す図

【図２】図２は、そのバスインタフェース回路における
構成要素としてのビット状態比較部の一例での具体的構
成を示す図

【図３】図３は、同じくそのバスインタフェース回路に
おける構成要素としての状態反転ビット数検出部および
出力論理制御部の一例での具体的構成を示す図

【図４】図４は、同じくそのバスインタフェース回路に
おける構成要素としての出力論理決定部の一例での具体
的構成を示す図

【図５】図５（ａ），（ｂ）は、同じくそのバスインタ
フェース回路における構成要素としての出力バッファ部
の一例での具体的構成をそれぞれ示す図

【図６】図６（ａ），（ｂ）は、同じくそのバスインタ
フェース回路における構成要素としての入力バッファ部
の一例での具体的構成をそれぞれ示す図

【図７】図７は、リードインダクタンスを減少させるた
めのピン配置工夫が施されてなる一例でのＩＣピン配置
状態を示す図

【符号の説明】

２０１…ビット状態比較部、２０２…状態反転ビット数
検出部、２０３…出力論理制御部、２０４…出力バッフ
ァ部、２０５…出力論理決定部、２０６…入力バッファ
部、２０７…バスライン、２０８…（出力論理モード通
知用）信号線

Claims (3)

【特許請求の範囲】
1. 【請求項１】 送信側から受信側に対し、Ｍビット並列
   データが連続的に送信される際での同時スイッチングノ
   イズ低減化方法であって、送信側から、Ｍビット並列デ
   ータを構成している、送信対象としてのビット各々が同
   期して送信される度に、該送信に先立っては、該ビット
   の状態が直前送信対象における対応ビットの状態と比較
   された上、該比較により状態反転ビット数がＭｓ（Ｍ／
   ２＜Ｍｓ≦Ｍ）以上である場合のみ、出力論理が反転さ
   れた旨が受信側に通知されつつ、上記送信対象としての
   ビット各々は出力論理が反転された状態として送信され
   ることによって、送信対象としてのビット各々の反転状
   態としての送信が、常時Ｍｓビット未満に抑えられるよ
   うにした同時スイッチングノイズ低減化方法。
2. 【請求項２】 送信側と受信側との間で、Ｍビット並列
   データが連続的に送受信される際での並列データ送受信
   方法であって、送信側から、Ｍビット並列データを構成
   している、送信対象としてのビット各々が同期して送信
   される度に、該送信に先立っては、該ビットの状態が直
   前送信対象における対応ビットの状態と比較された上、
   該比較により状態反転ビット数がＭｓ（Ｍ／２＜Ｍｓ≦
   Ｍ）以上である場合のみ、出力論理が反転された旨が受
   信側に通知されつつ、上記送信対象としてのビット各々
   は出力論理が反転された状態として送信される一方、受
   信側では、送信側からの出力論理が反転された旨の通知
   にもとづき、Ｍビット並列データが受信されるようにし
   た並列データ送受信方法。
3. 【請求項３】 Ｍビット幅のバスラインを介し送信側と
   受信側との間で、Ｍビット並列データがビット周期Ｔで
   送受信されるようにしたバスインタフェース回路であっ
   て、送信側に、送信対象としてのビット各々の状態と直
   前送信対象における対応ビットの状態とをビット周期Ｔ
   で比較するビット状態比較部と、該ビット状態比較部か
   らのビット状態不一致に係る比較結果の総数を状態反転
   ビット数として検出する状態反転ビット数検出部と、該
   状態反転ビット数検出部からの状態反転ビット数と事前
   設定閾値Ｍｓ（Ｍ／２＜Ｍｓ≦Ｍ）との比較結果にもと
   づき、上記送信対象が実際に送信される際での出力論理
   の、直前出力論理からの反転許否を判定する出力論理制
   御部と、該出力論理制御部から、状態反転ビット数がＭ
   ｓ以上であるとの判定結果が得られる度に、出力論理モ
   ードが反転された上、上記送信対象、受信側各々への出
   力論理モードを決定する出力論理決定部と、該出力論理
   決定部からの出力論理モードに応じて、上記送信対象と
   してのビット各々の状態を非反転／反転状態においた
   上、バスライン上に出力する出力バッファ部とが設けら
   れている一方、受信側には、上記出力論理決定部からの
   出力論理モードに応じて、送信側からの送信対象を非反
   転／反転状態として受信する入力バッファ部が設けられ
   てなるバスインタフェース回路。