JPH10193685A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】回路構成を小規模化することができると共に、
データ転送レートの高速化を計ること 【解決手段】 主走査解像度変換１２で主走査方向の解
像度変換を行った後、その変換出力をラインメモリ１３
に保持する。副走査解像度変換および転送ライン数変換
部１６はラインメモリ１３に記憶された複数ラインの画
像データを用いて、副走査方向の解像度変換を行う。そ
の変換はｍラインでの出力が可能なように構成し、ライ
ンメモリにｍ（例、ｍ＝２）ライン出力の解像度変換を
するのに必要な数のライン数（例、３ライン）の画像デ
ータを確保する。副走査解像度変換の出力がｍラインと
なるような解像度変換処理を行うように構成したので、
解像度変換処理とｎライン転送からｍライン転送への変
換とを同時に行うことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は複数のビームを同時
の走査させて画像形成する画像出力部を持つ画像処理装
置において、複数ビームの同時走査のための複数ライン
画像情報の同時転送を可能にすると共に、入力画像の解
像度を変換して異なる解像度の出力画像を得るための装
置に関する。

【０００２】

【従来の技術とその課題】従来の解像度の変換を行う画
像処理方法として、例えば特公平６−１８４３３号公報
には、リアルタイムで２次元解像度変換を行うことが開
示されている。この方法は、ある１つの主走査方向に隣
接する２画素ずつをシフトレジスタに保持し、その各２
画素間に補間演算をすることにより主走査方向の解像度
を変換しながら第１のラインメモリに記憶していき、次
に続く１つの主走査ラインについて同様の主走査方向の
解像度を変換しながら第２のラインメモリに記憶する。
第１ラインメモリと第２ラインメモリを読み出しながら
その間の補間演算をすることにより、補間により生成さ
れた新たなラインの画像情報を順次直列に出力する。こ
のような操作を繰り返しながら、２次元の解像度変換を
リアルタイムに行うようにしている。

【０００３】又、画像形成装置の光ビーム走査に際し
て、複数の光ビームを用いて高速な動作を図るマルチビ
ーム走査方式が従来から知られている。例えば特開昭５
８−１４５９１４号公報では１ライン単位で転送するデ
ータを複数ビーム（２本）出力用に変換する画像処理方
法が示されている。この方法は、第１および第２の２つ
の制御部を有し、第１の制御部は第１および第２の２つ
のラインメモリを有し、第２の制御部は第３および第４
の２つのラインメモリを有しており、これらの第１およ
び第２の制御部はラインメモリへの書き込みと読み出し
を交互に行う。即ち、第１の制御部の第１および第２の
ラインメモリに、第１の期間に画像信号の隣接する２つ
の走査ラインの信号を書き込むと同時に、第２の制御部
の第３および第４のラインメモリから並列に情報を読み
出す。第２の期間には逆に、第１の制御部の第１および
第２のラインメモリから、記憶情報を並列に読み出して
出力し、第２の制御部の第３および第４のメモリに続く
２つの走査ラインの信号を書き込む。このようにライン
メモリに２走査ライン分の情報をバッファリンクしなが
ら出力することにより、複数ビーム出力用の変換を行っ
ている。

【０００４】

【発明が解決しようとする課題】画像処理装置の分野に
おいては、画像情報の解像度変換を行ない、その変換出
力の複数のラインを同時にマルチビーム操作方式の出力
装置のために出力するという場合が考えられる。その場
合は、上述の２つの従来の技術を組み合わせることによ
り容易に実現が可能である。即ち、それは、前記従来の
解像度変換を行った後、前記従来の複数ビーム出力用の
変換を行うようにすればよい。しかしながら、このよう
な方法によれば、解像度変換処理と複数ビーム出力用の
変換処理を直列に行わなければならないので、構成が複
雑になると共に、製造コストが高くなり、データ転送レ
ートも高くすることもできないという問題が生じる。本
発明は、このような問題を解消し、画像データの解像度
変換と転送ライン数変換を行う画像処理装置を比較的簡
単な構成とし、低コストに製造し、かつ高速データ転送
レートを実現することを課題とするものである。

【０００５】

【課題を解決するための手段および作用】本発明は、第
１の画像データをｎライン単位で入力する手段（１１）
と、第１の画像データを高解像度化処理すると共にｎラ
イン転送をｍ（ただし、ｍ＞ｎ）ライン転送に変換して
第２の画像データを生成する手段（１２〜１６）と、ｍ
ライン転送で送られてくる第２の画像データをｍ本のビ
ームで走査させて第２の画像を形成する手段（１７）と
を有する。そして、前記第２の画像データを生成する手
段は、高解像度化処理の出力がｍラインとなるような高
解像度化処理を行うものであり、そのｍライン出力の高
解像度化処理に必要な複数ラインを保持するラインメモ
リを有することを特徴とする。高解像度化処理は、具体
的には、主走査方向の解像度変換と、副走査方向の解像
度変換とからなり、主走査方向の解像度変換を行ったの
ちに、副走査方向の解像度変換とライン転送変換を行う
よう構成しても、あるいは副走査方向の解像度変換とラ
イン転送変換を行ったのちに、主走査方向の解像度変換
をおこなうよう構成してもよい。本発明において、第２
の画像データを生成する手段は、高解像度化処理に用い
られるラインメモリを、ｍライン出力の高解像度化処理
に必要な複数ラインの容量とし、高解像度化処理の出力
がｍラインとなるような高解像度化処理を行うように構
成したので、高解像度化処理とｎライン転送からｍライ
ン転送への変換とを一時に行うことができる。そのため
本発明は、従来技術のように、解像度変換を行った後
に、転送ライン数変換を行うのに比べて、回路構成を小
規模化することができると共に、データ転送レートの高
速化を計ることができる。

【０００６】本発明の他の態様による画像処理装置は、
第１の画像データをｎライン単位で入力する画像入力手
段（１１）と、主走査方向の高解像度化変換処理を行う
第１の変換手段（１２）と、副走査方向のｍラインで出
力する解像度変換必要な容量を有し、第１の変換手段に
よる主走査解像度変換後の複数ラインの画像データを保
持するラインメモリ（１３〜１５）と、前記ラインメモ
リに記憶された複数ラインの画像データを用いた補間演
算をしてｍラインの画像データを生成することにより、
副走査解像度変換および転送ライン数変換を同時に行う
第２の変換手段（１６）と、その第２の変換手段からｍ
ライン転送で送られてくる第２の画像データをｍ本のビ
ームで走査させて第２の画像を形成する画像出力手段
（１７）とを備えたことを特徴とする。本発明は、第１
の変換装置で主走査方向の解像度変換を行った後、その
変換出力をラインメモリに保持する。第２の変換装置は
ラインメモリに記憶された複数ラインの画像データを用
いて、副走査方向の解像度変換を行う。その変換はｍラ
インでの出力が可能なように構成し、ラインメモリにｍ
ライン出力の解像度変換をするのに必要な数のラインの
画像データを保持する。本発明は、前述と同様に、高解
像度化処理に用いられるラインメモリを、ｍライン出力
の高解像度化処理に必要な複数ラインの容量を確保し、
高解像度化処理の出力がｍラインとなるような高解像度
化処理を行うので、高解像度化処理とｎライン転送から
ｍライン転送への変換とを一時に行うことができる。そ
のため本発明は、従来技術のように、解像度変換を行っ
た後に、転送ライン数変換を行うのに比べて、回路構成
を小規模化することができると共に、データ転送レート
の高速化を計ることができる。

【０００７】上記本発明の画像処理装置において、前記
第１の変換手段は、その１つの具体的態様では、隣接す
るＳ画素（Ｓ≧１）の補間演算により、解像度変換後の
奇数番目の画素および偶数番目の画素を同時に生成し、
これらを並列にして出力するものである。この発明によ
れば、２画素ずつ並列にして転送することができるの
で、画像データの転送速度を実質的に速くすることがで
きる。

【０００８】上記本発明の画像処理装置において、前記
第２の変換手段は、その１つの具体的態様では、ｍライ
ン転送で出力するために、出力ライン数ｍに対応したｍ
個の変換演算部（７４１〜７４３、７５１、７６１から
なる演算部、７４４〜７４６、７５２、７６２からなる
演算部））を有する。

【０００９】本発明の更に他の態様による画像処理装置
は、第１の画像データをｎライン単位で入力する画像入
力手段（１０１）と、ｍライン単位で出力する副走査解
像度変換に必要な容量を持ち、画像入力手段からの複数
ラインの画像データを保持するラインメモリ（１０３〜
１０５）と、前記ラインメモリに記憶された複数ライン
の画像データを用いた補間演算をしてｍラインの画像デ
ータを生成することにより、副走査解像度変換および転
送ライン数変換を同時に行う第１の変換手段（１０６）
と、第１の変換手段の出力するｍラインの画像データの
各ライン毎に主走査方向の高解像度化変換処理を行い第
２の画像データを生成する第２の変換手段（１０２）
と、その第２の変換手段からｍライン転送で送られてく
る第２の画像データをｍ本のビームで走査させて第２の
画像を形成する画像出力手段（１０７）とを備えたこと
を特徴とする。本発明は、主走査解像度変換と副走査解
像度変換の順序を前述の発明とは逆にしたものである
が、全体としての作用効果は同様のものであり、回路構
成を小規模化することができると共に、データ転送レー
トの高速化を計ることができる。

【００１０】

【発明の実施の態様】

（第１の実施の態様）図１は本発明の第１の実施の態様
による画像処理装置の概略の構成を示すブロック図であ
る。この画像処理装置は、文書画像を走査して得られる
画像をｎライン単位（実施例では１ライン単位）で入力
する画像入力部１１、入力画像の主走査方向の解像度を
変換する主走査解像度変換部１２、後述する副走査解像
度変換部１６の解像度変換処理に参照される走査ライン
の画像データを保持するＦＩＦＯ（先入先出型メモリ）
により構成されたラインメモリ１３、そのラインメモリ
１３のＦＩＦＯへの書き込みを制御するライト制御部１
４、ラインメモリ１３のＦＩＦＯからの読取りを制御す
るＦＩＦＯリード制御部１５、副走査方向の解像度を変
換すると共にライン変換する副走査解像度変換部１６、
および複数ビームにより画像出力を行うよう構成された
画像出力部１７からなっている。副走査解像度変換部１
６は、画像出力部１７でのｍ本のビーム（本例では２
本）出力用にあわせるべくｍライン単位で出力できるよ
うに構成される。

【００１１】図２は、主走査解像度変換部１２の詳細を
示すブロック図である。主走査解像度変換部１２は、画
像入力部１１からの主走査線の画像情報の主走査解像度
演算に必要な隣接した各複数画素（本例では３画素）を
同時に抽出するための演算対象画素抽出回路２１と、演
算対象画素抽出回路２１の抽出した演算対象画素を基に
補間演算により解像度変換後の奇数画素を算出する第１
の演算部２２と、演算対象画素抽出回路２１の抽出した
演算対象画素を基に補間演算により解像度変換後の偶数
画素を算出する第２の演算部２３からなっている。演算
対象画素抽出回路２１は、入力画素を１画素分遅延させ
るラッチ回路２１１と、ラッチ回路２１１の出力を１画
素分遅延させるラッチ回路２１２を有する。第１の演算
部２２は、演算対象画素抽出回路２１の出力する画素に
対して補間用の係数を乗算する乗算器２２１、２２２、
２２３と、係数切り替え部２２４と、乗算器２２１〜２
２３の出力を加算する加算部２２５を備えている。又、
第２の演算部２３は、演算対象画素抽出回路２１の出力
する画素に対して補間用の係数を乗算する乗算器２３
２、２３３と、偶数画素用係数切り替え部２３４と、乗
算器２３２と２３３の出力を加算する加算部２３５を備
えている。

【００１２】演算対象画素抽出回路２１のラッチ回路２
１１とラッチ２１２は、それぞれ１画素分の遅延を行う
ので、ラッチ回路２１２にｒ番目の画素、ラッチ回路２
１１にｒ−１番目の画素、ラッチ回路を通過しない画像
入力部１１からの画素がｒ−２番目の画素とする、連続
した３画素が得られる。即ち、演算対象画素抽出回路２
１は、１ライン（走査線）上の連続する３画素を同時に
得て乗算器群へ供給することができる。図３（ａ）にお
いて、１行目は乗算器２２３および２３３への入力画像
の画素列、２行目はラッチ回路２１１から乗算器２２
２、２３２へ入力される画素列、３行目はラッチ回路２
１２から乗算器２２１へ入力される画素列を示してい
る。タイミングｔ２では、乗算器２２３、２３３の入力
側に画素２が得られ、乗算器２２２、２３２の入力側に
画素１が得られる。タイミングｔ３以降では、乗算器２
２１、２２２、２２３および乗算器２３２、２３３にそ
れぞれ主走査方向に隣接した３個の画素が同時に得られ
る。

【００１３】乗算器２２１〜２２３、係数切り替え部２
２４、および加算器２２５から構成される演算回路によ
って、変換前の画素１、２、３、…、Ｐ−１、Ｐからな
る入力画像から、解像度を変換した奇数番目の出力画素
１’、３’、…、Ｑ−１からなる出力画像を得る。乗算
器２０９、２１０、偶数画素用係数切り替え部２１１、
および加算器２１２から構成される演算回路によって、
変換前の画素１、２、３、…、Ｐ−１、Ｐからなる入力
画像から、解像度を変換した偶数番目の番目の出力画素
２’、画素４’…、Ｑからなる出力画像を得る。解像度
を１．５倍する場合において、２点間補間の演算による
解像度変換の一例を次に説明する。なお、解像度変換の
方法は公知でありその他の４点間補間など任意の補間方
法を採用することができる。

【００１４】画素１’の画素値＝（５／６）×画素１の
画素値＋（１／６）×画素２の画素値。 画素２’の画素値＝（１／６）×画素１の画素値＋（５
／６）×画素２の画素値。 画素３’の画素値＝（１／２）×画素２の画素値＋（１
／２）×画素３の画素値。 画素４’の画素値＝（５／６）×画素３の画素値＋（１
／６）×画素４の画素値。 画素５’の画素値＝（１／６）×画素３の画素値＋（５
／６）×画素４の画素値。 画素６’の画素値＝（１／２）×画素４の画素値＋（１
／２）×画素５の画素値。 画素７’の画素値＝（５／６）×画素５の画素値＋（１
／６）×画素６の画素値。 画素８’の画素値＝（１／６）×画素５の画素値＋（５
／６）×画素６の画素値。 画素９’の画素値＝（１／２）×画素６の画素値＋（１
／２）×画素７の画素値。 ………

【００１５】奇数出力画素用の乗算器２２１では、図３
（ｂ）に示すように、画素１’、７’、１３’…を求め
るタイミングにおいて入力画素に係数０を乗算し、画素
画素３’、９’、１５’…を求めるタイミングにおいて
入力画素に係数１／２を乗算し、画素３’、９’、１
５’…を求めるタイミングにおいて入力画素に係数１／
６を乗算する。乗算器２２２では、画素１’、５’、
７’、１１’、１３’…を求めるタイミングにおいて入
力画素に５／６を乗算し、画素３’、９’、１５’…を
求めるタイミングにおいて入力画素に係数１／６を乗算
する。乗算器２２３では、画素１’、７’、１３’…を
求めるタイミングにおいて入力画素に１／６を乗算し、
画素３’、５’、９’、１１’…を求めるタイミングに
おいて入力画素に係数０を乗算する。以上のような奇数
出力画素用の乗算器２２１、２２２、２２３で乗ずる係
数は、係数切り替え部２２４により順次に切り替えられ
る。

【００１６】偶数出力画素用の乗算器２０９では、図３
（ｃ）に示すように、画素２’、８’、１４’…を求め
るタイミングにおいて入力画素に係数１／６を乗算し、
画素画素４’、１０’、１６’…を求めるタイミングに
おいて入力画素に係数５／６を乗算し、画素６’、１
２’、１８’…を求めるタイミングにおいて入力画素に
係数１／２を乗算する。乗算器２１０、画素２’、
８’、１４’…を求めるタイミングにおいて入力画素に
係数５／６を乗算し、画素画素４’、１０’、１６’…
を求めるタイミングにおいて入力画素に係数１／６を乗
算し、画素６’、１２’、１８’…を求めるタイミング
において入力画素に係数１／２を乗算する。以上のよう
な偶数出力画素用の乗算器２０９、２１０で乗ずる係数
は、偶数画素用係数切り替え部２１１により順次に切り
替えられる。

【００１７】加算器２２５では、乗算器２２１〜２２３
で得られた値の加算により各奇数画素を得る。例えば、
加算器２２５は、画素１’の画素値を算出するために、
乗算器２２２の出力する（５／６）×画素１の画素値と
乗算器２２３の出力する（１／６）×画素２の画素値と
の加算を行う。加算器２１２では、乗算器２０９、２１
０で得られた値を加算することにより各偶数画素を得
る。例えば、画素２’の画素値を求めるために、乗算器
２０９の出力する（１／６）×画素１と乗算器２１０の
出力する（５／６）×画素２の画素値との加算を行う。

【００１８】加算器２２５により出力される解像度変換
結果の奇数番目の画素１’、３’、５’、…と、加算器
２１２により出力される偶数番目の画素２’、４’、…
とを、図３（ｄ）に示すように、対にして並列出力す
る。画素値が８ビットで表される場合、奇数画素８ビッ
トと偶数画素の８ビットが並列に同時に出力することに
より連結され、１６ビットの幅を持つデータとして、ラ
インメモリ１３のＦＩＦＯ１とＦＩＦＯ３に保持され
る。ＦＩＦＯ１、ＦＩＦＯ３へは図３（ｄ）に示すよう
な加算器２２５と２１２の出力が同図（ｅ）に示すよう
なＦＩＦＯライト制御部１４のライトイネーブル信号に
よってＦＩＦＯ１、ＦＩＦＯ３に書き込まれ、同図
（ｆ）に示すようなデータが各ＦＩＦＯ中に保持され
る。なお、本例において奇数画素と偶数画素とをＦＩＦ
Ｏに並列に保持し、並列に伝送するようにしたのは、出
力系の速度が速い場合にも十分追随して行けるようにす
るためである。

【００１９】図４は２点間補間により解像度変換を行う
係数の他の例を示すものである。図の見方は図３と同じ
である。この場合には、図２の構成において乗算器２２
３を省略することができる。

【００２０】図５（ａ）〜（ｋ）は、ラインメモリ１３
への書き込み読み出しの制御および副走査解像度変換お
よび転送ライン数変換を説明するための図である。図５
（ｂ）の主走査解像度変換後画像（図３（ｄ）参照）が
図１のラインメモリ１３のＦＩＦＯ１に、図５（ｃ）の
ＦＩＦＯ１ライト信号により書き込まれる。ＦＩＦＯ１
ライト信号はライン３、ライン７、ライン１１、…のと
ころでは発生しない。図５（ｄ）のそれらのライン３、
ライン７、ライン１１、…に対応したところで発生する
ＦＩＦＯ３ライト信号により、それらの各信号が対応す
るＦＩＦＯ３に書き込まれる。ＦＩＦＯ２には図５
（ｅ）に示すＦＩＦＯライト信号によりＦＩＦＯ１の出
力が書き込まれる。

【００２１】上記のようにラインメモリ１３のＦＩＦＯ
１〜３に書き込まれた副走査方向の隣接した複数のライ
ンの画像信号は、図５（ｆ）のＦＩＦＯリード信号によ
り読み取られて副走査解像度変換および転送ライン数変
換部１６の入力に供給される。図５（ｇ）〜（ｋ）は、
ＦＩＦＯ１〜３から読み取られたデータと、それから副
走査方向解像度変換と転送ライン数変換を行って生成さ
れた複数のラインデータを経時的に示すものである。
又、図６は変換前のラインと変換後のラインの関係を示
すものである。なお、図６において、図の一番上の変換
前ラインと一番下の変換前ラインは同じものであり、図
を見やすくするために重複して示している。

【００２２】ＦＩＦＯ２から第１ｌｉｎｅのデータを、
ＦＩＦＯ１から第２ｌｉｎｅのデータを読み出して第
１’ｌｉｎｅと第２’ｌｉｎｅの変換後のラインのデー
タを生成する。次のＦＩＦＯリード信号により、ＦＩＦ
Ｏ１から第４ｌｉｎｅのデータを、ＦＩＦＯ２から第２
ｌｉｎｅのデータを、ＦＩＦＯ３から第３ｌｉｎｅのデ
ータをそれぞれ読み取り、第２ｌｉｎｅのデータと第３
ｌｉｎｅのデータから変換後の３’ｌｉｎｅを生成し、
第３ｌｉｎｅのデータと第４ｌｉｎｅのデータから変換
後の第３’ｌｉｎｅを生成する。更に、次のＦＩＦＯリ
ード信号により、ＦＩＦＯ１から第５ｌｉｎｅのデータ
を、ＦＩＦＯ２から第４ｌｉｎｅのデータを、ＦＩＦＯ
３から第３ｌｉｎｅのデータをそれぞれ読み取り、その
読み取った第３ｌｉｎｅのデータと第４ｌｉｎｅのデー
タから変換後の第５’ｌｉｎｅを生成し、第４ｌｉｎｅ
のデータと第５ｌｉｎｅのデータから変換後の第６’ｌ
ｉｎｅを生成する。このような動作を繰り返しながら、
図５および図６に示す関係により副走査方向の解像度変
換と転送ライン数変換を行う。高解像度化処理に用いら
れるラインメモリを、２（即ちｍ＝２）ライン出力の高
解像度化処理に必要なＦＩＦＯ１〜ＦＩＦＯ３からなる
３ラインの容量を確保し、高解像度化処理の出力が２ラ
インとなるような高解像度化処理を行う構成であるの
で、高解像度化処理とｎライン転送（本実施例では１ｌ
ｉｎｅ転送）からｍライン転送（本実施例では２ｌｉｎ
ｅ転送）への変換とを同時に行うことができる。

【００２３】図７は上記に説明した副走査解像度変換お
よび転送ライン数変換を行うための装置の構成の概略を
示すもので、ＦＩＦＯリードロックにより各ＦＩＦＯか
ら順次出力される画素を保持するレジスタ７２１〜７２
３、レジスタ中に並列に連結して保持されている画素を
分離するためのセレクタ７３１〜７３３と、奇数ライン
生成用の解像度変換および転送ライン数変換を行うため
の乗算器７４１〜７４３、偶数ライン生成用の解像度変
換および転送ライン数変換を行うための乗算器７４４〜
７４６、係数切り替え部７５１、７５２および加算７６
１、７６２を有する。

【００２４】図８はＦＩＦＯからＦＩＦＯリードクロッ
クにより順次読み出される画素とその画素から生成され
る変換後ラインの画素群を示すものである。ＦＩＦＯリ
ードクロックにより各ＦＩＦＯに保持された並列に連結
された２画素ずつがレジスタ７２１、７２２、７２３に
読み出される。レジスタ中の並列２画素はセレクタ７３
１、７３２、７３３により、１画素ずつが選択され、乗
算器７４１、７４２、７４３に与えられる。即ち、セレ
クタ７３１、７３２、７３３はレジスタ７２１、７２
２、７２３に保持された並列画素を直列画素に変換して
出力する。

【００２５】副走査解像度変換のための演算は、主解像
度変換の時の演算と類似している。ＦＩＦＯ１〜３に保
持されている走査線情報に応じて、図６に従った関係で
変換前の複数の走査線情報から各変換後の走査線情報を
算出する。変換は２本（一般的にはｍ本）の走査線情報
を同時に生成し、それぞれを同時に出力することによ
り、複数ライン出力の変換も同時に行われることとな
る。図６に示すように、変換前の第１ｌｉｎｅと第２ｌ
ｉｎｅの画像情報から変換後の奇数ラインである第１’
ｌｉｎｅと偶数ラインである第２’ｌｉｎｅの画像情報
を算出する。変換後の奇数ラインを得るための演算は、
２つのｌｉｎｅの対応する画素の画素値（セレクタ７３
１〜７３３の出力する８ビットの情報）に所定の係数を
乗算器７４１〜７４３にりより乗算し、それらを加算器
７６１により加算して、解像度変換後のラインにおける
対応する画素の画素値を得ることにより行う。変換後の
偶数ラインを得るための演算は、２つのｌｉｎｅの対応
する画素の画素値に所定の係数を乗算器７４４〜７４６
にりより乗算し、それらを加算器７６２により加算し
て、対応する画素の画素値を得ることにより行う。

【００２６】即ち、図６に示すように、第１’ｌｉｎｅ
の画素値は、第１ｌｉｎｅの画素値×（係数５／６）＋
第２ｌｉｎｅの画素値×（係数１／６）の演算により求
める。第１ｌｉｎｅの画素値×（係数５／６）は乗算器
７４２で行い、第２ｌｉｎｅの画素値×（係数１／６）
の演算は乗算器７４１で行い、これらの乗算結果の加算
は加算器７６１で行う。第２’ｌｉｎｅの画素値は第１
ｌｉｎｅの画素値×（係数１／６）＋第２ｌｉｎｅの画
素値×（係数５／６）により求める。第１ｌｉｎｅの画
素値×（係数１／６）は乗算器７４５で行い、第２ｌｉ
ｎｅの画素値×（係数５／６）の演算は乗算器７４４で
行い、これらの乗算結果の加算は加算器７６２で行う。
第３’ｌｉｎｅの画素値は、第２ｌｉｎｅの画素値×
（係数１／２）＋第３ｌｉｎｅの画素値×（係数１／
２）により求める。第２ｌｉｎｅの画素値×（係数１／
２）の乗算は乗算器７４２で行い、第３ｌｉｎｅの画素
値×（係数１／２）の乗算は乗算器７４３により行う。
第４’ｌｉｎｅの画素値は、第３ｌｉｎｅの画素値×
（係数５／６）＋第４ｌｉｎｅの画素値×（係数１／
６）により求め、その第３ｌｉｎｅの画素値×（係数５
／６）の演算は乗算器７４６により行い、第４ｌｉｎｅ
の画素値×（係数１／６）の演算は乗算器７４４で行
う。第５’ｌｉｎｅの画素値は第３ｌｉｎｅの画素値×
（係数１／６）＋第４ｌｉｎｅの画素値×（係数５／
６）により求め、その第３ｌｉｎｅの画素値×（係数１
／６）の演算は乗算器７４３により行い、第４ｌｉｎｅ
の画素値×（係数５／６）の演算は乗算器７４２で行
う。第６’ｌｉｎｅの画素値は、第４ｌｉｎｅの画素値
×（係数１／２）＋第５ｌｉｎｅの画素値×（係数１／
２）により求め、その第４ｌｉｎｅの画素値×（係数１
／２）の演算は乗算器７４５により行い、第５ｌｉｎｅ
の画素値×（係数１／２）の演算は乗算器７４４で行
う。加算器７６１と加算器７６２からは奇数画素ライン
と偶数ラインの各対応画素各加算ごとに同時に出力され
る。

【００２７】以上に説明した第１’ｌｉｎｅ〜第６’ｌ
ｉｎｅを得る変換動作を次の各６ｌｉｎｅ毎に周期的に
繰り返すして行くことにより画像の解像度変換を行うこ
とができる。そして、奇数ラインと偶数ラインを同時に
出力するので、ライン数変換をも同時に行うことができ
る。

【００２８】図８はＦＩＦＯに保持されたラインの画素
と、変換後の複数ラインの画素との関係を説明するため
の図である。セレクタ７３１、７３２、７３３から奇数
画素１−１’、２−１’、３−１’が出力されたとき
に、各演算部は奇数ライン出力の画素ｏ−１と偶数ライ
ン出力の画素ｅ−１を生成する。セレクタ７３１、７３
２、７３３から偶数画素１−２’、２−２’、３−２’
が出力されたときに、各演算部は奇数ライン出力の画素
ｏ−２と偶数ライン出力の画素ｅ−２を生成する。

【００２９】以上の説明では、２点間補間を用いた主走
査解像度および副走査解像度変換を１．５倍とする場合
の一例を挙げたが、本発明は、２点間補間による解像度
変換に限らず他の公知の解像度変換方法を採用すること
ができる。又、解像度変換の倍率も１．５倍にに限ら
ず、任意の解像度とすることができることは言うまでも
ない。例えば、２点間補間を用いた解像度変換において
解像度を２倍に変換するする場合には、図９（ａ）に示
すように、隣接する２ラインずつをラインメモリ（ＦＩ
ＦＯ）に確保し、同図（ｂ）に示すような参照関係で変
換後ラインに変換すように構成することが可能である。

【００３０】又、以上の説明では、入力を１ライン単位
（即ちｎ＝１）とし、出力を２ライン単位（即ちｍ＝
２）とするライン数変換の例を示したが、これに限ら
ず、任意の出力ライン数を得るように構成することがで
きる。

【００３１】又、図１に示す画像処理装置は主走査解像
度変換後に副走査解像度変換および転送ライン数変換を
行うように構成しているが、これを変更して図１０に示
すように、副走査解像度変換および転送ライン数変換を
先に行い、その後主走査解像度変換を行うように構成し
ても、同様の結果を得ることができる。即ち、図１０に
示すように、画像入力部１０１からの３ライン分の画像
情報をラインメモリ１０３に保持し、それらの保持され
たラインの情報を基に副走査解像度変換及び転送ライン
数変換部１０６で解像度の変換とライン数の変換を行
う。副走査解像度変換及び転送ライン数変換部１０６は
図７とほぼ同様の構成を持つが、入力は図７の例とは違
って、１６ビットバス幅の２画素並列ではなく１画素ず
つ８ビットバス幅でラインメモリ１０３から送られてく
るので、並直列変換用のセレクタ７３１は必要がないた
め具有していない。図７の乗算器７４１〜７４６、係数
切替え部７５１〜７５２、加算器７６１〜７６２による
構成と作用は全く同じである。主走査解像度変換部１０
２は、図２の主走査解像度変換部１２とほぼ同じ構成の
奇数ライン用の第１の解像度変換部１０２１と、同じ構
成の偶数ライン用の第２の解像度変換部１０２２を有す
る。図２の構成と異なるのは各解像度変換部１０２１、
１０２２における第１の演算部２２（図２）と第２の演
算部２３（図２）の出力が、並列にではなく交互に出力
できるようにした点である。そのために、奇数ライン用
の第１の解像度変換部１０２１は２個の奇数ライン用Ｓ
ＲＡＭ１０８Ａ、１０８Ｂを有し、第１の演算部２２の
出力をＳＲＡＭ１０８Ａに書き込んでいるときに、ＳＲ
ＡＭ１０８Ｂから画像出力部１０７に出力し、次の時点
では第２の演算部２３の出力をＳＲＡＭ１０８Ｂに書き
込んでいるときに、ＳＲＡＭ１０８Ａから画像出力部１
０７に出力する。同様に、偶数ライン用の第２の解像度
変換部１０２２は２個の奇数ライン用ＳＲＡＭ１０９
Ａ、１０９Ｂを有し、第１の演算部２２の出力をＳＲＡ
Ｍ１０９Ａに書き込んでいるときに、ＳＲＡＭ１０９Ｂ
から画像出力部１０７に出力し、次の時点では第２の演
算部２３の出力をＳＲＡＭ１０９Ｂに書き込んでいると
きに、ＳＲＡＭ１０９Ａから画像出力部１０７に出力す
る。

【００３２】以上に説明した本発明の実施態様によれ
ば、副走査方向の隣接した複数ラインからそれよりも多
い複数ライン生成して解像度の変換をする際に、複数ラ
インを同時に生成し、同時に出力するようにしたので、
画像データのリアルタイム解像度変換と転送ライン数変
換を一度に行うことができ、解像度変換と転送ライン数
変換を個別に行っていた従来技術に比べ、構成が簡単と
なると共に、比較的低コストで製造することができ、
又、高速のデータ転送レートを実現できる。

【００３３】

【発明の効果】本発明によれば、画像データの解像度変
換と転送ライン数変換を、比較的簡単な構成で実現する
ことができ、製造も低コストに実現することができ、か
つ高速データ転送レートで実現することができる。

【図面の簡単な説明】

【図１】 本発明の一実施態様による画像処理装置の概
略の構成を示すブロック図

【図２】 主走査解像度変換部の構成例を示す図

【図３】 主走査解像度変換部の動作を説明するための
図

【図４】 主走査解像度変換部の変形例の動作を説明す
るための図

【図５】 ラインメモリの制御を説明するための波形図

【図６】 変換後画像のラインがどの変換前画像のライ
ンから生成するかの関係を示す図

【図７】 副走査解像度変換および出力ライン数変換部
の構成を示す図

【図８】 ＦＩＦＯに保持されたラインの画素と、変換
後の複数ラインの画素との関係を説明するための図

【図９】 （ａ）および（ｂ）解像度を６００ｄｐｉか
ら１２００ｄｐｉへ変換する場合の変換後画像のライン
がどの変換前画像のラインから生成するかの関係を示す
図

【図１０】本発明の他の実施態様による画像処理装置の
概略の構成を示すブロック図

【符号の説明】

１１…画像入力部、１２…主走査解像度変換部、１３…
ラインメモリ、１４…ＦＩＦＯライト制御部、１５…Ｆ
ＩＦＯリード制御部、１６…副走査解像度変換および転
送ライン数変換部、１７…画像出力部、２１…演算対象
画素抽出回路、２１１，２１２…ラッチ回路、２２…第
１の演算部、２２１〜２２３…乗算器、２２４…係数切
り替え部、２２５…加算器、２３…第２の演算部、７２
１〜７３３…レジスタ、７３１〜７３３…セレクタ、７
４１〜７４３…乗算器、７５…係数切り替え部、７６…
加算器。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１の画像データをｎライン単位で入力
   する手段と、 第１の画像データを高解像度化処理すると同時にｎライ
   ン転送をｍ（ただし、ｍ＞ｎ）ライン転送に変換して第
   ２の画像データを生成する手段と、 ｍライン転送で送られてくる第２の画像データをｍ本の
   ビームで走査させて第２の画像を形成する手段とを有
   し、 前記第２の画像データを生成する手段は、高解像度化処
   理の出力がｍラインとなるような高解像度化処理を行う
   ものであり、そのｍライン出力の高解像度化処理に必要
   な複数ラインを保持するラインメモリを有することを特
   徴とする画像処理装置。
2. 【請求項２】 高解像度化処理が主走査方向の解像度変
   換と副走査方向の解像度変換であり、主走査方向の解像
   度変換を行ったのちに、副走査方向の解像度変換とライ
   ン転送変換を行う請求項１記載の画像処理装置。
3. 【請求項３】 高解像度化処理が主走査方向の解像度変
   換と副走査方向の解像度変換であり、副走査方向の解像
   度変換とライン転送変換を行ったのちに、主走査方向の
   解像度変換をおこなう請求項１記載の画像処理装置。
4. 【請求項４】 第１の画像データをｎライン単位で入力
   する画像入力手段と、 主走査方向の解像度変換を行う第１の変換手段と、 副走査方向のｍラインで出力する解像度変換に必要な容
   量を有し、第１の変換手段による主走査解像度変換後の
   複数ラインの画像データを保持するラインメモリと、 前記ラインメモリに記憶された複数ラインの画像データ
   を用いた補間演算をしてｍラインの画像データを生成す
   ることにより、副走査解像度変換および転送ライン数変
   換を同時に行う第２の変換手段と、 前記第２の変換手段からｍライン転送で送られてくる第
   ２の画像データをｍ本のビームで走査させて第２の画像
   を形成する画像出力手段とを備えたことを特徴とする画
   像処理装置。
5. 【請求項５】 前記第１の変換手段は、隣接するＳ画素
   （Ｓ≧１）の補間演算により、解像度変換後の奇数番目
   の画素および偶数番目の画素を同時に生成し、これらを
   並列にして転送するものであることを特徴とする請求項
   ４記載の画像処理装置。
6. 【請求項６】 前記第２の変換手段は、ｍライン転送で
   出力するために、出力ライン数ｍに対応したｍ個の変換
   演算部を有することを特徴とする請求項４記載の画像処
   理装置。
7. 【請求項７】 第１の画像データをｎライン単位で入力
   する画像入力手段と、 ｍライン単位で出力する副走査解像度変換に必要な容量
   を持ち、画像入力手段からの複数ラインの画像データを
   保持するラインメモリと、 前記ラインメモリに記憶された複数ラインの画像データ
   を用いた補間演算をしてｍラインの画像データを生成す
   ることにより、副走査解像度変換および転送ライン数変
   換を同時に行う第１の変換手段と、 第１の変換手段の出力するｍラインの画像データの各ラ
   イン毎に主走査解像変換を行い第２の画像データを生成
   する第２の変換手段と、 前記第２の変換手段からｍライン転送で送られてくる第
   ２の画像データをｍ本のビームで走査させて第２の画像
   を形成する画像出力手段とを備えたことを特徴とする画
   像処理装置。