JPH10190373A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH10190373A JPH10190373A JP8341972A JP34197296A JPH10190373A JP H10190373 A JPH10190373 A JP H10190373A JP 8341972 A JP8341972 A JP 8341972A JP 34197296 A JP34197296 A JP 34197296A JP H10190373 A JPH10190373 A JP H10190373A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- signal
- amplifier circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 出力信号の振幅範囲が広く、且つ消費電流の
小さな増幅回路の実現。 【解決手段】 入力信号を第１の電流信号に変換する信
号変換回路１と、所定の電流値と第１の電流信号との差
電流を算出する電流演算回路２と、差電流を増幅する電
流増幅回路３とを備える。
小さな増幅回路の実現。 【解決手段】 入力信号を第１の電流信号に変換する信
号変換回路１と、所定の電流値と第１の電流信号との差
電流を算出する電流演算回路２と、差電流を増幅する電
流増幅回路３とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器におい
て、内部信号あるいは入出力信号を増幅処理する増幅回
路に関し、特に、アナログ電子回路において信号処理に
用いられる演算増幅回路の出力段を構成する増幅回路に
関する。
て、内部信号あるいは入出力信号を増幅処理する増幅回
路に関し、特に、アナログ電子回路において信号処理に
用いられる演算増幅回路の出力段を構成する増幅回路に
関する。
【０００２】
【従来の技術】図１は、本発明が関係する増幅回路の従
来例の回路構成を示す図である。この回路はＡ級動作型
演算増幅回路の一般的な例である。ＩＰは非反転入力端
子、ＩＭは反転入力端子、ＶＢは動作バイアス入力端
子、Ｏは出力端子である。トランジスタＭ１からＭ５
は、シングルエンド出力の差動増幅回路を形成してい
る。トランジスタＭ６は、差動増幅回路の出力電圧を電
流に変換する。トランジスタＭ７は定電流源として動作
し、それにより流される一定電流とトランジスタＭ６の
電流とにより、無負荷時に出力Ｏの電位を電源電圧の中
間付近にするように作用する。
来例の回路構成を示す図である。この回路はＡ級動作型
演算増幅回路の一般的な例である。ＩＰは非反転入力端
子、ＩＭは反転入力端子、ＶＢは動作バイアス入力端
子、Ｏは出力端子である。トランジスタＭ１からＭ５
は、シングルエンド出力の差動増幅回路を形成してい
る。トランジスタＭ６は、差動増幅回路の出力電圧を電
流に変換する。トランジスタＭ７は定電流源として動作
し、それにより流される一定電流とトランジスタＭ６の
電流とにより、無負荷時に出力Ｏの電位を電源電圧の中
間付近にするように作用する。
【０００３】コンデンサＣ１は位相補償容量素子であ
る。本発明については、この位相補償容量素子の動作は
関係しないので、これ以降の説明ではコンデンサＣ１を
省略して説明し、図示もしないものとする。図２は、図
１に示した増幅回路の動作を説明する図である。図２の
（１）は無出力時の状態を示し、（２）は増幅回路から
電流を吐き出す時の状態を示し、（３）は増幅回路に電
流を吸い込む時の状態を示す。トランジスタＭ７は定電
流源として動作する。信号入力端子ＩＰとＩＭの電位が
等しい時には、出力電位は電源電圧のほぼ半分になるよ
うに設計する必要がある。そのためには、トランジスタ
Ｍ６とＭ７を流れる電流Ｉ６とＩ７が等しくなければな
らない。図２の（１）は、この状態を示しており、トラ
ンジスタＭ６を流れる電流Ｉ６はそのままトランジスタ
Ｍ７に電流Ｉ７として流れるので、出力が表れない。こ
の増幅回路から電流を吐き出して負荷を駆動する場合に
は、ＩＰに印加する電圧を上昇させ、もしくはＩＭに印
加する電圧を降下させて、トランジスタＭ６の制御電極
に印加される電圧を降下させる。これにより、図２の
（２）に示すように、Ｉ６が増加し、Ｉ６−Ｉ７の差に
相当する電流Ｉが負荷に流れ込む。この増幅回路が負荷
から電流を吸い込む場合には、ＩＰに印加する電圧を降
下させ、もしくはＩＭに印加する電圧を上昇させて、ト
ランジスタＭ６の制御電極に印加される電圧を上昇させ
る。これにより、図２の（３）に示すように、Ｉ６が減
少し、Ｉ７−Ｉ６の差に相当する電流Ｉが負荷から流れ
込む。
る。本発明については、この位相補償容量素子の動作は
関係しないので、これ以降の説明ではコンデンサＣ１を
省略して説明し、図示もしないものとする。図２は、図
１に示した増幅回路の動作を説明する図である。図２の
（１）は無出力時の状態を示し、（２）は増幅回路から
電流を吐き出す時の状態を示し、（３）は増幅回路に電
流を吸い込む時の状態を示す。トランジスタＭ７は定電
流源として動作する。信号入力端子ＩＰとＩＭの電位が
等しい時には、出力電位は電源電圧のほぼ半分になるよ
うに設計する必要がある。そのためには、トランジスタ
Ｍ６とＭ７を流れる電流Ｉ６とＩ７が等しくなければな
らない。図２の（１）は、この状態を示しており、トラ
ンジスタＭ６を流れる電流Ｉ６はそのままトランジスタ
Ｍ７に電流Ｉ７として流れるので、出力が表れない。こ
の増幅回路から電流を吐き出して負荷を駆動する場合に
は、ＩＰに印加する電圧を上昇させ、もしくはＩＭに印
加する電圧を降下させて、トランジスタＭ６の制御電極
に印加される電圧を降下させる。これにより、図２の
（２）に示すように、Ｉ６が増加し、Ｉ６−Ｉ７の差に
相当する電流Ｉが負荷に流れ込む。この増幅回路が負荷
から電流を吸い込む場合には、ＩＰに印加する電圧を降
下させ、もしくはＩＭに印加する電圧を上昇させて、ト
ランジスタＭ６の制御電極に印加される電圧を上昇させ
る。これにより、図２の（３）に示すように、Ｉ６が減
少し、Ｉ７−Ｉ６の差に相当する電流Ｉが負荷から流れ
込む。
【０００４】
【発明が解決しようとする課題】このように、電流Ｉ６
とＩ７がこの増幅回路の出力の駆動能力を決定する。す
なわち、Ｉ６とＩ７が大きければ大きいほど負荷として
信号振幅を駆動可能なインピーダンスが低くできる。し
かし、無負荷の場合や出力電流を要しない電圧負荷の場
合には、Ｉ６（Ｉ７）に相当する電流がそのまま電源の
高電位側からグランドに流れることになるので、Ｉ６が
大きくなると回路が消費する電流が大きくなることにな
る。近年、携帯型の電子機器が増加しており、そのよう
な携帯型の電子機器では回路をＬＳＩ化して小型・軽量
化を図ると共に、電源として電池を使用するようになっ
ている。携帯型の電子機器では電池の寿命が重要であ
り、消費電力の削減が望まれている。従って、各回路の
消費電流を削減する必要があり、増幅回路の消費電流を
削減するには上記のＩ６とＩ７を低減する必要がある
が、この反面このようなＩ６とＩ７の削減は駆動能力の
低下をもたらすという問題がある。
とＩ７がこの増幅回路の出力の駆動能力を決定する。す
なわち、Ｉ６とＩ７が大きければ大きいほど負荷として
信号振幅を駆動可能なインピーダンスが低くできる。し
かし、無負荷の場合や出力電流を要しない電圧負荷の場
合には、Ｉ６（Ｉ７）に相当する電流がそのまま電源の
高電位側からグランドに流れることになるので、Ｉ６が
大きくなると回路が消費する電流が大きくなることにな
る。近年、携帯型の電子機器が増加しており、そのよう
な携帯型の電子機器では回路をＬＳＩ化して小型・軽量
化を図ると共に、電源として電池を使用するようになっ
ている。携帯型の電子機器では電池の寿命が重要であ
り、消費電力の削減が望まれている。従って、各回路の
消費電流を削減する必要があり、増幅回路の消費電流を
削減するには上記のＩ６とＩ７を低減する必要がある
が、この反面このようなＩ６とＩ７の削減は駆動能力の
低下をもたらすという問題がある。
【０００５】ここで、増幅回路から電流を吐き出して負
荷を駆動する場合に着目する。この場合に限ると、出力
電流ＩはＩ＝Ｉ６−Ｉ７で表され、Ｉ６が大きく、Ｉ７
が小さいことが望ましい。しかし、この差が余り大きく
なると、無負荷時にはＩ６はＩ７に等しいので、無負荷
時のＩ６の値と最大出力時のＩ６の値の差も大きくな
る。このように、出力電流Ｉのダイナミックレンジ（振
幅範囲）を大きくしようとすると、トランジスタＭ６の
ゲート電圧を与えている差動増幅回路の出力電圧も大き
く変化しなければならなくなる。差動増幅回路の出力電
圧振幅を大きくしようとすると、２つの入力信号端子Ｉ
ＰとＩＭの間のオフセット電圧も必然的に大きくなる。
演算増幅回路のオフセット電圧が大きくなると、回路を
通過する信号にもオフセットが生じ、クロスオーバ歪み
等の障害を発生する。
荷を駆動する場合に着目する。この場合に限ると、出力
電流ＩはＩ＝Ｉ６−Ｉ７で表され、Ｉ６が大きく、Ｉ７
が小さいことが望ましい。しかし、この差が余り大きく
なると、無負荷時にはＩ６はＩ７に等しいので、無負荷
時のＩ６の値と最大出力時のＩ６の値の差も大きくな
る。このように、出力電流Ｉのダイナミックレンジ（振
幅範囲）を大きくしようとすると、トランジスタＭ６の
ゲート電圧を与えている差動増幅回路の出力電圧も大き
く変化しなければならなくなる。差動増幅回路の出力電
圧振幅を大きくしようとすると、２つの入力信号端子Ｉ
ＰとＩＭの間のオフセット電圧も必然的に大きくなる。
演算増幅回路のオフセット電圧が大きくなると、回路を
通過する信号にもオフセットが生じ、クロスオーバ歪み
等の障害を発生する。
【０００６】また、負荷から増幅回路に電流を吸い込む
場合も同様であり、図２の（３）に示すように、Ｉ６は
最小でも例えば定常状態（Ｉ６＝１）の３／１０程度に
しかできない。従って、出力電流Ｉのダイナミックレン
ジが制限されることになる。本発明はこのような問題点
に解決するためのもので、出力信号の振幅範囲が広く、
且つ消費電流の小さな増幅回路を実現することを目的と
する。
場合も同様であり、図２の（３）に示すように、Ｉ６は
最小でも例えば定常状態（Ｉ６＝１）の３／１０程度に
しかできない。従って、出力電流Ｉのダイナミックレン
ジが制限されることになる。本発明はこのような問題点
に解決するためのもので、出力信号の振幅範囲が広く、
且つ消費電流の小さな増幅回路を実現することを目的と
する。
【０００７】
【課題を解決するための手段】図３は、本発明の増幅回
路の基本構成を示す図である。図３に示すように、本発
明の増幅回路は、入力信号を第１の電流信号に変換する
信号変換回路１と、所定の電流値と第１の電流信号との
差電流を算出する電流演算回路２と、差電流を増幅する
電流増幅回路３とを備えることを特徴とする。
路の基本構成を示す図である。図３に示すように、本発
明の増幅回路は、入力信号を第１の電流信号に変換する
信号変換回路１と、所定の電流値と第１の電流信号との
差電流を算出する電流演算回路２と、差電流を増幅する
電流増幅回路３とを備えることを特徴とする。
【０００８】信号変換回路１はトランジスタで構成さ
れ、入力信号はトランジスタの制御電極に入力され、第
１の電流信号はトランジスタの一方の被制御電極から出
力される。電流演算回路２は定電流源であり、定電流源
の電流値と第１の電流信号の差が差電流として算出され
る。電流増幅回路３はカレントミラー回路を備える。更
に、電流増幅回路は、第１の極性の素子で構成した第１
のカレントミラー回路と、第２の極性の素子で構成した
第２のカレントミラー回路とを相補接続した構成である
ことが望ましい。第１のカレントミラー回路と前記第２
のカレントミラー回路とを相補接続した接続部分で、差
電流が入力される部分に、電流バイアス調整回路を備え
ることが望ましい。電流バイアス調整回路は、制御電極
にバイアス信号が印加されるトランジスタ等で構成され
る。
れ、入力信号はトランジスタの制御電極に入力され、第
１の電流信号はトランジスタの一方の被制御電極から出
力される。電流演算回路２は定電流源であり、定電流源
の電流値と第１の電流信号の差が差電流として算出され
る。電流増幅回路３はカレントミラー回路を備える。更
に、電流増幅回路は、第１の極性の素子で構成した第１
のカレントミラー回路と、第２の極性の素子で構成した
第２のカレントミラー回路とを相補接続した構成である
ことが望ましい。第１のカレントミラー回路と前記第２
のカレントミラー回路とを相補接続した接続部分で、差
電流が入力される部分に、電流バイアス調整回路を備え
ることが望ましい。電流バイアス調整回路は、制御電極
にバイアス信号が印加されるトランジスタ等で構成され
る。
【０００９】本発明の増幅回路では、電流演算回路２で
算出された差電流が増幅されるので、信号変換回路１と
電流演算回路２を流れる電流が小さくても、出力のダイ
ナミックレンジを広くすることができる。しかも、増幅
回路では、無負荷の状態では出力電流が流れないように
設計すれば、その状態で定常的に流れる電流は信号変換
回路１と電流演算回路２を流れる小さな電流であり、消
費電流を小さくできる。
算出された差電流が増幅されるので、信号変換回路１と
電流演算回路２を流れる電流が小さくても、出力のダイ
ナミックレンジを広くすることができる。しかも、増幅
回路では、無負荷の状態では出力電流が流れないように
設計すれば、その状態で定常的に流れる電流は信号変換
回路１と電流演算回路２を流れる小さな電流であり、消
費電流を小さくできる。
【００１０】
【発明の実施の形態】図４は、第１実施例の回路構成を
示す図である。図示のように、トランジスタＭ１からＭ
７で構成される部分は図１と同じであり、トランジスタ
Ｍ６とＭ７の接続点に、トランジスタＭ８からＭ９で構
成される増幅回路が接続されている。前述のように、ト
ランジスタＭ１からＭ５は、シングルエンド出力の差動
増幅回路を形成している。トランジスタＭ６は、差動増
幅回路の出力電圧を電流に変換する部分で、図３の信号
変換回路１に相当する。トランジスタＭ７は、一定電流
を流す定電流源として動作し、その一定電流とトランジ
スタＭ６の電流との差をトランジスタＭ８から吸い込む
ように作用する部分で、図３の電流演算回路２に相当す
る。トランジスタＭ８とＭ９で構成される部分は、カレ
ントミラー回路と呼ばれる電流増幅回路であり、トラン
ジスタのサイズ等によりトランジスタＭ８を流れる電流
Ｉ８に応じてトランジスタＭ９を流れる電流Ｉ９の比が
決定される。ここでは、Ｉ８：Ｉ９＝１：ｍと表し、第
１実施例ではｍ＝１０として例示する。
示す図である。図示のように、トランジスタＭ１からＭ
７で構成される部分は図１と同じであり、トランジスタ
Ｍ６とＭ７の接続点に、トランジスタＭ８からＭ９で構
成される増幅回路が接続されている。前述のように、ト
ランジスタＭ１からＭ５は、シングルエンド出力の差動
増幅回路を形成している。トランジスタＭ６は、差動増
幅回路の出力電圧を電流に変換する部分で、図３の信号
変換回路１に相当する。トランジスタＭ７は、一定電流
を流す定電流源として動作し、その一定電流とトランジ
スタＭ６の電流との差をトランジスタＭ８から吸い込む
ように作用する部分で、図３の電流演算回路２に相当す
る。トランジスタＭ８とＭ９で構成される部分は、カレ
ントミラー回路と呼ばれる電流増幅回路であり、トラン
ジスタのサイズ等によりトランジスタＭ８を流れる電流
Ｉ８に応じてトランジスタＭ９を流れる電流Ｉ９の比が
決定される。ここでは、Ｉ８：Ｉ９＝１：ｍと表し、第
１実施例ではｍ＝１０として例示する。
【００１１】図５は、第１実施例の増幅回路の動作を説
明するための図である。図５に基づいて、図４の第１実
施例の増幅回路の動作を説明する。上記のように、トラ
ンジスタＭ７は電流演算回路２に相当し、定電流源とし
て動作する。トランジスタＭ６を流れる電流Ｉ６と、ト
ランジスタＭ７を流れる電流Ｉ７と、Ｉ８の間には、Ｉ
７＝Ｉ６＋Ｉ８の関係が成り立つ。ここで、説明を簡単
にするために、図１及び図４の回路において、Ｍ１から
Ｍ７のすべてのトランジスタが等しく、バイアス電圧Ｖ
Ｂも等しいとする。上記の関係より、Ｉ８＝Ｉ７−Ｉ６
であり、Ｉ９＝ｍ×Ｉ８＝ｍ×（Ｉ７−Ｉ６）である。
ここで、図１で説明したのと同様に、ＩＰとＩＭの電位
が等しい時には、Ｉ６＝Ｉ７になるように設定する。Ｉ
６＝Ｉ７であれば、Ｉ８がゼロとなり、図５の（１）に
示すように、Ｉ９はゼロになる。従って、電流出力は行
われない。すなわち、図５の（１）の無出力状態では、
回路に流れる電流はＩ６（Ｉ７）だけであり、図１の回
路に流れる電流と同じであるといえる。
明するための図である。図５に基づいて、図４の第１実
施例の増幅回路の動作を説明する。上記のように、トラ
ンジスタＭ７は電流演算回路２に相当し、定電流源とし
て動作する。トランジスタＭ６を流れる電流Ｉ６と、ト
ランジスタＭ７を流れる電流Ｉ７と、Ｉ８の間には、Ｉ
７＝Ｉ６＋Ｉ８の関係が成り立つ。ここで、説明を簡単
にするために、図１及び図４の回路において、Ｍ１から
Ｍ７のすべてのトランジスタが等しく、バイアス電圧Ｖ
Ｂも等しいとする。上記の関係より、Ｉ８＝Ｉ７−Ｉ６
であり、Ｉ９＝ｍ×Ｉ８＝ｍ×（Ｉ７−Ｉ６）である。
ここで、図１で説明したのと同様に、ＩＰとＩＭの電位
が等しい時には、Ｉ６＝Ｉ７になるように設定する。Ｉ
６＝Ｉ７であれば、Ｉ８がゼロとなり、図５の（１）に
示すように、Ｉ９はゼロになる。従って、電流出力は行
われない。すなわち、図５の（１）の無出力状態では、
回路に流れる電流はＩ６（Ｉ７）だけであり、図１の回
路に流れる電流と同じであるといえる。
【００１２】一方、図２の（３）で説明したように、入
力のオフセット電圧がある一定値内であるようなＭ６の
出力電流の減少分は制限されており、この減少分を−Δ
Ｉ６とする。図２の（３）ではΔＩ６＝７／１０×Ｉ７
として示してあり、図５の（２）でも同様にΔＩ６＝７
／１０×Ｉ７として示してある。図５の（２）に示すよ
うに、Ｉ６が３／１０×Ｉ７の時、Ｉ８は７／１０×Ｉ
７であり、Ｉ９はｍ×ΔＩ６になる。従って、増幅回路
から吐き出される電流Ｉは、ｍ×Ｉ７−ｍ×ΔＩ６＝ｍ
×（Ｉ７−ΔＩ６）になる。すなわち、出力のダイナミ
ックレンジがｍ倍になっている。図２の回路の場合、吸
い込み振幅＝０．７、図５の回路の場合、吐き出し振幅
＝７、すなわちｍ＝１０倍となっている。
力のオフセット電圧がある一定値内であるようなＭ６の
出力電流の減少分は制限されており、この減少分を−Δ
Ｉ６とする。図２の（３）ではΔＩ６＝７／１０×Ｉ７
として示してあり、図５の（２）でも同様にΔＩ６＝７
／１０×Ｉ７として示してある。図５の（２）に示すよ
うに、Ｉ６が３／１０×Ｉ７の時、Ｉ８は７／１０×Ｉ
７であり、Ｉ９はｍ×ΔＩ６になる。従って、増幅回路
から吐き出される電流Ｉは、ｍ×Ｉ７−ｍ×ΔＩ６＝ｍ
×（Ｉ７−ΔＩ６）になる。すなわち、出力のダイナミ
ックレンジがｍ倍になっている。図２の回路の場合、吸
い込み振幅＝０．７、図５の回路の場合、吐き出し振幅
＝７、すなわちｍ＝１０倍となっている。
【００１３】このように、第１実施例の回路では、消費
電流を増加させることなしに、出力電流のダイナミック
レンジ（振幅範囲）を増加させることができる。なお、
図４に示す回路では、差動増幅回路から出力電流Ｉを制
御する論理が、図１の回路とは逆転しているため、入力
端子ＩＰとＩＭの関係も逆になっている。図５で説明し
た設定では、増幅回路から負荷に吐き出す電流の量が変
化されるだけで、負荷から増幅回路に電流を吸い込むこ
とはなかった。これを簡単に解決する手段として、図４
の回路の出力ＯとＶＳＳの間に電流源を挿入する方法が
ある。この構成による実施例を図６に示す。
電流を増加させることなしに、出力電流のダイナミック
レンジ（振幅範囲）を増加させることができる。なお、
図４に示す回路では、差動増幅回路から出力電流Ｉを制
御する論理が、図１の回路とは逆転しているため、入力
端子ＩＰとＩＭの関係も逆になっている。図５で説明し
た設定では、増幅回路から負荷に吐き出す電流の量が変
化されるだけで、負荷から増幅回路に電流を吸い込むこ
とはなかった。これを簡単に解決する手段として、図４
の回路の出力ＯとＶＳＳの間に電流源を挿入する方法が
ある。この構成による実施例を図６に示す。
【００１４】図７は、第２実施例の増幅回路の構成を示
す図である。第２実施例の回路は、第１実施例の回路に
おいて、トランジスタＭ８とＭ９の相補構成としてＮチ
ャンネルＭＯＳＦＥＴであるトランジスタＭ１０とＭ１
１で構成されるカレントミラー回路６を設けたもので、
このカレントミラー回路６は、ＰチャンネルＭＯＳＦＥ
ＴであるトランジスタＭ８とＭ９で構成されるカレント
ミラー回路５と等価な回路である。このような構成によ
り、出力段がプッシュプル構成となり、出力電流を増幅
回路内部から流し出す方向にも、増幅回路内部へ流し込
む方向にも動作させられる。
す図である。第２実施例の回路は、第１実施例の回路に
おいて、トランジスタＭ８とＭ９の相補構成としてＮチ
ャンネルＭＯＳＦＥＴであるトランジスタＭ１０とＭ１
１で構成されるカレントミラー回路６を設けたもので、
このカレントミラー回路６は、ＰチャンネルＭＯＳＦＥ
ＴであるトランジスタＭ８とＭ９で構成されるカレント
ミラー回路５と等価な回路である。このような構成によ
り、出力段がプッシュプル構成となり、出力電流を増幅
回路内部から流し出す方向にも、増幅回路内部へ流し込
む方向にも動作させられる。
【００１５】第２実施例の増幅回路では、Ｉ６＝Ｉ７の
時にはＩ８とＩ１０は共にゼロである。従って、Ｉ９と
Ｉ１１もゼロである。従って、無負荷状態で流れる電流
はＩ６（Ｉ７）であり、図１の従来例と同じである。こ
れは理想的な状態であり、実際にはトランジスタ同士の
特性のばらつき等によっていくらかの電流が流れる。し
かし、この電流は通常わずかな量である。
時にはＩ８とＩ１０は共にゼロである。従って、Ｉ９と
Ｉ１１もゼロである。従って、無負荷状態で流れる電流
はＩ６（Ｉ７）であり、図１の従来例と同じである。こ
れは理想的な状態であり、実際にはトランジスタ同士の
特性のばらつき等によっていくらかの電流が流れる。し
かし、この電流は通常わずかな量である。
【００１６】図８は、第２実施例の増幅回路で、（１）
は出力電流を増幅回路内部へ流し込む方向に動作する時
の状態を示し、（２）は出力電流が増幅回路内部から流
し出す方向に動作する時の状態を示す。この回路では、
Ｉ６＋Ｉ８＝Ｉ７＋Ｉ９の関係が成り立つ。Ｉ８：Ｉ９
＝Ｉ１０：Ｉ１１＝１：ｍとする。これらの式より、出
力電流Ｉ＝Ｉ９−Ｉ１１＝−ｍ（Ｉ６−Ｉ７）の関係が
成り立つ。この回路でもＭ７は定電流源として動作する
から、Ｉ６が減少すると、Ｉ８が増加すると共にＩ１０
が減少し、これに応じてＩ９が増加すると共にＩ１１が
減少し、この増幅回路から流れ出す出力電流Ｉが増加す
る。逆に、Ｉ６が増加すると、Ｉ８が減少すると共にＩ
１０が増加し、これに応じてＩ９が減少すると共にＩ１
１が増加し、この増幅回路に流れ込む電流Ｉが増加す
る。従って、入力のオフセット電圧がある一定値以内に
なるようなトランジスタＭ６の出力電流の増減分を±Δ
Ｉ６とすると、この回路の出力電流の変化範囲は±ｍ×
ΔＩ６となる。図１の従来の増幅回路では、この場合の
変化分が±ΔＩ６であり、出力電流の変化範囲がｍ倍に
拡大されたことになる。このように、第２実施例の増幅
回路では、消費電流を増加させることなしに、出力電流
の振幅範囲を、増幅回路への流れ込みと増幅回路からの
流れ出しの両方の方向で増加させることができる。な
お、第２実施例の回路でも、差動増幅回路から出力電流
Ｉを制御する論理が、図１の回路とは逆転しているた
め、入力端子ＩＰとＩＭの関係も逆になっている。
は出力電流を増幅回路内部へ流し込む方向に動作する時
の状態を示し、（２）は出力電流が増幅回路内部から流
し出す方向に動作する時の状態を示す。この回路では、
Ｉ６＋Ｉ８＝Ｉ７＋Ｉ９の関係が成り立つ。Ｉ８：Ｉ９
＝Ｉ１０：Ｉ１１＝１：ｍとする。これらの式より、出
力電流Ｉ＝Ｉ９−Ｉ１１＝−ｍ（Ｉ６−Ｉ７）の関係が
成り立つ。この回路でもＭ７は定電流源として動作する
から、Ｉ６が減少すると、Ｉ８が増加すると共にＩ１０
が減少し、これに応じてＩ９が増加すると共にＩ１１が
減少し、この増幅回路から流れ出す出力電流Ｉが増加す
る。逆に、Ｉ６が増加すると、Ｉ８が減少すると共にＩ
１０が増加し、これに応じてＩ９が減少すると共にＩ１
１が増加し、この増幅回路に流れ込む電流Ｉが増加す
る。従って、入力のオフセット電圧がある一定値以内に
なるようなトランジスタＭ６の出力電流の増減分を±Δ
Ｉ６とすると、この回路の出力電流の変化範囲は±ｍ×
ΔＩ６となる。図１の従来の増幅回路では、この場合の
変化分が±ΔＩ６であり、出力電流の変化範囲がｍ倍に
拡大されたことになる。このように、第２実施例の増幅
回路では、消費電流を増加させることなしに、出力電流
の振幅範囲を、増幅回路への流れ込みと増幅回路からの
流れ出しの両方の方向で増加させることができる。な
お、第２実施例の回路でも、差動増幅回路から出力電流
Ｉを制御する論理が、図１の回路とは逆転しているた
め、入力端子ＩＰとＩＭの関係も逆になっている。
【００１７】なお、図７の第２実施例の回路では、電源
の高電位側ＶＤＤから、Ｍ８とＭ１０とを通って電源の
低電位側ＶＳＳまでの経路で電流が流れるが、これを制
御する要素がない。そのため、この経路に大きな電流が
流れ、消費電流が増加し、場合によってはトランジスタ
等が発熱により破壊されることがある。このような問題
を防止するには、この経路に電流を制限する電流バイア
ス調整回路（ノレータ）を設ける必要がある。図９は、
第２実施例の増幅回路において、上記の経路に電流バイ
アス調整回路を設けた変形例を示す図であり、（１）は
電流バイアス調整回路として抵抗を設けた例を示し、
（２）は電流バイアス調整回路として適当なバイアス電
圧ＶＢ１とＶＢ２が印加されるトランジスタＭＢ１とＭ
Ｂ２を設けた例を示す。なお、電流バイアス調整回路と
しては、このような例に限らず、電流を制限できるもの
であればどのようなものでも構わない。
の高電位側ＶＤＤから、Ｍ８とＭ１０とを通って電源の
低電位側ＶＳＳまでの経路で電流が流れるが、これを制
御する要素がない。そのため、この経路に大きな電流が
流れ、消費電流が増加し、場合によってはトランジスタ
等が発熱により破壊されることがある。このような問題
を防止するには、この経路に電流を制限する電流バイア
ス調整回路（ノレータ）を設ける必要がある。図９は、
第２実施例の増幅回路において、上記の経路に電流バイ
アス調整回路を設けた変形例を示す図であり、（１）は
電流バイアス調整回路として抵抗を設けた例を示し、
（２）は電流バイアス調整回路として適当なバイアス電
圧ＶＢ１とＶＢ２が印加されるトランジスタＭＢ１とＭ
Ｂ２を設けた例を示す。なお、電流バイアス調整回路と
しては、このような例に限らず、電流を制限できるもの
であればどのようなものでも構わない。
【００１８】図１０は、第３実施例の増幅回路の構成を
示す図である。この増幅回路の差動増幅回路と、トラン
ジスタＭ６からＭ９で構成される部分は、第１実施例及
び第２実施例のものと同じであり、トランジスタＭ１０
とＭ１１で構成されるカレントミラー回路も第２実施例
のものと同じ作用をする。異なるのは、Ｍ６とＭ７で構
成される信号変換回路と電流演算回路とは別に、Ｍ６’
とＭ７’で構成される信号変換回路と電流演算回路を設
け、トランジスタＭ８とＭ９で構成されるカレントミラ
ー回路にはＭ６とＭ７で構成される信号変換回路と電流
演算回路から入力電流を与え、トランジスタＭ１０とＭ
１１で構成されるカレントミラー回路にはＭ６’とＭ
７’で構成される信号変換回路と電流演算回路から入力
電流を与えるように構成している点である。このような
構成により、２つのカレントミラー回路は、それぞれ第
１実施例のカレントミラー回路と同様の動作を行い、２
つでプッシュプル動作を行う。各カレントミラー回路の
バイアス電流値は一意に決定することができるため、図
７に示した第２実施例の回路で必要とした電流バイアス
調整回路を設ける必要はない。ただし、Ｍ６’とＭ７’
で形成される経路を流れる電流分だけ、消費電流が増加
する。
示す図である。この増幅回路の差動増幅回路と、トラン
ジスタＭ６からＭ９で構成される部分は、第１実施例及
び第２実施例のものと同じであり、トランジスタＭ１０
とＭ１１で構成されるカレントミラー回路も第２実施例
のものと同じ作用をする。異なるのは、Ｍ６とＭ７で構
成される信号変換回路と電流演算回路とは別に、Ｍ６’
とＭ７’で構成される信号変換回路と電流演算回路を設
け、トランジスタＭ８とＭ９で構成されるカレントミラ
ー回路にはＭ６とＭ７で構成される信号変換回路と電流
演算回路から入力電流を与え、トランジスタＭ１０とＭ
１１で構成されるカレントミラー回路にはＭ６’とＭ
７’で構成される信号変換回路と電流演算回路から入力
電流を与えるように構成している点である。このような
構成により、２つのカレントミラー回路は、それぞれ第
１実施例のカレントミラー回路と同様の動作を行い、２
つでプッシュプル動作を行う。各カレントミラー回路の
バイアス電流値は一意に決定することができるため、図
７に示した第２実施例の回路で必要とした電流バイアス
調整回路を設ける必要はない。ただし、Ｍ６’とＭ７’
で形成される経路を流れる電流分だけ、消費電流が増加
する。
【００１９】
【発明の効果】以上説明したように、本発明の増幅回路
は消費電流を増加させることなしに、従来の増幅回路よ
りも出力電流の増減範囲を拡大させることができる。こ
れにより、低消費電力で高性能の携帯型電子機器等が容
易に実現できるようになる。
は消費電流を増加させることなしに、従来の増幅回路よ
りも出力電流の増減範囲を拡大させることができる。こ
れにより、低消費電力で高性能の携帯型電子機器等が容
易に実現できるようになる。
【図１】増幅回路の従来例の構成を示す回路図である。
【図２】従来の増幅回路の動作を説明する図である。
【図３】本発明の原理構成図である。
【図４】第１実施例の増幅回路の構成を示す回路図であ
る。
る。
【図５】第１実施例の増幅回路の動作を説明する図であ
る。
る。
【図６】第１実施例の増幅回路の変形例の構成を示す図
である。
である。
【図７】第２実施例の増幅回路の構成を示す回路図であ
る。
る。
【図８】第２実施例の増幅回路の動作を説明する図であ
る。
る。
【図９】第２実施例の増幅回路の変形例の構成を示す回
路図である。
路図である。
【図１０】第３実施例の増幅回路の構成を示す回路図で
ある。
ある。
１…信号変換回路 ２…電流演算回路 ３…電流増幅回路 ５…第１のカレントミラー回路 ６…第２のカレントミラー回路 Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５…差動増幅回路を構成す
るトランジスタ Ｍ６，Ｍ６′…信号変換回路を構成するトランジスタ Ｍ７，Ｍ７′…電流演算回路を構成するトランジスタ Ｍ８，Ｍ９，Ｍ１０，Ｍ１１…カレントミラー回路を構
成するトランジスタ
るトランジスタ Ｍ６，Ｍ６′…信号変換回路を構成するトランジスタ Ｍ７，Ｍ７′…電流演算回路を構成するトランジスタ Ｍ８，Ｍ９，Ｍ１０，Ｍ１１…カレントミラー回路を構
成するトランジスタ
Claims (8)
- 【請求項１】 入力信号を第１の電流信号に変換する信
号変換回路と、 所定の電流値と前記第１の電流信号との差電流を算出す
る電流演算回路と、 前記差電流を増幅する電流増幅回路とを備えることを特
徴とする増幅回路。 - 【請求項２】 請求項１に記載の増幅回路であって、 前記信号変換回路はトランジスタで構成され、前記入力
信号は該トランジスタの制御電極に入力され、前記第１
の電流信号は該トランジスタの一方の被制御電極から出
力される増幅回路。 - 【請求項３】 請求項１に記載の増幅回路であって、 前記電流演算回路は定電流源であり、該定電流源の電流
値と前記第１の電流信号の差が前記差電流として算出さ
れる増幅回路。 - 【請求項４】 請求項１に記載の増幅回路であって、 前記電流増幅回路はカレントミラー回路を備える増幅回
路。 - 【請求項５】 請求項４に記載の増幅回路であって、 前記電流増幅回路は、第１の極性の素子で構成した第１
のカレントミラー回路と、第２の極性の素子で構成した
第２のカレントミラー回路とを相補接続した構成を備え
る増幅回路。 - 【請求項６】 請求項５に記載の増幅回路であって、 前記電流増幅回路は、前記第１のカレントミラー回路と
前記第２のカレントミラー回路とを相補接続した接続部
分で、前記差電流が入力される部分に、電流バイアス調
整回路を備える増幅回路。 - 【請求項７】 請求項６に記載の増幅回路であって、 前記電流バイアス調整回路は、制御電極にバイアス信号
が印加されるトランジスタで構成される増幅回路。 - 【請求項８】 請求項１に記載の増幅回路であって、 前記信号変換回路と前記電流演算回路の組みが２組設け
られており、 前記電流増幅回路は、第１の極性の素子で構成した第１
のカレントミラー回路と、第２の極性の素子で構成した
第２のカレントミラー回路とを備え、 前記第１のカレントミラー回路と前記第２のカレントミ
ラー回路の各入力部は、前記信号変換回路と前記電流演
算回路の各組みにそれぞれ接続され、 前記第１のカレントミラー回路と前記第２のカレントミ
ラー回路の各出力部は接続され、プッシュプル動作を行
う増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8341972A JPH10190373A (ja) | 1996-12-20 | 1996-12-20 | 増幅回路 |
| US08/848,674 US6014057A (en) | 1996-12-20 | 1997-04-29 | Amplifier circuit with wide dynamic range and low power consumption |
| EP97110875A EP0849876B1 (en) | 1996-12-20 | 1997-07-02 | Amplifier circuit with wide dynamic range and low power consumption |
| DE69726390T DE69726390T2 (de) | 1996-12-20 | 1997-07-02 | Verstärkerschaltung mit grossem dynamischen Bereich und geringem Energieverbrauch |
| US09/357,167 US6018271A (en) | 1996-12-20 | 1999-07-19 | Amplifier circuit with wide dynamic range and low power consumption |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8341972A JPH10190373A (ja) | 1996-12-20 | 1996-12-20 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10190373A true JPH10190373A (ja) | 1998-07-21 |
Family
ID=18350196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8341972A Pending JPH10190373A (ja) | 1996-12-20 | 1996-12-20 | 増幅回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6014057A (ja) |
| EP (1) | EP0849876B1 (ja) |
| JP (1) | JPH10190373A (ja) |
| DE (1) | DE69726390T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3673705B2 (ja) * | 1999-08-30 | 2005-07-20 | キヤノン株式会社 | 電流電圧変換器及びそれを用いたプリンター |
| WO2002025819A1 (en) * | 2000-09-21 | 2002-03-28 | Microchip Technology Incorporated | An apparatus for active high speed - low power analog voltage drive |
| US6531922B1 (en) * | 2000-10-16 | 2003-03-11 | Koninklijke Philips Electronics N.V. | DC-coupling approach for current mode circuits |
| EP1383483A4 (en) * | 2001-04-05 | 2006-08-09 | Collagenex Pharm Inc | CONTROLLED RELEASE OF TETRACYCLIN COMPOUNDS AND TETRACYCLINE DERIVATIVES |
| JP3910608B2 (ja) * | 2004-09-28 | 2007-04-25 | 日本テキサス・インスツルメンツ株式会社 | バッファ回路及びプッシュプル・バッファ回路 |
| DE102006061512A1 (de) * | 2006-12-18 | 2008-06-19 | Atmel Germany Gmbh | Schaltungsanordnung zum Erzeugen eines temperaturkompensierten Spannungs- oder Stromreferenzwerts |
| US8278971B2 (en) * | 2010-08-17 | 2012-10-02 | Himax Analogic, Inc. | Detection circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4045747A (en) * | 1976-06-25 | 1977-08-30 | Rca Corporation | Complementary field effect transistor amplifier |
| US4375619A (en) * | 1980-06-26 | 1983-03-01 | Bell Telephone Laboratories, Incorporated | FET Operational amplifier with increased output swing |
| JPS6331205A (ja) * | 1986-07-24 | 1988-02-09 | Fujitsu Ltd | 差動増幅回路 |
| US4818901A (en) * | 1987-07-20 | 1989-04-04 | Harris Corporation | Controlled switching CMOS output buffer |
| EP0387951B1 (en) * | 1989-03-15 | 1994-08-10 | Koninklijke Philips Electronics N.V. | Current amplifier |
| US5165054A (en) * | 1990-12-18 | 1992-11-17 | Synaptics, Incorporated | Circuits for linear conversion between currents and voltages |
| US5418495A (en) * | 1994-05-18 | 1995-05-23 | Elantec | Input stage improvement for current feedback amplifiers |
| US5606287A (en) * | 1994-06-17 | 1997-02-25 | Fujitsu Limited | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
| JP3033673B2 (ja) * | 1995-04-21 | 2000-04-17 | 日本電気株式会社 | 電力増幅用の演算増幅回路 |
| US5659266A (en) * | 1996-01-16 | 1997-08-19 | National Semiconductor Corporation | Low volatage output stage with improved output drive |
-
1996
- 1996-12-20 JP JP8341972A patent/JPH10190373A/ja active Pending
-
1997
- 1997-04-29 US US08/848,674 patent/US6014057A/en not_active Expired - Lifetime
- 1997-07-02 EP EP97110875A patent/EP0849876B1/en not_active Expired - Lifetime
- 1997-07-02 DE DE69726390T patent/DE69726390T2/de not_active Expired - Lifetime
-
1999
- 1999-07-19 US US09/357,167 patent/US6018271A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69726390T2 (de) | 2004-06-09 |
| EP0849876A1 (en) | 1998-06-24 |
| EP0849876B1 (en) | 2003-11-26 |
| US6014057A (en) | 2000-01-11 |
| US6018271A (en) | 2000-01-25 |
| DE69726390D1 (de) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
| JP2688477B2 (ja) | 増幅器 | |
| US5606287A (en) | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements | |
| US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
| US6118340A (en) | Low noise differential input, differential output amplifier and method | |
| US6518906B2 (en) | Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage | |
| US5471171A (en) | Amplifier device capable of realizing high slew rate with low power consumption | |
| KR950007836B1 (ko) | 시모스 파워 증폭기 | |
| US6998917B2 (en) | Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption | |
| JPH11150427A (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 | |
| US6433637B1 (en) | Single cell rail-to-rail input/output operational amplifier | |
| JP2000151296A (ja) | アクティブ補償容量性の増加 | |
| JPH077340A (ja) | 全差動増幅器 | |
| JPH08316746A (ja) | スイッチドキャパシタを導入した低電圧差動増幅器のための装置 | |
| JP2011150561A (ja) | 半導体集積回路およびそれを用いた差動増幅器およびバッファアンプ | |
| JP2004248014A (ja) | 電流源および増幅器 | |
| JP3848683B2 (ja) | 増幅器 | |
| WO2001041301A1 (fr) | Amplificateur differentiel | |
| JPH10173445A (ja) | 増幅器 | |
| EP0969594B1 (en) | A common-mode feedback circuit and method | |
| US6784698B1 (en) | Sense amplifier with improved common mode rejection | |
| JPH10190373A (ja) | 増幅回路 | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| JPH11340753A (ja) | 演算増幅器 | |
| JPH04243308A (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |