JPH10189405A - Manufacture of direct-bonded silicon substrate - Google Patents

Manufacture of direct-bonded silicon substrate

Info

Publication number
JPH10189405A
JPH10189405A JP34789296A JP34789296A JPH10189405A JP H10189405 A JPH10189405 A JP H10189405A JP 34789296 A JP34789296 A JP 34789296A JP 34789296 A JP34789296 A JP 34789296A JP H10189405 A JPH10189405 A JP H10189405A
Authority
JP
Japan
Prior art keywords
silicon wafer
silicon
wafer
substrate
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34789296A
Other languages
Japanese (ja)
Inventor
Ritsuo Takizawa
律夫 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34789296A priority Critical patent/JPH10189405A/en
Publication of JPH10189405A publication Critical patent/JPH10189405A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To manufacture a direct-bonded silicon substrate in which the silicon layer thickness of a silicon wafer for element formation is made easily thin to be 1μm or lower. SOLUTION: A silicon wafer 11, for element formation, having a resistivity of 0.1 to 1Ωcm is used, and a silicon wafer 21, for a support substrate, in which an oxide film 22 is formed on the surface is used. The wafer 11 is treated at 180 deg.C for several tens of minutes in plasma hydrogen, a hydrogen diffusion region 12 having a thickness of less than 1μm is formed, and the resistivity of the region is made larger than 1kΩcm. A hydrogen diffusion face on the wafer 11 is bonded directly to the oxide film 22 on the wafer 12, and a bonded substrate 31 is obtained. The bonded substrate is made thin by a surface grinding method from the rear side of the wafer 11 until a silicon layer in a thickness of about 5μm is left, and the remaining layer is made further thin by a mixed solution of hydrofluoric acid and nitric acid. An SC cleaning operation is perforemd to a bonded substrate 41 which is made thin, the bonded substrate is heat-treated at 350 deg.C in an N2 gas atmosphere, and a bonded substrate 51 as a target is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置を形成
するときに用いられる直接接合シリコン基板の作製方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a directly bonded silicon substrate used when forming a semiconductor device.

【0002】[0002]

【従来の技術】シリコンウェハ同士を、接着剤などの異
種材料を介在させることなく直接接着させる「シリコン
直接接合技術」は、SOI(Silicon On Insulator)用
基板、深い不純物拡散を有する基板、エピウェハの代替
基板など、様々な応用が考えられ、高い可能性を秘めた
技術として注目されている〔例えば、新保、応用物理
,337(1987)を参照〕。
2. Description of the Related Art "Silicon direct bonding technology" in which silicon wafers are directly bonded to each other without interposing a different material such as an adhesive is used for a substrate for SOI (Silicon On Insulator), a substrate having a deep impurity diffusion, and an epi wafer. Various applications such as alternative substrates are conceivable, and are attracting attention as technologies with high potential [eg, Shinbo, Applied Physics 5
6 , 337 (1987)].

【0003】上記のうち、直接接合技術により形成され
るSOI基板は、高性能半導体素子用基板として優れて
おり、特に厚み1μm以下のシリコン層を持つ基板は高
速演算素子、低消費電力メモリー素子、量子効果素子な
ど様々な応用が期待され、一部実用化され始めている。
[0003] Of the above, SOI substrates formed by the direct bonding technique are excellent as substrates for high-performance semiconductor devices. In particular, substrates having a silicon layer having a thickness of 1 µm or less are used for high-speed operation devices, low power consumption memory devices, Various applications such as quantum effect devices are expected, and some of them have begun to be put into practical use.

【0004】図2(a)〜(c)は、直接接合SOI基
板の作製方法の従来例を示している。この方法では、図
2(a)のように鏡面仕上げした素子形成用シリコンウ
ェハ101と、鏡面仕上げ面を熱酸化処理することによ
り片面に酸化膜202を形成した支持基板用シリコンウ
ェハ201とを用意する。そして、図2(b)のように
ウェハ101の上記鏡面仕上げ面と、ウェハ201の酸
化膜202とを直接重ね合わせ、この重合ウェハを所定
温度に加熱して接着基板301となし、この接着基板の
一方のウェハ101を薄膜化することにより図2(c)
に示す接着基板401、すなわち直接接合シリコン基板
を得る。
FIGS. 2A to 2C show a conventional example of a method for manufacturing a direct-bonded SOI substrate. In this method, a silicon wafer 101 for element formation, which has been mirror-finished as shown in FIG. 2A, and a silicon wafer 201 for a support substrate, having an oxide film 202 formed on one side by subjecting a mirror-finished surface to thermal oxidation, are prepared. I do. Then, as shown in FIG. 2B, the mirror-finished surface of the wafer 101 and the oxide film 202 of the wafer 201 are directly overlapped, and the superposed wafer is heated to a predetermined temperature to form an adhesive substrate 301. 2 (c) by making one of the wafers 101 thinner.
Is obtained, that is, a direct bonding silicon substrate.

【0005】上記薄膜化の方法としては(1)研削後、
研磨するものと、(2)研削後、選択エッチングを施す
ものとが知られている。以下、これらについて具体的に
説明する。(1)の薄膜化方法では、厚み約650μm
の素子形成用シリコンウェハの、支持基板用シリコンウ
ェハとの接着面と反対側を、固定ダイヤモンド砥粒を用
いる平面研削法により、機械的に3〜5μmまで薄くす
る。その後、研削で導入された加工ダメージおよび歪層
(1〜2μm)を、コロイダルシリカのアルカリ溶液な
どを用いる機械化学的研磨法により除去して仕上げる。
[0005] As a method of thinning, (1) after grinding,
Polishing and (2) selective etching after grinding are known. Hereinafter, these will be described specifically. In the method of thinning (1), the thickness is about 650 μm.
The silicon wafer for element formation is mechanically thinned to 3 to 5 μm by a surface grinding method using fixed diamond abrasive grains on the side opposite to the bonding surface with the silicon wafer for a support substrate. After that, the processing damage and the strain layer (1 to 2 μm) introduced by the grinding are removed and finished by a mechanochemical polishing method using an alkali solution of colloidal silica or the like.

【0006】この方法はコストや、仕上がり面の結晶品
質などの点においては問題ないが、機械的精度の影響を
直接受けるため、シリコン層の厚み制御性が悪く、現状
では2±1μm程度が限界であり、1μm以下の薄膜シ
リコン層の形成には適していない。
Although this method has no problem in terms of cost, crystal quality of the finished surface, etc., it is directly affected by mechanical accuracy, so that the thickness controllability of the silicon layer is poor. At present, the limit is about 2 ± 1 μm. Which is not suitable for forming a thin film silicon layer of 1 μm or less.

【0007】一方(2)の薄膜化方法では、素子形成用
シリコンウェハとして、片面にシリコンエピ層を形成し
たものを用いる。前記エピ層は通常、比抵抗が1〜10
Ωcm程度で、厚みはSOI基板の希望する層厚に依存
する。また、この素子形成用シリコンウェハとしては通
常、比抵抗がエピ層の約1/100以下である低抵抗基
板を使用する。
In the thinning method (2), a silicon wafer having a silicon epilayer formed on one side is used as a silicon wafer for element formation. The epi layer usually has a specific resistance of 1 to 10
On the order of Ωcm, the thickness depends on the desired layer thickness of the SOI substrate. In addition, a low-resistance substrate having a specific resistance of about 1/100 or less of that of the epitaxial layer is usually used as the silicon wafer for element formation.

【0008】すなわち、素子形成用シリコンウェハのエ
ピ層を熱酸化処理して酸化膜を形成し、この素子形成用
シリコンウェハと支持基板用シリコンウェハとを、前記
酸化膜を介して直接重ね合わせて重合ウェハとし、この
重合ウェハを非酸化性雰囲気(例えば窒素ガス雰囲
気)、または酸化性雰囲気(例えば空気)中で所定温度
に加熱して接着させる。この接着ウェハにおける、素子
形成用シリコンウェハのエピ層形成面と反対側の面を研
削により厚み3〜5μmまで薄くする。その後、選択エ
ッチングにより素子形成用シリコンウェハの厚みを更に
薄くする。
That is, an oxide film is formed by thermally oxidizing an epilayer of a silicon wafer for element formation, and the silicon wafer for element formation and the silicon wafer for a support substrate are directly overlapped with each other via the oxide film. A polymerized wafer is bonded by heating the polymerized wafer to a predetermined temperature in a non-oxidizing atmosphere (for example, a nitrogen gas atmosphere) or an oxidizing atmosphere (for example, air). In this bonded wafer, the surface on the side opposite to the epilayer forming surface of the silicon wafer for element formation is thinned to 3 to 5 μm by grinding. Thereafter, the thickness of the element forming silicon wafer is further reduced by selective etching.

【0009】この場合、エッチング液としては、シリコ
ンのエッチング速度が比抵抗(これは、フリーキャリア
濃度に依存する)の影響を大きく受ける溶液、例えばフ
ッ酸・硝酸混合液を用いる。すなわち、シリコンエピ層
のエッチング速度がシリコンのエッチング速度に比べて
低いため、それまでシリコンをエッチングしていたエッ
チング速度がシリコン基板/エピ層界面で急激に低下す
るので、シリコンエピ層のみが比較的均一な厚みで残
る。
In this case, as the etching solution, a solution in which the etching rate of silicon is greatly affected by the specific resistance (this depends on the free carrier concentration), for example, a mixed solution of hydrofluoric acid and nitric acid is used. That is, since the etching rate of the silicon epi layer is lower than the etching rate of silicon, the etching rate at which silicon has been etched is rapidly reduced at the silicon substrate / epi layer interface. It remains with a uniform thickness.

【0010】(2)の方法は、装置の機械的精度の影響
を受けないうえ、エピ層がエッチングに対してストッパ
ーの役割を果たすので、薄膜化が終了した後の素子形成
用シリコンウェハのシリコン層の厚み制御性は±0.1
μmと良好である。しかしながら、あらかじめエピ層を
形成するために割高となるし、また、厚み1μm以下の
エピ層は結晶性の面でも問題があり、好ましくない。
The method (2) is not affected by the mechanical accuracy of the apparatus, and the epitaxial layer plays a role as a stopper against etching. Therefore, the silicon wafer of the element forming silicon wafer after the thinning is completed. Layer thickness controllability is ± 0.1
μm, which is good. However, it is expensive because an epi layer is formed in advance, and an epi layer having a thickness of 1 μm or less has a problem in terms of crystallinity.

【0011】[0011]

【発明が解決しようとする課題】上記のような背景か
ら、本発明の目的は、素子形成用シリコンウェハのシリ
コン層厚を容易に1μm以下に薄膜化することができ、
しかも層厚の均一性が高く、かつ高品質のシリコン層を
低コストで形成することができる、SOI基板製造用な
どの直接接合シリコン基板の作製方法を提供することに
ある。
SUMMARY OF THE INVENTION In view of the above background, an object of the present invention is to make it possible to easily reduce the thickness of a silicon layer of a silicon wafer for element formation to 1 μm or less.
In addition, it is an object of the present invention to provide a method for manufacturing a direct bonding silicon substrate for manufacturing an SOI substrate or the like, which can form a high-quality silicon layer at a low cost with high uniformity of the layer thickness.

【0012】[0012]

【課題を解決するための手段】本発明は、素子形成用シ
リコンウェハと支持基板用シリコンウェハとを、それぞ
れの鏡面仕上げ面同士を直接接触させて接着ウェハを得
た後、該接着ウェハの素子形成用シリコンウェハを薄膜
化することにより接合シリコン基板を作製する方法にお
いて、予め素子形成用シリコンウェハの、支持基板用シ
リコンウェハと接着させるべき面に、これを200℃以
下の温度に維持しながらプラズマ水素処理を施した後、
前記薄膜化処理工程においては、素子形成用シリコンウ
ェハに少なくともウエットエッチングを施すものであっ
て、該ウエットエッチングではエッチング液として、比
抵抗が高いほどシリコンウェハのエッチング速度が遅く
なる薬液を使用することを特徴とする直接接合シリコン
基板の作製方法である。
SUMMARY OF THE INVENTION According to the present invention, a silicon wafer for element formation and a silicon wafer for a support substrate are brought into direct contact with their mirror-finished surfaces to obtain an adhesive wafer. In a method of manufacturing a bonded silicon substrate by thinning a silicon wafer for formation, a silicon wafer for element formation is previously formed on a surface to be bonded to a silicon wafer for a support substrate while maintaining the temperature at 200 ° C. or lower. After performing plasma hydrogen treatment,
In the thinning process, at least wet etching is performed on the silicon wafer for element formation, and in the wet etching, a chemical solution is used as an etchant, the etching rate of the silicon wafer being slower as the specific resistance is higher. This is a method for producing a direct bonding silicon substrate characterized by the following.

【0013】シリコン結晶を200℃以下の温度に維持
しながらプラズマ水素処理を行うと、活性化された水素
イオンがシリコン結晶表面から内部に拡散し(水素拡散
領域の形成)、ドーパントと結合してドーパントが不活
性化するため、この領域のキャリア濃度が低下して抵抗
値が高くなる。したがって、素子形成用シリコンウェハ
の所望深さ(これは、所望の最終シリコン層の層厚を考
慮して設定する)に、予め200℃以下でプラズマ水素
を拡散させ、該領域のキャリア濃度を低く(高抵抗化)
しておき、該ウェハを前記拡散面を介して支持基板用シ
リコンウェハと接着させ、その後に素子形成用シリコン
ウェハを、その裏面(前記拡散面側と反対側の面)から
薄膜化する。
When plasma hydrogen treatment is performed while maintaining the silicon crystal at a temperature of 200 ° C. or lower, activated hydrogen ions diffuse from the silicon crystal surface into the inside (formation of a hydrogen diffusion region) and combine with the dopant. Since the dopant is inactivated, the carrier concentration in this region decreases and the resistance value increases. Therefore, plasma hydrogen is diffused in advance at a desired depth of the silicon wafer for element formation (this is set in consideration of a desired thickness of the final silicon layer) at a temperature of 200 ° C. or less to lower the carrier concentration in the region. (High resistance)
The wafer is bonded to the supporting substrate silicon wafer via the diffusion surface, and then the silicon wafer for element formation is thinned from the back surface (the surface opposite to the diffusion surface side).

【0014】薄膜化に際しては、まず平面研削法で3〜
5μmまで薄くした後に、選択エッチング法により1μ
m以下まで均一に薄くする。素子形成用シリコンウェハ
の素子形成領域は、水素拡散により低キャリア濃度とな
っているが、200℃以上の高温処理により、水素・ド
ーパント間の結合が切れて、元のキャリア濃度(比抵
抗)に戻るので、後段の素子形成工程には何の支障も与
えない。なお、上記高温処理は非酸化性雰囲気中、酸化
性雰囲気中のいずれで行ってもよい。
At the time of thinning, first, a surface grinding method is used to form a thin film.
After thinning to 5 μm, 1 μm
m or less evenly. Although the element formation region of the element formation silicon wafer has a low carrier concentration due to hydrogen diffusion, the bond between the hydrogen and the dopant is broken by a high temperature treatment of 200 ° C. or more, and the original carrier concentration (resistivity) is reduced. Since it returns, there is no hindrance to the subsequent element forming process. The high-temperature treatment may be performed in a non-oxidizing atmosphere or an oxidizing atmosphere.

【0015】[0015]

【実施例】以下、本発明の実施例を、図1(a)〜
(e)を参照しながら説明する。 実施例 素子形成用シリコンウェハとして6インチφ、CZ、
(100)、Bドープ(比抵抗:0.1〜1Ωcm)を
用いた。図1(a)に示すように、この素子形成用シリ
コンウェハ11に、プラズマ水素中で180℃・数十分
間の処理を施し、水素を所望の深さ(1μm未満)まで
拡散させることにより、水素拡散領域12を形成した。
この水素拡散領域12の比抵抗は1kΩcmより大きく
なった。また、支持基板用シリコンウェハ21として
は、予めCVD法により表面に酸化膜22(膜厚約1μ
m)を形成したものを使用した。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will now be described with reference to FIGS.
This will be described with reference to FIG. Example 6 inch φ, CZ,
(100), B-doped (specific resistance: 0.1 to 1 Ωcm) was used. As shown in FIG. 1A, the silicon wafer 11 for element formation is subjected to a treatment at 180 ° C. for several tens of minutes in plasma hydrogen to diffuse hydrogen to a desired depth (less than 1 μm). , A hydrogen diffusion region 12 was formed.
The specific resistance of the hydrogen diffusion region 12 became larger than 1 kΩcm. As the silicon wafer 21 for the support substrate, an oxide film 22 (having a thickness of about 1 μm) is previously formed on the surface by CVD.
m) was used.

【0016】図1(b)(c)に示すように、素子形成
用シリコンウェハ11の水素拡散面と、支持基板用シリ
コンウェハ21の酸化膜22とを直接接触させ、この状
態で静電圧着法により接着させて、図1(c)に示す接
着基板(接着ウェハ)31を得た。この接着基板31に
ついて、素子形成用シリコンウェハ11の裏面側(水素
拡散面と反対側)から平面研削法により、厚み約5μm
のシリコン層が残るまで薄膜化した。つぎに、フッ酸・
硝酸混合液により残りの層を更に薄膜化した。薄膜化後
の接着基板41の断面構造は、図1(d)に示すとおり
である。
As shown in FIGS. 1B and 1C, the hydrogen diffusion surface of the element forming silicon wafer 11 and the oxide film 22 of the supporting substrate silicon wafer 21 are brought into direct contact with each other. Bonding was performed by the method to obtain an adhesive substrate (adhesive wafer) 31 shown in FIG. About 5 μm in thickness of the adhesive substrate 31 from the back surface side (the side opposite to the hydrogen diffusion surface) of the element forming silicon wafer 11 by a plane grinding method.
Until the silicon layer remained. Next, hydrofluoric acid
The remaining layer was further thinned with a nitric acid mixture. The cross-sectional structure of the adhesive substrate 41 after thinning is as shown in FIG.

【0017】前記混合液のエッチング速度は、キャリア
濃度の高い領域では早く、キャリア濃度の低い領域では
遅くなるため、基板11におけるシリコン層と水素拡散
領域12との界面でエッチング速度が落ちるので、エッ
チングを所望の深さで、かつ前記界面全面にわたって均
一に停止させることができた。本実施例では6インチφ
ウェハを使用して、素子形成用シリコンウェハのシリコ
ン層厚を0.8±0.15μmに制御することができ
た。なお、前記接着工程開始時点から、上記シリコン素
子形成層の薄膜化が終了するまでは、接着基板が200
℃以上に加熱されないように温度管理を行った。
Since the etching rate of the mixed solution is high in a region with a high carrier concentration and slow in a region with a low carrier concentration, the etching speed is reduced at the interface between the silicon layer and the hydrogen diffusion region 12 on the substrate 11. At a desired depth and uniformly over the entire surface of the interface. In this embodiment, 6 inches φ
Using the wafer, the silicon layer thickness of the element formation silicon wafer could be controlled to 0.8 ± 0.15 μm. From the start of the bonding step to the end of the thinning of the silicon element forming layer, the bonding substrate is
The temperature was controlled so as not to be heated to a temperature of not less than ° C.

【0018】シリコン層の薄膜化が終了した後の、図1
(d)に示す接着基板41についてSC洗浄(SC−1
すなわち、アンモニア・過酸化水素・水の混合液を使
用)を行った後、N2 ガス雰囲気中で350℃の熱処理
を行った。これにより、素子形成層のキャリア濃度は、
プラズマ水素処理する前の状態に戻すことができ、最終
的に図1(e)に示す接着基板(直接接合シリコン基
板)51が得られた。
After the thinning of the silicon layer is completed, FIG.
SC cleaning (SC-1) for the adhesive substrate 41 shown in FIG.
That is, a mixed solution of ammonia, hydrogen peroxide, and water was used), and then heat treatment was performed at 350 ° C. in an N 2 gas atmosphere. Thereby, the carrier concentration of the element formation layer becomes
The state before the plasma hydrogen treatment could be returned, and finally, an adhesive substrate (directly bonded silicon substrate) 51 shown in FIG. 1E was obtained.

【0019】支持基板用シリコンウェハ側に酸化膜を形
成する上記実施例に代えて、酸化膜を素子形成用シリコ
ンウェハにのみ形成する場合においても、酸化膜形成後
にプラズマ水素処理を行った後、接着基板を作製し、上
記と同様の処理をすれば、実施例と同等の結果が得られ
る。また、所望により、酸化膜を支持基板用シリコンウ
ェハ、素子形成用シリコンウェハの双方に形成し、これ
らの酸化膜同士を直接接触させて接着基板を作製するこ
ともできる。
In the case where an oxide film is formed only on a silicon wafer for element formation instead of the above embodiment in which an oxide film is formed on the silicon wafer for a support substrate, plasma hydrogen treatment is performed after the oxide film is formed. If an adhesive substrate is manufactured and the same processing as described above is performed, a result equivalent to that of the embodiment can be obtained. If desired, an oxide film can be formed on both the silicon wafer for the support substrate and the silicon wafer for element formation, and these oxide films can be brought into direct contact with each other to produce an adhesive substrate.

【0020】さらに、上記実施例では選択エッチング用
の薬液として、フッ酸・硝酸混合液を用いたが、キャリ
ア濃度差によりエッチング速度差が生じるような薬液で
あれば、外の薬液を使用することもできる。また、基板
(シリコンウェハ)のタイプや比抵抗も、上記実施例に
限定されるものではなく、所望する最終的な接合基板構
造に合わせてP型や、ノンドープの基板を採用すること
もできるし、プラズマ水素処理、選択エッチング等の諸
条件は、使用する基板の特性に合わせて設定すればよ
い。
Further, in the above embodiment, a mixed solution of hydrofluoric acid and nitric acid is used as a chemical solution for selective etching. However, any other chemical solution that causes a difference in etching rate due to a difference in carrier concentration may be used. Can also. Further, the type of the substrate (silicon wafer) and the specific resistance are not limited to those in the above-described embodiment, and a P-type or non-doped substrate can be adopted according to a desired final bonded substrate structure. , Plasma hydrogen treatment, selective etching, etc. may be set according to the characteristics of the substrate to be used.

【0021】さらに、上記実施例は、素子形成用シリコ
ンウェハと支持基板用シリコンウェハ側とを、酸化膜
(絶縁層)を介して接合し、SOI基板用に有効な接合
ウェハを得るもの(直接接合によるSOI基板の製造)
であったが、本発明は、これに限定されるものではな
く、ウェハ間に絶縁膜を介在させない接合ウェハを作製
する場合にも有効である。
Further, in the above embodiment, the silicon wafer for element formation and the silicon wafer side for the support substrate are bonded via an oxide film (insulating layer) to obtain a bonded wafer effective for an SOI substrate (directly). Manufacturing of SOI substrate by bonding)
However, the present invention is not limited to this, and is also effective when manufacturing a bonded wafer in which an insulating film is not interposed between wafers.

【0022】[0022]

【発明の効果】以上説明したように、本発明に係る直接
接合シリコン基板の作製方法は、素子形成用シリコンウ
ェハの、支持基板用シリコンウェハと接着させるべき面
に、比抵抗増大のためのプラズマ水素処理を施すことに
より、該面のウエットエッチング速度を遅くした後、素
子形成用シリコンウェハと支持基板用シリコンウェハと
を接着させ、該接着ウエハの素子形成用シリコンウェハ
について、前記プラズマ水素処理面と反対側からウエッ
トエッチングを施すことにより薄膜化を行うものであ
る。
As described above, the method for producing a direct bonding silicon substrate according to the present invention provides a method for producing a silicon wafer for element formation on a surface to be bonded to a silicon wafer for a support substrate by using a plasma for increasing the specific resistance. After reducing the wet etching rate of the surface by performing hydrogen treatment, the silicon wafer for element formation and the silicon wafer for the support substrate are bonded to each other. The thickness is reduced by performing wet etching from the opposite side.

【0023】本発明によれば、素子形成用シリコンウェ
ハのシリコン層を容易に、かつ低コストで1μm以下に
薄膜化することができ、しかも層厚の均一性が高く、結
晶品質の良好な薄膜化シリコン層を形成することができ
る。したがって、高品質のSOI基板製造用などの直接
接合シリコン基板を安価に提供することが可能となる効
果がある。
According to the present invention, a silicon layer of a silicon wafer for element formation can be easily and inexpensively reduced to a thickness of 1 μm or less at a low cost, and the thickness of the layer is high and the crystal quality is good. A silicon nitride layer can be formed. Therefore, there is an effect that it is possible to provide a low cost direct bonding silicon substrate for manufacturing a high quality SOI substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を工程順に示すウェハ断面図。FIG. 1 is a wafer sectional view showing an embodiment of the present invention in the order of steps.

【図2】従来例を工程順に示すウェハ断面図。FIG. 2 is a wafer cross-sectional view showing a conventional example in the order of steps.

【符号の説明】[Explanation of symbols]

11……素子形成用シリコンウェハ、12……水素拡散
領域、21……支持基板用シリコンウェハ、22……酸
化膜、31……接着基板(未処理)、41……接着基板
(研削・選択エッチング後)、51……接着基板(高温
熱処理後)、101……素子形成用シリコンウェハ、2
01……支持基板用シリコンウェハ、202……酸化
膜、301,401……接着基板。
11: silicon wafer for element formation, 12: hydrogen diffusion region, 21: silicon wafer for support substrate, 22: oxide film, 31: adhesive substrate (unprocessed), 41: adhesive substrate (grinding / selection) After etching), 51 ... adhesive substrate (after high-temperature heat treatment), 101 ... silicon wafer for element formation, 2
01: silicon wafer for supporting substrate, 202: oxide film, 301, 401: adhesive substrate.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 素子形成用シリコンウェハと支持基板用
シリコンウェハとを、それぞれの鏡面仕上げ面同士を直
接接触させて接着ウェハを得た後、該接着ウェハの素子
形成用シリコンウェハを薄膜化することにより接合シリ
コン基板を作製する方法において、予め素子形成用シリ
コンウェハの、支持基板用シリコンウェハと接着させる
べき面に、これを200℃以下の温度に維持しながらプ
ラズマ水素処理を施した後、前記薄膜化処理工程におい
ては、素子形成用シリコンウェハに少なくともウエット
エッチングを施すものであって、該ウエットエッチング
ではエッチング液として、比抵抗が高いほどシリコンウ
ェハのエッチング速度が遅くなる薬液を使用することを
特徴とする直接接合シリコン基板の作製方法。
1. A silicon wafer for element formation and a silicon wafer for a support substrate are brought into direct contact with their mirror-finished surfaces to obtain an adhesive wafer, and the silicon wafer for element formation of the adhesive wafer is thinned. In the method for producing a bonded silicon substrate by the above, after the surface of the silicon wafer for element formation, which is to be bonded to the silicon wafer for the support substrate, is subjected to plasma hydrogen treatment while maintaining the temperature at 200 ° C. or lower, In the thinning process, at least wet etching is performed on the silicon wafer for element formation, and in the wet etching, a chemical solution is used as an etchant, the etching rate of the silicon wafer being slower as the specific resistance is higher. A method for producing a direct bonding silicon substrate, characterized by comprising:
【請求項2】 前記ウエットエッチングを施した後、接
着ウェハを200℃以上の温度で熱処理することを特徴
とする請求項1に記載の直接接合シリコン基板の作製方
法。
2. The method according to claim 1, wherein after performing the wet etching, the bonded wafer is heat-treated at a temperature of 200 ° C. or higher.
【請求項3】 前記薄膜化処理工程においては、素子形
成用シリコンウェハを平面研削法により薄膜化した後、
前記ウエットエッチングを施すことを特徴とする請求項
1または2に記載の直接接合シリコン基板の作製方法。
3. In the thinning step, after the element forming silicon wafer is thinned by a surface grinding method,
3. The method according to claim 1, wherein the wet etching is performed.
【請求項4】 前記エッチング液としてフッ酸・硝酸混
合液を用いることを特徴とする請求項1,2または3に
記載の直接接合シリコン基板の作製方法。
4. The method according to claim 1, wherein a mixed solution of hydrofluoric acid and nitric acid is used as the etching solution.
【請求項5】 支持基板用シリコンウェハの表面に酸化
膜を形成し、該酸化膜を介して素子形成用シリコンウェ
ハと接着させることを特徴とする請求項1,2,3また
は4に記載の直接接合シリコン基板の作製方法。
5. The device according to claim 1, wherein an oxide film is formed on the surface of the silicon wafer for the support substrate, and the silicon wafer for element formation is bonded through the oxide film. A method for manufacturing a directly bonded silicon substrate.
【請求項6】 素子形成用シリコンウェハの表面に酸化
膜を形成し、該酸化膜に前記プラズマ水素処理を施した
後、素子形成用シリコンウェハを前記酸化膜を介して支
持基板用シリコンウェハと接着させることを特徴とする
請求項1,2,3または4に記載の直接接合シリコン基
板の作製方法。
6. An oxide film is formed on the surface of an element-forming silicon wafer, and the oxide film is subjected to the plasma hydrogen treatment. Then, the element-forming silicon wafer and the supporting substrate silicon wafer are interposed via the oxide film. 5. The method for producing a direct bonding silicon substrate according to claim 1, wherein the bonding is performed.
【請求項7】 素子形成用シリコンウェハ、支持基板用
シリコンウェハのいずれにも酸化膜を形成することな
く、これらを接着させることを特徴とする請求項1,
2,3または4に記載の直接接合シリコン基板の作製方
法。
7. The method according to claim 1, wherein the silicon wafer for element formation and the silicon wafer for support substrate are bonded to each other without forming an oxide film.
5. The method for producing a directly bonded silicon substrate according to 2, 3, or 4.
JP34789296A 1996-12-26 1996-12-26 Manufacture of direct-bonded silicon substrate Pending JPH10189405A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34789296A JPH10189405A (en) 1996-12-26 1996-12-26 Manufacture of direct-bonded silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34789296A JPH10189405A (en) 1996-12-26 1996-12-26 Manufacture of direct-bonded silicon substrate

Publications (1)

Publication Number Publication Date
JPH10189405A true JPH10189405A (en) 1998-07-21

Family

ID=18393315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34789296A Pending JPH10189405A (en) 1996-12-26 1996-12-26 Manufacture of direct-bonded silicon substrate

Country Status (1)

Country Link
JP (1) JPH10189405A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331899A (en) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Method for forming soi wafer and soi wafer
JP2008124147A (en) * 2006-11-09 2008-05-29 Denso Corp Method of manufacturing semiconductor device
CN106409650A (en) * 2015-08-03 2017-02-15 沈阳硅基科技有限公司 Silicon-wafer direct bonding method
JP2018101746A (en) * 2016-12-21 2018-06-28 株式会社Sumco Method of producing pn-junction silicon wafer and pn-junction silicon wafer
CN113125854A (en) * 2021-04-07 2021-07-16 上海新昇半导体科技有限公司 Method for judging conductive type of silicon wafer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331899A (en) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Method for forming soi wafer and soi wafer
JP2008124147A (en) * 2006-11-09 2008-05-29 Denso Corp Method of manufacturing semiconductor device
CN106409650A (en) * 2015-08-03 2017-02-15 沈阳硅基科技有限公司 Silicon-wafer direct bonding method
CN106409650B (en) * 2015-08-03 2019-01-29 沈阳硅基科技有限公司 A kind of silicon chip directive bonding method
JP2018101746A (en) * 2016-12-21 2018-06-28 株式会社Sumco Method of producing pn-junction silicon wafer and pn-junction silicon wafer
CN113125854A (en) * 2021-04-07 2021-07-16 上海新昇半导体科技有限公司 Method for judging conductive type of silicon wafer

Similar Documents

Publication Publication Date Title
US4771016A (en) Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
JP3294934B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
JP3265493B2 (en) Method for manufacturing SOI substrate
US5476813A (en) Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor
US4897362A (en) Double epitaxial method of fabricating semiconductor devices on bonded wafers
JP3237888B2 (en) Semiconductor substrate and method of manufacturing the same
JP2806277B2 (en) Semiconductor device and manufacturing method thereof
JPH0834174B2 (en) Method for manufacturing semiconductor device
JPH05251292A (en) Manufacture of semiconductor device
JPH03132055A (en) Semiconductor substrate and its manufacture
US5897362A (en) Bonding silicon wafers
JP3033655B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPH10189405A (en) Manufacture of direct-bonded silicon substrate
JP5019852B2 (en) Method for manufacturing strained silicon substrate
JP2801704B2 (en) Semiconductor substrate manufacturing method
JP2961522B2 (en) Substrate for semiconductor electronic device and method of manufacturing the same
JP3297600B2 (en) Manufacturing method of semiconductor substrate
JPH056883A (en) Manufacture of semiconductor substrate
JPH03270209A (en) Production of directly bonding silicon substrate
JPH10242439A (en) Stuck silicon wafer and its manufacture
JP2584639B2 (en) Semiconductor substrate manufacturing method
JPH10125880A (en) Method of forming laminated soi substrate
JPH09260618A (en) Manufacture of soi substrate
JPH10199840A (en) Manufacture of soi substrate
JPH04199632A (en) Soi wafer and manufacture thereof