JP5019852B2 - Method for manufacturing strained silicon substrate - Google Patents
Method for manufacturing strained silicon substrate Download PDFInfo
- Publication number
- JP5019852B2 JP5019852B2 JP2006305647A JP2006305647A JP5019852B2 JP 5019852 B2 JP5019852 B2 JP 5019852B2 JP 2006305647 A JP2006305647 A JP 2006305647A JP 2006305647 A JP2006305647 A JP 2006305647A JP 5019852 B2 JP5019852 B2 JP 5019852B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon substrate
- silicon
- strained
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、歪シリコン基板の製造方法に関し、より詳細には、歪シリコン層を貼り合わせ法で形成する方法に関する。 The present invention relates to a method for manufacturing a strained silicon substrate, and more particularly to a method for forming a strained silicon layer by a bonding method.
従来、半導体デバイスの性能向上は、スケーリング則に則った微細化による高集積化により進められてきた。しかし、近年では、このような微細化・高集積化とは異なる指針に基づく高性能化が求められてきており、そのようなアプローチのひとつとして、歪効果の利用や素子構造の三次元化などがある。 Conventionally, improvement in performance of a semiconductor device has been promoted by high integration by miniaturization in accordance with a scaling law. However, in recent years, there has been a demand for higher performance based on guidelines different from such miniaturization and higher integration, and one of such approaches is the use of strain effect and three-dimensional device structure. There is.
このうち、歪効果を利用する技術として「歪シリコン基板」の利用がある。「歪シリコン基板」とは、基板表面に格子歪を有するシリコン(Si)層を備えたSi基板である。Si結晶に引っ張り歪(応力)が付与されると、当該歪領域を伝導する電子の移動度が向上することが知られており、この現象を利用して歪Si領域にチャネル層を形成すれば、Siトランジスタの高速化を図ることが可能である。このため、歪Siを用いたデバイスは、その高速性と低消費電力化の観点から注目を集めるようになってきている。 Among these, there is the use of a “strained silicon substrate” as a technique for utilizing the strain effect. The “strained silicon substrate” is a Si substrate having a silicon (Si) layer having lattice strain on the substrate surface. It is known that when tensile strain (stress) is applied to the Si crystal, the mobility of electrons conducted through the strain region is improved. If a channel layer is formed in the strained Si region using this phenomenon, It is possible to increase the speed of the Si transistor. For this reason, devices using strained Si have attracted attention from the viewpoints of high speed and low power consumption.
歪Si基板としては種々の態様のものが知られており、Siへの歪付与の態様として、外部応力印加によるものや歪Si基板を利用するものがあるが、歪Si基板を利用する態様の代表的なものは、Si基板上に、Si結晶よりも僅かに格子定数が大きなSiGe結晶(Ge濃度15〜20モル%)をエピタキシャル成長させ、その上にさらにSiをエピタキシャル成長させて当該Siエピタキシャル層に横方向の引っ張り歪(Biaxial strain)を導入する態様の「バルク歪Si基板」である。 Various types of strained Si substrates are known, and some modes of applying strain to Si include those by applying external stress and those using strained Si substrates. As a typical example, a SiGe crystal (Ge concentration of 15 to 20 mol%) having a lattice constant slightly larger than that of the Si crystal is epitaxially grown on the Si substrate, and Si is further epitaxially grown thereon to form the Si epitaxial layer. This is a “bulk strained Si substrate” in which lateral tensile strain (Biaxial strain) is introduced.
例えば、Geのモル含有率が約20%とすると、このSiGe上にSiをヘテロエピタキシャル成長させた場合には、Siの格子間隔は約0.8%伸び、1.4GPa程度の大きな引っ張り応力が付与される結果となる。 For example, assuming that the molar content of Ge is about 20%, when Si is heteroepitaxially grown on this SiGe, the lattice spacing of Si is increased by about 0.8% and a large tensile stress of about 1.4 GPa is applied. Result.
また、シリコン基板上に予め絶縁膜(シリコン酸化膜)を形成したSOI(Silicon on Insulator)基板のSi層にGeを拡散させることでSiGe層を形成し、この上にSiを結晶成長させて歪シリコン層を設ける態様の「SGOI(シリコン・ゲルマニウム・オンインシュレータ)基板」もある。 In addition, a SiGe layer is formed by diffusing Ge into the Si layer of an SOI (Silicon on Insulator) substrate in which an insulating film (silicon oxide film) is previously formed on the silicon substrate, and Si is crystal-grown thereon to cause strain. There is also an “SGOI (silicon germanium on insulator) substrate” in which a silicon layer is provided.
さらに、上述の「バルク歪Si基板」と絶縁膜を有する基板とを貼り合わせて歪Si層を転写し、その後にSiGeを除去して歪Si層を得る「SSOI(Strained Silicon on Insulator)基板」もある(例えば、特許文献1参照)。このSSOI基板の場合、上述の歪Si層の転写は、予め歪Si基板の主面側に水素イオンを注入しておき、支持基板となる酸化膜付Si基板と貼り合わせ、500℃近傍で熱処理を施してイオン注入界面で剥離を行うという手法が一般的である。
歪Si技術は半導体デバイスの高性能化のための極めて有望な技術である一方で、高Ge濃度での高密度の転位発生、SiGe中のGeの異常拡散、SiGeの低放熱性、基板表面の平坦性の低下などの問題点も指摘されている。 While strained Si technology is a very promising technology for improving the performance of semiconductor devices, high-density dislocation generation at a high Ge concentration, abnormal diffusion of Ge in SiGe, low heat dissipation of SiGe, Problems such as reduced flatness have also been pointed out.
結晶欠陥については、SiGe層からの基板表面への貫通転位は1cm2当たり105程度と極めて高密度であり、また、歪Si層の厚みがSiGeのGe組成比に応じて決まる臨界膜厚を越えるとミスフィット転位が発生してしまうために歪Si層の厚みは15nm程度が限界であるとされている。 Regarding crystal defects, threading dislocations from the SiGe layer to the substrate surface are as high as about 10 5 per cm 2 , and the critical film thickness is determined by the strained Si layer thickness depending on the Ge composition ratio of SiGe. If exceeded, misfit dislocations will occur, so the thickness of the strained Si layer is limited to about 15 nm.
また、SiGe中のGeの異常拡散については、トランジスタの製造工程中の熱処理中にSiGe層からGeが歪Si層中に拡散する現象が確認されており、この拡散Geがキャリアの散乱中心となったり酸化膜の信頼性を著しく低下させる原因となる。 As for the abnormal diffusion of Ge in SiGe, it has been confirmed that Ge is diffused from the SiGe layer into the strained Si layer during the heat treatment in the transistor manufacturing process, and this diffusion Ge becomes the scattering center of the carrier. Or cause a significant decrease in the reliability of the oxide film.
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高密度の転位発生、Geの異常拡散、SiGeの低放熱性、基板表面の平坦性の低下などの従来の歪Si基板で指摘されていた何れの技術的課題も解決可能であり、膜厚均一性と結晶性に優れ、高性能Si半導体素子の製造に好適な歪Si層付シリコン基板を提供することにある。 The present invention has been made in view of such problems, and the object of the present invention is conventional, such as high-density dislocation generation, abnormal diffusion of Ge, low heat dissipation of SiGe, and lower flatness of the substrate surface. A silicon substrate with a strained Si layer that can solve any of the technical problems pointed out in the strained Si substrate, has excellent film thickness uniformity and crystallinity, and is suitable for manufacturing a high-performance Si semiconductor element. It is in.
本発明は、このような課題を解決するために、請求項1に記載の発明は、歪シリコン基板の製造方法であって、シリコン基板の主面側から水素イオンを注入する第1のステップと、前記シリコン基板および該シリコン基板よりも熱膨張係数の小さな支持基板の少なくとも一方の主面に表面活性化処理を施す第2のステップと、前記シリコン基板と前記支持基板の主面同士を100℃以上400℃以下の温度で貼り合わせる第3のステップと、前記シリコン基板と支持基板の貼り合わせ界面に外部衝撃を付与して前記シリコン基板の水素イオン注入界面に沿ってシリコンを剥離して前記支持基板の主面上にシリコン層を形成する第4のステップとを備えている。 In order to solve such a problem, the present invention provides a strained silicon substrate manufacturing method comprising: a first step of implanting hydrogen ions from a main surface side of a silicon substrate; A second step of subjecting at least one main surface of the silicon substrate and a support substrate having a smaller thermal expansion coefficient than the silicon substrate to a surface activation treatment, and the main surfaces of the silicon substrate and the support substrate are set to 100 ° C. Third step of bonding at a temperature of 400 ° C. or less, and applying an external impact to the bonding interface between the silicon substrate and the support substrate to peel the silicon along the hydrogen ion implantation interface of the silicon substrate and And a fourth step of forming a silicon layer on the main surface of the substrate.
請求項2に記載の発明は、請求項1に記載の歪シリコン基板の製造方法において、前記第3のステップは、前記貼り合わせ後に一旦100℃未満の温度とし、再度、前記シリコン基板と前記支持基板を貼り合わせた状態で100℃以上400℃以下の温度で熱処理するサブステップを備えている。 According to a second aspect of the present invention, in the method for manufacturing a strained silicon substrate according to the first aspect, the third step is a temperature of less than 100 ° C. after the bonding, and again the silicon substrate and the support A sub-step of heat treatment at a temperature of 100 ° C. or higher and 400 ° C. or lower with the substrates attached to each other is provided.
請求項3に記載の発明は、請求項1または2に記載の歪シリコン基板の製造方法において、前記支持基板の熱膨張係数は1.3×10-6K-1以下である。 According to a third aspect of the present invention, in the method for manufacturing a strained silicon substrate according to the first or second aspect, the thermal expansion coefficient of the support substrate is 1.3 × 10 −6 K −1 or less.
請求項4に記載の発明は、請求項1乃至3の何れか1項に記載の歪シリコン基板の製造方法において、前記支持基板は石英基板またはガラス基板である。 According to a fourth aspect of the present invention, in the method for manufacturing a strained silicon substrate according to any one of the first to third aspects, the support substrate is a quartz substrate or a glass substrate.
請求項5に記載の発明は、請求項1乃至4の何れか1項に記載の歪シリコン基板の製造方法において、前記第1のステップの水素イオンの注入量(ドーズ量)は、1×1016〜5×1017atoms/cm2である。 According to a fifth aspect of the present invention, in the method for manufacturing a strained silicon substrate according to any one of the first to fourth aspects, the implantation amount (dose amount) of hydrogen ions in the first step is 1 × 10. 16 to 5 × 10 17 atoms / cm 2 .
請求項6に記載の発明は、請求項1乃至5の何れか1項に記載の歪シリコン基板の製造方法において、前記第2のステップの表面活性化処理は、プラズマ処理又はオゾン処理の少なくとも一方で実行される。 A sixth aspect of the present invention is the strained silicon substrate manufacturing method according to any one of the first to fifth aspects, wherein the surface activation treatment of the second step is at least one of plasma treatment or ozone treatment. Is executed.
請求項7に記載の発明は、歪シリコン基板の製造方法であって、請求項1乃至6の何れか1項に記載の方法で得られた歪シリコン基板の主面に形成された前記シリコン層に水素イオンを注入する第6のステップと、前記歪シリコン基板および第2のシリコン基板の少なくとも一方の主面に表面活性化処理を施す第7のステップと、前記歪シリコン基板と前記第2のシリコン基板の主面同士を100℃以上400℃以下の温度で加熱した状態で貼り合わせる第8のステップと、前記歪シリコン基板と前記第2のシリコン基板の貼り合わせ界面に外部衝撃を付与して前記歪シリコン基板の水素イオン注入界面に沿ってシリコンを剥離して前記第2のシリコン基板の主面上にシリコン層を形成する第9のステップとを備えている。 The invention according to claim 7 is a method for manufacturing a strained silicon substrate, wherein the silicon layer is formed on the principal surface of the strained silicon substrate obtained by the method according to any one of claims 1 to 6. A sixth step of implanting hydrogen ions into the substrate, a seventh step of performing a surface activation process on at least one main surface of the strained silicon substrate and the second silicon substrate, the strained silicon substrate, and the second step. Applying an external impact to the bonding interface between the strained silicon substrate and the second silicon substrate in an eighth step of bonding the main surfaces of the silicon substrates while being heated at a temperature of 100 ° C. to 400 ° C. A ninth step of peeling the silicon along the hydrogen ion implantation interface of the strained silicon substrate to form a silicon layer on the main surface of the second silicon substrate.
請求項8に記載の発明は、請求項7に記載の歪シリコン基板の製造方法において、前記第2のシリコン基板は該基板の主面に酸化膜を有するものである。 According to an eighth aspect of the present invention, in the method for manufacturing a strained silicon substrate according to the seventh aspect, the second silicon substrate has an oxide film on the main surface of the substrate.
本発明によれば、シリコン層に歪を付与する手法として、従来手法のようにSiとSiGeの格子定数差を利用するのではなく、Siと支持基板の熱膨張係数差を利用することとし、さらに、シリコン基板と支持基板との貼り合わせによって歪シリコン層を形成することとしたので、高Ge濃度での高密度の転位発生やSiGe中のGeの異常拡散、あるいはSiGeの低放熱性や基板表面の平坦性の低下などの諸問題が解決され、高品質な歪シリコン基板を提供することが可能となる。 According to the present invention, as a technique for imparting strain to the silicon layer, instead of using the lattice constant difference between Si and SiGe as in the conventional technique, the difference in thermal expansion coefficient between Si and the support substrate is used. Furthermore, since the strained silicon layer is formed by bonding the silicon substrate and the support substrate, high-density dislocation generation at a high Ge concentration, abnormal diffusion of Ge in SiGe, or low heat dissipation of SiGe or the substrate Various problems such as reduction in surface flatness are solved, and a high-quality strained silicon substrate can be provided.
また、本発明によれば、従来法のようにエピタキシャル成長を必須のものとすることなく歪シリコン基板が作製可能であるため、シリコン半導体デバイス製造のコストダウンにも寄与する。 Further, according to the present invention, a strained silicon substrate can be produced without making epitaxial growth indispensable as in the conventional method, which contributes to cost reduction of silicon semiconductor device manufacturing.
このように、本発明によれば、従来の歪Si基板で指摘されていた何れの技術的課題も解決可能で、膜厚均一性と結晶性に優れ、高性能Si半導体素子の製造に好適な歪Si層付シリコン基板が提供される。 As described above, according to the present invention, any technical problem pointed out in the conventional strained Si substrate can be solved, and it is excellent in film thickness uniformity and crystallinity, and suitable for manufacturing a high-performance Si semiconductor element. A silicon substrate with a strained Si layer is provided.
以下に、図面を参照して、本発明の実施の態様について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
本発明の歪シリコン基板の製造方法においては、シリコン層に歪を付与する手法として、従来手法のようにSiとSiGeの格子定数差を利用するのではなく、Siと支持基板(ハンドルウエーハ)の熱膨張係数差を利用する。 In the method for producing a strained silicon substrate of the present invention, as a method for imparting strain to a silicon layer, the difference between the lattice constants of Si and SiGe is not used as in the conventional method, but the Si and support substrate (handle wafer) are not used. Use the difference in thermal expansion coefficient.
図1(A)乃至(C)は、本発明の手法によりシリコン層中に歪が導入される原理を説明するための概念図である。これらの図中、符号10はその主面に予め水素イオン注入処理が施されたシリコン基板、20は例えば石英基板やガラス基板などの支持基板である。支持基板20は、その熱膨張係数がシリコン基板10の熱膨張係数よりも小さなものが選択され、好ましくは1.3×10-6K-1以下の熱膨張係数の材料からなる基板が用いられる。なお、シリコン基板10は、主面に酸化膜を備えたシリコン基板であってもよい。
1A to 1C are conceptual diagrams for explaining the principle of introducing strain into a silicon layer by the method of the present invention. In these drawings,
これらシリコン基板10と支持基板20の主面同士を100℃以上400℃以下の温度で貼り合わせる(図1(B))。このとき、シリコン基板10は支持基板20に比較して、相対的に大きく熱膨張した状態で貼り合わされることとなる。なお、必要に応じて、貼り合わせ後に一旦100℃未満の温度とし、再度、シリコン基板10と支持基板20を貼り合わせた状態で100℃以上400℃以下の温度の熱処理が繰り返される。
The main surfaces of the
その後、貼り合わされた2枚の基板を室温に戻すと、熱膨張係数が相対的に大きなシリコン結晶には、貼り合わせ界面で生じる引っ張り応力により、結晶中に引っ張り歪が導入されることとなる(図1(C))。なお、上述したように、本発明においてはシリコン結晶10の貼り合わせ面近傍には水素イオンが注入されており、外部衝撃を付与してこのイオン注入界面に沿ってシリコンを剥離し、支持基板20の主面上に歪シリコン層が形成される。
Thereafter, when the two bonded substrates are returned to room temperature, tensile strain is introduced into the crystal due to the tensile stress generated at the bonding interface in the silicon crystal having a relatively large thermal expansion coefficient ( FIG. 1C). As described above, in the present invention, hydrogen ions are implanted in the vicinity of the bonding surface of the
以下に、実施例により、本発明の歪シリコン基板の製造方法のプロセス例について説明する。 The process example of the manufacturing method of the strained silicon substrate of the present invention will be described below with reference to examples.
図2は、本発明の歪シリコン基板の製造方法の第1のプロセス例を説明するための図で、本実施例では、支持基板20は石英基板である。また、Si基板10は、例えば、CZ法(チョクラルスキ法)により育成された一般に市販されているSi基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造される歪シリコン基板が供されるデバイスの設計値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。
FIG. 2 is a diagram for explaining a first process example of the method for producing a strained silicon substrate of the present invention. In this embodiment, the
なお、これらの基板の直径は概ね同一であり、後のデバイス形成プロセスの便宜のため、支持基板20にもSi基板10に設けられているオリエンテーション・フラット(OF)と同様のOFを設けておくと、後の工程でこれらのOF同士を一致させて貼り合わせることができ、好都合である。
The diameters of these substrates are substantially the same, and the
先ず、Si基板10の主面(後の貼り合わせ面)に水素イオンを注入し、水素イオン注入層を形成する(図1(A))。この水素イオン注入により、Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)にイオン注入層(ダメージ層)11が形成され、Si基板10の表面領域での平均イオン注入深さLに対応する領域にイオン注入界面12が形成される。
First, hydrogen ions are implanted into the main surface (later bonding surface) of the
イオン注入層11のSi基板10表面からの深さ(平均イオン注入深さL)はイオン注入時の加速電圧により制御され、どの程度の厚さのシリコン層を剥離させるかに依存して決定される。例えば、平均イオン注入深さLを0.5μm以下とし、イオン注入条件を、ドーズ量1×1016〜5×1017atoms/cm2、加速電圧50〜100keVなどとする。
The depth of the
なお、Si結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために通常行われているように、Si基板10のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。
Note that an insulating film such as an oxide film is formed in advance on the ion implantation surface of the
このようにしてイオン注入層11を形成したSi基板10と支持基板20のそれぞれの接合面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す(図2(B))。なお、このような表面処理は、接合面となる表面の有機物除去や表面上のOH基を増大させて表面活性化を図るなどの目的で行われるものであり、Si基板10と支持基板20の双方の接合面に処理を施す必要は必ずしもなく、何れか一方の接合面にのみ施すこととしてもよい。
Plasma treatment and ozone treatment for the purpose of surface cleaning, surface activation, and the like are performed on the bonding surfaces of the
この表面処理をプラズマ処理により実行する場合には、予めRCA洗浄等を施した表面清浄なSi基板10および/または支持基板20を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。なお、ここで用いられるプラズマ用ガス種としては、Si基板10の表面処理用として、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがあり、Si基板10の表面状態や目的などにより適宜変更され得る。
When this surface treatment is performed by plasma treatment, a surface-
また、当該表面処理がSi基板10の表面を酸化させることをも目的とするような場合には、少なくとも酸素ガスを含有するものをプラズマ用ガスとして用いる。なお、支持基板20として、石英基板などのようにその表面が酸化状態にあるものを用いる場合には、このようなプラズマ用ガス種の選定に特別な制限はない。プラズマ用ガスの導入後、100W程度の電力の高周波プラズマを発生させ、プラズマ処理されるSi基板10および/または支持基板20の表面に5〜10秒程度の処理を施して終了する。
When the surface treatment is intended to oxidize the surface of the
表面処理をオゾン処理で実行する場合には、予めRCA洗浄等を施した表面清浄なSi基板10および/または支持基板20を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理されるSi基板10および/または支持基板20の表面に所定の時間の処理が施される。
When performing the surface treatment by ozone treatment, the surface-cleaned
このような表面処理が施されたSi基板10と支持基板20の主面を接合面として密着させ、100℃以上400℃以下の温度で熱処理を施して貼り合わせる(図2(C))。上述したように、Si基板10と支持基板20の少なくとも一方の主面(接合面)は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、上述の比較的低温の熱処理でも、後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。なお、より高い貼り合せ強度をもたせたいような場合には、必要に応じて、貼り合わせ後に一旦100℃未満の温度とし、再度、Si基板10と支持基板20を貼り合わせた状態で100℃以上400℃以下の温度の熱処理が繰り返される。
The main surfaces of the
本発明で上記の熱処理温度が400℃以下と設定される理由は、400℃を超える温度で熱処理を施すと、水素イオン注入界面でマイクロキャビティと呼ばれる微小な空洞が発生し、これが熱的に剥離する現象が生じる結果、剥離後のシリコン層の表面荒れや基板割れにつながるためである。 The reason why the above heat treatment temperature is set to 400 ° C. or lower in the present invention is that when heat treatment is performed at a temperature exceeding 400 ° C., a minute cavity called a microcavity is generated at the hydrogen ion implantation interface, and this is thermally separated. As a result of this phenomenon, the surface of the silicon layer after peeling and the substrate crack are caused.
なお、支持基板20が石英基板である場合には、この熱処理温度の上限値を350℃とすることが好ましい。これは、Siと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量とSi基板10ならびに石英基板20の厚みを考慮したものである。Si基板10と石英基板20の厚みが概ね同程度である場合、Siの熱膨張係数(2.33×10-6)と石英の熱膨張係数(0.6×10-6)の間に大きな差異があるために、350℃を超える温度で熱処理を施した場合には、両基板間の剛性差に起因して、熱歪によるクラックや接合面における剥離などが生じたり、極端な場合にはSi基板や石英基板が割れてしまうということが生じ得る。このため、熱処理温度の上限を350℃と選択し、より好ましくは100〜300℃の温度範囲で熱処理を施す。
When the
図3は、上述の貼り合わせ熱処理にホットプレートを用いた例を示す図である。この図において、符号30が加熱部であり、ホットプレート31の上に平滑面を有する加熱板32を載せ、この加熱板32の平滑面を、Si基板10と貼り合わされた支持基板20の裏面に密着させるようにしている。本実施例では、加熱板32にはダミーのシリコン基板を用いているが、平滑面が得られやすいもの(半導体基板やセラミック基板)であれば特に材料的な制限はない。シリコーンゴムなども加熱板材料として用いることも可能ではあるが、耐熱温度は250℃程度と考えられるのでそれ以上の温度での使用には適さない。また、ホットプレート31の面が十分に平滑であれば特別に加熱板32を用いることなく、ホットプレート31そのものを「加熱板」としてもよい。
FIG. 3 is a diagram illustrating an example in which a hot plate is used for the above-described bonding heat treatment. In this figure,
続いて、貼り合わせ界面に外部衝撃を加え、水素イオン注入界面12に沿ってシリコンの剥離を行う。衝撃付与手法としては種々のものが考えられるが、例えば、ガスや液体などの流体をノズルの先端部からジェット状に噴出させてSi基板10の側面から吹き付けることで衝撃を与えたり、あるいはブレードの先端部をイオン注入層11の近傍領域に押し当てるなどして衝撃を付与するなどの手法によることができる。
Subsequently, external impact is applied to the bonding interface, and silicon is peeled along the hydrogen
Si基板10の貼り合わせ面側には、水素イオン注入により、平均イオン注入深さLに対応する領域に局在する「微小気泡層」が形成されており、この「微小気泡層」には不対結合手をもつSi原子や高密度の「Si−H結合」が発生しており、「微小気泡層」内および当該領域近傍の元素の結合状態は局所的に脆弱化されている。したがって、上述のような外部衝撃を付与すると、ダメージ層であるイオン注入層11中の不対結合手をもつSi原子の化学結合やSi−H結合の切断が容易に生じる結果、Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)に相当するイオン注入界面12に沿ってシリコンの剥離が生じ、支持基板20上に歪シリコン層13が得られる(図1(D))。
A “microbubble layer” localized in a region corresponding to the average ion implantation depth L is formed on the bonding surface side of the
そして、最後に、歪シリコン層13の表面に最終表面処理(CMP研磨等)を施して水素イオン注入起因のダメージを除去すれば、歪シリコン層13をSOI層とするSOQ(Silicon on Quartz)基板が得られる(図1(E))。
Finally, if the surface of the
図4は、本発明の歪シリコン基板の製造方法の第2のプロセス例を説明するための図で、図4(A)に図示された基板は、実施例1で作製された歪シリコン基板である。 FIG. 4 is a diagram for explaining a second process example of the method for manufacturing a strained silicon substrate according to the present invention. The substrate illustrated in FIG. 4A is the strained silicon substrate manufactured in the first embodiment. is there.
この歪シリコン基板の歪シリコン層13側から水素イオンを注入し、支持基板20との貼り合わせ面の近傍領域に水素イオン注入層を形成する(図4(A))。実施例1で説明したのと同様に、この水素イオン注入により、歪シリコン層13の所定の深さ(平均イオン注入深さL)にイオン注入層(ダメージ層)14が形成され、イオン注入界面15が形成される。この際のイオン注入条件も、どの程度の厚さのシリコン層を剥離させるかに依存して決定される。
Hydrogen ions are implanted from the
このようにしてイオン注入層14を形成した歪シリコン基板と、後にハンドルウエーハとなるシリコン基板(支持基板)40の少なくとも一方の主面(接合面)に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す(図4(B))。なお、このような表面処理は、既に実施例1で詳細に説明を加えたので繰り返しての説明は行わない。
For the purpose of surface cleaning, surface activation, etc. on at least one main surface (bonding surface) of the strained silicon substrate on which the ion-implanted
このような表面処理が施された両基板の主面同士を密着させ、100℃以上400℃以下の温度で熱処理を施して貼り合わせる(図4(C))。ここでも、必要に応じて、貼り合わせ後に一旦100℃未満の温度とし、再度、Si基板10と支持基板40を貼り合わせた状態で100℃以上400℃以下の温度の熱処理が繰り返される。
The main surfaces of the two substrates subjected to such surface treatment are brought into close contact with each other and subjected to heat treatment at a temperature of 100 ° C. or higher and 400 ° C. or lower (FIG. 4C). Also here, if necessary, the temperature is once lower than 100 ° C. after bonding, and the heat treatment at a temperature of 100 ° C. or more and 400 ° C. or less is repeated in the state where the
続いて、貼り合わせ界面に外部衝撃を加え、水素イオン注入界面15に沿ってシリコンの剥離を行って歪シリコン層16を得(図4(D))、さらにこの歪シリコン層16の表面に最終表面処理(CMP研磨等)を施して水素イオン注入起因のダメージを除去すれば、歪シリコン層16をその表面に有するシリコン基板が得られる(図4(E))。
Subsequently, an external impact is applied to the bonding interface, and silicon is peeled along the hydrogen
図5は、本発明の歪シリコン基板の製造方法の第3のプロセス例を説明するための図で、図5(A)に図示された基板は、実施例1で作製された歪シリコン基板である。なお、実施例2と異なるのは、支持基板50がその主面に酸化膜51を有するシリコン基板である点である。
FIG. 5 is a diagram for explaining a third process example of the method for manufacturing a strained silicon substrate according to the present invention. The substrate illustrated in FIG. 5A is the strained silicon substrate manufactured in the first embodiment. is there. The difference from the second embodiment is that the
この歪シリコン基板の歪シリコン層13側から水素イオンを注入し、支持基板20との貼り合わせ面の近傍領域に水素イオン注入層を形成し(図5(A))、この歪シリコン基板と、後にハンドルウエーハとなるシリコン基板(支持基板)50の少なくとも一方の主面(接合面)に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す(図5(B))。
Hydrogen ions are implanted from the
このような表面処理が施された両基板の主面同士を密着させ、100℃以上400℃以下の温度で熱処理を施して貼り合わせる(図5(C))。ここでも、必要に応じて、貼り合わせ後に一旦100℃未満の温度とし、再度、Si基板10と支持基板50を貼り合わせた状態で100℃以上400℃以下の温度の熱処理が繰り返される。
The main surfaces of both substrates subjected to such a surface treatment are brought into close contact with each other, and subjected to heat treatment at a temperature of 100 ° C. or higher and 400 ° C. or lower (FIG. 5C). Also here, if necessary, the temperature is once lower than 100 ° C. after bonding, and the heat treatment at a temperature of 100 ° C. or more and 400 ° C. or less is repeated in the state where the
続いて、貼り合わせ界面に外部衝撃を加え、水素イオン注入界面15に沿ってシリコンの剥離を行って歪シリコン層16を得(図5(D))、さらにこの歪シリコン層16の表面に最終表面処理(CMP研磨等)を施して水素イオン注入起因のダメージを除去すれば、歪シリコン層16をその表面に有するSOI基板(SSOI基板)が得られる(図5(E))。
Subsequently, an external impact is applied to the bonding interface, and silicon is peeled along the hydrogen
図6(A)乃至(C)に図示したように、実施例1乃至3の手法で得られた歪シリコン基板を用いてMOSFETなどのトランジスタを形成し、歪シリコン領域にチャネル形成すれば、動作の高速化を図ることが可能となる。 As shown in FIGS. 6A to 6C, when a transistor such as a MOSFET is formed using the strained silicon substrate obtained by the method of Examples 1 to 3 and a channel is formed in the strained silicon region, the operation is performed. It is possible to increase the speed.
本発明は、高品質な歪シリコン基板の提供を可能とする。 The present invention makes it possible to provide a high-quality strained silicon substrate.
10、40、50 Si基板
11、14 イオン注入層
12、15 イオン注入界面
13、16 歪シリコン層
20 支持基板
30 加熱部
31 ホットプレート
32 加熱板
51 酸化膜
10, 40, 50
Claims (7)
第1のシリコン基板の主面側から水素イオンを注入する第1のステップと、
前記第1のシリコン基板および該第1のシリコン基板よりも熱膨張係数の小さな支持基板の少なくとも一方の主面に表面活性化処理を施す第2のステップと、
前記第1のシリコン基板と前記支持基板の主面同士を100℃以上400℃以下の温度で貼り合わせる第3のステップと、
前記第1のシリコン基板と支持基板の貼り合わせ界面に外部衝撃を付与して前記第1のシリコン基板の水素イオン注入界面に沿ってシリコンを剥離して前記支持基板の主面上に第1のシリコン層を形成する第4のステップと、
前記第1のシリコン層に水素イオンを注入する第5のステップと、
前記第1のシリコン層および第2のシリコン基板の少なくとも一方の主面に表面活性化処理を施す第6のステップと、
前記第1のシリコン層と前記第2のシリコン基板の主面同士を100℃以上400℃以下の温度で加熱した状態で貼り合わせる第7のステップと、
前記第1のシリコン層と前記第2のシリコン基板の貼り合わせ界面に外部衝撃を付与して前記第1のシリコン層の水素イオン注入界面に沿ってシリコンを剥離して前記第2のシリコン基板の主面上に第2のシリコン層を形成して歪シリコン基板とする第8のステップと、
を備えていることを特徴とする歪シリコン基板の製造方法。 A method of manufacturing a strained silicon substrate,
A first step of implanting hydrogen ions from the main surface side of the first silicon substrate;
A second step of subjecting a heat treatment to at least one major surface of the small supporting substrate in thermal expansion coefficient than the first silicon substrate and the first silicon substrate,
A third step of bonding main surfaces of the first silicon substrate and the support substrate to each other at a temperature of 100 ° C. or higher and 400 ° C. or lower;
An external impact is applied to the bonding interface between the first silicon substrate and the support substrate to separate the silicon along the hydrogen ion implantation interface of the first silicon substrate, and the first surface is formed on the main surface of the support substrate . A fourth step of forming a silicon layer;
A fifth step of implanting hydrogen ions into the first silicon layer;
A sixth step of subjecting at least one main surface of the first silicon layer and the second silicon substrate to a surface activation treatment;
A seventh step in which the main surfaces of the first silicon layer and the second silicon substrate are bonded together in a state of being heated at a temperature of 100 ° C. or higher and 400 ° C. or lower;
An external impact is applied to the bonding interface between the first silicon layer and the second silicon substrate, and the silicon is peeled along the hydrogen ion implantation interface of the first silicon layer. An eighth step of forming a second silicon layer on the main surface to form a strained silicon substrate;
A method for producing a strained silicon substrate, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006305647A JP5019852B2 (en) | 2006-11-10 | 2006-11-10 | Method for manufacturing strained silicon substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006305647A JP5019852B2 (en) | 2006-11-10 | 2006-11-10 | Method for manufacturing strained silicon substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008124206A JP2008124206A (en) | 2008-05-29 |
JP5019852B2 true JP5019852B2 (en) | 2012-09-05 |
Family
ID=39508646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006305647A Active JP5019852B2 (en) | 2006-11-10 | 2006-11-10 | Method for manufacturing strained silicon substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5019852B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253184A (en) * | 2008-04-10 | 2009-10-29 | Shin Etsu Chem Co Ltd | Manufacturing method for laminated substrate |
EP2324488B1 (en) | 2008-08-27 | 2013-02-13 | Soitec | Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters |
JP5496598B2 (en) * | 2008-10-31 | 2014-05-21 | 信越化学工業株式会社 | Manufacturing method of silicon thin film transfer insulating wafer |
JP2016039329A (en) * | 2014-08-08 | 2016-03-22 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145438A (en) * | 1997-11-13 | 1999-05-28 | Shin Etsu Handotai Co Ltd | Method of manufacturing soi wafer and soi wafer manufactured by the method |
JP2000277715A (en) * | 1999-03-25 | 2000-10-06 | Matsushita Electric Ind Co Ltd | Semiconductor substrate, its manufacture and semiconductor device |
US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
JP5110772B2 (en) * | 2004-02-03 | 2012-12-26 | 株式会社半導体エネルギー研究所 | Manufacturing method of substrate having semiconductor thin film layer |
JP5183874B2 (en) * | 2004-12-28 | 2013-04-17 | 信越化学工業株式会社 | Manufacturing method of SOI wafer |
-
2006
- 2006-11-10 JP JP2006305647A patent/JP5019852B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008124206A (en) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6054363A (en) | Method of manufacturing semiconductor article | |
JP5064692B2 (en) | Manufacturing method of SOI substrate | |
CN101207009B (en) | Method for manufacturing an SOI substrate | |
JP5128761B2 (en) | Manufacturing method of SOI wafer | |
JP2007220782A (en) | Soi substrate, and method of manufacturing soi substrate | |
JP2008198656A (en) | Method of manufacturing semiconductor substrate | |
CA2220600C (en) | Method of manufacturing semiconductor article | |
JP5284576B2 (en) | Manufacturing method of semiconductor substrate | |
JPH11307747A (en) | Soi substrate and production thereof | |
KR20080006490A (en) | A method of direct bonding two substrates used in electronics, optics, or optoelectronics | |
WO2000062343A1 (en) | Soi wafer and method for producing soi wafer | |
JP2002164520A (en) | Method for manufacturing semiconductor wafer | |
JP2006210898A (en) | Process for producing soi wafer, and soi wafer | |
JP5249511B2 (en) | SOQ substrate and method for manufacturing SOQ substrate | |
KR101380514B1 (en) | Method for manufacturing semiconductor substrate | |
KR20070084075A (en) | Method for producing semiconductor wafer | |
JP5019852B2 (en) | Method for manufacturing strained silicon substrate | |
JP4720163B2 (en) | Manufacturing method of SOI wafer | |
JP4624812B2 (en) | Manufacturing method of SOI wafer | |
JP5064693B2 (en) | Manufacturing method of SOI substrate | |
JP2009105315A (en) | Method of manufacturing semiconductor substrate | |
WO2010137683A1 (en) | Process for production of soi substrate | |
JP5830255B2 (en) | Manufacturing method of semiconductor substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5019852 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |