JPH10178249A - Wiring board and its manufacture - Google Patents

Wiring board and its manufacture

Info

Publication number
JPH10178249A
JPH10178249A JP33868896A JP33868896A JPH10178249A JP H10178249 A JPH10178249 A JP H10178249A JP 33868896 A JP33868896 A JP 33868896A JP 33868896 A JP33868896 A JP 33868896A JP H10178249 A JPH10178249 A JP H10178249A
Authority
JP
Japan
Prior art keywords
resin
conductor
hole conductor
wiring board
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33868896A
Other languages
Japanese (ja)
Inventor
Katsura Hayashi
桂 林
Riichi Sasamori
理一 笹森
Yuji Iino
祐二 飯野
Shuichi Tateno
周一 立野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP33868896A priority Critical patent/JPH10178249A/en
Priority to US08/937,529 priority patent/US6143116A/en
Publication of JPH10178249A publication Critical patent/JPH10178249A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To remarkably reduce the specific resistance of conductor wiring layers by constituting the layers of the particles of a low-resistance metal and a thermosetting resin and press-contacting the particles with each other through the cure shrinkage of the resin by thermally curing the resin and, at the same time, discharge-welding the contacting sections of the particles to each other by impressing a pulselike current. SOLUTION: In an insulating layer 1 containing at least an organic resin, via hole conductors 3 in which metallic particles of copper, silver, aluminum, gold, etc., are coupled with each other with a thermosetting resin are formed by filling up via holes with conductor paste containing the metallic particles and thermosetting resin and coupling the particles with each other by curing the thermosetting resin. Then the contacting sections of the metallic particles are discharge-welded to each other by impressing a pulselike current upon the conductors 3. Thereafter, the specific resistances of the conductors 3 are reduced by electrically heating the conductors 3 after or simultaneously with the discharge-welding process.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、有機樹脂を含む絶
縁層中に銅などの金属を主体とするビアホール導体を配
設してなる、半導体素子収納用パッケージなどに適した
配線基板およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board suitable for a package for accommodating a semiconductor element and the like, wherein a via-hole conductor mainly composed of a metal such as copper is provided in an insulating layer containing an organic resin. It is about the method.

【0002】[0002]

【従来技術】従来より、配線基板、例えば、半導体素子
を収納するパッケージに使用される多層配線基板とし
て、アルミナなどの絶縁層とW,Moなどの高融点金属
からなる配線層とを具備した多層セラミック配線基板が
多用されているが、このようなセラミック多層配線基板
は、硬くて脆い性質を有することから、製造工程または
搬送工程において、セラミックスの欠けや割れ等が発生
しやすく、また、焼結前のグリーンシートにメタライズ
インクを印刷して、印刷後のシートを積層して焼結する
場合、焼成により得られる基板に反り等の変形や寸法の
ばらつき等が発生しやすいという問題があり、回路基板
の超高密度化やフリップチップ等のような基板の平坦度
の厳しい要求に対して十分に対応できないという問題が
あった。
2. Description of the Related Art Conventionally, as a multilayer wiring board used for a wiring board, for example, a package for housing a semiconductor element, a multilayer having an insulating layer such as alumina and a wiring layer made of a high melting point metal such as W and Mo. Ceramic wiring boards are often used, but since such ceramic multilayer wiring boards are hard and brittle, they are susceptible to chipping or cracking of the ceramics in the manufacturing process or the transporting process, and also require sintering. When the metallized ink is printed on the previous green sheet, and the printed sheets are laminated and sintered, there is a problem that the substrate obtained by the firing is liable to be deformed such as warpage or dimensional variation, and the circuit There has been a problem that it is not possible to sufficiently cope with strict requirements for the flatness of the substrate such as ultra-high density of the substrate and flip chips.

【0003】そこで、最近では、有機樹脂を含む絶縁層
表面に銅箔を接着した後、これをエッチングして微細な
回路を形成した基板や、銅などの金属粉末を含むインク
を絶縁層に印刷して配線層を形成した後、これを積層
し、あるいは積層後に、所望位置にマイクロドリルやパ
ンチング等によりビア用の孔明けを行い、そのビア内壁
にメッキ法により金属を付着させて配線層を接続して多
層化することが行われている。また、絶縁層としては、
その強度を高めるために、有機樹脂に対して、粉末状あ
るいは繊維状の無機質フィラーを分散させた基板も提案
されており、これらの複合材料からなる絶縁層上に多数
の半導体素子を搭載したマルチチップモジュール(MC
M)等への適用も検討されている。
Therefore, recently, a copper foil is bonded to the surface of an insulating layer containing an organic resin and then etched to form a fine circuit, or an ink containing a metal powder such as copper is printed on the insulating layer. After forming a wiring layer by laminating this, or after lamination, a hole is drilled for a via at a desired position by microdrilling or punching, and a metal is adhered to the inner wall of the via by a plating method to form a wiring layer. Connecting and multilayering is performed. Also, as the insulating layer,
In order to increase the strength, a substrate in which a powdery or fibrous inorganic filler is dispersed in an organic resin has also been proposed. A multi-layer substrate having a large number of semiconductor elements mounted on an insulating layer made of these composite materials has been proposed. Chip module (MC
M) etc. are also being considered.

【0004】上記のようなプリント基板の多層化、配線
の超微細化、精密化の要求に対応して、ビアホール導体
内壁にメッキを施す方法では、ビアホール導体の形成箇
所が限られるなど、回路設計上制約を受けることから、
ビアホール導体を、セラミック多層基板と同様にビアホ
ール内に銅などの金属を含む導体ペーストを充填するこ
とにより、制約を受けることなく、高密度に多層化され
た配線基板を作製する試みが行われている。
[0004] In response to the demands for multilayer printed circuit boards, ultra-fine wiring, and precision as described above, the method of plating the inner walls of via-hole conductors has limited the design of the via-hole conductors. Because of the above restrictions,
Attempts have been made to produce high-density multi-layered wiring boards without restriction by filling the via-hole conductors with a conductive paste containing a metal such as copper in the via holes as in the case of the ceramic multilayer substrate. I have.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、金属を
含む導体ペースト中には、絶縁層への印刷性を高めると
ともに、金属粉末を互いに結合させるために有機樹脂を
配合されることから、粉末の接触界面には、有機樹脂が
介在しやすいために、ビアホール内壁にメッキを施した
ものに比較して抵抗値が高いという問題があった。その
ため、導体ペーストを充填した後に、樹脂分を加熱分解
したり、さらには、充填後のビアホール導体に通電加熱
を行う事など様々な改良が行われている。しかしなが
ら、このようにして得られたビアホール導体中において
も樹脂分や汚れ等を完全に除去することができなかった
り、樹脂分が除去できてもCu等の金属粒子表面に存在
する酸化膜等を除去するには至らず低抵抗化を図ったと
してもせいぜい7×10-4Ω−cm程度であり低抵抗化
が難しいのが現状であり、その結果、配線層の微細化、
高密度化が困難であるという欠点を有していた。
However, since the conductive paste containing a metal is mixed with an organic resin in order to improve the printability on the insulating layer and to bind the metal powders to each other, the contact of the powders with the powders is not improved. Since the organic resin easily intervenes at the interface, there is a problem that the resistance value is higher than that obtained by plating the inner wall of the via hole. For this reason, various improvements have been made, such as heating and decomposing the resin component after filling the conductive paste, and further, conducting electric heating to the filled via-hole conductor. However, even in the via-hole conductor obtained in this way, it is not possible to completely remove the resin component or dirt, or even if the resin component can be removed, an oxide film or the like existing on the surface of metal particles such as Cu is removed. At present, it is difficult to reduce the resistance because it is at most about 7 × 10 −4 Ω-cm even if the resistance is reduced without being removed.
There is a disadvantage that it is difficult to increase the density.

【0006】[0006]

【課題を解決するための手段】本発明者らは、上記のよ
うな問題点について鋭意検討した結果、ビアホール中に
銅等の金属と熱硬化性樹脂とを配合した導体ペーストを
充填してビアホール導体を作製した後、熱硬化性樹脂を
熱硬化させることにより硬化時の収縮作用によって金属
粉末同士を圧接させるとともに、該ビアホール導体に対
して、パルス電流を印加することで、金属粒子間の接点
付近に放電を起こし、電気の導通を妨げていた金属粒子
表面の樹脂や酸化物を除去すると同時に粒子同士を溶接
できる結果、ビアホール導体の抵抗を格段に下げること
ができることを見いだし、これにより多層プリント基板
の超微細化、精密化の要求に応えうることのできる高信
頼性の配線基板を形成できることを知見した。
Means for Solving the Problems As a result of intensive studies on the above problems, the present inventors have found that a via paste is filled with a conductive paste containing a metal such as copper and a thermosetting resin. After the conductor is formed, the thermosetting resin is thermoset to cause the metal powders to be pressed against each other by a shrinkage action at the time of hardening, and a pulse current is applied to the via-hole conductor to thereby make contact between the metal particles. We found that the resin and oxide on the surface of the metal particles, which caused electrical discharge and prevented electrical conduction, could be welded together with the particles at the same time, resulting in a marked reduction in the resistance of the via-hole conductor. It has been found that a highly reliable wiring board that can meet the demand for ultra-fine and refined substrates can be formed.

【0007】即ち、本発明の配線基板は、少なくとも有
機樹脂を含む絶縁層内に、金属粉末を含むビアホール導
体を配設してなる配線基板であって、前記ビアホール導
体における金属粉末は、熱硬化性樹脂により互いに結合
されるとともに、前記金属粉末間の接触部が放電溶接さ
れてなることを特徴とするものであり、特に、前記金属
粉末は、銅、銀、アルミニウム、金の群から選ばれる少
なくとも1種であること、さらには、前記ビアホール導
体の比抵抗を1×10-5Ω−cm以下まで低減させたこ
とを特徴とするものである。
That is, the wiring board of the present invention is a wiring board in which a via-hole conductor containing a metal powder is disposed in an insulating layer containing at least an organic resin, wherein the metal powder in the via-hole conductor is thermoset. Are connected to each other by the conductive resin, and the contact portion between the metal powders is characterized by being subjected to discharge welding, and in particular, the metal powder is selected from a group of copper, silver, aluminum, and gold. At least one kind, and the specific resistance of the via-hole conductor is reduced to 1 × 10 −5 Ω-cm or less.

【0008】さらに、かかる配線基板の製造方法とし
て、少なくとも有機樹脂を含む絶縁層にビアホールを形
成する工程と、該ビアホール内に金属粉末と熱硬化性樹
脂とを含む導体ペーストを充填する工程と、前記導体ペ
ーストを硬化させ、前記金属粉末が熱硬化性樹脂によっ
て互いに結合されて成るビアホール導体を形成する工程
と、前記ビアホール導体にパルス電流を印加して、前記
金属粉末間の接触部を放電溶接する工程と、を具備する
ことを特徴とするものである。
Further, as a method of manufacturing such a wiring board, a step of forming a via hole in at least an insulating layer containing an organic resin, a step of filling a conductive paste containing a metal powder and a thermosetting resin into the via hole, Curing the conductive paste to form a via-hole conductor in which the metal powders are bonded to each other with a thermosetting resin; and applying a pulse current to the via-hole conductor to discharge-weld a contact portion between the metal powders. And a step of performing

【0009】[0009]

【発明の実施の形態】本発明の配線基板は、図1に示す
ように、絶縁層1が多層に積層され、各絶縁層1表面ま
たは層間には、導体配線層2が形成されている。そし
て、各導体配線層2は、ビアホール導体3によって異な
る層の導体配線層間が電気的に接続される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in FIG. 1, a wiring board according to the present invention has insulating layers 1 laminated in multiple layers, and a conductor wiring layer 2 is formed on the surface or between the insulating layers 1. In each conductor wiring layer 2, different layers of conductor wiring layers are electrically connected by the via hole conductor 3.

【0010】絶縁層1は、少なくとも有機樹脂を含む絶
縁材料からなるもので、有機樹脂としては例えば、熱硬
化性ポリフェニレンエーテル樹脂、ビスマレイドトリア
ジン樹脂、エポキシ樹脂、ポリイミド樹脂、フッ素樹
脂、フェノール樹脂等の有機樹脂等を含む。
The insulating layer 1 is made of an insulating material containing at least an organic resin. Examples of the organic resin include a thermosetting polyphenylene ether resin, a bismaleide triazine resin, an epoxy resin, a polyimide resin, a fluorine resin, a phenol resin, and the like. Organic resin and the like.

【0011】また、上記の絶縁層1中には、絶縁層ある
いは配線基板全体の強度を高めるために、有機樹脂に対
して無機質フィラーを複合化させるのが望ましい。有機
樹脂と複合化される無機質フィラーとしては、Si
2 、Al2 3 、ZrO2 、TiO2 、AlN、Si
C、BaTiO3 、SrTiO3 、ゼオライト、CaT
iO3 、ほう酸アルミニウム等の公知の材料が使用で
き、さらには、ガラスクロスに樹脂を含浸させたシート
(プリプレグ)を用いても良い。フィラーの形状は平均
粒径が20μm以下、特に10μm以下、最適には7μ
m以下の略球形状の粉末の他、平均アスペクト比が2以
上、特に5以上の繊維状のものや平板状のもの、さらに
は、織布物も使用できる。なお、有機樹脂と無機質フィ
ラーとの複合材料においては、有機樹脂:無機質フィラ
ーとは、体積比率で15:85〜50:50の比率で複
合化されるのが適当である。
Further, in the insulating layer 1, it is desirable to compound an inorganic filler with an organic resin in order to increase the strength of the insulating layer or the entire wiring board. As the inorganic filler compounded with the organic resin, Si
O 2 , Al 2 O 3 , ZrO 2 , TiO 2 , AlN, Si
C, BaTiO 3 , SrTiO 3 , zeolite, CaT
Known materials such as iO 3 and aluminum borate can be used, and a sheet (prepreg) in which a glass cloth is impregnated with a resin may be used. The filler has an average particle diameter of 20 μm or less, particularly 10 μm or less, and optimally 7 μm or less.
m, an average aspect ratio of 2 or more, in particular, 5 or more, fibrous or flat, or woven fabric. In the composite material of the organic resin and the inorganic filler, it is appropriate that the organic resin and the inorganic filler are compounded in a volume ratio of 15:85 to 50:50.

【0012】前記導体配線層2は、配線基板に搭載され
る半導体素子などの電子部品を相互に、あるいは外部に
電気的に接続するための導電路を形成するもので、例え
ば、銅、銀、アルミニウム、金の群から選ばれる少なく
とも1種、または2種以上の合金を主体とする低抵抗金
属を含むものであり、特に、銅または銅を含む合金が最
も望ましい。また、場合によっては、導体組成物として
回路の抵抗調整のためにNi−Cr合金などの高抵抗の
金属を混合、または合金化してもよい。さらには、配線
層の低抵抗化のために、前記低抵抗金属よりも低融点の
金属、例えば、半田、錫などの低融点金属を導体組成物
中の金属成分中にて2〜20重量%の割合で含んでもよ
い。
The conductive wiring layer 2 forms a conductive path for electrically connecting electronic components such as semiconductor elements mounted on a wiring board to each other or to the outside. For example, copper, silver, It contains a low-resistance metal mainly composed of at least one or two or more alloys selected from the group consisting of aluminum and gold. Particularly, copper or an alloy containing copper is most desirable. In some cases, a high-resistance metal such as a Ni—Cr alloy may be mixed or alloyed as the conductor composition for adjusting the resistance of the circuit. Further, in order to reduce the resistance of the wiring layer, a metal having a lower melting point than the low-resistance metal, for example, a low-melting metal such as solder or tin is used in an amount of 2 to 20% by weight in the metal component in the conductor composition. May be included.

【0013】導体配線層2は、上記の金属,またはそれ
を含む合金からなる金属箔、または金属メッキによって
形成される他、後述するような導体ペーストをスクリー
ン印刷等の手法によって印刷塗布して形成されるもので
ある。
The conductor wiring layer 2 is formed by a metal foil made of the above-mentioned metal or an alloy containing the above-mentioned metal, or by metal plating, or by printing and applying a conductor paste as described later by screen printing or the like. Is what is done.

【0014】また、ビアホール導体3も、導体配線層2
を形成する金属と全く同様の低抵抗金属を含むものであ
るが、本発明によれば、ビアホール導体3は、低抵抗金
属の粉末を含有するものである。このビアホール導体3
を形成する金属粉末は、平均粒径が0.5〜50μmで
あることが望ましい。これは、平均粒径が0.5μmよ
りも小さいと、金属粉末同士の接触抵抗が増加してビア
ホール導体の抵抗が高くなる傾向にあり、50μmを越
えるとビアホール導体の低抵抗化が難しくなる傾向にあ
る。
The via-hole conductor 3 is also formed on the conductor wiring layer 2.
However, according to the present invention, the via-hole conductor 3 contains a powder of a low-resistance metal. This via hole conductor 3
Is desirably 0.5 to 50 μm in average particle size. If the average particle size is smaller than 0.5 μm, the contact resistance between the metal powders tends to increase and the resistance of the via-hole conductor tends to increase, and if the average particle size exceeds 50 μm, it tends to be difficult to reduce the resistance of the via-hole conductor. It is in.

【0015】本発明におけるビアホール導体中には、上
記の金属以外に、この金属粉末同士を結合させるため
に、熱硬化性樹脂を含む。この熱硬化性樹脂としては、
前記絶縁層を構成する熱硬化性樹脂と同様なものが使用
される。この熱硬化性樹脂は、前記金属粉末同士を互い
に接触させた状態で結合するとともに、低抵抗金属をビ
アホール内に接着させる作用をなしている。
The via-hole conductor of the present invention contains a thermosetting resin in addition to the above-mentioned metals in order to bond the metal powders. As this thermosetting resin,
The same thermosetting resin as the insulating layer is used. The thermosetting resin has a function of bonding the metal powders in a state where they contact each other and bonding a low-resistance metal to the inside of the via hole.

【0016】また、上記熱硬化性樹脂は、熱硬化時の収
縮作用によって、金属粉末同士を硬化収縮により生じる
応力によって互いに圧接させる作用を成している。この
ような硬化収縮による応力を発生させるためには、後述
する通り、用いる熱硬化性樹脂の種類や含有量によって
硬化時の体積収縮率が1%以上となるに調整すればよ
い。
Further, the thermosetting resin has a function of bringing metal powders into pressure contact with each other by a stress generated by curing shrinkage due to a contraction effect at the time of thermosetting. In order to generate such stress due to curing shrinkage, the volume shrinkage during curing may be adjusted to 1% or more depending on the type and content of the thermosetting resin used, as described later.

【0017】この有機樹脂の含有量が5体積%よりも少
ないと、金属粉末同士を強固に結合することが難しく、
低抵抗金属を絶縁層に強固に接着させることが困難とな
り、逆に40体積%を越えると、金属粉末間に樹脂が介
在することになり粉末同士を十分に接触させることが難
しくなり、ビアホール導体の抵抗が大きくなる傾向にあ
る。従って、前記ビアホール導体中の熱硬化性樹脂は、
5乃至40体積%、特に10乃至30体積%であること
が好ましい。
If the content of the organic resin is less than 5% by volume, it is difficult to firmly bind the metal powders to each other.
If it is difficult to firmly adhere the low-resistance metal to the insulating layer, if it exceeds 40% by volume, the resin will be interposed between the metal powders, making it difficult to bring the powders into sufficient contact with each other. Resistance tends to increase. Therefore, the thermosetting resin in the via-hole conductor,
It is preferably from 5 to 40% by volume, particularly preferably from 10 to 30% by volume.

【0018】さらに、本発明によれば、ビアホール導体
は、上記の金属粉末の集合体によって形成されるが、一
般にこれらの金属粉末の表面には大気中の酸素と反応し
て酸化膜が存在する。このような酸化膜や粉末間を結合
させるための前記有機樹脂は金属粉末間の導通を妨げて
いる。これに対して、本発明におけるビアホール導体に
よれば、隣接する金属粉末間の接触部が放電溶接されて
おり、これにより粒子間には酸化膜や有機樹脂を介する
ことなく、粒子同士が直に接続されるために、低抵抗の
ビアホール導体が形成されるのである。
Furthermore, according to the present invention, the via-hole conductor is formed by an aggregate of the above-mentioned metal powders. Generally, the surface of these metal powders reacts with oxygen in the atmosphere to form an oxide film. . Such an organic resin for bonding between the oxide film and the powder prevents the conduction between the metal powders. On the other hand, according to the via-hole conductor of the present invention, the contact portion between the adjacent metal powders is discharge-welded, whereby the particles are directly interposed without interposing an oxide film or an organic resin between the particles. To be connected, a low-resistance via-hole conductor is formed.

【0019】さらにまた、前記ビアホール導体は、絶縁
層表面の露出した表面にニッケルや金等の耐食性に優
れ、且つ半導体素子等の電子部品との接合性および外部
電気回路基板の配線層との接続性に優れる金属をメッキ
法により1〜20μmの厚みで被着形成させておくこと
により、ビアホール導体が酸化腐食することを有効に防
止することができるとともに、ビアホール導体の電気部
品あるいは外部電気回路基板との電気的接続を容易、か
つ強固に行うことができる。
Further, the via-hole conductor is excellent in corrosion resistance of nickel or gold on the exposed surface of the insulating layer, and has good bonding properties with electronic components such as semiconductor elements and connection with a wiring layer of an external electric circuit board. By forming a metal having excellent properties in a thickness of 1 to 20 μm by a plating method, it is possible to effectively prevent the via-hole conductor from being oxidized and corroded, and to provide an electric component of the via-hole conductor or an external electric circuit board. Electrical connection with the semiconductor device can be made easily and firmly.

【0020】本発明の配線基板の製造方法によれば、ま
ず、有機樹脂を含む絶縁層を作製する。この絶縁層は、
前述したような熱硬化性樹脂、あるいは熱硬化性樹脂と
無機質フィラーとを用いて、これに適当な硬化剤、溶剤
を添加混合してスラリー状となし、これをドクターブレ
ード法、カレンダーロール法、圧延法等によりシート状
に成形する。あるいは、これを加熱硬化させて半硬化あ
るいは完全硬化させて作製される。また、絶縁層として
は、上記以外にプリプレグ等を用いることもできる。次
に、このシート状成形体に対して、マイクロドリル、レ
ーザー等によりビアホールを形成し、そのビアホール内
に、金属粉末と熱硬化性樹脂を含む導体ペーストを充填
してビアホール導体を形成する。この時、この時、用い
る導体ペーストとしては、前述した低抵抗金属と前述し
た熱硬化性樹脂を用いて、熱硬化性樹脂含有量が5〜4
0体積%、特に10〜30体積%となる量で配合され
る。また、ペースト中には、適当な硬化剤、溶剤を含
む。
According to the method of manufacturing a wiring board of the present invention, first, an insulating layer containing an organic resin is manufactured. This insulating layer
Using a thermosetting resin as described above, or a thermosetting resin and an inorganic filler, a suitable curing agent, a solvent is added and mixed to form a slurry, which is a doctor blade method, a calendar roll method, It is formed into a sheet by a rolling method or the like. Alternatively, it is produced by heating and curing the material to be semi-cured or completely cured. In addition, other than the above, a prepreg or the like can be used as the insulating layer. Next, via holes are formed in the sheet-like molded body by a microdrill, a laser, or the like, and the via holes are filled with a conductive paste containing a metal powder and a thermosetting resin to form via-hole conductors. At this time, as the conductive paste used at this time, the above-mentioned low-resistance metal and the above-mentioned thermosetting resin are used, and the thermosetting resin content is 5 to 4%.
It is blended in an amount of 0% by volume, especially 10 to 30% by volume. The paste contains an appropriate curing agent and a solvent.

【0021】また、このシート状成形体の表面に、導体
配線層を形成する。導体配線層を形成する方法として
は、シート状成形体の表面に金属箔を接着した後、フォ
トレジスト法等により導体パターン状に形成する方法、
金属メッキ法によって形成する方法、あるいは前述した
ような金属粉末を含む導体ペーストを、スクリーン印刷
法、グラビア印刷法などの周知の印刷方法によって印刷
形成する方法等がある。
Further, a conductor wiring layer is formed on the surface of the sheet-like molded body. As a method for forming the conductor wiring layer, a method in which a metal foil is adhered to the surface of the sheet-shaped molded body, and then formed into a conductor pattern by a photoresist method or the like,
There is a method of forming by a metal plating method, or a method of printing and forming a conductive paste containing a metal powder as described above by a known printing method such as a screen printing method or a gravure printing method.

【0022】形成される導体配線層の厚さは10〜35
μmが適当である。
The thickness of the formed conductor wiring layer is 10 to 35.
μm is appropriate.

【0023】次に、上記のシート状成形体を約25〜1
00℃の温度で1〜60分間加熱してビアホール導体に
含まれる熱硬化性樹脂、シート状成形体中の熱硬化性樹
脂、あるいは導体配線層中の熱硬化性樹脂を硬化させ
る。この時、熱硬化性樹脂は硬化と同時に収縮するため
に、これにより、ビアホール導体中の金属粉末同士を互
いに圧接させることができ、金属粉末間の抵抗を下げる
ことができる。この時の体積収縮率としては、1%以
上、特に1〜20%、さらには、2〜15体積%である
ことが望ましい。これは、体積収縮率が1%より小さい
とビアホール導体中の金属粉末同士の圧接力が不十分と
なりやすく、体積収縮率が20%を越えると導体配線層
にクラック等が生じる場合があるためである。
Next, the above-mentioned sheet-shaped molded product is
By heating at a temperature of 00 ° C. for 1 to 60 minutes, the thermosetting resin contained in the via-hole conductor, the thermosetting resin in the sheet-shaped molded product, or the thermosetting resin in the conductor wiring layer is cured. At this time, since the thermosetting resin shrinks simultaneously with curing, the metal powders in the via-hole conductors can be pressed against each other, and the resistance between the metal powders can be reduced. The volume shrinkage at this time is desirably 1% or more, preferably 1 to 20%, and more preferably 2 to 15% by volume. This is because if the volumetric shrinkage is less than 1%, the pressing force between the metal powders in the via-hole conductors tends to be insufficient, and if the volumetric shrinkage exceeds 20%, cracks and the like may occur in the conductor wiring layer. is there.

【0024】このような体積収縮率は、熱硬化性樹脂の
含有量が多いと収縮率も大きくなる傾向にあり、または
樹脂の種類によっても収縮率が異なり、とりわけビスフ
ェノール型エポキシ樹脂、ビスフェノールF型エポキシ
樹脂、ノボラック型エポキシ樹脂、イミド樹脂、脂環エ
ポキシ樹脂、アミン型エポキシ樹脂、グリシジルエステ
ル化エポキシ樹脂等の熱硬化性樹脂は体積収縮率が大き
いことから、これらの熱硬化性樹脂の種類とその含有量
によって適宜調整することができる。また、体積収縮を
大きくするために、効果時に5〜300kg/cm2
圧力で加圧してもよい。
Such a volume shrinkage tends to increase as the content of the thermosetting resin increases, or the shrinkage differs depending on the type of the resin. In particular, bisphenol type epoxy resin, bisphenol F type Since thermosetting resins such as epoxy resin, novolak type epoxy resin, imide resin, alicyclic epoxy resin, amine type epoxy resin, and glycidyl esterified epoxy resin have a large volume shrinkage, the types of these thermosetting resins and It can be appropriately adjusted depending on the content. Further, in order to increase the volume shrinkage, the pressure may be increased by 5 to 300 kg / cm 2 at the time of the effect.

【0025】なお、ビアホール導体中の熱硬化性樹脂の
硬化処理は、導体配線層形成前に行ってもよく、また、
導体配線層およびビアホール導体を形成したシート状成
形体を多層に積層した後、加熱硬化させることもでき
る。
The curing of the thermosetting resin in the via-hole conductor may be performed before the formation of the conductor wiring layer.
After laminating the sheet-like molded body on which the conductor wiring layer and the via-hole conductor are formed in multiple layers, the laminate can be heated and cured.

【0026】このようにして作製された配線基板のビア
ホール導体においては、金属粉末の表面には、導体中に
含まれる有機樹脂によって粉末表面に薄い樹脂膜が存在
したり、大気中の酸素によって酸化し薄い酸化膜が形成
されている。
In the via-hole conductor of the wiring board manufactured as described above, a thin resin film exists on the surface of the metal powder due to the organic resin contained in the conductor, or the metal powder is oxidized by oxygen in the atmosphere. A thin oxide film is formed.

【0027】そこで、本発明によれば、上記のようにし
て作製された配線基板におけるビアホール導体に対し
て、パルス電流を印加することによってビアホール導体
の低抵抗化を図る。このビアホール導体にパルス電流を
印加すると金属粒子間に放電が生じる。このプラズマに
より金属粒子表面の酸化膜や付着物が除去され、いわゆ
る溶接された状態となって、金属粒子同士が導性を妨げ
る介在物なしに接触することが事が可能になり、この結
果、通電加熱のみでは達成できなかった低抵抗のビアホ
ール導体を形成することができるのである。このパルス
電流の印加は、ビアホール導体が形成された基板に対し
て平板電極を10kg/cm2 以上の圧力で押し当てて
行うことができる。
Therefore, according to the present invention, the resistance of the via-hole conductor is reduced by applying a pulse current to the via-hole conductor in the wiring board manufactured as described above. When a pulse current is applied to the via hole conductor, a discharge occurs between the metal particles. This plasma removes oxide films and deposits on the surface of the metal particles, forming a so-called welded state, so that the metal particles can come into contact with each other without inclusions that hinder the conductivity. As a result, This makes it possible to form a low-resistance via-hole conductor that could not be achieved only by electric heating. The application of the pulse current can be performed by pressing the plate electrode against the substrate on which the via-hole conductor is formed at a pressure of 10 kg / cm 2 or more.

【0028】また、上記のビアホール導体に印加するパ
ルス電流を制御することにより1×10-5Ω−cm以下
の低抵抗化を実現することが可能となる。その最適条件
としては、電圧1〜200V、1パルスの通電時間3秒
以下、パルス間隔が3秒以下の条件が良好に用いられ、
電圧が1V未満では、放電溶接されずに金属粉末間の界
面に存在する酸化膜や有機樹脂の除去が難しく、また2
00Vを越えると、部分的に発熱が起こり絶縁層を傷め
る場合があるためである。また、1パルスの通電時間が
3秒を越えると放電溶接させるための処理時間が長くな
り、パルス間隔は3秒を越えると処理時間が長くなり実
用的でない。望ましくは、1パルスの通電時間、パルス
間隔ともに0.5秒以下、最適には0.02〜0.1秒
である。
Further, by controlling the pulse current applied to the via-hole conductor, a reduction in resistance of 1 × 10 −5 Ω-cm or less can be realized. As the optimum conditions, a voltage of 1 to 200 V, an energizing time of one pulse of 3 seconds or less, and a pulse interval of 3 seconds or less are favorably used.
When the voltage is less than 1 V, it is difficult to remove an oxide film and an organic resin existing at the interface between the metal powders without discharge welding, and
If the voltage exceeds 00V, heat is partially generated and the insulating layer may be damaged. On the other hand, if the energizing time of one pulse exceeds 3 seconds, the processing time for electric discharge welding becomes long, and if the pulse interval exceeds 3 seconds, the processing time becomes long and is not practical. Desirably, both the energizing time and pulse interval of one pulse are 0.5 seconds or less, and optimally 0.02 to 0.1 seconds.

【0029】また、パルス電流値としては基板100c
2 当たり10〜5000Aが適当である。
The pulse current value is set to
m 2 per 10~5000A are suitable.

【0030】また、パルス電流は、矩形波であることが
望ましい。正弦波等も用いられるが矩形波が最も効果的
である。また、パルス電流が、直流パルスであることが
望ましい。それは、正弦波よりも矩形波のほうが、粒子
間の放電が起こりやすく、表面の清浄作用が高く、パル
ス電流は交流よりも直流の方が一旦清浄された粒子表面
に汚れ等が付着しにくいためである。
The pulse current is desirably a rectangular wave. Although a sine wave or the like is used, a rectangular wave is most effective. Further, it is desirable that the pulse current is a DC pulse. This is because a rectangular wave is more likely to cause discharge between particles than a sine wave, and has a higher surface cleaning effect.Pulse current is less likely to cause dirt and the like to adhere to the once-cleaned particle surface than to alternating current. It is.

【0031】さらに、本発明によれば、上記パルス電流
の印加ののちに、ビアホール導体に通電による加熱処理
を施すことにより、さらにビアホール導体の低抵抗化を
図ることができる。通電処理は、基板100cm2 当た
り100〜6000Aの直流、交流のいずれでもよく、
通電による加熱温度は100〜350℃の範囲が適当で
ある。この時の温度が100℃よりも低いと電気抵抗を
下げる効果が小さく、350℃を越えると絶縁層や導体
配線層を構成する有機樹脂が分解する場合がある。この
通電加熱によって、金属粉末間の接点が発熱し粉末同士
の結合力をさらに高めることができる。
Further, according to the present invention, after the application of the pulse current, the via hole conductor is subjected to a heat treatment by energization, so that the resistance of the via hole conductor can be further reduced. The energization treatment may be either DC or AC of 100 to 6000 A per 100 cm 2 of the substrate,
The heating temperature by energization is suitably in the range of 100 to 350 ° C. If the temperature at this time is lower than 100 ° C., the effect of lowering the electric resistance is small, and if it is higher than 350 ° C., the organic resin constituting the insulating layer and the conductor wiring layer may be decomposed. The contact heating between the metal powders generates heat by the energization heating, so that the bonding force between the powders can be further increased.

【0032】また、この通電加熱処理は、前述したパル
ス電流の印加処理と同時に行うことができる。具体的に
は、直流のパルス電流と直流電流とを合わせた波形、つ
まり直流電流波形の上部が矩形波となった電流を印加す
ると通電加熱による作用と、パルス電流印加による放電
溶接作用とを同時に付加することができる。
This energization heating process can be performed simultaneously with the above-described pulse current application process. Specifically, when a waveform obtained by combining a DC pulse current and a DC current, that is, when a current having a rectangular waveform at the top of the DC current waveform is applied, the action of energization heating and the discharge welding action of pulse current application are simultaneously performed. Can be added.

【0033】このパルス電流の印加および通電加熱処理
は、ビアホール導体のみに限られず、導体ペーストによ
って印刷形成された導体配線層に対して施すことによっ
ても同様の効果を発揮させることができる。
The application of the pulse current and the heating treatment are not limited to the via-hole conductor, and the same effect can be exerted by applying the pulse current to the conductor wiring layer printed and formed with the conductor paste.

【0034】[0034]

【実施例】【Example】

実施例1 平均粒径が約5μmの略球形の酸化珪素65体積%、フ
ェノール樹脂35体積%および硬化剤を混合してスラリ
ーを調製し、このスラリーを用いてドクターブレード法
によってキャリアシート上に塗布し、これを50℃の温
度で60分間乾燥して厚み200μmで大きさ200m
m角の半硬化状態の絶縁層を形成し、さらにパンチング
により直径200μmのビアホールを形成した。
Example 1 A slurry was prepared by mixing 65 vol% of substantially spherical silicon oxide having an average particle diameter of about 5 μm, 35 vol% of a phenol resin, and a curing agent, and using this slurry, a slurry was applied on a carrier sheet by a doctor blade method. And dried at a temperature of 50 ° C. for 60 minutes to a thickness of 200 μm and a size of 200 m
An m-square semi-cured insulating layer was formed, and a via hole having a diameter of 200 μm was formed by punching.

【0035】次に、平均粒径が4μmの銅粉末75体積
%、ビスフェノール型エポキシ樹脂25体積%からなる
導体ペーストを上記絶縁層のビアホールに充填した。さ
らに、同じ組成のペーストを用いてビアホールの表裏露
出部にスクリーン印刷法により直径300μmのランド
を印刷し、これを80℃の温度で10分間乾燥半硬化し
た後、150℃の温度で1時間加熱して絶縁層及び導体
ペーストを熱硬化させて、絶縁層内にビアホール導体を
具備する配線基板(試料No.3〜13)を作製した。な
お、用いた導体ペーストの上記硬化条件での体積収縮率
は5%であった。
Next, a conductive paste composed of 75% by volume of copper powder having an average particle diameter of 4 μm and 25% by volume of a bisphenol-type epoxy resin was filled in the via holes of the insulating layer. Further, using a paste having the same composition, a land having a diameter of 300 μm is printed on the front and back exposed portions of the via hole by a screen printing method, which is dried and semi-cured at a temperature of 80 ° C. for 10 minutes, and then heated at a temperature of 150 ° C. for 1 hour. Then, the insulating layer and the conductive paste were thermally cured to prepare wiring boards (sample Nos. 3 to 13) having via-hole conductors in the insulating layer. The volume shrinkage of the used conductor paste under the above curing conditions was 5%.

【0036】得られた配線基板に対して、ビアホール導
体のランド部間に表1に示す条件でパルス電流を印加す
るとともに、一部の基板に対しては、表1に示す条件で
通電加熱を行った。そして、これらの処理後の配線基板
における導体配線層の比抵抗を測定し、その結果を表1
に示した。
A pulse current is applied between the land portions of the via-hole conductors to the obtained wiring board under the conditions shown in Table 1, and a current is applied to some of the boards under the conditions shown in Table 1. went. Then, the specific resistance of the conductor wiring layer in the wiring board after these treatments was measured, and the result was shown in Table 1.
It was shown to.

【0037】実施例2 平均粒径が約5μmの略球形の酸化珪素70体積%、ノ
ボラック型エポキシ樹脂30体積%および硬化剤を混合
してスラリーを調製し、このスラリーを用いてドクター
ブレード法によってキャリアシート上に塗布し、これを
60℃の温度で60分間乾燥して厚み200μmで大き
さ200mm角の半硬化状態の絶縁層を形成し、パンチ
ングにより直径100μmのビアホールを形成した。
Example 2 A slurry was prepared by mixing 70% by volume of substantially spherical silicon oxide having an average particle size of about 5 μm, 30% by volume of a novolak type epoxy resin and a curing agent, and using this slurry by a doctor blade method. This was applied on a carrier sheet and dried at a temperature of 60 ° C. for 60 minutes to form a semi-cured insulating layer having a thickness of 200 μm and a size of 200 mm square, and a via hole having a diameter of 100 μm was formed by punching.

【0038】次に、平均粒径が1μmの銅粉末70体積
%、ノボラック型エポキシ樹脂30体積%からなる導体
ペーストを上記絶縁層のビアホールに充填した。さら
に、同じ組成のペーストを用いてビアホールの表裏露出
部にスクリーン印刷法により直径300μmのランドを
印刷し、これを100℃の温度で30分間乾燥半硬化し
た後、150℃の温度で30分間加熱して絶縁層及び導
体ペーストを熱硬化させて絶縁層内にビアホール導体を
具備する配線基板(試料No.14、15)を作製した。
なお、用いた導体ペーストの上記硬化条件での体積収縮
率は8%であった。
Next, a conductive paste composed of 70% by volume of copper powder having an average particle diameter of 1 μm and 30% by volume of novolak type epoxy resin was filled in the via holes of the insulating layer. Furthermore, using a paste of the same composition, a land having a diameter of 300 μm is printed on the front and back exposed portions of the via hole by a screen printing method, and this is dried and cured at a temperature of 100 ° C. for 30 minutes, and then heated at a temperature of 150 ° C. for 30 minutes. Then, the insulating layer and the conductive paste were thermally cured to prepare wiring boards (sample Nos. 14 and 15) having via-hole conductors in the insulating layer.
In addition, the volume shrinkage rate of the used conductor paste under the above curing conditions was 8%.

【0039】得られた配線基板に対して、実施例1と同
様にパルス電流を印加、および/または通電加熱処理を
行い、得られた配線基板に対して導体配線層の比抵抗を
測定した。結果は、表1に示した。
The obtained wiring board was subjected to a pulse current application and / or an electric heating treatment in the same manner as in Example 1, and the specific resistance of the conductor wiring layer was measured for the obtained wiring board. The results are shown in Table 1.

【0040】実施例3 平均粒径が約5μmの略球形の酸化珪素50体積%、イ
ミド樹脂50体積%に対してさらに硬化剤を混合してス
ラリーを調製し、このスラリーを用いてドクターブレー
ド法によってキャリアシート上に塗布し、これを80℃
の温度で30分間乾燥して厚み100μmで大きさ20
0mm角の半硬化状態の絶縁層を形成し、パンチングに
より直径75μmのビアホールを形成した。
Example 3 A slurry was prepared by further mixing a curing agent with 50% by volume of substantially spherical silicon oxide having an average particle size of about 5 μm and 50% by volume of an imide resin, and using this slurry, a doctor blade method was used. On a carrier sheet by using
Dry for 30 minutes at a temperature of 100 μm and a size of 20
A 0 mm square semi-cured insulating layer was formed, and a via hole having a diameter of 75 μm was formed by punching.

【0041】次に、平均粒径が0.7μmの銅粉末75
体積%、イミド樹脂25体積%からなる導体ペーストを
上記絶縁層のビアホールに充填した。さらに、同じ組成
のペーストを用いてビアホールの表裏露出部にスクリー
ン印刷法により直径200μmのランドを印刷し、これ
を150℃の温度で60分間乾燥半硬化した後、300
℃の温度で30分間加熱して絶縁層及び導体ペーストを
熱硬化させて、絶縁層内にビアホール導体を具備する配
線基板(試料No.16、17)を作製した。なお、用い
た導体ペーストの上記硬化条件での体積収縮率は2%で
あった。
Next, copper powder 75 having an average particle size of 0.7 μm
A conductor paste consisting of 25% by volume and 25% by volume of an imide resin was filled in the via hole of the insulating layer. Further, a land having a diameter of 200 μm was printed on the front and back exposed portions of the via holes by a screen printing method using a paste having the same composition, and this was dried and semi-cured at a temperature of 150 ° C. for 60 minutes.
By heating at a temperature of 30 ° C. for 30 minutes to thermally cure the insulating layer and the conductive paste, wiring boards having via-hole conductors in the insulating layer (Sample Nos. 16 and 17) were produced. The volume shrinkage of the used conductor paste under the above curing conditions was 2%.

【0042】得られた配線基板に対して、実施例1と同
様にパルス電流を印加、および/または通電加熱処理を
行い、得られた配線基板に対して導体配線層の比抵抗を
測定した。結果は、表1に示した。
The obtained wiring board was subjected to a pulse current application and / or a heating treatment in the same manner as in Example 1, and the specific resistance of the conductor wiring layer was measured for the obtained wiring board. The results are shown in Table 1.

【0043】比較例 実施例1にて作製した絶縁層のビアホールに、平均粒径
が5μmの銅粉末93体積%、セルロール7体積%から
なる導体ペーストを充填し、さらに実施例1と同様に、
同じ組成のペーストを用いてビアホールの表裏露出部に
スクリーン印刷法により直径300μmのランドを印刷
し、これを70℃の温度で30分間乾燥半硬化した後、
150℃の温度で1時間加熱して絶縁層及び導体ペース
トを熱硬化させて、絶縁層内にビアホール導体を具備す
る配線基板(試料No.18)を作製した。なお、用いた
導体ペーストの上記硬化条件での体積収縮率は0.2%
以下であった。
Comparative Example A via paste of the insulating layer prepared in Example 1 was filled with a conductor paste composed of 93% by volume of copper powder having an average particle diameter of 5 μm and 7% by volume of cellulol.
Using a paste of the same composition, a land having a diameter of 300 μm was printed on the front and back exposed portions of the via holes by a screen printing method, and this was dried and semi-cured at a temperature of 70 ° C. for 30 minutes.
Heating was performed at a temperature of 150 ° C. for 1 hour to thermally cure the insulating layer and the conductive paste, thereby producing a wiring board (sample No. 18) having a via-hole conductor in the insulating layer. The conductor paste used had a volume shrinkage of 0.2% under the above curing conditions.
It was below.

【0044】得られた配線基板に対して、実施例1と同
様にパルス電流を印加、および/または通電加熱処理を
行い、得られた配線基板に対して導体配線層の比抵抗を
測定した。結果は、表1に示した。
The obtained wiring board was subjected to a pulse current application and / or an electric heating treatment in the same manner as in Example 1, and the specific resistance of the conductor wiring layer was measured for the obtained wiring board. The results are shown in Table 1.

【0045】[0045]

【表1】 [Table 1]

【0046】表1の結果によれば、パルス電流印加およ
び通電加熱を一切行わない試料No.1では、導体配線
層の比抵抗は7×10−5Ω−cmであったが、これに
通電加熱処理を施した試料No.2では、5×10-5Ω−
cmまで抵抗は減少した。
According to the results shown in Table 1, the sample no. In 1, the resistivity of the conductive wiring layer was 7 × 10 -5 Ω-cm, Sample No.2 was subjected to energization heat treatment thereto, 5 × 10 -5 Ω-
The resistance decreased to cm.

【0047】これに対して、本発明によりパルス電流を
印加すると、導体配線層の比抵抗は、いずれも4×10
-5Ω−cm以下まで低減され、特に、導体配線層の硬化
時の体積収縮率が1%以上の試料では、いずれも比抵抗
2×10-5Ω−cm以下が達成された。また、電圧10
〜18V、パルス通電時間0.01〜0.2秒、パルス
間隔0.01〜0.2秒では、いずれも9.5×10-6
Ω−cmまで低減することができた。更に、パルス電流
印加に加え、通電加熱処理を行った試料では、いずれも
1×10-5Ω−cm以下が達成された。
On the other hand, when a pulse current is applied according to the present invention, the specific resistance of each of the conductor wiring layers becomes 4 × 10
-5 Ω-cm or less, and in particular, the samples having a volumetric shrinkage of 1% or more during curing of the conductive wiring layer achieved a specific resistance of 2 × 10 -5 Ω-cm or less. Voltage 10
1818 V, pulse energization time 0.01 to 0.2 second, pulse interval 0.01 to 0.2 second, all 9.5 × 10 -6
It could be reduced to Ω-cm. Further, in each of the samples subjected to the heating treatment in addition to the application of the pulse current, 1 × 10 −5 Ω-cm or less was achieved.

【0048】[0048]

【発明の効果】以上詳述した通り、本発明の配線基板に
よれば、導体配線層を低抵抗金属と熱硬化性樹脂により
構成して熱硬化時の硬化収縮によって粉末同士を圧接さ
せるとともに、パルス電流の印加により粉末間の接触部
を放電溶接することができるために、導体配線層の比抵
抗を大幅に低減することができる。これにより、配線層
の微細化と高密度化に十分に対応することのできる配線
基板を作製することができる。
As described in detail above, according to the wiring board of the present invention, the conductor wiring layer is made of a low-resistance metal and a thermosetting resin, and the powders are pressed against each other by curing shrinkage during thermosetting. Since the contact portion between the powders can be discharge-welded by applying a pulse current, the specific resistance of the conductor wiring layer can be significantly reduced. This makes it possible to manufacture a wiring board that can sufficiently cope with miniaturization and high density of the wiring layer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の配線基板の一例を示す断面図である。FIG. 1 is a sectional view showing an example of a wiring board of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁層 2 導体配線層 3 ビアホール導体 DESCRIPTION OF SYMBOLS 1 Insulating layer 2 Conductor wiring layer 3 Via-hole conductor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 立野 周一 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Shuichi Tateno 1-4-4 Yamashita-cho, Kokubu-shi, Kagoshima Inside the Kyocera Research Institute

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】少なくとも有機樹脂を含む絶縁層内に、金
属粉末を含むビアホール導体を配設してなる配線基板で
あって、前記ビアホール導体における金属粉末は、熱硬
化性樹脂により互いに結合されるとともに、前記金属粉
末間の接触部が溶接されてなることを特徴とする配線基
板。
1. A wiring board having a via-hole conductor containing metal powder disposed in an insulating layer containing at least an organic resin, wherein the metal powder in the via-hole conductor is bonded to each other by a thermosetting resin. And a contact portion between the metal powders is welded.
【請求項2】前記金属粉末は、銅、銀、アルミニウム、
金の群から選ばれる少なくとも1種であることを特徴と
する請求項1記載の配線基板。
2. The metal powder comprises copper, silver, aluminum,
2. The wiring board according to claim 1, wherein the wiring board is at least one selected from the group consisting of gold.
【請求項3】前記ビアホール導体の比抵抗が1×10-5
Ω−cm以下であることを特徴とする請求項1または請
求項2記載の配線基板。
3. The via-hole conductor has a specific resistance of 1 × 10 −5.
The wiring board according to claim 1 or 2, wherein the resistance is equal to or less than Ω-cm.
【請求項4】少なくとも有機樹脂を含む絶縁層にビアホ
ールを形成する工程と、該ビアホール内に金属粉末と熱
硬化性樹脂とを含む導体ペーストを充填する工程と、前
記導体ペーストを硬化させ、前記金属粉末が熱硬化性樹
脂によって互いに結合されて成るビアホール導体を形成
する工程と、前記ビアホール導体にパルス電流を印加し
て、前記金属粉末間の接触部を放電溶接する工程と、を
具備することを特徴とする配線基板の製造方法。
4. A step of forming a via hole in an insulating layer containing at least an organic resin, a step of filling a conductive paste containing a metal powder and a thermosetting resin in the via hole, and curing the conductive paste. Forming a via hole conductor formed by bonding metal powders to each other with a thermosetting resin; and applying a pulse current to the via hole conductor to discharge-weld a contact portion between the metal powders. A method for manufacturing a wiring board, comprising:
【請求項5】前記放電溶接する工程後、あるいは同時に
前記ビアホール導体に通電加熱処理を施すことを特徴と
する請求項4記載の配線基板の製造方法。
5. The method according to claim 4, wherein the via-hole conductor is subjected to an electric heating process after or simultaneously with the discharge welding step.
【請求項6】前記パルス電流が印加された後の前記ビア
ホール導体の比抵抗が1×10-5Ω−cm以下であるこ
とを特徴とする請求項5記載の配線基板の製造方法。
6. The method according to claim 5, wherein the specific resistance of the via-hole conductor after application of the pulse current is 1 × 10 −5 Ω-cm or less.
JP33868896A 1996-09-26 1996-12-18 Wiring board and its manufacture Pending JPH10178249A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP33868896A JPH10178249A (en) 1996-12-18 1996-12-18 Wiring board and its manufacture
US08/937,529 US6143116A (en) 1996-09-26 1997-09-25 Process for producing a multi-layer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33868896A JPH10178249A (en) 1996-12-18 1996-12-18 Wiring board and its manufacture

Publications (1)

Publication Number Publication Date
JPH10178249A true JPH10178249A (en) 1998-06-30

Family

ID=18320528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33868896A Pending JPH10178249A (en) 1996-09-26 1996-12-18 Wiring board and its manufacture

Country Status (1)

Country Link
JP (1) JPH10178249A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151844A (en) * 2000-11-09 2002-05-24 Nippon Pillar Packing Co Ltd Multilayer circuit substrate and method of manufacturing the same
JP2008198964A (en) * 2007-01-19 2008-08-28 Sumitomo Electric Ind Ltd Printed wiring board and method for manufacturing the same
JP2009004482A (en) * 2007-06-20 2009-01-08 Olympus Corp Method for manufacturing wiring board
JP2010271576A (en) * 2009-05-22 2010-12-02 Dainippon Printing Co Ltd Method for manufacturing photosensitive resin composition for colored layer, method for manufacturing color filter, and photosensitive resin composition for colored layer
CN103052269A (en) * 2011-10-13 2013-04-17 信越化学工业株式会社 Method for forming conductive circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151844A (en) * 2000-11-09 2002-05-24 Nippon Pillar Packing Co Ltd Multilayer circuit substrate and method of manufacturing the same
JP2008198964A (en) * 2007-01-19 2008-08-28 Sumitomo Electric Ind Ltd Printed wiring board and method for manufacturing the same
US8866027B2 (en) 2007-01-19 2014-10-21 Sumitomo Electric Industries, Ltd. Printed wiring board and method for manufacturing the same
JP2009004482A (en) * 2007-06-20 2009-01-08 Olympus Corp Method for manufacturing wiring board
JP2010271576A (en) * 2009-05-22 2010-12-02 Dainippon Printing Co Ltd Method for manufacturing photosensitive resin composition for colored layer, method for manufacturing color filter, and photosensitive resin composition for colored layer
CN103052269A (en) * 2011-10-13 2013-04-17 信越化学工业株式会社 Method for forming conductive circuit
JP2013089619A (en) * 2011-10-13 2013-05-13 Shin Etsu Chem Co Ltd Method for forming conducting circuit
CN103052269B (en) * 2011-10-13 2016-03-30 信越化学工业株式会社 Form the method for conducting channel

Similar Documents

Publication Publication Date Title
JP3051700B2 (en) Method of manufacturing multilayer wiring board with built-in element
US9420689B2 (en) Method of making a circuitized substrate
US20030006069A1 (en) Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board
JPH11126978A (en) Multilayered wiring board
JP2008294441A (en) Circuit board with conductive paste
JP2004007006A (en) Multilayer wiring board
JPH11340367A (en) Multilayer wiring board and its manufacture
JP3595152B2 (en) Wiring board and method of manufacturing the same
JP3574738B2 (en) Wiring board
JPH10178249A (en) Wiring board and its manufacture
JP3623639B2 (en) Manufacturing method of multilayer wiring board
JP2004234900A (en) Conductive paste using conductive particle, and sheet for connection using the paste
JPH09293968A (en) Method of manufacturing multilayer wiring substrate
JP4683758B2 (en) Wiring board manufacturing method
JP3064237B2 (en) Wiring board and method of manufacturing the same
JP3554171B2 (en) Circuit board manufacturing method
JPH09293952A (en) Manufacture of wiring board
JPH1154865A (en) Multilayered printed wiring board and its manufacture
JPH1154864A (en) Printed circuit board and its manufacture
JPH11186680A (en) Wiring board
JP3550281B2 (en) Wiring board and method of manufacturing the same
JP3112258B2 (en) Circuit board and its manufacturing method
JPH10178247A (en) Wiring board and method for manufacturing the same
JPH11103142A (en) Wiring board and its manufacturing method
JPH10107445A (en) Multi-layered wiring board and manufacture thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040420

Free format text: JAPANESE INTERMEDIATE CODE: A02