JPH10178036A - Board for connecting semiconductor integrated circuit, components therefor and semiconductor device - Google Patents

Board for connecting semiconductor integrated circuit, components therefor and semiconductor device

Info

Publication number
JPH10178036A
JPH10178036A JP9215115A JP21511597A JPH10178036A JP H10178036 A JPH10178036 A JP H10178036A JP 9215115 A JP9215115 A JP 9215115A JP 21511597 A JP21511597 A JP 21511597A JP H10178036 A JPH10178036 A JP H10178036A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
substrate
layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9215115A
Other languages
Japanese (ja)
Inventor
Shoji Kigoshi
将次 木越
Yoshio Ando
芳雄 安藤
Taiji Sawamura
泰司 澤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP9215115A priority Critical patent/JPH10178036A/en
Publication of JPH10178036A publication Critical patent/JPH10178036A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79Apparatus for Tape Automated Bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a board for connecting a semiconductor integrated circuit excellent in workability, adhesion, reliability and durability along with components thereof and a semiconductor device industrially. SOLUTION: The inventive board comprises a wiring board layer including an insulator layer and a conductor pattern, a layer on which the conductor pattern is not formed and an adhesive layer wherein the adhesive component forming the adhesive layer contains, as essential components, at least one kind of thermosetting resin and a resin having a structure shown by a formula (in the formula, X represents any one of ester bond, amide bond, ether bond, keton bond, sulfide bond, urethane bond, urea bond or siloxane bond, R1 represents a 1-20C hydrocarbon group, R2 represents a bond between carbon at the αposition in main chain and X or a 1-3C hydrocarbon group, and R3 represents any one of hydrogen atom or methyl group).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路を
実装し、パッケージ化する際に用いられる半導体集積回
路接続用基板(インターポーザー)およびそれを構成す
る部品ならびに半導体装置に関する。さらに詳しくは、
ボールグリッドアレイ(BGA)、ランドグリッドアレ
イ(LGA)、ピングリッドアレイ(PGA)方式に用
いられる半導体集積回路接続用基板を構成する絶縁体層
および導体パターンからなる配線基板層とたとえば金属
製補強板(スティフナー)等の導体パターンが形成され
ていない層の間を、温度差によりそれぞれの層間に発生
する熱応力を緩和する機能を有する接着剤組成物により
接着し、積層した構造の半導体集積回路接続用基板およ
びそれを構成する部品ならびに半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit connecting substrate (interposer) used for mounting and packaging a semiconductor integrated circuit, components constituting the same, and a semiconductor device. For more information,
A wiring board layer composed of an insulator layer and a conductor pattern constituting a substrate for connecting a semiconductor integrated circuit used in a ball grid array (BGA), a land grid array (LGA), and a pin grid array (PGA) system, for example, a metal reinforcing plate (Stiffener) and other layers on which no conductor pattern is formed are bonded by an adhesive composition having a function of relaxing thermal stress generated between the layers due to a temperature difference, and are connected to a semiconductor integrated circuit having a laminated structure. The present invention relates to a substrate for use, components constituting the same, and a semiconductor device.

【0002】[0002]

【従来の技術】従来、半導体集積回路(IC)パッケー
ジとして、デュアルインラインパッケージ(DIP)、
スモールアウトラインパッケージ(SOP)、クアッド
フラットパッケージ(QFP)等のパッケージ形態が用
いられてきた。しかし、ICの多ピン化とパッケージの
小型化に伴って、最もピン数を多くできるQFPにおい
ても限界に近づいている。これは特にプリント基板に実
装する際に、リードの平面性が保ちにくいことやプリン
ト基板上の半田の印刷精度が得にくいことなどによる。
そこで、近年多ピン化、小型化の手段としてBGA方
式、LGA方式、PGA方式、等が実用化されてきた。
中でもBGA方式はプラスチック材料の利用による低コ
スト化、軽量化、薄型化の可能性が高く、注目されてい
る。
2. Description of the Related Art Conventionally, as a semiconductor integrated circuit (IC) package, a dual in-line package (DIP),
Package forms such as a small outline package (SOP) and a quad flat package (QFP) have been used. However, with the increase in the number of pins of the IC and the miniaturization of the package, the limit of the QFP that can increase the number of pins is approaching its limit. This is due to the difficulty in maintaining the flatness of the leads and the difficulty in obtaining solder printing accuracy on the printed circuit board, particularly when mounting on a printed circuit board.
Therefore, in recent years, BGA method, LGA method, PGA method and the like have been put to practical use as means for increasing the number of pins and reducing the size.
Above all, the BGA method has attracted attention because of its high possibility of cost reduction, weight reduction and thickness reduction by using plastic materials.

【0003】図1にBGA方式の例を示す。BGA方式
は、ICを接続した半導体集積回路接続用基板の外部接
続部としてICのピン数にほぼ対応する半田ボールを格
子上(グリッドアレイ)に有することを特徴としてい
る。プリント基板への接続は、半田ボール面をすでに半
田が印刷してあるプリント基板の導体パターン上に一致
するように乗せて、リフローにより半田を融解して行な
われる。最大の特徴は、半導体集積回路接続用基板の面
を使用できるため、QFP等の周囲の辺しか使用できな
いパッケージと比較して多くの端子を少ないスペースに
配置できることにある。この小型化機能をさらに進めた
ものに、チップスケールパッケージ(CSP)があり、
その類似性からマイクロBGA(μ−BGA)と称する
場合がある。本発明はこれらのBGA構造を有するCS
Pにも適用できる。
FIG. 1 shows an example of the BGA system. The BGA method is characterized in that solder balls almost corresponding to the number of pins of an IC are provided on a grid (grid array) as external connection portions of a semiconductor integrated circuit connection substrate to which the IC is connected. The connection to the printed circuit board is performed by placing the solder ball surface on the conductor pattern of the printed circuit board on which the solder is already printed so as to match the conductor pattern, and melting the solder by reflow. The greatest feature is that since the surface of the substrate for connecting a semiconductor integrated circuit can be used, more terminals can be arranged in a smaller space as compared with a package such as QFP which can use only peripheral sides. A chip scale package (CSP) has further advanced this miniaturization function.
Due to their similarity, they may be referred to as micro BGA (μ-BGA). The present invention relates to a CS having these BGA structures.
Applicable to P.

【0004】一方、BGA方式は以下のような課題があ
る。(a)半田ボール面の平面性を保つ、(b)放熱を
良くする、(c)温度サイクルやリフローの際に半田ボ
ールにかかる熱応力を緩和する、(d)リフロー回数が
多いのでより高い耐リフロー性を要する。これらを改善
する方法として、半導体集積回路接続用基板に補強、放
熱、電磁的シールドを目的とする金属板等の材料を積層
する方法が一般的である。特に、ICを接続するための
絶縁体層および導体パターンからなる配線基板層にTA
Bテープやフレキシブルプリント基板を用いた場合は重
要である。このため、半導体集積回路接続用基板は、図
2に例示するように、ICを接続するための絶縁体層1
1および導体パターン13からなる配線基板層、補強板
(スティフナー)、放熱板(ヒートスプレッダー)、シ
ールド板等の導体パターンが形成されていない層15、
およびこれらを積層するための、接着剤層14をそれぞ
れ少なくとも1層以上有する構成となっている。これら
の半導体集積回路接続用基板は、あらかじめ配線基板層
または導体パターンが形成されていない層のいずれかに
接着剤組成物を半硬化状態で積層あるいは塗布・乾燥し
た中間製品としての部品を作成しておき、ICの接続前
の工程で貼り合わせ、加熱硬化させて成型することによ
り作成されるのが一般的である。
On the other hand, the BGA method has the following problems. (A) maintaining the flatness of the solder ball surface; (b) improving the heat dissipation; (c) mitigating the thermal stress applied to the solder ball during temperature cycling and reflow; (d) higher due to the large number of reflows Requires reflow resistance. As a method of improving these, a method of laminating a material such as a metal plate for reinforcement, heat radiation, and electromagnetic shielding on a substrate for connecting a semiconductor integrated circuit is generally used. In particular, the insulating substrate layer for connecting the IC and the wiring board layer composed of the conductor pattern have a TA
This is important when a B tape or a flexible printed circuit board is used. For this reason, the substrate for connecting a semiconductor integrated circuit includes an insulator layer 1 for connecting an IC as illustrated in FIG.
A layer 15 on which no conductor pattern is formed, such as a wiring board layer composed of the conductor pattern 1 and the conductor pattern 13, a reinforcing plate (stiffener), a heat sink (heat spreader), and a shield plate;
And at least one adhesive layer 14 for laminating them. These semiconductor integrated circuit connection substrates are prepared as intermediate products by laminating or applying and drying an adhesive composition in a semi-cured state on either a wiring substrate layer or a layer on which no conductor pattern is formed. In general, it is generally formed by bonding, heating, curing and molding in a process before connecting the ICs.

【0005】以上の点から接着剤層14に要求される特
性として下記の点が挙げられる。(a)リフロー条件
(230℃以上)においても剥がれない高い接着力,
(b)温度サイクルやリフローの際に、配線基板層と補
強板等の異種材料間にかかる熱応力を緩和するための、
適度な弾性率および線膨張係数特性,(c)貼り合わ
せ、加熱キュアの低温、短時間プロセスが可能な易加工
性,(d)配線上に積層する場合の絶縁性。
[0005] From the above points, the following characteristics are required as the characteristics required of the adhesive layer 14. (A) high adhesive strength that does not peel off even under reflow conditions (230 ° C. or higher),
(B) To reduce thermal stress applied between dissimilar materials such as a wiring board layer and a reinforcing plate during a temperature cycle or reflow,
Moderate elastic modulus and linear expansion coefficient characteristics, (c) easy workability that enables low-temperature, short-time bonding and heating and curing, and (d) insulating properties when laminated on wiring.

【0006】このような観点から、従来は接着剤層とし
て熱可塑樹脂あるいはシリコーンエラストマ(特公平6
−50448号公報)などが提案されている。
[0006] From such a viewpoint, conventionally, a thermoplastic resin or a silicone elastomer (Japanese Patent Publication No.
-50448) and the like.

【0007】[0007]

【発明が解決しようとする課題】しかし、上述の特性の
うち特に接着力に対して熱応力緩和効果および耐リフロ
ー性とのバランスをとることは困難であった。すなわ
ち、従来の接着剤組成物では、接着力を向上させると高
温での弾性率が低下し、リフロー性も低下するので総合
的に必ずしも十分な特性が得られなかった。
However, it has been difficult to balance the thermal stress relaxation effect and the reflow resistance with respect to the adhesive force among the above-mentioned characteristics. That is, in the conventional adhesive composition, when the adhesive strength is improved, the elastic modulus at a high temperature is reduced, and the reflow property is also reduced.

【0008】一般的には接着剤の弾性率を低下させるこ
とにより、破壊エネルギーを増加させて、接着力を向上
させることが可能であるが、このような方法では高温、
高湿下で接着剤が軟化し、耐リフロー性および高温高湿
での接着力が低下するという問題が生ずる。一方、耐リ
フロー性および高温高湿での接着力を向上させるため、
接着剤の架橋度を増加させると、接着剤が脆性破壊しや
すくなるとともに、硬化収縮による内部応力の増加を招
き、接着力が低下するのでかえって好ましくない。さら
に、温度差により生じる熱応力の緩和効果も失われる。
[0008] In general, it is possible to increase the breaking energy by lowering the elastic modulus of the adhesive, thereby improving the adhesive force.
There is a problem that the adhesive softens under high humidity, and the reflow resistance and the adhesive strength at high temperature and high humidity decrease. On the other hand, in order to improve reflow resistance and adhesion at high temperature and high humidity,
Increasing the degree of crosslinking of the adhesive is not preferred because the adhesive is liable to brittle fracture and the internal stress is increased due to curing shrinkage, which lowers the adhesive strength. Furthermore, the effect of relaxing the thermal stress caused by the temperature difference is also lost.

【0009】また、軟化点の高い熱可塑性樹脂を使用す
る方法も考えられるが、半導体集積回路接続用基板を作
成する際に高い接着温度が必要であり、配線基板層が損
傷したり、寸法精度に支障をきたす。
Although a method of using a thermoplastic resin having a high softening point is also conceivable, a high bonding temperature is required when preparing a substrate for connecting a semiconductor integrated circuit, and the wiring substrate layer is damaged, and the dimensional accuracy is reduced. Cause trouble.

【0010】本発明はこのような問題点を解決し、加工
性、接着力、絶縁信頼性および耐久性に優れた新規な半
導体集積回路接続用基板およびそれを構成する部品なら
びに半導体装置を提供することを目的とする。
The present invention solves such problems and provides a novel substrate for connecting a semiconductor integrated circuit which is excellent in processability, adhesive strength, insulation reliability and durability, a component constituting the substrate, and a semiconductor device. The purpose is to:

【0011】[0011]

【課題を解決するための手段】本発明者らは、上記の目
的を達成するために、半導体集積回路接続用基板を構成
する接着剤層の硬化物物性を鋭意検討した結果、式
(1)の構造を含む樹脂と熱硬化性樹脂を巧みに組み合
わせることにより、接着力および熱応力緩和効果に優れ
た、半導体集積回路接続用基板が得られることを見い出
し、本発明に至ったものである。
Means for Solving the Problems In order to achieve the above object, the present inventors have made intensive studies on the cured physical properties of an adhesive layer constituting a substrate for connecting a semiconductor integrated circuit, and as a result, the formula (1) is obtained. It has been found that a substrate for connecting a semiconductor integrated circuit, which is excellent in adhesive force and thermal stress relaxation effect, can be obtained by skillfully combining a resin having the above structure with a thermosetting resin.

【0012】すなわち、本発明は、(A)絶縁体層およ
び導体パターンからなる配線基板層、(B)導体パター
ンが形成されていない層および(C)接着剤層をそれぞ
れ少なくとも1層以上有する半導体集積回路接続用基板
であって、(C)接着剤層を形成する接着剤組成物が必
須成分として式(1)の構造を含む樹脂および熱硬化性
樹脂をそれぞれ少なくとも1種類以上含むことを特徴と
する半導体集積回路接続用基板およびそれを構成する部
品ならびに半導体装置である。
That is, the present invention provides a semiconductor having at least one layer of (A) a wiring board layer composed of an insulator layer and a conductor pattern, (B) a layer having no conductor pattern formed thereon, and (C) an adhesive layer. An integrated circuit connecting substrate, wherein (C) the adhesive composition for forming the adhesive layer contains, as essential components, at least one or more of a resin having the structure of the formula (1) and a thermosetting resin, respectively. And a component constituting the same and a semiconductor device.

【0013】[0013]

【発明の実施の形態】本発明の半導体集積回路接続用基
板とは、シリコンなどの半導体基板上に素子が形成され
た後、切り分けられた半導体集積回路(ベアチップ)を
接続するものであり、(A)絶縁体層および導体パター
ンからなる配線基板層、(B)導体パターンが形成され
ていない層、(C)本発明の接着剤組成物からなる接着
剤層をそれぞれ少なくとも1層以上有するものであれ
ば、形状、材料および製造方法は特に限定されない。し
たがって、最も基本的なものは、A/C/Bの構成であ
るが、A/C/B/C/B等の多層構造もこれに含まれ
る。
BEST MODE FOR CARRYING OUT THE INVENTION The substrate for connecting a semiconductor integrated circuit according to the present invention is for connecting a semiconductor integrated circuit (bare chip) which has been separated after a device is formed on a semiconductor substrate such as silicon. (A) a wiring board layer comprising an insulator layer and a conductor pattern, (B) a layer having no conductor pattern formed thereon, and (C) an adhesive layer comprising the adhesive composition of the present invention, each having at least one or more layers. If so, the shape, material, and manufacturing method are not particularly limited. Therefore, the most basic structure is A / C / B, but this also includes a multilayer structure such as A / C / B / C / B.

【0014】(A)はベアチップの電極パッドとパッケ
ージの外部(プリント基板等)を接続するための導体パ
ターンを有する層であり、絶縁体層の片面または両面に
導体パターンが形成されているものである。ここでいう
絶縁体層は、ポリイミド、ポリエステル、ポリフェニレ
ンスルフィド、ポリエーテルスルホン、ポリエーテルエ
ーテルケトン、アラミド、ポリカーボネート、ポリアリ
レート、等のプラスチックあるいはエポキシ樹脂含浸ガ
ラスクロス等の複合材料からなる、厚さ10〜125μ
mの可撓性を有する絶縁性フィルム、アルミナ、ジルコ
ニア、ソーダガラス、石英ガラス等のセラミック基板が
好適であり、これらから選ばれる複数の層を積層して用
いても良い。また必要に応じて、絶縁体層に、加水分
解、コロナ放電、低温プラズマ、物理的粗面化、易接着
コーティング処理等の表面処理を施すことができる。導
体パターンの形成は、一般にサブトラクティブ法あるい
はアディティブ法のいずれかで行なわれるが、本発明で
はいずれを用いてもよい。サブトラクティブ法では、該
絶縁体層に銅箔等の金属板を絶縁性接着剤(本発明の接
着剤組成物も用いることができる。)により接着する
か、あるいは金属板に該絶縁体層の前駆体を積層し、加
熱処理などにより絶縁体層を形成する方法で作成した材
料を、薬液処理でエッチングすることによりパターン形
成する。ここでいう材料として具体的には、リジッドあ
るいはフレキシブルプリント基板用銅張り材料やTAB
テープ(図3)を例示することができる。特に、少なく
とも1層以上のポリイミドフィルムを絶縁体層とし、銅
箔を導体パターンとするフレキシブルプリント基板用銅
張り材料やTABテープを用い、サブトラクティブ法で
作成される配線基板層は、微細パターンの形成に実績が
あるだけでなく、長尺フィルム状で連続的に生産可能な
ため、経済性に優れるので好ましい。
(A) is a layer having a conductor pattern for connecting an electrode pad of a bare chip to the outside of a package (a printed circuit board or the like). The conductor pattern is formed on one or both sides of an insulator layer. is there. The insulator layer referred to here is made of a plastic such as polyimide, polyester, polyphenylene sulfide, polyether sulfone, polyether ether ketone, aramid, polycarbonate, polyarylate, or a composite material such as an epoxy resin impregnated glass cloth, and has a thickness of 10%. ~ 125μ
An insulating film having a flexibility of m, a ceramic substrate of alumina, zirconia, soda glass, quartz glass, or the like is suitable, and a plurality of layers selected from these may be laminated and used. If necessary, the insulator layer may be subjected to surface treatment such as hydrolysis, corona discharge, low-temperature plasma, physical surface roughening, and easy adhesion coating treatment. The formation of the conductor pattern is generally performed by either the subtractive method or the additive method, but any of them may be used in the present invention. In the subtractive method, a metal plate such as a copper foil is adhered to the insulator layer with an insulating adhesive (the adhesive composition of the present invention can also be used), or the metal plate is provided with the insulator layer. A pattern is formed by stacking precursors and etching a material prepared by a method of forming an insulator layer by heat treatment or the like by a chemical solution treatment. Specific examples of the material here include copper-clad materials for rigid or flexible printed circuit boards and TAB.
An example is a tape (FIG. 3). In particular, at least one layer or more of a polyimide film is used as an insulator layer, and a wiring board layer made by a subtractive method using a copper-clad material for flexible printed circuit boards or a TAB tape using a copper foil as a conductor pattern has a fine pattern. It is preferable because not only has a good track record in forming, but also it can be continuously produced in the form of a long film, so that it is economical.

【0015】一方、アディティブ法では、該絶縁体層に
無電解メッキ、電解メッキ、スパッタリング等により直
接導体パターンを形成する。いずれの場合も、形成され
た導体に腐食防止のため耐食性の高い金属がメッキされ
ていてもよい。このようにして作成された(A)の配線
基板層には必要によりビアホールが形成され、メッキに
より両面に形成された導体パターン間がメッキにより接
続されていてもよい。(B)は実質的に(A)または
(C)とは独立した均一な層であり、半導体集積回路接
続用基板の補強および寸法安定化(一般に補強板あるい
はスティフナーと称される)、外部とICの電磁的なシ
ールド、ICの放熱(一般に放熱板、ヒートスプレッダ
ー、ヒートシンクと称される)、半導体集積回路接続用
基板への難燃性の付与、半導体集積回路接続用基板の形
状的による識別性の付与、等の機能を担持するものであ
る。したがって、形状は層状だけでなく、たとえば放熱
用としてはフィン構造を有する立体的なものでもよい。
また、上記の機能を有するものであれば絶縁体、導電体
のいずれであってもよく、材料も特に制限されず、金属
としては銅、鉄、アルミニウム、金、銀、ニッケル、チ
タン等、無機材料としてはアルミナ、ジルコニア、ソー
ダガラス、石英ガラス、カーボン等、有機材料としては
ポリイミド系、ポリアミド系、ポリエステル系、ビニル
系、フェノール系、エポキシ系等のポリマ材料が例示さ
れる。また、これらの組合わせによる複合材料も使用で
きる。たとえば、ポリイミドフィルム上に薄い金属メッ
キをした形状のもの、ポリマにカーボンを練り込んで導
電性をもたせたもの、金属板に有機絶縁性ポリマをコー
ティングしたもの、等が例示できる。さらに、上記
(A)と同様に種々の表面処理を行なうことは制限され
ない。
On the other hand, in the additive method, a conductor pattern is directly formed on the insulator layer by electroless plating, electrolytic plating, sputtering or the like. In any case, the formed conductor may be plated with a metal having high corrosion resistance to prevent corrosion. Via holes may be formed in the wiring board layer (A) formed as described above, if necessary, and the conductor patterns formed on both sides by plating may be connected by plating. (B) is a uniform layer substantially independent of (A) or (C), which reinforces and dimensionally stabilizes a substrate for connecting a semiconductor integrated circuit (generally referred to as a reinforcing plate or stiffener); Electromagnetic shielding of ICs, heat dissipation of ICs (generally referred to as heat sinks, heat spreaders, heat sinks), imparting flame retardancy to substrates for connecting semiconductor integrated circuits, and discrimination by shape of substrates for connecting semiconductor integrated circuits It has functions such as imparting properties. Therefore, the shape may be not only a layer shape but also a three-dimensional shape having a fin structure for heat dissipation.
In addition, any insulator or conductor may be used as long as it has the above function, and the material is not particularly limited. Examples of metals include copper, iron, aluminum, gold, silver, nickel, and titanium. Examples of the material include alumina, zirconia, soda glass, quartz glass, carbon, and the like, and examples of the organic material include polyimide, polyamide, polyester, vinyl, phenol, and epoxy polymer materials. Further, a composite material obtained by combining these can also be used. For example, those having a shape in which thin metal plating is formed on a polyimide film, those having conductivity by kneading carbon into a polymer, and those having a metal plate coated with an organic insulating polymer can be exemplified. Further, it is not limited that various surface treatments are performed in the same manner as in the above (A).

【0016】(C)は、(A)と(B)の接着に主とし
て用いられる接着剤層である。しかし、(A)または
(B)と他の部材(たとえばICやプリント基板等)と
の接着に用いることは何等制限されない。この接着剤層
は半導体集積回路接続用基板に半硬化状態で積層される
場合が通常であり、積層前あるいは積層後に30〜20
0℃の温度で適当な時間予備硬化反応を行なわせて硬化
度を調節することができる。接着剤層の厚みは、接着
力、熱応力緩和効果、加工性、等の特性との関係で適宜
選択できるが、2〜500μmが好ましく、より好まし
くは20〜200μmである。
(C) is an adhesive layer mainly used for bonding (A) and (B). However, the use of (A) or (B) for bonding to another member (for example, an IC or a printed board) is not limited at all. This adhesive layer is usually laminated in a semi-cured state on the semiconductor integrated circuit connection substrate, and before or after lamination, 30 to 20 times.
The degree of curing can be adjusted by performing a pre-curing reaction at a temperature of 0 ° C. for an appropriate time. The thickness of the adhesive layer can be appropriately selected depending on characteristics such as adhesive strength, thermal stress relaxation effect, workability, and the like, but is preferably 2 to 500 μm, and more preferably 20 to 200 μm.

【0017】該接着剤層を構成する接着剤組成物は、式
(1)の構造を含む樹脂および熱硬化性樹脂をそれぞれ
少なくとも1種類以上含むことを必須とするが、その種
類は特に限定されない。また、他の熱可塑性樹脂を適宜
混合することは何ら制限されない。
The adhesive composition constituting the adhesive layer must contain at least one kind of resin having the structure of the formula (1) and at least one kind of thermosetting resin, but the kind is not particularly limited. . In addition, there is no particular limitation on appropriately mixing other thermoplastic resins.

【0018】式(1)の構造を含む樹脂は接着性、可撓
性、熱応力の緩和、低吸水性による絶縁性の向上等の機
能を有し、熱硬化性樹脂は耐熱性、高温での絶縁性、耐
薬品性、接着剤層の強度等の物性のバランスを実現する
ために必要である。
The resin containing the structure of the formula (1) has functions such as adhesiveness, flexibility, relaxation of thermal stress, and improvement of insulation due to low water absorption. Thermosetting resin has heat resistance and high temperature. It is necessary to realize a balance between physical properties such as insulation, chemical resistance, and strength of the adhesive layer.

【0019】本発明で言う式(1)の構造を含む樹脂と
は、式(1)の構造を有していれば、他の部分の構造は
特に限定されないが、主鎖がビニル基の重合により形成
される重合体であると好ましい。製造方法も限定され
ず、(1)すでに式(1)の構造を有する単量体を重合
する方法、あるいは(1)種々の官能基を有する重合体
の側鎖を化学修飾する方法、等が例示される。たとえ
ば、式(1)のXがエステル結合のものとして、アクリ
ル酸およびメタクリル酸のエステルあるいはカルボン酸
ビニルの重合体、Xがエーテル結合のものとして、ビニ
ルエーテルの重合体あるいビニルアルコール構造をアル
デヒドで架橋した重合体、Xがアミド結合のものとし
て、アクリル酸およびメタクリル酸アミドの重合体、X
がケトン結合のものとして、ビニルケトンの重合体、X
がスルフィド結合のものとして、ビニルチオエーテルの
重合体、Xがウレタン結合のものとして、ビニルアルコ
ール構造にイソシアネート化合物を反応させた重合体、
Xが尿素結合のものとして、側鎖にアミノ基を有するビ
ニルポリマにイソシアネート化合物を反応させた重合
体、Xがシロキサン結合のものとして、ビニルジメチル
シロキサンの重合体、等が例示される。さらに、式
(1)の構造において、R1は炭素数1〜20の炭化水
素基であると好ましく、炭素数3〜9の炭化水素基であ
るとさらに好ましい。R1が炭化水素基でない場合、重
合体が安定に存在しないかまたは耐熱性、耐水性、耐薬
品性、接着性いずれかの点で支障があり好ましくない。
また、炭素数が20を越えると、炭化水素基の影響が強
く、本発明の効果が得られず好ましくない。
The resin having the structure of the formula (1) referred to in the present invention is not particularly limited as long as it has the structure of the formula (1). It is preferable that the polymer is formed by: The production method is also not limited, and examples include (1) a method of polymerizing a monomer having the structure of the formula (1), or (1) a method of chemically modifying a side chain of a polymer having various functional groups. Is exemplified. For example, in the formula (1), when X is an ester bond, an ester of acrylic acid and methacrylic acid or a polymer of vinyl carboxylate, and when X is an ether bond, a vinyl ether polymer or a vinyl alcohol structure is an aldehyde. A crosslinked polymer, wherein X is an amide bond, a polymer of acrylic acid and methacrylamide, X
Is a ketone bond, a vinyl ketone polymer, X
Is a sulfide bond, a polymer of vinyl thioether, X is a urethane bond, a polymer obtained by reacting an isocyanate compound with a vinyl alcohol structure,
Examples of the polymer having X as a urea bond include a polymer obtained by reacting an isocyanate compound with a vinyl polymer having an amino group in a side chain, and the polymer having X as a siloxane bond includes a polymer of vinyldimethylsiloxane. Further, in the structure of the formula (1), R 1 is preferably a hydrocarbon group having 1 to 20 carbon atoms, and more preferably a hydrocarbon group having 3 to 9 carbon atoms. When R 1 is not a hydrocarbon group, the polymer is not present stably or has a problem in any of heat resistance, water resistance, chemical resistance and adhesiveness, which is not preferred.
On the other hand, when the number of carbon atoms exceeds 20, the effect of the hydrocarbon group is so strong that the effects of the present invention cannot be obtained, which is not preferable.

【0020】R2は通常は主鎖のα位の炭素とXの結合
そのもの(すなわち「なし」と称する)であるが、Xお
よびR1の種類および合成方法によっては、安定に得ら
れない場合があり、炭素数1〜3の範囲の炭化水素鎖で
あってもよい。しかし、炭素数が4以上であると、側鎖
のXおよびR1 による本発明の効果が得られないので好
ましくない。
R 2 is usually the bond itself between carbon at the α-position of the main chain and X (that is, referred to as “none”). However, depending on the type of X and R 1 and the synthesis method, R 2 is not stable. And a hydrocarbon chain having 1 to 3 carbon atoms may be used. However, when the number of carbon atoms is 4 or more, it is not preferable because the effects of the present invention due to X and R 1 in the side chain cannot be obtained.

【0021】R3 は水素原子またはメチル基である。エ
チル基以上の炭化水素およびヘテロ原子の場合、反応性
の低下をまねいたり、側鎖のXおよびR1 による本発明
の効果が得られないので好ましくない。
R 3 is a hydrogen atom or a methyl group. In the case of a hydrocarbon or a hetero atom having an ethyl group or more, it is not preferable because the reactivity is reduced or the effect of the present invention due to X and R 1 in the side chain cannot be obtained.

【0022】これらの樹脂は後述の熱硬化性樹脂との反
応が可能な官能基を有していてもよい。具体的には、ア
ミノ基、カルボキシル基、エポキシ基、水酸基、メチロ
ール基、イソシアネート基、ビニル基、シラノール基等
である。これらの官能基により熱硬化性樹脂との結合が
強固になり、耐熱性が向上するので好ましい。
These resins may have a functional group capable of reacting with a thermosetting resin described below. Specific examples include an amino group, a carboxyl group, an epoxy group, a hydroxyl group, a methylol group, an isocyanate group, a vinyl group, and a silanol group. These functional groups are preferable because the bond with the thermosetting resin is strengthened and the heat resistance is improved.

【0023】また、これらの樹脂が溶剤に可溶であれ
ば、接着剤組成物をコーティングにより均一組成、均一
厚みの接着剤層とできるので好適である。この場合、溶
解度は、25℃において好ましくは5重量%以上、さら
に好ましくは10重量%以上である。5重量%以下では
実質的に適当な厚みの接着剤層を得るのが困難であり、
好ましくない。溶剤は特に限定されないが、コーティン
グでの溶剤の乾燥を考慮して、沸点が60〜250℃の
有機溶剤が好ましい。
It is preferable that these resins are soluble in a solvent, since the adhesive composition can be formed into an adhesive layer having a uniform composition and a uniform thickness by coating. In this case, the solubility at 25 ° C. is preferably 5% by weight or more, more preferably 10% by weight or more. If it is less than 5% by weight, it is difficult to obtain an adhesive layer having a substantially appropriate thickness,
Not preferred. Although the solvent is not particularly limited, an organic solvent having a boiling point of 60 to 250 ° C is preferable in consideration of drying of the solvent in coating.

【0024】上記に例示した樹脂の中でも、C1 〜C20
の炭化水素基を有するアクリル酸エステルを主成分とす
る樹脂は、可撓性、接着性、耐熱性に優れるので好まし
く、特にブチルアクリレートを必須成分とすることでさ
らに好ましい特性バランスを実現できる。また、C1
20の炭化水素基を有するビニルエーテルを主成分とす
る樹脂は、同様に可撓性、接着性、耐熱性に優れるので
好ましい。炭化水素基の数も同様に、C4を必須成分と
することでさらに好ましい特性バランスを実現でき、特
にビニルブチラール構造が一層好適である。
Among the resins exemplified above, C 1 -C 20
A resin containing an acrylic acid ester having a hydrocarbon group as a main component is preferable since it has excellent flexibility, adhesiveness and heat resistance. Particularly, by using butyl acrylate as an essential component, a more preferable characteristic balance can be realized. Also, C 1-
Resin composed mainly of a vinyl ether having a hydrocarbon group to C 20 are likewise flexible, adhesive, it is excellent in heat resistance preferred. Similarly, by using C 4 as an essential component, the number of hydrocarbon groups can achieve a more preferable characteristic balance, and a vinyl butyral structure is more preferable.

【0025】ポリブチルアクリレートを主成分とする樹
脂として、たとえば、PAR−1H(日本合成ゴム
(株)製)のようなアクリロニトリルおよびアクリル酸
を共重合した架橋可能なアクリルゴムが例示できる。ア
クリロニトリルのような成分を共重合することにより、
金属あるいはプラスチックフィルムとの接着性、耐薬品
性が向上するので好ましい。また、アクリル酸を架橋点
とすることにより耐熱性の改善がはかれる。ポリビニル
ブチラールとしては、”デンカブチラール”4000−
2(電気化学工業(株)製)等、が例示できる。
Examples of the resin containing polybutyl acrylate as a main component include a crosslinkable acrylic rubber obtained by copolymerizing acrylonitrile and acrylic acid, such as PAR-1H (manufactured by Nippon Synthetic Rubber Co., Ltd.). By copolymerizing components such as acrylonitrile,
This is preferable because the adhesion to metal or plastic films and the chemical resistance are improved. The heat resistance can be improved by using acrylic acid as a crosslinking point. As polyvinyl butyral, "Denka butyral" 4000-
2 (manufactured by Denki Kagaku Kogyo KK) and the like.

【0026】熱硬化性樹脂としては、エポキシ樹脂、フ
ェノール樹脂、メラミン樹脂、キシレン樹脂、フラン樹
脂、シアン酸エステル樹脂、等公知のものが例示され
る。特に、エポキシ樹脂およびフェノール樹脂は絶縁性
に優れるので好適である。
Examples of the thermosetting resin include known resins such as epoxy resin, phenol resin, melamine resin, xylene resin, furan resin and cyanate ester resin. Particularly, epoxy resin and phenol resin are preferable because of their excellent insulating properties.

【0027】エポキシ樹脂は1分子内に2個以上のエポ
キシ基を有するものであれば特に制限されないが、ビス
フェノールF、ビスフェノールA、ビスフェノールS、
レゾルシノール、ジヒドロキシナフタレン、ジシクロペ
ンタジエンジフェノール等のジグリシジルエーテル、エ
ポキシ化フェノールノボラック、エポキシ化クレゾール
ノボラック、エポキシ化トリスフェニロールメタン、エ
ポキシ化テトラフェニロールエタン、エポキシ化メタキ
シレンジアミン、シクロヘキサンエポキサイド等の脂環
式エポキシ、等が挙げられる。さらに、難燃性付与のた
めに、ハロゲン化エポキシ樹脂、特に臭素化エポキシ樹
脂を用いることが有効である。この際、臭素化エポキシ
樹脂のみでは難燃性の付与はできるものの接着剤の耐熱
性の低下が大きくなるため非臭素化エポキシ樹脂との混
合系とすることがさらに有効である。臭素化エポキシ樹
脂の例としては、テトラブロモビスフェノールAとビス
フェノールAの共重合型エポキシ樹脂、あるいは”BR
EN”−S(日本化薬(株)製)等の臭素化フェノール
ノボラック型エポキシ樹脂が挙げられる。これらの臭素
化エポキシ樹脂は臭素含有量およびエポキシ当量を考慮
して2種類以上混合して用いても良い。
The epoxy resin is not particularly limited as long as it has two or more epoxy groups in one molecule, but is not limited to bisphenol F, bisphenol A, bisphenol S,
Diglycidyl ethers such as resorcinol, dihydroxynaphthalene, dicyclopentadiene diphenol, epoxidized phenol novolak, epoxidized cresol novolak, epoxidized trisphenylolmethane, epoxidized tetraphenylolethane, epoxidized metaxylenediamine, cyclohexane epoxide, etc. Alicyclic epoxy, and the like. Further, it is effective to use a halogenated epoxy resin, particularly a brominated epoxy resin, for imparting flame retardancy. At this time, although the use of only the brominated epoxy resin can impart flame retardancy, the heat resistance of the adhesive is greatly reduced, so that it is more effective to use a mixed system with a non-brominated epoxy resin. Examples of the brominated epoxy resin include a copolymerized epoxy resin of tetrabromobisphenol A and bisphenol A, or "BR
EN "-S (manufactured by Nippon Kayaku Co., Ltd.) and the like. These brominated epoxy resins are used in combination of two or more kinds in consideration of bromine content and epoxy equivalent. May be.

【0028】フェノール樹脂としては、ノボラック型フ
ェノール樹脂、レゾール型フェノール樹脂等の公知のフ
ェノール樹脂がいずれも使用できる。たとえば、フェノ
ール、クレゾール、p−t−ブチルフェノール、ノニル
フェノール、p−フェニルフェノール等のアルキル置換
フェノール、テルペン、ジシクロペンタジエン等の環状
アルキル変性フェノール、ニトロ基、ハロゲン基、シア
ノ基、アミノ基等のヘテロ原子を含む官能基を有するも
の、ナフタレン、アントラセン等の骨格を有するもの、
ビスフェノールF、ビスフェノールA、ビスフェノール
S、レゾルシノール、ピロガロール等の多官能性フェノ
ールからなる樹脂が挙げられる。
As the phenol resin, any known phenol resin such as a novolak type phenol resin and a resol type phenol resin can be used. For example, alkyl-substituted phenols such as phenol, cresol, pt-butylphenol, nonylphenol, and p-phenylphenol; cyclic alkyl-modified phenols such as terpene and dicyclopentadiene; and heterocycles such as nitro, halogen, cyano, and amino groups. Those having a functional group containing atoms, naphthalene, those having a skeleton such as anthracene,
Examples of resins include polyfunctional phenols such as bisphenol F, bisphenol A, bisphenol S, resorcinol, and pyrogallol.

【0029】熱硬化性樹脂の添加量は熱硬化性樹脂以外
の樹脂成分100重量部に対して5〜400重量部、好
ましくは50〜200重量部である。熱硬化性樹脂の添
加量が5重量部未満であると、高温での弾性率低下が著
しく、半導体装置を実装した機器の使用中に半導体集積
回路接続用基板の変形が生じるとともに加工工程におい
て取り扱いの作業性に欠けるので好ましくない。熱硬化
性樹脂の添加量が400重量部を越えると弾性率が高
く、線膨張係数が小さくなり熱応力の緩和効果が小さい
ので好ましくない。
The addition amount of the thermosetting resin is 5 to 400 parts by weight, preferably 50 to 200 parts by weight, per 100 parts by weight of the resin components other than the thermosetting resin. When the addition amount of the thermosetting resin is less than 5 parts by weight, the elastic modulus at a high temperature is remarkably reduced, and the semiconductor integrated circuit connection substrate is deformed during use of the device on which the semiconductor device is mounted, and is handled in a processing step. This is not preferable because of lack of workability. If the addition amount of the thermosetting resin exceeds 400 parts by weight, the modulus of elasticity is high, the coefficient of linear expansion is small, and the effect of relaxing thermal stress is small.

【0030】該接着剤層を構成する接着剤組成物にエポ
キシ樹脂およびフェノール樹脂の硬化剤および硬化促進
剤を添加することは何等制限されない。たとえば、3,
3´5,5´−テトラメチル−4,4´−ジアミノジフ
ェニルメタン、3,3´5,5´−テトラエチル−4,
4´−ジアミノジフェニルメタン、3,3´−ジメチル
−5,5´−ジエチル−4,4´−ジアミノジフェニル
メタン、3,3´−ジクロロ−4,4´−ジアミノジフ
ェニルメタン、2,2´3,3´−テトラクロロ−4,
4´−ジアミノジフェニルメタン、4,4´−ジアミノ
ジフェニルスルフィド、3,3´−ジアミノベンゾフェ
ノン、3,3´−ジアミノジフェニルスルホン、4,4
´−ジアミノジフェニルスルホン、3,4´−ジアミノ
ジフェニルスルホン、4,4´−ジアミノベンゾフェノ
ン、3,4,4´−トリアミノジフェニルスルホン等の
芳香族ポリアミン、三フッ化ホウ素トリエチルアミン錯
体等の三フッ化ホウ素のアミン錯体、2−アルキル−4
−メチルイミダゾール、2−フェニル−4−アルキルイ
ミダゾール等のイミダゾール誘導体、無水フタル酸、無
水トリメリット酸等の有機酸、ジシアンジアミド、トリ
フェニルフォスフィン等公知のものが使用できる。これ
らを単独または2種以上混合して用いても良い。添加量
は該接着剤層を構成する接着剤組成物100重量部に対
して0.1〜50重量部であると好ましい。
The addition of a curing agent and a curing accelerator for epoxy resin and phenolic resin to the adhesive composition constituting the adhesive layer is not limited at all. For example, 3,
3'5,5'-tetramethyl-4,4'-diaminodiphenylmethane, 3,3'5,5'-tetraethyl-4,
4'-diaminodiphenylmethane, 3,3'-dimethyl-5,5'-diethyl-4,4'-diaminodiphenylmethane, 3,3'-dichloro-4,4'-diaminodiphenylmethane, 2,2'3,3 '-Tetrachloro-4,
4'-diaminodiphenylmethane, 4,4'-diaminodiphenyl sulfide, 3,3'-diaminobenzophenone, 3,3'-diaminodiphenyl sulfone, 4,4
Aromatic polyamines such as' -diaminodiphenylsulfone, 3,4'-diaminodiphenylsulfone, 4,4'-diaminobenzophenone, and 3,4,4'-triaminodiphenylsulfone; and trifluorinated compounds such as boron trifluoride triethylamine complex. Amine complex of boron halide, 2-alkyl-4
Known compounds such as imidazole derivatives such as -methylimidazole and 2-phenyl-4-alkylimidazole, organic acids such as phthalic anhydride and trimellitic anhydride, dicyandiamide and triphenylphosphine can be used. These may be used alone or in combination of two or more. The addition amount is preferably 0.1 to 50 parts by weight based on 100 parts by weight of the adhesive composition constituting the adhesive layer.

【0031】以上の成分以外に、接着剤の特性を損なわ
ない範囲で酸化防止剤、イオン捕捉剤などの有機、無機
成分を添加することは何ら制限されるものではない。微
粒子状の無機成分としては水酸化アルミニウム、水酸化
マグネシウム、カルシウム・アルミネート水和物等の金
属水酸化物、シリカ、アルミナ、酸化ジルコニウム、酸
化亜鉛、三酸化アンチモン、五酸化アンチモン、酸化マ
グネシウム、酸化チタン、酸化鉄、酸化コバルト、酸化
クロム、タルク等の金属酸化物、炭酸カルシウム等の無
機塩、アルミニウム、金、銀、ニッケル、鉄、等の金属
微粒子、あるいはカーボンブラック、ガラスが挙げら
れ、有機成分としてはスチレン、NBRゴム、アクリル
ゴム、ポリアミド、ポリイミド、シリコーン等の架橋ポ
リマが例示される。これらを単独または2種以上混合し
て用いても良い。微粒子状の成分の平均粒子径は分散安
定性を考慮すると、0.2〜5μが好ましい。また、配
合量は該接着剤層を構成する接着剤組成物全体の2〜5
0重量部が適当である。
In addition to the above components, addition of organic or inorganic components such as an antioxidant and an ion scavenger is not limited as long as the properties of the adhesive are not impaired. Examples of fine inorganic components include aluminum hydroxide, magnesium hydroxide, metal hydroxides such as calcium aluminate hydrate, silica, alumina, zirconium oxide, zinc oxide, antimony trioxide, antimony pentoxide, and magnesium oxide. Titanium oxide, iron oxide, cobalt oxide, chromium oxide, metal oxides such as talc, inorganic salts such as calcium carbonate, aluminum, gold, silver, nickel, iron, metal fine particles such as, or carbon black, glass, Examples of the organic component include crosslinked polymers such as styrene, NBR rubber, acrylic rubber, polyamide, polyimide, and silicone. These may be used alone or in combination of two or more. The average particle diameter of the fine particle component is preferably 0.2 to 5 μ in consideration of dispersion stability. The compounding amount is from 2 to 5 of the entire adhesive composition constituting the adhesive layer.
0 parts by weight is suitable.

【0032】本発明の半導体集積回路接続用基板の部品
(以下部品と称する)とは、半導体集積回路接続用基板
および半導体装置を作成するために用いられる、中間加
工段階の材料である。該部品は、(A)絶縁体層および
導体パターンからなる配線基板層および(C’)保護層
を有する接着剤層をそれぞれ少なくとも1層以上有する
構成、あるいは(B)導体パターンが形成されていない
層および(C’)保護層を有する接着剤層をそれぞれ少
なくとも1層以上有する構成であり、(C’)接着剤層
を構成する接着剤組成物が必須成分として、式(1)の
構造を含む樹脂および熱硬化性樹脂をそれぞれ少なくと
も1種類以上含むことが必須であるが、その他の構成お
よび構造は特に限定されない。たとえば、(A)絶縁体
層および導体パターンからなる配線基板層としてフレキ
シブルプリント基板あるいはTABテープを用い、その
片面あるいは両面に(C’)シリコーン離型処理したポ
リエステル保護フィルム層を有する未硬化または半硬化
状態接着剤層を積層した接着剤付き配線基板や(B)導
体パターンが形成されていない層として銅、ステンレ
ス、42アロイ、等の金属板を用い、その片面あるいは
両面に上記と同様の保護フィルムを有する未硬化または
半硬化状態接着剤層を積層した接着剤付き金属板(接着
剤付きスティフナー)が本発明の部品に該当する。ま
た、(A)絶縁体層および導体パターンからなる配線基
板層および(B)導体パターンが形成されていない層を
それぞれ1層以上有する場合でも、その最外層に保護フ
ィルム層を有する未硬化または半硬化状態接着剤層を積
層した、いわゆる接着剤付き半導体集積回路接続用基板
も本発明の部品に包含される。
The components (hereinafter, referred to as components) of the substrate for connecting a semiconductor integrated circuit of the present invention are materials in an intermediate processing stage used for producing the substrate for connecting a semiconductor integrated circuit and a semiconductor device. The component has (A) at least one wiring board layer composed of an insulator layer and a conductor pattern and (C ′) at least one adhesive layer having a protective layer, or (B) no conductor pattern is formed. And at least one adhesive layer having a protective layer (C ′), wherein the adhesive composition constituting the adhesive layer (C ′) has an adhesive composition as an essential component, and has a structure represented by the formula (1). It is essential that at least one kind of resin and at least one kind of thermosetting resin are included, respectively, but other configurations and structures are not particularly limited. For example, (A) a flexible printed circuit board or a TAB tape is used as a wiring board layer composed of an insulator layer and a conductor pattern, and an uncured or semi-cured (C ′) silicone release-treated polyester protective film layer on one or both sides thereof. A wiring board with an adhesive laminated with a cured state adhesive layer or a metal plate such as copper, stainless steel, 42 alloy, etc. as a layer on which no conductor pattern is formed (B), and the same protection as described above on one or both surfaces thereof A metal plate with an adhesive (a stiffener with an adhesive) in which an uncured or semi-cured adhesive layer having a film is laminated corresponds to the component of the present invention. Further, even when (A) a wiring board layer comprising an insulator layer and a conductor pattern and (B) one or more layers each having no conductor pattern formed thereon, each of the uncured or semi-cured layers having a protective film layer as the outermost layer. The so-called substrate for connecting a semiconductor integrated circuit with an adhesive in which a cured state adhesive layer is laminated is also included in the component of the present invention.

【0033】ここでいう保護フィルム層とは、接着剤層
を接着する前にその機能および形態を損なうことなく剥
離できれば特に限定されないが、たとえばポリエステ
ル、ポリオレフィン、ポリフェニレンスルフィド、ポリ
塩化ビニル、ポリテトラフルオロエチレン、ポリフッ化
ビニリデン、ポリフッ化ビニル、ポリビニルブチラー
ル、ポリ酢酸ビニル、ポリビニルアルコール、ポリカー
ボネート、ポリアミド、ポリイミド、ポリメチルメタク
リレート、等のプラスチックフィルム、これらにシリコ
ーンあるいはフッ素化合物等の離型剤のコーティング処
理を施したフィルムおよびこれらのフィルムをラミネー
トした紙、離型性のある樹脂を含浸あるいはコーティン
グした紙等が挙げられる。
The protective film layer is not particularly limited as long as it can be peeled off before the adhesive layer is adhered without impairing its function and form. Examples thereof include polyester, polyolefin, polyphenylene sulfide, polyvinyl chloride, and polytetrafluoroethylene. Plastic film of ethylene, polyvinylidene fluoride, polyvinyl fluoride, polyvinyl butyral, polyvinyl acetate, polyvinyl alcohol, polycarbonate, polyamide, polyimide, polymethyl methacrylate, etc., and coating treatment of these with release agent such as silicone or fluorine compound. Applied films, paper laminated with these films, paper impregnated or coated with a resin having releasability, and the like.

【0034】保護フィルム層の剥離力は、好ましくは1
〜200N m-1 、さらに好ましくは3〜100N m
-1 である。1N m-1 より低い場合、保護フィルム
層が脱落しやすく、200N m-1 を越えると保護層
が剥離しづらく、いずれも作業性が低下するので好まし
くない。
The peel strength of the protective film layer is preferably 1
200200 N m −1 , more preferably 3 to 100 N m
It is -1 . When it is lower than 1 N m -1 , the protective film layer is apt to fall off, and when it exceeds 200 N m -1 , the protective layer is difficult to peel off, which is not preferable because the workability is lowered.

【0035】本発明でいう半導体装置とは本発明の半導
体集積回路接続用基板を用いたものをいい、例えばBG
Aタイプ、LGAタイプ、PGAタイプパッケージであ
れば特に形状や構造は限定されない。半導体集積回路接
続用基板とICとの接続方法は、TAB方式のギャング
ボンディングおよびシングルポイントボンディング、リ
ードフレームに用いられるワイヤーボンディング、フリ
ップチップ実装での樹脂封止、異方導電性フィルム(接
着剤)接続等のいずれでもよい。また、CSPと称され
るパッケージも本発明の半導体装置に含まれる。
The semiconductor device according to the present invention is a device using the substrate for connecting a semiconductor integrated circuit according to the present invention.
The shape and structure are not particularly limited as long as they are A type, LGA type, and PGA type packages. The connection method between the semiconductor integrated circuit connection substrate and the IC includes gang bonding and single point bonding of TAB method, wire bonding used for a lead frame, resin sealing by flip chip mounting, anisotropic conductive film (adhesive). Any of connection and the like may be used. Further, a package called a CSP is also included in the semiconductor device of the present invention.

【0036】次に本発明の半導体集積回路接続用基板お
よびそれを構成する部品ならびに半導体装置の製造方法
の例について説明する。
Next, an example of a method for manufacturing a semiconductor integrated circuit connecting substrate, components constituting the same, and a semiconductor device according to the present invention will be described.

【0037】(1)絶縁体層および導体パターンからな
る配線基板層(A)の作成:ポリイミドフィルム上に、
接着剤層および保護フィルム層を積層した3層構造のT
AB用テープを下記の(a)〜(d)の工程により加工
する。(a)スプロケットおよびデバイス孔の穿孔、
(b)銅箔との熱ラミネート、(c)パターン形成(レ
ジスト塗布、エッチング、レジスト除去)、(d)スズ
または金−メッキ処理。図3に得られたTABテープ
(パターンテープ)の形状の例を示す。
(1) Preparation of a wiring board layer (A) composed of an insulator layer and a conductor pattern:
T with a three-layer structure in which an adhesive layer and a protective film layer are laminated
The AB tape is processed by the following steps (a) to (d). (A) perforation of sprocket and device holes,
(B) thermal lamination with copper foil, (c) pattern formation (resist coating, etching, resist removal), (d) tin or gold-plating treatment. FIG. 3 shows an example of the shape of the obtained TAB tape (pattern tape).

【0038】(2)導体パターンが形成されていない層
(B)の作成:厚さ0.05〜0.5mmの銅板あるい
はステンレス(SUS304)板をアセトンにより脱脂
する。
(2) Preparation of layer (B) on which no conductor pattern is formed: A copper plate or a stainless (SUS304) plate having a thickness of 0.05 to 0.5 mm is degreased with acetone.

【0039】(3)接着剤層(C)の作成:下記の
(a)〜(b)工程により作成する。(a)接着剤組成
物を溶剤に溶解した塗料を、離型性を有するポリエステ
ルフィルム上に塗布、乾燥する。接着剤層の膜厚は10
〜100μmとなるように塗布することが好ましい。乾
燥条件は、100〜200℃、1〜5分である。溶剤は
特に限定されないが、トルエン、キシレン、クロルベン
ゼン等の芳香族系、メチルエチルケトン、メチルイソブ
チルケトン等のケトン系、ジメチルホルムアミド、ジメ
チルアセトアミド、Nメチルピロリドン等の非プロトン
系極性溶剤単独あるいは混合物が好適である。(b)
(a)のフィルムに上記よりさらに剥離強度の弱い離型
性を有するポリエステルあるいはポリオレフィン系の保
護フィルム層をラミネートして接着剤シートを得る。さ
らに接着剤厚みを増す場合は、該接着剤シートを複数回
積層すればよい。ラミネート後に、たとえば40〜70
℃で20〜200時間程度熱処理して硬化度を調節して
もよい。
(3) Preparation of adhesive layer (C): Prepared by the following steps (a) and (b). (A) A coating obtained by dissolving the adhesive composition in a solvent is applied on a polyester film having releasability and dried. The thickness of the adhesive layer is 10
It is preferable to apply so that the thickness is 100 μm. Drying conditions are 100 to 200 ° C. for 1 to 5 minutes. The solvent is not particularly limited, but aromatic solvents such as toluene, xylene and chlorobenzene, ketones such as methyl ethyl ketone and methyl isobutyl ketone, and aprotic polar solvents such as dimethylformamide, dimethylacetamide and N-methylpyrrolidone alone or a mixture thereof are preferred. It is. (B)
An adhesive sheet is obtained by laminating a polyester or polyolefin-based protective film layer having a releasability with a lower peel strength than that described above on the film of (a). When the thickness of the adhesive is further increased, the adhesive sheet may be laminated plural times. After lamination, for example, 40-70
The degree of curing may be adjusted by heat treatment at about 200 to about 200 hours.

【0040】(4)半導体集積回路接続用基板の部品
(接着剤付き配線基板)の作成:上記(1)の配線基板
層に、上記(3)で作成した接着剤シートの片側の保護
フィルム層を剥がした後にラミネートする。ラミネート
面は導体パターンがある面、またはない面のいずれでも
よい。ラミネート温度20〜200℃、圧力0.1〜3
MPaが好適である。最後に半導体装置の形状によっ
て、適宜打ち抜き、切断加工が施される。図4に本発明
の部品の例を示す。
(4) Preparation of a component (wiring board with adhesive) of a substrate for connecting a semiconductor integrated circuit: a protective film layer on one side of the adhesive sheet prepared in (3) above, on the wiring board layer of (1). After peeling off, laminate. The laminate surface may be either a surface with or without a conductor pattern. Laminating temperature 20 ~ 200 ℃, pressure 0.1 ~ 3
MPa is preferred. Finally, punching and cutting are performed as appropriate depending on the shape of the semiconductor device. FIG. 4 shows an example of the component of the present invention.

【0041】(5)半導体集積回路接続用基板の部品
(接着剤付きスティフナー)の作成:上記(2)金属板
に、上記(3)で作成した接着剤シートの片側の保護フ
ィルム層を剥がした後にラミネートする。ラミネート温
度20〜200℃、圧力0.1〜3MPaが好適であ
る。また、(B)に上記(3)の塗料を直接塗布して乾
燥させ、保護フィルムをラミネートしてもよい。最後に
半導体装置の形状によって、適宜打ち抜き、切断加工が
施される。図5に本発明の部品の例を示す。
(5) Preparation of a component (stiffener with adhesive) of a substrate for connecting a semiconductor integrated circuit: The protective film layer on one side of the adhesive sheet prepared in (3) was peeled off from the metal plate (2). Laminated later. A lamination temperature of 20 to 200 ° C. and a pressure of 0.1 to 3 MPa are preferred. Alternatively, the coating of (3) may be directly applied to (B) and dried, and a protective film may be laminated. Finally, punching and cutting are performed as appropriate depending on the shape of the semiconductor device. FIG. 5 shows an example of the component of the present invention.

【0042】(6)半導体集積回路接続用基板の作成: (a)接着剤付き配線基板を用いる方法 (4)の部品(接着剤付き配線基板)から接着剤層の保
護フィルム層を剥がし、適当な形状に打ち 抜いた金
属板に貼り合わせる。金属板は、たとえば外形が角型で
中央に配線基板のデバイス孔に合わせて、やはり角型の
穴がある形状に打ち抜いたものが例示できる。貼り合わ
せ条件は温度20〜200℃、圧力0.1〜3MPaが
好適である。最後に、熱風オーブン内で該接着剤の加熱
硬化のため80〜200℃で15〜180分程度のポス
トキュアを行なう。
(6) Preparation of a substrate for connecting a semiconductor integrated circuit: (a) Method using a wiring board with an adhesive The protective film layer of the adhesive layer is peeled off from the component (wiring board with an adhesive) of (4), and Glue it to a metal plate punched in a different shape. As the metal plate, for example, a metal plate having a square shape and punched into a shape having a square hole in accordance with the device hole of the wiring board in the center can be exemplified. The bonding conditions are preferably a temperature of 20 to 200 ° C. and a pressure of 0.1 to 3 MPa. Finally, post-curing is performed in a hot-air oven at 80 to 200 ° C. for about 15 to 180 minutes for heat curing of the adhesive.

【0043】(b)接着剤付きスティフナーを用いる方
法 (5)の部品(接着剤付きスティフナー)を、金型で打
ち抜き、たとえば角型で中央にやはり角型の穴がある形
状の接着剤付きスティフナーとする。該接着剤付きステ
ィフナーから保護フィルム層を剥がし、上記(1)の配
線基板層の導体パターン面または裏面のポリイミドフィ
ルム面に、該接着剤付きスティフナーの中央の穴を、配
線基板のデバイス孔に一致させ貼り合わせる。貼り合わ
せ条件は温度20〜200℃、圧力0.1〜3MPaが
好適である。最後に、熱風オーブン内で該接着剤の加熱
硬化のため80〜200℃で15〜180分程度のポス
トキュアを行なう。
(B) Method of using a stiffener with an adhesive The part (5) (stiffener with an adhesive) is punched out with a metal mold, and for example, a stiffener with an adhesive having a square shape and also having a square hole in the center. And The protective film layer is peeled off from the stiffener with the adhesive, and the center hole of the stiffener with the adhesive is aligned with the device hole of the wiring board on the conductor pattern surface of the wiring substrate layer or the polyimide film surface on the back surface of (1). And stick them together. The bonding conditions are preferably a temperature of 20 to 200 ° C. and a pressure of 0.1 to 3 MPa. Finally, post-curing is performed in a hot-air oven at 80 to 200 ° C. for about 15 to 180 minutes for heat curing of the adhesive.

【0044】以上述べた半導体集積回路接続用基板の例
を図2に示す。
FIG. 2 shows an example of the substrate for connecting a semiconductor integrated circuit described above.

【0045】(7)半導体装置の作成:(6)の半導体
集積回路接続用基板のインナーリード部を、ICの金バ
ンプに熱圧着(インナーリードボンディング)し、IC
を搭載する。次いで、封止樹脂による樹脂封止工程を経
て半導体装置を作成する。得られた半導体装置を、他の
部品を搭載したプリント回路基板等と半田ボールを介し
て接続し、電子機器への実装をする。また、あらかじめ
ICを上記(1)の配線基板に接続し、樹脂封止を行っ
た、いわゆるTCP型半導体装置を用いることもでき
る。図1に本発明の半導体装置の一態様の断面図を示
す。
(7) Fabrication of a semiconductor device: The inner lead portion of the substrate for connecting a semiconductor integrated circuit in (6) is thermocompression-bonded (inner lead bonding) to a gold bump of the IC, and
With. Next, a semiconductor device is manufactured through a resin sealing step using a sealing resin. The obtained semiconductor device is connected to a printed circuit board or the like on which other components are mounted via solder balls, and mounted on an electronic device. Further, a so-called TCP type semiconductor device in which an IC is connected to the wiring board in the above (1) in advance and sealed with a resin can be used. FIG. 1 is a cross-sectional view of one embodiment of a semiconductor device of the present invention.

【0046】[0046]

【実施例】以下に実施例を挙げて本発明を説明するが、
本発明はこれらの実施例に限定されるものではない。実
施例の説明に入る前に評価方法について述べる。
EXAMPLES The present invention will be described below with reference to examples.
The present invention is not limited to these examples. Before starting the description of the embodiments, an evaluation method will be described.

【0047】評価方法 (1)評価用パターンテープ作成:TAB用接着剤付き
テープ(#7100、東レ(株)製)に18μmの電解銅
箔を、140℃、0.1MPaの条件でラミネートし
た。続いてエアオーブン中で80℃、3時間、100
℃、5時間、150℃、5時間の順次加熱キュア処理を
行ない、銅箔付きTAB用テープを作成した。得られた
銅箔付きTAB用テープの銅箔面に常法によりフォトレ
ジスト膜形成、エッチング、レジスト剥離を行ない、評
価用パターンテープサンプルを作成した。
Evaluation method (1) Preparation of evaluation pattern tape: An 18 μm electrolytic copper foil was laminated on a TAB adhesive tape (# 7100, manufactured by Toray Industries, Inc.) at 140 ° C. and 0.1 MPa. Then, in an air oven at 80 ° C for 3 hours, 100
The tape was heated and cured sequentially at 150 ° C. for 5 hours at 150 ° C. to prepare a TAB tape with a copper foil. A photoresist film was formed on the copper foil surface of the obtained TAB tape with copper foil, etching, and resist peeling were performed by a conventional method to prepare a pattern tape sample for evaluation.

【0048】(2)導体パターン埋め込み性およびキュ
ア発泡:接着剤組成物からなる厚さ100μmの接着剤
層付きの、厚さ0.1mmの純銅板を、(1)の評価用
パターンテープの導体パターン面に、130℃、0.1
MPaの条件でラミネートした後、エアオーブン中で1
50℃、2時間加熱キュア処理を行なった。これを、塩
化第二鉄を主成分とするエッチング液中に浸漬し、前記
純銅板を溶解した。最後に露出した接着剤層を顕微鏡観
察してキュア時の発泡および導体パターンの埋め込み性
を評価した。
(2) Embedding of conductor pattern and cure foaming: A pure copper plate having a thickness of 0.1 mm and having an adhesive layer of an adhesive composition and having a thickness of 100 μm was used as a conductor of the pattern tape for evaluation in (1). 130 ° C, 0.1
After laminating under the condition of MPa, 1
Heat curing treatment was performed at 50 ° C. for 2 hours. This was immersed in an etching solution containing ferric chloride as a main component to dissolve the pure copper plate. Finally, the exposed adhesive layer was observed under a microscope to evaluate the foaming during curing and the embedding property of the conductor pattern.

【0049】(3)剥離強度:(2)と同様の接着剤層
付き純銅板を、ポリイミドフィルム(宇部興産(株)製
“ユーピレックス”75S)に、130℃、0.1MP
aの条件でラミネートした後、エアオーブン中で150
℃、2時間加熱キュア処理を行なった。得られたサンプ
ルのポリイミドフィルムを幅2mmになるように切断
し、90°方向に50mm/min の速度で剥離し、その
際の剥離力を測定した。
(3) Peel strength: A pure copper plate with an adhesive layer similar to that of (2) was applied to a polyimide film (“UPILEX” 75S, manufactured by Ube Industries, Ltd.) at 130 ° C. and 0.1 MPa.
After laminating under the conditions of a, 150
Heat curing treatment was performed at 2 ° C. for 2 hours. The obtained polyimide film of the sample was cut so as to have a width of 2 mm, and peeled in a 90 ° direction at a speed of 50 mm / min, and the peeling force at that time was measured.

【0050】(4)絶縁信頼性:(1)の評価用パター
ンテープの、導体幅100μm、導体間距離100μm
のくし型形状の評価用サンプルの導体パターン面に、
(2)と同様の接着剤層付きの純銅板を、130℃、
0.1MPaの条件でラミネートした後、エアオーブン
中で150℃、2時間加熱キュア処理を行なった。得ら
れたサンプルを用いて、85℃,85%RHの恒温恒湿
槽内で100Vの電圧を連続的に印加した状態におい
て、測定直後と200時間後の抵抗値を測定した。
(4) Insulation reliability: Conductor width 100 μm, distance between conductors 100 μm in pattern tape for evaluation in (1)
On the conductor pattern surface of the sample for evaluating the comb shape,
A pure copper plate with an adhesive layer similar to that of (2) was heated at 130 ° C.
After laminating under the condition of 0.1 MPa, a heat curing treatment was performed in an air oven at 150 ° C. for 2 hours. Using the obtained sample, in a state where a voltage of 100 V was continuously applied in a constant temperature and humidity chamber of 85 ° C. and 85% RH, the resistance value was measured immediately after the measurement and after 200 hours.

【0051】(5)半田耐熱性:上記(3)の方法で作
成した30mm角のサンプルを、85℃,85%RHの
雰囲気下で48時間調湿した後、すみやかに半田浴上に
60秒間浮かべ、膨れおよび剥がれのない最高温度を測
定した。
(5) Solder heat resistance: A 30 mm square sample prepared by the above method (3) was conditioned for 48 hours in an atmosphere of 85 ° C. and 85% RH, and then immediately placed on a solder bath for 60 seconds. The highest temperature without floating, swelling and peeling was measured.

【0052】(6)半導体装置のリフロー試験:厚さ1
mmのFR−4ガラスエポキシ銅張り基板を、常法に従
ってエッチングし、ピッチ1mmの半田ボール接続用の
パターンを作成した。これにクリーム半田を塗布し、後
述の実施例で作成したBGA型半導体装置サンプルを8
5℃,85%RHの雰囲気下で48時間調湿した後、す
みやかに最高温度230℃、10秒のリフロー条件でリ
フロー炉を通過させた後、膨れおよび剥がれの発生を評
価した。
(6) Reflow test of semiconductor device: thickness 1
The FR-4 glass epoxy copper-clad substrate having a thickness of 1 mm was etched according to a conventional method to form a solder ball connection pattern having a pitch of 1 mm. This was coated with cream solder, and a BGA type semiconductor device sample prepared in the following example was prepared.
After conditioning for 48 hours in an atmosphere of 5 ° C. and 85% RH, the film was immediately passed through a reflow furnace under a reflow condition of a maximum temperature of 230 ° C. for 10 seconds, and then the occurrence of swelling and peeling was evaluated.

【0053】(7)熱サイクル試験:上記(3)の方法
で作成した30mm角のサンプルを、熱サイクル試験器
(タバイエスペック(株)製、PL−3型)中で、−20
℃〜100℃、最低および最高温度で各1時間保持の条
件で600サイクル処理し、剥がれの発生を評価した。
(7) Heat cycle test: A 30 mm square sample prepared by the above method (3) was subjected to a heat cycle tester (PL-3 type, manufactured by Tabai Espec Co., Ltd.) at -20.
600 cycles of treatment were carried out at a temperature of 1 to 100 ° C and a minimum and maximum temperature of 1 hour each, and the occurrence of peeling was evaluated.

【0054】(8)半導体装置の熱サイクル試験:厚さ
1mmのFR−4ガラスエポキシ銅張り基板を、常法に
従ってエッチングし、ピッチ1mmの半田ボール接続用
のパターンを作成した。これにクリーム半田を塗布し、
後述の実施例で作成したBGA型半導体装置サンプルを
230℃のリフロー条件で搭載し、熱サイクル試験用サ
ンプルを作成した。これを、(7)と同様の条件で60
0サイクル処理し、半田ボールのクラックの発生を評価
した。
(8) Thermal cycle test of a semiconductor device: A 1 mm thick FR-4 glass epoxy copper-clad substrate was etched according to a conventional method to form a solder ball connection pattern having a pitch of 1 mm. Apply cream solder to this,
A sample for a thermal cycle test was prepared by mounting a BGA type semiconductor device sample prepared in an example described later under a reflow condition of 230 ° C. This is converted to 60 under the same conditions as in (7).
After 0 cycles, the occurrence of cracks in the solder balls was evaluated.

【0055】実施例1 ブチルアクリレート/アクリロニトリル/アクリル酸共
重合体(日本合成ゴム(株)製、PAR−1H)、エポ
キシ樹脂(油化シェル(株)製、”エピコート”82
8、エポキシ当量186)、4,4´−ジアミノジフェ
ニルスルホン、フェノール樹脂(昭和高分子(株)製、
CKM1282)をそれぞれ表1の組成比となるように
メチルエチルケトン/クロルベンゼン=1/1混合溶剤
に加え、40℃で撹拌、混合して接着剤溶液を作成し
た。この接着剤溶液をバーコータで、シリコーン離型剤
付きの厚さ25μのポリエチレンテレフタレートフィル
ム(藤森工業(株)製“フィルムバイナ”NSC)に約2
0μの乾燥厚さとなるように塗布し,170℃で5分間
乾燥した。一方、剥離力の低いシリコーン離型剤付きの
厚さ25μのポリエチレンテレフタレートフィルム(藤
森工業(株)製“フィルムバイナ”GT)を用いた以外は
上記と同一の方法で約50μの乾燥厚さとなるように接
着剤層を作成した。剥離力は、NSC(F1)>GT
(F2)であった。次いで、これらを接着剤面どうしを
合せて2枚積層し、接着剤厚み40μの本発明の半導体
装置用接着シートを作成した。図6に構成を示す。この
接着剤シートを厚さ0.1mmの純銅板に100℃、
0.1MPaの条件でラミネートし、接着剤層付き純銅
板を得た。特性を表2、図4および図5に示す。
Example 1 Butyl acrylate / acrylonitrile / acrylic acid copolymer (PAR-1H, manufactured by Nippon Synthetic Rubber Co., Ltd.), epoxy resin (Epicoat 82, manufactured by Yuka Shell Co., Ltd.)
8, epoxy equivalent 186), 4,4'-diaminodiphenylsulfone, phenol resin (manufactured by Showa Polymer Co., Ltd.,
CKM1282) was added to a mixed solvent of methyl ethyl ketone / chlorobenzene = 1/1 so as to have the composition ratios shown in Table 1, and stirred and mixed at 40 ° C. to prepare an adhesive solution. This adhesive solution was applied to a 25 μm thick polyethylene terephthalate film (“Film Vina” NSC manufactured by Fujimori Kogyo Co., Ltd.) with a silicone release agent for about 2 hours using a bar coater.
It was applied to a dry thickness of 0 μm and dried at 170 ° C. for 5 minutes. On the other hand, a dry thickness of about 50 μm is obtained by the same method as described above except that a 25 μm thick polyethylene terephthalate film (“Film Vina” GT manufactured by Fujimori Kogyo Co., Ltd.) with a silicone release agent having a low release force is used. Thus, an adhesive layer was formed. Peel force is NSC (F 1 )> GT
(F 2 ). Next, these were laminated together with the adhesive surfaces together to prepare an adhesive sheet for a semiconductor device of the present invention having an adhesive thickness of 40 μm. FIG. 6 shows the configuration. This adhesive sheet is put on a pure copper plate having a thickness of 0.1 mm at 100 ° C.
Lamination was performed under the conditions of 0.1 MPa to obtain a pure copper plate with an adhesive layer. The characteristics are shown in Table 2, FIG. 4 and FIG.

【0056】上記の手順で得られた接着剤層付き純銅板
を外形30mm角で中央に20mm角の穴が開いた形に
打ち抜き加工し、半導体集積回路接続用基板の部品(接
着剤付きスティフナー)を作成した。
The pure copper plate with an adhesive layer obtained by the above procedure was punched into a 30 mm square outer shape and a 20 mm square hole was formed in the center, and a component (stiffener with adhesive) of a semiconductor integrated circuit connecting substrate was punched out. It was created.

【0057】一方、前述の評価方法(1)と同様の方法
で図3に示すパターンテープ(配線基板層)を作成し
た。ただし、導体パターン面に感光性ソルダーレジスト
(”Probimer”71、チバガイギー社製)を塗
布、乾燥し、フォトマスクで露光、現像、熱硬化させ半
田ボール接続用のパッド(半田ボールピッチ1.0m
m)上はレジストを除去した。次いで、前記接着剤付き
スティフナーの穴がパターンテープのデバイスホールに
対応するように位置を合せて、130℃、0.1MPa
の条件で導体パターンと反対面に熱圧着した後、エアオ
ーブン中で150℃、2時間加熱キュア処理を行ない、
半導体集積回路接続用基板を作成した。
On the other hand, a pattern tape (wiring board layer) shown in FIG. 3 was prepared by the same method as the above-mentioned evaluation method (1). However, a photosensitive solder resist (“Probimer” 71, manufactured by Ciba Geigy) is applied to the conductive pattern surface, dried, exposed with a photomask, developed, and heat-cured to form a pad for solder ball connection (solder ball pitch 1.0 m).
m) The resist was removed above. Then, the stiffener with the adhesive was aligned at 130 ° C. and 0.1 MPa so that the holes corresponded to the device holes of the pattern tape.
After thermocompression bonding to the surface opposite to the conductor pattern under the conditions of the above, heat curing treatment is performed in an air oven at 150 ° C for 2 hours,
A substrate for connecting a semiconductor integrated circuit was prepared.

【0058】さらに、この半導体集積回路接続用基板の
インナーリード部に450℃,1分の条件でインナーリ
ードボンディングを行ない、半導体集積回路を接続し
た。次いで、エポキシ系液状封止剤(北陸塗料(株)製
“チップコート”1320−617)で樹脂封止を行な
った。半田ボール接続用のパッド上にクリーム半田印刷
した後、直径0.3mmの半田ボール(田中電子工業
(株)製)を配置し、260℃のリフロー炉中で加熱し
て、半導体装置を得た。図1は得られた半導体装置の断
面を示したものである。特性を表2に示す。
Further, inner lead bonding was performed on the inner lead portion of the substrate for connecting a semiconductor integrated circuit at 450 ° C. for 1 minute to connect the semiconductor integrated circuit. Next, resin sealing was performed with an epoxy-based liquid sealing agent (“Chipcoat” 1320-617, manufactured by Hokuriku Paint Co., Ltd.). After solder cream printing on the pad for solder ball connection, solder ball of 0.3mm diameter (Tanaka Electronics Industries
(Manufactured by Co., Ltd.) and heated in a reflow furnace at 260 ° C. to obtain a semiconductor device. FIG. 1 shows a cross section of the obtained semiconductor device. Table 2 shows the characteristics.

【0059】実施例2 球状シリカ(トクヤマ(株)製、”エクセリカ”)をメ
チルエチルケトンと混合した後、サンドミル処理してシ
リカ分散液を作成した。一方、ブチルアクリレート/ア
クリロニトリル/アクリル酸共重合体(日本合成ゴム
(株)製、PAR−1H)、カルボキシル基含有アクリ
ロニトリルーブタジエン共重合体NBR−C(日本合成
ゴム(株)製、PNR−1H)、エポキシ樹脂(油化シ
ェル(株)製、”エピコート”828、エポキシ当量1
86)、臭素化エポキシ樹脂(油化シェル(株)製、”
エピコート”5050、臭素含有率49%、エポキシ当
量395)、4,4´−ジアミノジフェニルスルホンを
それぞれ表1の組成比となるようにメチルエチルケトン
/クロルベンゼン=1/1混合溶剤に溶解した。これ
に、上記のシリカ分散液を加え、固形分がそれぞれ表1
の組成比となるように加え、60℃で撹拌、混合して接
着剤溶液を作成した。この接着剤溶液を用いて実施例1
と同様にして半導体集積回路接続用基板の部品(接着剤
付きスティフナー)および半導体集積回路接続用基板を
得た。特性を表2に示す。
Example 2 Spherical silica ("Excelica", manufactured by Tokuyama Corporation) was mixed with methyl ethyl ketone, followed by sand milling to prepare a silica dispersion. On the other hand, a butyl acrylate / acrylonitrile / acrylic acid copolymer (PAR-1H, manufactured by Nippon Synthetic Rubber Co., Ltd.) and a carboxyl group-containing acrylonitrile butadiene copolymer NBR-C (PNR-1H, manufactured by Nippon Synthetic Rubber Co., Ltd.) ), Epoxy resin (manufactured by Yuka Shell Co., Ltd., "Epicoat" 828, epoxy equivalent 1)
86), brominated epoxy resin (manufactured by Yuka Shell Co., Ltd.)
Epicoat 5050, bromine content 49%, epoxy equivalent 395), and 4,4'-diaminodiphenyl sulfone were dissolved in a mixed solvent of methyl ethyl ketone / chlorobenzene = 1/1 so as to have the composition ratios shown in Table 1. , And the above-mentioned silica dispersion was added, and the solid content was adjusted as shown in Table 1.
And the mixture was stirred and mixed at 60 ° C. to prepare an adhesive solution. Example 1 using this adhesive solution
In the same manner as in the above, a component (stiffener with an adhesive) of a substrate for connecting a semiconductor integrated circuit and a substrate for connecting a semiconductor integrated circuit were obtained. Table 2 shows the characteristics.

【0060】実施例3 水酸化アルミニウム(昭和電工(株)製、H−42I)
をメチルエチルケトン/クロルベンゼン=1/1混合溶
剤と混合した後、サンドミル処理して水酸化アルミニウ
ム分散液を作成した。この分散液に、アクリロニトリル
/ブチルアクリレート/2−ヒドロキシエチルメタクリ
レート=30/65/5(モル比)をN,Nジメチルホ
ルムアミド中で、アゾビスイソブチロニトリルを開始剤
として60℃でラジカル溶液重合して得たアクリル樹
脂、カルボキシル基含有アクリロニトリルーブタジエン
共重合体(日本合成ゴム(株)製、PNR−1H)、エ
ポキシ樹脂(油化シェル(株)製、”エピコート”82
8、エポキシ当量186)、臭素化エポキシ樹脂(油化
シェル(株)製、”エピコート”5050、臭素含有率
49%、エポキシ当量395)、4,4´−ジアミノジ
フェニルスルホン、フェノール樹脂(群栄化学(株)
製、PL2607)をそれぞれ表1の組成比となるよう
にメチルエチルケトン/クロルベンゼン=1/1混合溶
剤に固形分がそれぞれ表1の組成比となるように加え、
60℃で撹拌、溶解し接着剤溶液を作成した。この接着
剤溶液を用いて実施例1と同様にして半導体集積回路接
続用基板の部品(接着剤付きスティフナー)および半導
体集積回路接続用基板を得た。特性を表2に示す。
Example 3 Aluminum hydroxide (H-42I, manufactured by Showa Denko KK)
Was mixed with a mixed solvent of methyl ethyl ketone / chlorobenzene = 1/1, followed by sand mill treatment to prepare an aluminum hydroxide dispersion. Radical solution polymerization of this dispersion with acrylonitrile / butyl acrylate / 2-hydroxyethyl methacrylate = 30/65/5 (molar ratio) in N, N dimethylformamide at 60 ° C. using azobisisobutyronitrile as an initiator. Resin, carboxyl group-containing acrylonitrile-butadiene copolymer (manufactured by Nippon Synthetic Rubber Co., Ltd., PNR-1H), epoxy resin (manufactured by Yuka Shell Co., Ltd., "Epicoat" 82)
8, epoxy equivalent 186), brominated epoxy resin (manufactured by Yuka Shell Co., Ltd., "Epicoat" 5050, bromine content 49%, epoxy equivalent 395), 4,4'-diaminodiphenyl sulfone, phenol resin (Gunei) Chemical Co., Ltd.
And PL2607) were added to a mixed solvent of methyl ethyl ketone / chlorobenzene = 1/1 so that the solids had the respective composition ratios shown in Table 1.
The mixture was stirred and dissolved at 60 ° C. to prepare an adhesive solution. Using this adhesive solution, components of a substrate for connecting a semiconductor integrated circuit (a stiffener with an adhesive) and a substrate for connecting a semiconductor integrated circuit were obtained in the same manner as in Example 1. Table 2 shows the characteristics.

【0061】実施例4 ポリビニルブチラール(電気化学工業(株)製、”デン
カブチラール”4000−2)、臭素化エポキシ樹脂
(油化シェル(株)製、”エピコ−ト”5050、臭素
含有率49%、エポキシ当量395)、非臭素化エポキ
シ樹脂(油化シェル(株)製、”エピコ−ト”157、
エポキシ当量200)、4,4´−ジアミノジフェニル
スルホン、フェノール樹脂(群栄化学(株)製、PL2
607)をそれぞれ表1の組成比となるようにメタノー
ル/クロルベンゼン=1/1混合溶剤に加え、60℃で
撹拌、混合して接着剤溶液を作成した。次いで、実施例
1と同様にしてこの接着剤溶液から接着剤シートを作成
した。この接着剤シートを、実施例1と同様の方法で作
成したパターンテープ(配線基板層)に、実施例1と同
様の手順で、80℃、0.1MPaの条件で導体パター
ンと反対面に熱圧着した。さらに、配線基板層のデバイ
ス孔等に合わせて該保護フィルム付きの接着剤層シート
を打ち抜き加工して半導体集積回路接続用基板の部品
(接着剤付き配線基板)を得た。
Example 4 Polyvinyl butyral (manufactured by Denki Kagaku Kogyo KK, "Denka Butyral" 4000-2), brominated epoxy resin (manufactured by Yuka Shell Co., Ltd., "Epicoat" 5050, bromine content 49) %, Epoxy equivalent: 395), non-brominated epoxy resin ("Epicoat" 157, manufactured by Yuka Shell Co., Ltd.)
Epoxy equivalent 200), 4,4'-diaminodiphenylsulfone, phenol resin (PL2, manufactured by Gunei Chemical Co., Ltd.)
607) was added to a mixed solvent of methanol / chlorobenzene = 1/1 so as to have the composition ratios shown in Table 1, and stirred and mixed at 60 ° C. to prepare an adhesive solution. Next, an adhesive sheet was prepared from this adhesive solution in the same manner as in Example 1. This adhesive sheet was applied to a pattern tape (wiring board layer) prepared in the same manner as in Example 1 by applying the same procedure as in Example 1 to a surface opposite to the conductor pattern at 80 ° C. and 0.1 MPa. Crimped. Further, the adhesive layer sheet with the protective film was punched out in accordance with the device holes or the like of the wiring substrate layer to obtain a component (wiring substrate with adhesive) of a substrate for connecting a semiconductor integrated circuit.

【0062】一方、厚さ0.1mmの純銅板を外形30
mm角で中央に20mm角の穴が開いた形に打ち抜き加
工し、スティフナーを作成した。これを上記の接着剤付
き配線基板に、スティフナーの穴がパターンテープのデ
バイス孔に対応するように位置を合せて、130℃、
0.1MPaの条件で導体パターンと反対面に熱圧着し
た。最後に、エアオーブン中で150℃、2時間加熱キ
ュア処理を行ない、半導体集積回路接続用基板を作成し
た。特性を表2に示す。
On the other hand, a pure copper plate having a thickness of 0.1 mm
A 20 mm square hole was punched out in the center of a square mm to form a stiffener. This was aligned with the adhesive-attached wiring board so that the holes of the stiffener corresponded to the device holes of the pattern tape.
Thermocompression bonding was performed on the surface opposite to the conductor pattern under the condition of 0.1 MPa. Finally, a heat curing treatment was performed at 150 ° C. for 2 hours in an air oven to prepare a semiconductor integrated circuit connection substrate. Table 2 shows the characteristics.

【0063】比較例1 水酸化アルミニウム(昭和電工(株)製、H−42I)
をトルエンと混合した後、サンドミル処理して水酸化ア
ルミニウム分散液を作成した。この分散液に、NBR−
C(日本合成ゴム(株)製、PNR−1H)および分散
液と等重量のメチルエチルケトンをそれぞれ表1の組成
比となるように加え、30℃で撹拌、混合して接着剤溶
液を作成した。この接着剤溶液を用いて実施例1と同様
にして半導体集積回路接続用基板の部品(接着剤付きス
ティフナー)および半導体集積回路接続用基板を得た。
特性を表2に示す。
Comparative Example 1 Aluminum hydroxide (H-42I, manufactured by Showa Denko KK)
Was mixed with toluene, followed by sand milling to prepare an aluminum hydroxide dispersion. NBR-
C (manufactured by Nippon Synthetic Rubber Co., Ltd., PNR-1H) and a dispersion were added to each of the same proportions of methyl ethyl ketone so as to have the composition ratio shown in Table 1, followed by stirring and mixing at 30 ° C. to prepare an adhesive solution. Using this adhesive solution, components of a substrate for connecting a semiconductor integrated circuit (a stiffener with an adhesive) and a substrate for connecting a semiconductor integrated circuit were obtained in the same manner as in Example 1.
Table 2 shows the characteristics.

【0064】比較例2 水酸化アルミニウム(昭和電工(株)製、H−42I)
をトルエンと混合した後、サンドミル処理して水酸化ア
ルミニウム分散液を作成した。この分散液に、フェノー
ルノボラック樹脂(群栄化学工業(株)製、PSM42
61)、ヘキサメチレンテトラミンおよび分散液と等重
量のメチルエチルケトンをそれぞれ表1の組成比となる
ように加え、30℃で撹拌、混合して接着剤溶液を作成
した。この接着剤溶液を用いて実施例1と同様にして半
導体集積回路接続用基板の部品(接着剤付きスティフナ
ー)および半導体集積回路接続用基板を得た。特性を表
2に示す。
Comparative Example 2 Aluminum hydroxide (H-42I, manufactured by Showa Denko KK)
Was mixed with toluene, followed by sand milling to prepare an aluminum hydroxide dispersion. A phenol novolak resin (manufactured by Gunei Chemical Industry Co., Ltd., PSM42) was added to this dispersion.
61), hexamethylenetetramine and methyl ethyl ketone of the same weight as the dispersion were added so as to have the composition ratios shown in Table 1, respectively, and stirred and mixed at 30 ° C. to prepare an adhesive solution. Using this adhesive solution, components of a substrate for connecting a semiconductor integrated circuit (a stiffener with an adhesive) and a substrate for connecting a semiconductor integrated circuit were obtained in the same manner as in Example 1. Table 2 shows the characteristics.

【0065】[0065]

【表1】 [Table 1]

【0066】[0066]

【表2】 [Table 2]

【0067】表1および表2の実施例および比較例から
本発明により得られる半導体集積回路接続用基板は、接
着力、絶縁信頼性および耐久性に優れることがわかる。
From the examples and comparative examples in Tables 1 and 2, it can be seen that the semiconductor integrated circuit connecting substrate obtained by the present invention is excellent in adhesive strength, insulation reliability and durability.

【0068】[0068]

【発明の効果】本発明は、加工性、接着力、絶縁信頼性
および耐久性に優れる新規な半導体集積回路接続用基板
およびそれを構成する部品ならびに半導体装置を工業的
に提供するものであり、本発明の半導体集積回路接続用
基板によって高密度実装用の半導体装置の信頼性および
易加工性に基づく経済性を向上させることができる。
The present invention is to provide a novel substrate for connecting a semiconductor integrated circuit which is excellent in processability, adhesive strength, insulation reliability and durability, components constituting the same, and a semiconductor device, which are industrially provided. The substrate for connecting a semiconductor integrated circuit according to the present invention can improve the economic efficiency based on the reliability and the ease of processing of a semiconductor device for high-density mounting.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体集積回路接続用基板を用いたB
GA型半導体装置の一態様の断面図。
FIG. 1 shows B using a semiconductor integrated circuit connection substrate of the present invention.
FIG. 4 is a cross-sectional view of one embodiment of a GA semiconductor device.

【図2】本発明の半導体集積回路接続用基板の一態様の
断面図。
FIG. 2 is a cross-sectional view of one embodiment of a substrate for connecting a semiconductor integrated circuit of the present invention.

【図3】本発明の半導体集積回路接続用基板を構成する
パターンテープ(TABテープ)の一態様の斜視図。
FIG. 3 is a perspective view of one embodiment of a pattern tape (TAB tape) constituting a substrate for connecting a semiconductor integrated circuit according to the present invention.

【図4】本発明の半導体集積回路接続用基板の部品(接
着剤付き配線基板)の一態様の断面図。
FIG. 4 is a cross-sectional view of one embodiment of a component (wiring substrate with an adhesive) of the substrate for connecting a semiconductor integrated circuit according to the present invention.

【図5】本発明の半導体集積回路接続用基板の部品(接
着剤付きスティフナー)の一態様の断面図。
FIG. 5 is a cross-sectional view of one embodiment of a component (a stiffener with an adhesive) of a substrate for connecting a semiconductor integrated circuit according to the present invention.

【図6】本発明の半導体装置用接着剤シートの一態様の
断面図。
FIG. 6 is a cross-sectional view of one embodiment of the adhesive sheet for a semiconductor device of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体集積回路 2 金バンプ 3,11,17 可撓性を有する絶縁性フィルム 4,12,18 配線基板層を構成する接着剤層 5,13,21 半導体集積回路接続用の導体 6,14,23 本発明の接着剤組成物より構成される
接着剤層 7,15 導体パターンが形成されていない層 8,16 ソルダーレジスト 9 半田ボール 10 封止樹脂 19 スプロケット孔 20 デバイス孔 22 半田ボール接続用の導体部 24 本発明の接着剤シートを構成する保護フィルム層
DESCRIPTION OF SYMBOLS 1 Semiconductor integrated circuit 2 Gold bump 3,11,17 Flexible insulating film 4,12,18 Adhesive layer which comprises a wiring board layer 5,13,21 Conductor for connecting a semiconductor integrated circuit 6,14, 23 Adhesive layer composed of the adhesive composition of the present invention 7, 15 Layer on which no conductor pattern is formed 8, 16 Solder resist 9 Solder ball 10 Sealing resin 19 Sprocket hole 20 Device hole 22 Solder ball connection Conductor part 24 Protective film layer constituting adhesive sheet of the present invention

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI C09J 201/06 C09J 201/06 H01L 23/12 H05K 1/03 650 H05K 1/03 650 C09J 163/00 // C09J 163/00 H01L 23/12 L ────────────────────────────────────────────────── ─── Continued on the front page (51) Int.Cl. 6 Identification code FI C09J 201/06 C09J 201/06 H01L 23/12 H05K 1/03 650 H05K 1/03 650 C09J 163/00 // C09J 163/00 H01L 23/12 L

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】(A)絶縁体層および導体パターンからな
る配線基板層、(B)導体パターンが形成されていない
層および(C)接着剤層をそれぞれ少なくとも1層以上
有する半導体集積回路接続用基板であって、(C)接着
剤層を構成する接着剤組成物が必須成分として下記式
(1)の構造を含む樹脂および熱硬化性樹脂をそれぞれ
少なくとも1種類以上含むことを特徴とする半導体集積
回路接続用基板。 【化1】 (Xはエステル結合、アミド結合、エーテル結合、ケト
ン結合、スルフィド結合、ウレタン結合、尿素結合、シ
ロキサン結合のいずれかを示す。R1は炭素数1〜20
の炭化水素基を示す。R2はなし(主鎖α位の炭素とX
の結合)または炭素数1〜3の炭化水素基を示す。R3
は水素原子またはメチル基のいずれかを示す。)
1. A semiconductor integrated circuit connection comprising (A) a wiring board layer comprising an insulator layer and a conductor pattern, (B) at least one layer having no conductor pattern and (C) an adhesive layer. A semiconductor, comprising: a substrate, wherein (C) the adhesive composition constituting the adhesive layer contains at least one kind of a resin having a structure represented by the following formula (1) and at least one thermosetting resin as essential components: Substrate for connecting integrated circuits. Embedded image (X represents any one of an ester bond, an amide bond, an ether bond, a ketone bond, a sulfide bond, a urethane bond, a urea bond, and a siloxane bond. R 1 has 1 to 20 carbon atoms.
Represents a hydrocarbon group. No R 2 (carbon at α-position of main chain and X
Or a hydrocarbon group having 1 to 3 carbon atoms. R 3
Represents a hydrogen atom or a methyl group. )
【請求項2】式(1)の構造を含む樹脂が、炭素数3〜
9の炭化水素基を有するアクリル酸エステルを必須成分
とすることを特徴とする請求項1記載の半導体集積回路
接続用基板。
2. The resin containing the structure of the formula (1) has 3 to 3 carbon atoms.
2. The substrate for connecting a semiconductor integrated circuit according to claim 1, wherein an acrylate having a hydrocarbon group of No. 9 is an essential component.
【請求項3】式(1)の構造を含む樹脂が、ブチルアク
リレートを必須成分とすることを特徴とする請求項1記
載の半導体集積回路接続用基板。
3. The substrate for connecting a semiconductor integrated circuit according to claim 1, wherein the resin having the structure of the formula (1) contains butyl acrylate as an essential component.
【請求項4】式(1)の構造を含む樹脂が、炭素数3〜
9の炭化水素基を有するビニルエーテル構造を必須成分
とすることを特徴とする請求項1記載の半導体集積回路
接続用基板。
4. The resin containing the structure of the formula (1) is a resin having 3 to 3 carbon atoms.
2. The substrate for connecting a semiconductor integrated circuit according to claim 1, wherein a vinyl ether structure having 9 hydrocarbon groups is an essential component.
【請求項5】式(1)の構造を含む樹脂が、ビニルブチ
ラール構造を有するビニルエーテル構造を必須成分とす
ることを特徴とする請求項1記載の半導体集積回路接続
用基板。
5. The substrate for connecting a semiconductor integrated circuit according to claim 1, wherein the resin containing the structure of the formula (1) has a vinyl ether structure having a vinyl butyral structure as an essential component.
【請求項6】式(1)の構造を含む樹脂が溶剤可溶であ
って、かつ25℃における溶解度が5重量%以上である
ことを特徴とする請求項1記載の半導体集積回路接続用
基板。
6. The substrate for connecting a semiconductor integrated circuit according to claim 1, wherein the resin containing the structure of the formula (1) is soluble in a solvent and has a solubility at 25 ° C. of 5% by weight or more. .
【請求項7】熱硬化性樹脂がエポキシ樹脂および/また
はフェノール樹脂であることを特徴とする請求項1記載
の半導体集積回路接続用基板。
7. The substrate for connecting a semiconductor integrated circuit according to claim 1, wherein the thermosetting resin is an epoxy resin and / or a phenol resin.
【請求項8】(A)絶縁体層および導体パターンからな
る配線基板層を構成する絶縁体層が、少なくとも1層以
上のポリイミドフィルムから構成され、かつ導体パター
ンが銅を含有することを特徴とする請求項1記載の半導
体集積回路接続用基板。
8. A method according to claim 1, wherein the insulating layer constituting the wiring board layer comprising the insulating layer and the conductor pattern is made of at least one or more polyimide films, and the conductor pattern contains copper. The substrate for connecting a semiconductor integrated circuit according to claim 1.
【請求項9】請求項1〜8のいずれか記載の半導体集積
回路接続用基板を用いた半導体装置。
9. A semiconductor device using the substrate for connecting a semiconductor integrated circuit according to claim 1.
【請求項10】(A)絶縁体層および導体パターンから
なる配線基板層および(C’)保護フィルム層を有する
接着剤層をそれぞれ少なくとも1層以上有する半導体集
積回路接続用基板の部品であって、(C’)接着剤層を
構成する接着剤組成物が必須成分として式(1)の構造
を含む樹脂および熱硬化性樹脂をそれぞれ少なくとも1
種類以上含むことを特徴とする半導体集積回路接続用基
板の部品。
10. A component of a substrate for connecting a semiconductor integrated circuit having at least one or more layers each of (A) a wiring board layer composed of an insulator layer and a conductor pattern and (C ′) an adhesive layer having a protective film layer. , (C ′) the adhesive composition constituting the adhesive layer comprises, as essential components, at least one resin having the structure of the formula (1) and at least one thermosetting resin.
A component of a substrate for connecting a semiconductor integrated circuit, wherein the component includes at least one kind.
【請求項11】(B)導体パターンが形成されていない
層および(C’)保護層を有する接着剤層をそれぞれ少
なくとも1層以上有する半導体集積回路接続用基板の部
品であって、(C’)接着剤層を構成する接着剤組成物
が必須成分として式(1)の構造を含む樹脂および熱硬
化性樹脂をそれぞれ少なくとも1種類以上含むことを特
徴とする半導体集積回路接続用基板の部品。
11. A component of a substrate for connecting a semiconductor integrated circuit having at least one layer each of (B) a layer on which no conductor pattern is formed and (C ′) an adhesive layer having a protective layer, wherein (C ′) A) a component for a substrate for connecting a semiconductor integrated circuit, wherein the adhesive composition constituting the adhesive layer contains at least one kind of a resin having a structure represented by the formula (1) and a thermosetting resin as essential components;
【請求項12】接着剤層を構成する接着剤組成物の式
(1)の構造を含む樹脂が、炭素数3〜9の炭化水素基
を有するアクリル酸エステルを必須成分とすることを特
徴とする請求項10または11記載の半導体集積回路接
続用基板の部品。
12. A resin comprising the structure of the formula (1) of the adhesive composition constituting the adhesive layer, wherein an acrylic acid ester having a hydrocarbon group having 3 to 9 carbon atoms is an essential component. The component of the substrate for connecting a semiconductor integrated circuit according to claim 10 or 11.
【請求項13】接着剤層を構成する接着剤組成物の式
(1)の構造を含む樹脂が、ブチルアクリレートを必須
成分とすることを特徴とする請求項10または11記載
の半導体集積回路接続用基板の部品。
13. The semiconductor integrated circuit connection according to claim 10, wherein the resin containing the structure of the formula (1) of the adhesive composition constituting the adhesive layer contains butyl acrylate as an essential component. Board parts.
【請求項14】接着剤層を構成する接着剤組成物の式
(1)の構造を含む樹脂が、炭素数3〜9の炭化水素基
を有するビニルエーテル構造を必須成分とすることを特
徴とする請求項1または11記載の半導体集積回路接続
用基板の部品。
14. A resin comprising the structure of the formula (1) of the adhesive composition constituting the adhesive layer has a vinyl ether structure having a hydrocarbon group having 3 to 9 carbon atoms as an essential component. A component of the substrate for connecting a semiconductor integrated circuit according to claim 1.
【請求項15】接着剤層を構成する接着剤組成物の式
(1)の構造を含む樹脂が、ビニルブチラール構造を有
するビニルエーテル構造を必須成分とすることを特徴と
する請求項10または11記載の半導体集積回路接続用
基板の部品。
15. The adhesive composition for forming an adhesive layer, wherein the resin having the structure of the formula (1) has a vinyl ether structure having a vinyl butyral structure as an essential component. Of the board for connecting semiconductor integrated circuits.
【請求項16】接着剤層を構成する接着剤組成物の式
(1)の構造を含む樹脂が、溶剤可溶であって、かつ2
5℃における溶解度が5重量%以上であることを特徴と
する請求項10または11記載の半導体集積回路接続用
基板の部品。
16. A resin comprising a structure of the formula (1) of the adhesive composition constituting the adhesive layer, wherein the resin is soluble in a solvent and
The component of the substrate for connecting a semiconductor integrated circuit according to claim 10 or 11, wherein the solubility at 5 ° C is 5% by weight or more.
【請求項17】接着剤層を構成する接着剤組成物が、エ
ポキシ樹脂および/またはフェノール樹脂を含むことを
特徴とする請求項10または11記載の半導体集積回路
接続用基板の部品。
17. The component for a substrate for connecting a semiconductor integrated circuit according to claim 10, wherein the adhesive composition constituting the adhesive layer contains an epoxy resin and / or a phenol resin.
【請求項18】(A)絶縁体層および導体パターンから
なる配線基板層を構成する絶縁体層が、少なくとも1層
以上のポリイミドフィルムから構成され、かつ導体パタ
ーンが銅を含有することを特徴とする請求項10記載の
半導体集積回路接続用基板の部品。
(A) The insulating layer constituting the wiring board layer comprising the insulating layer and the conductor pattern is made of at least one or more polyimide films, and the conductor pattern contains copper. The component of the substrate for connecting a semiconductor integrated circuit according to claim 10.
【請求項19】(B)導体パターンが形成されていない
層が、金属板であることを特徴とする請求項11記載の
半導体集積回路接続用基板の部品。
19. The component of claim 11, wherein the layer (B), on which the conductor pattern is not formed, is a metal plate.
【請求項20】(C’)接着剤層の保護フィルム層が、
離型処理された有機フィルムであることを特徴とする請
求項10または11記載の半導体集積回路接続用基板の
部品。
(C ') The protective film layer of the adhesive layer comprises:
The component of the substrate for connecting a semiconductor integrated circuit according to claim 10, wherein the component is an organic film subjected to a release treatment.
JP9215115A 1996-10-15 1997-08-08 Board for connecting semiconductor integrated circuit, components therefor and semiconductor device Pending JPH10178036A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9215115A JPH10178036A (en) 1996-10-15 1997-08-08 Board for connecting semiconductor integrated circuit, components therefor and semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27224696 1996-10-15
JP8-272246 1996-10-15
JP9215115A JPH10178036A (en) 1996-10-15 1997-08-08 Board for connecting semiconductor integrated circuit, components therefor and semiconductor device

Publications (1)

Publication Number Publication Date
JPH10178036A true JPH10178036A (en) 1998-06-30

Family

ID=26520681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9215115A Pending JPH10178036A (en) 1996-10-15 1997-08-08 Board for connecting semiconductor integrated circuit, components therefor and semiconductor device

Country Status (1)

Country Link
JP (1) JPH10178036A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010024431A (en) * 2008-06-17 2010-02-04 Hitachi Chem Co Ltd Adhesive composition, film type adhesive, adhesive sheet, and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010024431A (en) * 2008-06-17 2010-02-04 Hitachi Chem Co Ltd Adhesive composition, film type adhesive, adhesive sheet, and semiconductor device

Similar Documents

Publication Publication Date Title
KR100417776B1 (en) Adhesive Sheet for Semiconductor Connecting Substrate, Adhesive-Backed Tape for TAB, Adhesive-Backed Tape for Wire-Bonding Connection, Semiconductor Connecting Substrate, and Semiconductor Device
JPH10178251A (en) Board for connecting semiconductor integrated circuit, parts constituting it, and semiconductor device
JP3777734B2 (en) Adhesive composition for semiconductor device and adhesive sheet for semiconductor device using the same
JP4876317B2 (en) Adhesive composition for semiconductor device, adhesive sheet for semiconductor device using the same, substrate for semiconductor connection, and semiconductor device
JP3956771B2 (en) Adhesive sheet for semiconductor device, semiconductor connection substrate and semiconductor device
JPH10178053A (en) Adhesive composition for semiconductor device and adhesive sheet for semiconductor device using the same
JP3777732B2 (en) Adhesive composition for semiconductor device and adhesive sheet for semiconductor device using the same
JP4742402B2 (en) Adhesive composition for semiconductor device, adhesive sheet for semiconductor device using the same, and semiconductor device
JPH10178054A (en) Board for semiconductor integrated circuit connection, component constituting the same, and semiconductor device
JPH11260839A (en) Adhesive composition for semiconductor device and adhesive sheet for semiconductor device using the adhesive composition
JPH10178037A (en) Semiconductor device adhesive composition and semiconductor device adhesive sheet using the same
JPH10178040A (en) Board for semiconductor integrated circuit connection, component constituting the same, and semiconductor device
JP4359954B2 (en) Adhesive sheet for semiconductor device, component using the same, and semiconductor device
JPH10178066A (en) Adhesive composition for semiconductor device and adhesive sheet for semiconductor device using the same
JP3911776B2 (en) Adhesive composition for semiconductor device and adhesive sheet for semiconductor device using the same
JP3911777B2 (en) Adhesive composition for semiconductor device and adhesive sheet for semiconductor device using the same
JP2005277135A (en) Adhesive composition for semiconductor, and adhesive sheet for semiconductor using the same, substrate for connecting semiconductor integrated circuit, and semiconductor device
JP2001354938A (en) Adhesive composition for semiconductor device, and adhesive sheet prepared by using the composition, semiconductor-connecting substrate, and semiconductor device prepared by using the composition
JPH10178036A (en) Board for connecting semiconductor integrated circuit, components therefor and semiconductor device
JPH10178042A (en) Board for semiconductor integrated circuit connection, component constituting the same, and semiconductor device
JPH10178038A (en) Semiconductor integrated circuit connecting board, its component part and semiconductor device
JPH10178034A (en) Semiconductor integrated circuit connecting substrate, its component part and semiconductor device
JP2004289077A (en) Semiconductor-use adhesive composition, semiconductor-use adhesive sheet using it, board for connecting semiconductor integrated circuit, and semiconductor device
JPH10144736A (en) Bonding agent sheet for semiconductor device, semiconductor integrated circuit connection substrate using that and semiconductor device
JP2003229458A (en) Method of manufacturing substrate for semiconductor circuit, and semiconductor device